JP6650356B2 - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JP6650356B2 JP6650356B2 JP2016129543A JP2016129543A JP6650356B2 JP 6650356 B2 JP6650356 B2 JP 6650356B2 JP 2016129543 A JP2016129543 A JP 2016129543A JP 2016129543 A JP2016129543 A JP 2016129543A JP 6650356 B2 JP6650356 B2 JP 6650356B2
- Authority
- JP
- Japan
- Prior art keywords
- power converter
- gate
- circuit
- capacitance
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
IG1peakの値を低減するためには
1) RGの値を大きく、
2) Cinの値を小さく、
3) L(LG1+LG2)の値を大きく
することが必要であり、また、
ゲート駆動ループ回路の共振を抑制するためには、
1) RGの値を大きく
2) Cinの値を大きく
3) L(LG1+LG2)の値を小さく
することが必要である。
2:還流用ダイオード
3:ゲート駆動配線(ゲート配線)
4:ゲート抵抗
5:ゲート駆動パルス発生回路(ゲート駆動パルス回路)
6:遅延制御回路
7:可変制御容量(正の容量)
8:可変制御容量(負の容量)
10:アーム回路
11:制御論理部
12:3相ブリッジ回路
13:モータ負荷
14:P端子
15:AC端子
16:N端子
50:ゲート駆動ループ回路
Claims (11)
- ゲート駆動パルス発生回路とゲート駆動配線とスイッチング素子と遅延制御回路と可変制御容量とを含んで構成されるゲート駆動ループ回路を具備してなる電力変換装置であって、
前記可変制御容量は前記スイッチング素子のゲート端子とソース端子との間に接続され、ゲート駆動パルスを発生するための指令信号をタイミングの基準として、前記スイッチング素子の前記ゲート端子と前記ソース端子との間に生じる総容量の値を変化させるとともに、
前記遅延制御回路は、前記可変制御容量を制御して、前記ゲート駆動配線を流れるゲート駆動電流の正負双方向の最大値が発生するタイミングより前に、前記スイッチング素子の前記ゲート端子と前記ソース端子との間に生じる総容量を所定の値より低い値に設定し、前記ゲート駆動配線を流れるゲート駆動電流の最大値を低減する構成を有する
ことを特徴とする電力変換装置。 - 請求項1に記載の電力変換装置において、
前記スイッチング素子のスイッチング動作におけるターンオン時およびターンオフ時の前記スイッチング素子の主電圧が電源電圧の50%以上となり、かつ、主電流が最大値の50%以上となる期間で、前記可変制御容量が前記スイッチング素子の前記ゲート端子と前記ソース端子との間に生じる総容量を増加させる構成を有する
ことを特徴とする電力変換装置。 - 請求項1に記載の電力変換装置において、
前記スイッチング素子のスイッチング動作におけるターンオン時およびターンオフ時の前記スイッチング素子の主電圧が電源電圧の50%以上となり、かつ、主電流が最大値の50%以上となる期間で、前記可変制御容量が前記ゲート駆動ループ回路の振動抑制の指標である制動係数を増加させる構成を有する
ことを特徴とする電力変換装置。 - 請求項1乃至3のいずれか一項に記載の電力変換装置において、
前記遅延制御回路は、駆動指令信号のレベル変化のタイミングを検知して、そのタイミングを起点に、前記ゲート駆動パルス発生回路へ与える制御信号の遅延時間と、負値の容量を追加する可変制御容量へ与える制御信号の遅延時間とをそれぞれ個別に設定する構成を有する
ことを特徴とする電力変換装置。 - 請求項1乃至3のいずれか一項に記載の電力変換装置において、
前記遅延制御回路は、駆動指令信号のレベル変化のタイミングを検知して、そのタイミングを起点に、前記ゲート駆動パルス発生回路へ与える制御信号の遅延時間と、正値の容量を追加する可変制御容量へ与える制御信号の遅延時間とをそれぞれ個別に設定する構成を有する
ことを特徴とする電力変換装置。 - 請求項1乃至5のいずれか一項に記載の電力変換装置において、
前記遅延制御回路は、所定の遅延時間を付加してパルスを出力する複数の遅延回路と、所定のパルス幅のパルスを出力する複数のパルス生成回路とを含んで構成される
ことを特徴とする電力変換装置。 - 請求項1乃至6のいずれか一項に記載の電力変換装置において、
前記可変制御容量は、固定値の容量とスイッチとを互いに直列接続した構成を有し、
前記スイッチの開閉により、容量に直列に発生するインピーダンスを増減させ、前記スイッチング素子の前記ゲート端子と前記ソース端子との間に生じるインピーダンスの容量成分の値を増減させる構成を有する
ことを特徴とする電力変換装置。 - 請求項1乃至7のいずれか一項に記載の電力変換装置において、
前記可変制御容量を構成する個々の容量の少なくとも1つは、それに直列接続されるスイッチが閉じる前に、前記スイッチング素子の前記ゲート端子と前記ソース端子との間に生じる電圧と等しい電位差が発生するまで充電される構成を有する
ことを特徴とする電力変換装置。 - 請求項1乃至8のいずれか一項に記載の電力変換装置において、
前記可変制御容量は、
第1のスイッチを含んで成る回路と、第2のスイッチと第1の電流源とが互いに直列に接続されて成る直列接続回路とが互いに並列に接続されて成る並列接続回路と、
固定値の容量と
を備え、
前記固定値の容量の一方の端子と前記並列接続回路の一方の端子とが互いに接続され、
前記固定値の容量の他方の端子を前記可変制御容量の第1の端子とし、
前記並列接続回路の他方の端子を前記可変制御容量の第2の端子として
構成される
ことを特徴とする電力変換装置。 - 請求項1乃至9のいずれか一項に記載の電力変換装置において、
前記可変制御容量は、二つ以上のトランジスタと固定値の容量とを用いて交流電流の方向を反転可能に構成された電流反転回路を有し、
容量とは逆位相の電流を出力することで負性の等価容量を発生させる構成を有する
ことを特徴とする電力変換装置。 - 請求項1乃至10のいずれか一項に記載の電力変換装置において、
前記スイッチング素子のスイッチング損失を、少なくともゲート抵抗と前記スイッチング素子の帰還容量とによって制御し、
前記スイッチング素子の前記ゲート端子を駆動する前記ゲート駆動ループ回路の共振現象に対する安定性を、前記スイッチング素子の前記ゲート端子と前記ソース端子との間に生じる容量値によって制御して、
前記スイッチング損失と前記ゲート駆動ループ回路に係る前記安定性とを互いに独立に決定する構成を有する
ことを特徴とする電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016129543A JP6650356B2 (ja) | 2016-06-30 | 2016-06-30 | 電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016129543A JP6650356B2 (ja) | 2016-06-30 | 2016-06-30 | 電力変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018007373A JP2018007373A (ja) | 2018-01-11 |
JP6650356B2 true JP6650356B2 (ja) | 2020-02-19 |
Family
ID=60948057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016129543A Active JP6650356B2 (ja) | 2016-06-30 | 2016-06-30 | 電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6650356B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7384714B2 (ja) | 2020-03-11 | 2023-11-21 | 株式会社 日立パワーデバイス | 半導体装置の配線回路、半導体装置の配線回路の制御方法、半導体装置、電力変換装置、並びに鉄道車両用電気システム |
DE112020006970T5 (de) | 2020-03-24 | 2023-01-12 | Mitsubishi Electric Corporation | Halbleiteransteuerungsvorrichtung, halbleitervorrichtung undleistungsumwandlungsvorrichtung |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004014547A (ja) * | 2002-06-03 | 2004-01-15 | Toshiba Corp | 半導体装置及び容量調節回路 |
JP4321491B2 (ja) * | 2005-05-17 | 2009-08-26 | トヨタ自動車株式会社 | 電圧駆動型半導体素子の駆動装置 |
JP2006340579A (ja) * | 2005-06-06 | 2006-12-14 | Toshiba Mitsubishi-Electric Industrial System Corp | 絶縁ゲート型半導体素子のゲート回路 |
-
2016
- 2016-06-30 JP JP2016129543A patent/JP6650356B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018007373A (ja) | 2018-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5783997B2 (ja) | 電力用半導体装置 | |
US10587257B2 (en) | Commutation cell and compensation circuit therefor | |
Kelley et al. | Improved two-stage DC-coupled gate driver for enhancement-mode SiC JFET | |
JP5675190B2 (ja) | パワートランジスタを制御する装置 | |
CN108736703B (zh) | 最小化宽带隙半导体器件中的振铃 | |
JPWO2014196136A1 (ja) | ゲートドライバおよびこれを備えたパワーモジュール | |
JP6556712B2 (ja) | スイッチング過電圧を制限するように構成された電力変換器 | |
JP5925364B2 (ja) | 電力用半導体装置 | |
JP5993749B2 (ja) | 半導体装置のゲート駆動回路およびそれを用いた電力変換装置 | |
JP6629971B2 (ja) | ゲート駆動回路、電力変換装置および鉄道車両 | |
US10680601B1 (en) | Driver for switching insulated-gate bipolar transistors with first pull-down signal and second pull-down signal | |
JP3430878B2 (ja) | Mosゲート形素子の駆動回路 | |
Rouger et al. | Modular multilevel SOI-CMOS active gate driver architecture for SiC MOSFETs | |
JP6650356B2 (ja) | 電力変換装置 | |
JP5254386B2 (ja) | ゲート駆動回路、およびパワー半導体モジュール | |
JP2002165439A (ja) | スイッチ回路 | |
JP7025007B2 (ja) | ゲート駆動装置 | |
US20240072637A1 (en) | Adaptive silicon carbide gate drivers in integrated circuit form | |
Yamaguchi et al. | Research on optimization design of high efficient low noise SiC-MOSFETs inverters | |
JP5832845B2 (ja) | 半導体モジュール及び電力変換モジュール | |
Vrtovec et al. | SiC MOSFETs in automotive motor drive applications and integrated driver circuit | |
JP2014090316A (ja) | ゲート駆動回路 | |
Gafford et al. | Stable high dV/dt switching of SiC JFETs using simple drive methods | |
JP5563050B2 (ja) | ゲート駆動回路、およびパワー半導体モジュール | |
Sobczynski | Active gate drivers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170111 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170113 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191023 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6650356 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |