JP6632513B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP6632513B2 JP6632513B2 JP2016237583A JP2016237583A JP6632513B2 JP 6632513 B2 JP6632513 B2 JP 6632513B2 JP 2016237583 A JP2016237583 A JP 2016237583A JP 2016237583 A JP2016237583 A JP 2016237583A JP 6632513 B2 JP6632513 B2 JP 6632513B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- trench
- electrode
- semiconductor
- partial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 226
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 238000000034 method Methods 0.000 claims description 18
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000007423 decrease Effects 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 description 10
- 239000004020 conductor Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明の実施形態によれば、半導体装置の製造方法は、半導体部材に第1方向に延びる第1トレンチを形成することを含む。前記第1トレンチは、第1トレンチ領域と、第2トレンチ領域と、第3トレンチ領域と、を含む。前記第1トレンチ領域と前記第2トレンチ領域とを結ぶ方向は前記第1方向に沿う。前記第2トレンチ領域は、前記第1トレンチの前記第1方向の端部にある。前記第3トレンチ領域は前記第1トレンチ領域と前記第2トレンチ領域との間にある。前記第1トレンチは、前記第1方向と交差する第2方向に沿ったトレンチ深さを有する。前記トレンチ深さは、前記第1トレンチ領域における第1深さ、前記第2トレンチ領域における第2深さ、及び、前記第3トレンチ領域における第3深さを有する。前記第2深さは、前記第1深さよりも浅く、前記第3深さは、前記第1深さと前記第2深さとの間である。前記トレンチ深さは、前記第3トレンチ領域から前記第2トレンチ領域に向かう方向に沿って減少する。前記第1トレンチの開口部は、前記第1方向及び前記第2方向と交差する第3方向に沿った開口部幅を有する。前記開口部幅は、前記第1トレンチ領域における第1開口部幅、前記第2トレンチ領域における第2開口部幅、及び、前記第3トレンチ領域における第3開口部幅を有する。前記第2開口部幅は、前記第1開口部幅よりも広く、前記第3開口部幅は、前記第1開口部幅と前記第2開口部幅との間である。前記開口部幅は、前記第3トレンチ領域から前記第2トレンチ領域に向かう方向に沿って増大する。前記半導体装置の製造方法は、前記第1トレンチの表面に第1絶縁膜を形成することを含む。前記半導体装置の製造方法は、前記第1絶縁膜の形成の後の前記第1トレンチの残りの空間及び前記半導体部材の前記第1トレンチが形成されていない他領域の上に、導電層を形成することを含む。前記導電層は、前記第1トレンチ領域の上の第1導電領域、前記第2トレンチ領域の上の第2導電領域、前記第3トレンチ領域の上の第3導電領域を含む。前記半導体装置の製造方法は、前記第2導電領域の一部及び前記第3導電領域の一部を覆うマスクを用いて前記導電層をエッチバックして、前記第1導電領域の上面を前記他領域の上面よりも下にし、前記第2導電領域の前記一部と前記第1絶縁膜との間の少なくとも一部とを互いに離れさせ、前記第3導電領域の前記一部と前記第1絶縁膜との間の少なくとも一部とを互いに離れさせ、前記第2トレンチ領域における前記半導体部材の第2側面と、前記第2導電領域の前記一部と、の間の前記第3方向に沿った第2距離を、前記第1トレンチ領域における前記半導体部材の第1側面と、前記第1導電領域と、の間の前記第3方向に沿った第1距離よりも長くし、前記第3トレンチ領域における前記半導体部材の第3側面と、前記第3導電領域の前記一部と、の間の前記第3方向に沿った第3距離を前記第1距離と前記第2距離の間にすることを含む。
前記半導体装置の製造方法は、前記第2側面と、前記第2導電領域の前記一部と、の間の空間、及び、前記第3側面と、前記第3導電領域の前記一部と、の間の空間に、第2絶縁膜を形成することを含む。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1(a)〜図1(d)は、第1の実施形態に係る半導体装置を例示する模式図である。
図2は、第1の実施形態に係る半導体装置を例示する模式的断面図である。
である。第6部分領域10fは、例えば、第2導電形(この例ではp形)である。
図3(a)〜図3(e)、図4(a)〜図4(e)、図5(a)〜図5(e)、図6(a)〜図6(e)、図7(a)〜図7(e)、図8(a)〜図8(e)、図9(a)〜図9(e)、図10(a)〜図10(e)、図11(a)〜図11(e)、及び、図12(a)〜図12(e)は、第1の実施形態に係る半導体装置の製造方法を例示する模式図である。
図3(a)〜図12(a)は、平面図である。図3(b)〜図12(b)は、それぞれ、図3(a)〜図12(a)のB1−B2線断面図である。図3(c)〜図12(c)は、それぞれ、図3(a)〜図12(a)のA1−A2線断面図である。図3(d)〜図12(d)は、それぞれ、図3(a)〜図12(a)のA3−A4線断面図である。図3(e)〜図12(e)は、それぞれ、図3(a)〜図12(a)のA5−A6線断面図である。
図13に示すように、半導体装置110において、第1電極21の第2電極領域21bに接続された第4電極領域21dは、半導体装置110の外縁に沿って延びても良い。第4電極領域21dに電気的に接続された第1電極パッド21Eが設けられても良い。第2電極パッド22Eが設けられても良い。第2電極パッド22Eは、上記の第2絶縁膜IF2に設けられた孔を介して、第2半導体膜12F(すなわち、第2半導体領域12)と電気的に接続される。
図14(a)は、図14(b)の矢印AAから見た平面である。図14(a)においては、一部の要素を透過してみた状態が図示されている。図14(b)は、図14(a)のA1−A2線の断面図である。
図15は、第2の実施形態に係る半導体装置を例示する模式的断面図である。
図15に示すように本実施形態に係る半導体装置120において、第5半導体領域15Aが設けられている。この他は、半導体装置110と同様である。第5半導体領域15Aは、第2導電形(例えばp形)である。
図16に示すように本実施形態に係る半導体装置121においても、第5半導体領域15Aが設けられている。この他は、半導体装置110と同様である。第5半導体領域15Aは、第2導電形(例えばp形)である。
110、111、120、121…半導体装置、 AA…矢印、 D1〜D3…第1〜第3方向、 IF1、IF2…第1、第2絶縁膜、 L1〜L4…第1〜第4線、 M1…マスク、 RL1…第1レジスト層、 T1…第1トレンチ、 Ta1〜Tc1…第1〜第3トレンチ領域、 Td1…トレンチ深さ、 Tda〜Tdc…第1〜第3深さ、 To1…開口部、 Tw1…開口部幅、 Twa〜Twc…第1〜第3開口部幅、 d1〜d3…第1〜第3距離、 t1〜t3…第1〜第3長さ、 w1〜w3…第1〜第3幅
Claims (12)
- 第1電極領域と第2電極領域とを含み第1方向に沿って延びる第1電極であって前記第1電極領域及び前記第2電極領域を結ぶ方向は前記第1方向に沿い、前記第2電極領域は、前記第1電極の前記第1方向の端部にある、前記第1電極と、
半導体層であって、前記半導体層は、
第1部分領域及び第2部分領域を含む第1導電形の第1半導体領域であって、前記第1部分領域は、前記第1方向と交差する第2方向において前記第1電極領域と離れ、前記第1部分領域及び前記第2部分領域を結ぶ方向は、前記第1方向及び前記第2方向と交差する第3方向に沿う、前記第1半導体領域と、
前記第2方向において前記第2部分領域と離れた前記第1導電形の第2半導体領域と、
前記第2方向において前記第2部分領域と前記第2半導体領域との間に設けられた第2導電形の第3半導体領域と、
前記第2方向において前記第2電極領域と離れた第3部分領域であって、前記第1部分領域及び前記第3部分領域を結ぶ方向は、前記第1方向に沿う前記第3部分領域と、
前記第3方向において前記第2電極領域と離れた第4部分領域と、
を含み、前記半導体層は、第1トレンチを有し、前記第1トレンチは、第1トレンチ領域と、第2トレンチ領域と、第3トレンチ領域と、を含み、前記第1トレンチ領域と前記第2トレンチ領域とを結ぶ方向は前記第1方向に沿い、前記第2トレンチ領域は、前記第1トレンチの前記第1方向の端部にあり、前記第3トレンチ領域は前記第1トレンチ領域と前記第2トレンチ領域との間にあり、前記第1トレンチは、前記第1方向及び前記第2方向と交差する第3方向に沿った開口部幅を有し、前記開口部幅は、前記第3トレンチ領域から前記第2トレンチ領域に向かう方向に沿って増大し、前記開口部幅は、前記第1トレンチ領域における第1開口部幅、前記第2トレンチ領域における第2開口部幅、及び、前記第3トレンチ領域における第3開口部幅を有し、前記第2開口部幅は、前記第1開口部幅よりも広く、前記第3開口部幅は、前記第1開口部幅と前記第2開口部幅との間であり、前記第1電極領域及び前記第2電極領域の少なくとも一部は、前記第1トレンチの中にあり、前記第1部分領域及び前記第3部分領域は、前記第1トレンチの底部にあり、前記第2半導体領域及び前記第3半導体領域は、前記第1トレンチの側部にある、前記半導体層と、
前記第1電極と前記第1トレンチの側壁との間に設けられ、前記第2方向において前記第1電極領域と前記第1部分領域との間、前記第3方向において前記第1電極領域と前記第2部分領域の一部との間、前記第3方向において前記第1電極領域と前記第3半導体領域との間、前記第3方向において前記第1電極領域と前記第2半導体領域との間、前記第2方向において前記第2電極領域と前記第3部分領域との間、及び、前記第3方向において前記第2電極領域と前記第4部分領域との間に設けられた第1絶縁部であって、前記第1絶縁部は、第1幅及び第2幅を有し、前記第1幅は、前記第1電極領域と前記第2半導体領域との間の前記第3方向に沿った長さであり、前記第2幅は、前記第2電極領域と前記第4部分領域との間の前記第3方向に沿った長さであり、前記第2幅は前記第1幅よりも広い、前記第1絶縁部と、
を備えた半導体装置。 - 第2絶縁部をさらに備え、
前記第2絶縁部と前記第1部分領域との間に前記第1電極領域が位置し、
前記第2絶縁部の少なくとも一部は、前記第3方向において前記第2半導体領域と重なる、請求項1記載の半導体装置。 - 前記第1電極領域の前記第2方向に沿った第1長さは、前記第2電極領域の前記第2方向に沿った第2長さよりも短い、請求項1または2に記載の半導体装置。
- 前記第1絶縁部は、端絶縁部を含み、
前記端絶縁部は、前記第1方向において前記第2電極領域と前記半導体層の一部との間に設けられ、
前記第2電極領域は、前記第1方向において前記端絶縁部と重なる電極領域側面を有し、
前記電極領域側面は、前記第2方向に対して傾斜した、請求項1〜3のいずれか1つに記載の半導体装置。 - 前記端絶縁部は、第1絶縁部面を有し、
前記第1絶縁部面は、前記第1方向において、前記第2電極領域及び前記半導体層の前記一部と重なり、
前記第1絶縁部面は、前記第2方向に対して傾斜した、請求項4記載の半導体装置。 - 前記第1絶縁部は、前記第2方向において前記第1部分領域と重なる第2絶縁部面を有し、
前記第1方向及び前記第2方向を含む第2平面で前記第1絶縁部面を切断したときの前記第1絶縁部面を含む第1線と、前記第2平面で前記第2絶縁部面を切断したときの前記第2絶縁部面を含む第2線と、の間の第2角度は、30度以上80度以下である、請求項5記載の半導体装置。 - 前記第4部分領域は、前記第2導電形である、請求項1〜6のいずれか1つに記載の半導体装置。
- 前記第1電極は、前記第1電極領域及び前記第2電極領域の間の第3電極領域をさらに含み、
前記半導体層は、
前記第2方向において前記第3電極領域と離れた第5部分領域と、
前記第3方向において前記第3電極領域と離れた第6部分領域と、
をさらに含み、
前記第5部分領域は、前記第1部分領域及び前記第3部分領域の間に位置し、
前記第6部分領域は、前記第2部分領域及び前記第4部分領域の間に位置し、
前記第1絶縁部は、前記第2方向において前記第3電極領域と前記第5部分領域との間、及び、前記第3方向において前記第3電極領域と前記第6部分領域の一部との間にさらに設けられ、
前記第1絶縁部は、第3幅をさらに有し、
前記第3幅は、前記第3電極領域と前記第6部分領域の前記一部との間の前記第3方向に沿った長さであり、
前記第3幅は、前記第1幅と前記第2幅との間である、請求項1〜7のいずれか1つに記載の半導体装置。 - 前記第3幅は、前記第1部分領域から前記第1電極領域に向かう方向に沿って、増大する、請求項8記載の半導体装置。
- 前記第1〜第3半導体領域は、炭化珪素を含む、請求項1〜9のいずれか1つに記載の半導体装置。
- 前記第3方向において前記第1電極領域と離れ前記第1方向に延び前記第3半導体領域と電気的に接続された導電部をさらに備え、
前記第3方向において、前記導電部の少なくとも一部と前記第1電極領域との間に、第2半導体領域の少なくとも一部が位置した、請求項1〜10のいずれか1つに記載の半導体装置。 - 半導体部材に第1方向に延びる第1トレンチを形成し、前記第1トレンチは、第1トレンチ領域と、第2トレンチ領域と、第3トレンチ領域と、を含み、前記第1トレンチ領域と前記第2トレンチ領域とを結ぶ方向は前記第1方向に沿い、前記第2トレンチ領域は、前記第1トレンチの前記第1方向の端部にあり、前記第3トレンチ領域は前記第1トレンチ領域と前記第2トレンチ領域との間にあり、前記第1トレンチは、前記第1方向と交差する第2方向に沿ったトレンチ深さを有し、前記トレンチ深さは、前記第1トレンチ領域における第1深さ、前記第2トレンチ領域における第2深さ、及び、前記第3トレンチ領域における第3深さを有し、前記第2深さは、前記第1深さよりも浅く、前記第3深さは、前記第1深さと前記第2深さとの間であり、前記トレンチ深さは、前記第3トレンチ領域から前記第2トレンチ領域に向かう方向に沿って減少し、前記第1トレンチの開口部は、前記第1方向及び前記第2方向と交差する第3方向に沿った開口部幅を有し、前記開口部幅は、前記第1トレンチ領域における第1開口部幅、前記第2トレンチ領域における第2開口部幅、及び、前記第3トレンチ領域における第3開口部幅を有し、前記第2開口部幅は、前記第1開口部幅よりも広く、前記第3開口部幅は、前記第1開口部幅と前記第2開口部幅との間であり、前記開口部幅は、前記第3トレンチ領域から前記第2トレンチ領域に向かう方向に沿って増大し、
前記第1トレンチの表面に第1絶縁膜を形成し、
前記第1絶縁膜の形成の後の前記第1トレンチの残りの空間及び前記半導体部材の前記第1トレンチが形成されていない他領域の上に、導電層を形成し、前記導電層は、前記第1トレンチ領域の上の第1導電領域、前記第2トレンチ領域の上の第2導電領域、前記第3トレンチ領域の上の第3導電領域を含み、
前記第2導電領域の一部及び前記第3導電領域の一部を覆うマスクを用いて前記導電層をエッチバックして、前記第1導電領域の上面を前記他領域の上面よりも下にし、前記第2導電領域の前記一部と前記第1絶縁膜との間の少なくとも一部とを互いに離れさせ、前記第3導電領域の前記一部と前記第1絶縁膜との間の少なくとも一部とを互いに離れさせ、前記第2トレンチ領域における前記半導体部材の第2側面と、前記第2導電領域の前記一部と、の間の前記第3方向に沿った第2距離を、前記第1トレンチ領域における前記半導体部材の第1側面と、前記第1導電領域と、の間の前記第3方向に沿った第1距離よりも長くし、前記第3トレンチ領域における前記半導体部材の第3側面と、前記第3導電領域の前記一部と、の間の前記第3方向に沿った第3距離を前記第1距離と前記第2距離の間にし、
前記第2側面と、前記第2導電領域の前記一部と、の間の空間、及び、前記第3側面と、前記第3導電領域の前記一部と、の間の空間に、第2絶縁膜を形成する、
ことを備えた半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016237583A JP6632513B2 (ja) | 2016-12-07 | 2016-12-07 | 半導体装置及びその製造方法 |
US15/692,935 US10304950B2 (en) | 2016-12-07 | 2017-08-31 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016237583A JP6632513B2 (ja) | 2016-12-07 | 2016-12-07 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018093135A JP2018093135A (ja) | 2018-06-14 |
JP6632513B2 true JP6632513B2 (ja) | 2020-01-22 |
Family
ID=62244060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016237583A Active JP6632513B2 (ja) | 2016-12-07 | 2016-12-07 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10304950B2 (ja) |
JP (1) | JP6632513B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7420485B2 (ja) * | 2019-05-23 | 2024-01-23 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP2022015781A (ja) * | 2020-07-10 | 2022-01-21 | 三菱電機株式会社 | 半導体装置 |
KR20220075811A (ko) * | 2020-11-30 | 2022-06-08 | 현대자동차주식회사 | 반도체 소자 및 그 제조 방법 |
JP2022093130A (ja) * | 2020-12-11 | 2022-06-23 | 株式会社東芝 | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 |
US20220271131A1 (en) * | 2021-02-23 | 2022-08-25 | Changxin Memory Technologies, Inc. | Semiconductor structure and method for forming same |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4890407B2 (ja) * | 2007-09-28 | 2012-03-07 | オンセミコンダクター・トレーディング・リミテッド | トレンチゲート型トランジスタ及びその製造方法 |
JP2011091086A (ja) * | 2009-10-20 | 2011-05-06 | Mitsubishi Electric Corp | 半導体装置 |
JP5500002B2 (ja) | 2010-08-31 | 2014-05-21 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
JP5656608B2 (ja) * | 2010-12-17 | 2015-01-21 | 三菱電機株式会社 | 半導体装置 |
JP2012209344A (ja) * | 2011-03-29 | 2012-10-25 | Toyota Motor Corp | 半導体装置 |
JP5776610B2 (ja) | 2012-04-03 | 2015-09-09 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP2016039170A (ja) * | 2014-08-05 | 2016-03-22 | 株式会社東芝 | 半導体装置 |
JP2016048747A (ja) | 2014-08-28 | 2016-04-07 | 株式会社豊田中央研究所 | トレンチゲート電極を備えている半導体装置 |
DE102014119466A1 (de) * | 2014-12-22 | 2016-06-23 | Infineon Technologies Ag | Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen und gateverbinderstruktur |
-
2016
- 2016-12-07 JP JP2016237583A patent/JP6632513B2/ja active Active
-
2017
- 2017-08-31 US US15/692,935 patent/US10304950B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018093135A (ja) | 2018-06-14 |
US20180158938A1 (en) | 2018-06-07 |
US10304950B2 (en) | 2019-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6632513B2 (ja) | 半導体装置及びその製造方法 | |
USRE49963E1 (en) | Semiconductor device and method of fabricating the same | |
JP6477885B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR102156130B1 (ko) | 반도체 소자 형성 방법 | |
JP6791084B2 (ja) | 半導体装置 | |
US11158733B2 (en) | Method of manufacturing a semiconductor device including a shoulder portion | |
US10014407B2 (en) | Semiconductor device having asymmetric active region and method of forming the same | |
JP6135181B2 (ja) | 半導体装置 | |
US10804403B2 (en) | Method of fabricating semiconductor devices | |
TWI590449B (zh) | Silicon carbide semiconductor device, method of manufacturing the silicon carbide semiconductor device, and method of designing the silicon carbide semiconductor device | |
JP2020136472A (ja) | 半導体装置 | |
US20160172301A1 (en) | Semiconductor device and manufacturing method therefor | |
JP2018537859A5 (ja) | ||
KR20190029942A (ko) | 수직 채널을 가지는 반도체 소자 및 그 제조 방법 | |
JP2020077727A (ja) | 半導体装置 | |
US10008616B2 (en) | Electronic device having Schottky diode | |
US20180248035A1 (en) | Vertical semiconductor device | |
KR20140046526A (ko) | 반도체 소자 및 그 제조 방법 | |
JP2017034156A (ja) | 半導体装置およびその製造方法 | |
JP2022140659A (ja) | 半導体装置および半導体装置の製造方法 | |
TWI574405B (zh) | Silicon carbide semiconductor device, method for manufacturing silicon carbide semiconductor device, and design method of silicon carbide semiconductor device | |
JP5003856B2 (ja) | 半導体装置 | |
JP2006269491A (ja) | 半導体装置の製造方法 | |
JP2012160601A (ja) | 半導体装置の製造方法 | |
US20180068947A1 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190617 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190613 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191021 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191210 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6632513 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |