JP6624729B2 - 絶縁型の双方向ｄｃ／ｄｃコンバータおよびその制御方法 - Google Patents

Description

本発明は、絶縁型双方向ＤＣ／ＤＣコンバータに関する。

電気的絶縁と電圧整合手段として、小型・軽量の高周波トランス（以下、単にトランスという）を使用した絶縁型の双方向ＤＣ／ＤＣコンバータが注目されている。双方向ＤＣ／ＤＣコンバータは、２台の単相フルブリッジ回路（Ｈブリッジ回路ともいう）をトランス１０２を介して接続する回路構成に特徴があり、大電力用途に適している（非特許文献１〜３）。双方向ＤＣ／ＤＣコンバータは、その回路構成から、ＤＡＢ（Dual-Active-Bridge）コンバータとも称される。ＤＡＢコンバータは、各ブリッジ回路の対角スイッチを同時にスイッチングすることによってデューティ比５０％の方形波電圧を、トランスの１次巻線および２次巻線に発生させる。そしてブリッジ回路間の位相差を制御することによって伝送電力を調整できる。この場合、各ブリッジはゼロ電圧スイッチング（ＺＶＳ：Zero-Voltage Switching)動作が可能になり、高効率な電力伝送が実現できる。しかし、低出力領域では、不完全ＺＶＳ動作に伴うスイッチング損失（スナバ損失）が増加し、変換効率が低下するという問題がある（非特許文献３，４）。

また、ＤＡＢコンバータにパルス幅変調（PWM: Pulse-Width-Modulation）制御を組み合わせる提案もなされている（非特許文献５，６）これはブリッジ回路のレグ間に位相差を設けることで、電流実効値を低減しつつ伝送電力を調整しようとするものである。これは小容量ＤＡＢコンバータを対象にしたもので、低出力領域では不完全ＺＶＳ動作となり、損失低減よりも制御性を優先させた考え方である。

低出力領域の損失低減を重視した電力調整手法として間欠運転がある。これは電力伝送休止期間を設け、伝送電力を平均的に調整しようとするもので、バーストモード（Burst Mode）とも呼ばれている（非特許文献７，８）。間欠運転そのものは古くから知られている。例えば、共振形インバータをした誘導加熱装置やコロナ放電処理装置に間欠運転を適用し、低出力領域の安定動作と損失低減を実現している（非特許文献９，１０）。このような間欠運転は共振周波数を基本周期としているために電力調整が離散的になり、パルス密度変調（ＰＤＭ: Pulse-Density-Modulation）とも呼ばれている。電力伝送期間にＺＶＳ動作可能な出力領域で運転し、スナバ損失の大幅な低減が可能となる。さらに、電力伝送休止期間中では鉄損が発生しないので、低出力領域の大幅な効率向上が期待できる。

R. W. D. Doncker, D. M. Divan, M. H. Kheraluwala: "A three-phase soft-switched high-power-density dc/dc converter for high-power applications, " IEEE Trans. Ind. Appl., Vol. 27, No. 1, pp. 63-73, （1991-1) M. H. Kheraluwala, R. W. Gascoigne, D. M. Divan, E. D. Baumann:"Performance characterization of a high-power dual active bridge dc-todc converter, " IEEE Trans. Ind. Appl., Vol. 28, No. 6, pp. 1294-1301,（1992-11) S. Inoue, H. Akagi: "Operating voltage and loss analysis of a bidirectional isolated dc/dc converter," IEEJ Trans. Ind. Appl., Vol. 127, No. 2, pp. 189-197, （2007-5） T. Yamagishi, H. Akagi: "A 750-V, 100-kW, 20-kHz bidirectional isolated dc/dc converter using SiC-MOSFET/SBD modules," IEEJ Trans. Ind. Appl., Vol. 134, No. 5, pp. 544-553, （2014-5） A. K. Jain, R. A. Ayyanar: "PWM control of dual active bridge: comprehensive analysis and experimental verification," IEEE Trans. Power Electron., Vol. 26, No. 4, pp. 1215-1227, （2011-4) G. G. Oggier, G. O. Garcia, A. R. Oliva: "Switching control strategy to minimize dual active bridge converter losses," IEEE Trans. Power Electron., Vol. 24, No. 7, pp. 1826-1838, （2009-7) A. Rodriguez, A. Vazquez, D. G. Lamar, M. M. Hernando, J. Sebastian:"Different purpose design strategies and techniques to improve the performance of a dual active bridge with phase-shift control," IEEE Trans. Power Electron., Vol. 30, No. 2, pp. 790-804, （2015-2) G. G. Oggier, M. Ordonez: "High-Efficiency ＤＡＢConverter Using Switching Sequences and Burst Mode," IEEE Trans. Power Electron., Vol. 31, No. 3, pp. 2069-2082, （2016-3) H. Fujita, H. Akagi: "Pulse-density-modulated power control of a 4 kW,450 kHz voltage-source inverter for induction melting applications," IEEE Trans. Ind. Applicat., Vol. 32, No. 2, pp. 279-286, Mar/Apr 1996 H. Fujita, H. Akagi: "Control and performance of a pulse-density modulated series-resonant inverter for corona discharge processes," IEEE Trans. Ind. Applicat., Vol. 35, No. 3, pp. 621-627, May/Jun 1999

本発明者は、数百ｋＷの大容量のＤＡＢコンバータに間欠運転を適用するにあたり、以下の課題を認識するに至った。

非特許文献７，８は、１ｋＷ程度の小容量ＤＡＢコンバータを対象としたものであり、そこで得られる知見を、数十ｋＷから数百ｋＷの大容量コンバータにそのまま適用すると、ある伝送電力では高効率が得られるかもしれないが、別の伝送電力での効率は著しく低下してしまう。

ＤＡＢコンバータと間欠運転の組み合わせに際し、伝送電力の調整には複数の自由度が存在するが、従来技術（たとえば非特許文献７，８）ではその自由度を有効に活用しておらず、特に低出力時における効率にはさらなる改善の余地がある。

本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、幅広い伝送電力において高効率が得られる絶縁型の双方向ＤＣ／ＤＣコンバータの提供にある。

本発明のある態様は、絶縁型の双方向ＤＣ／ＤＣコンバータに関する。双方向ＤＣ／ＤＣコンバータは、トランスと、トランスの１次巻線と接続される第１フルブリッジ回路と、トランスの２次巻線と接続される第２フルブリッジ回路と、第１フルブリッジ回路および第２フルブリッジ回路を制御するコントローラと、を備える。コントローラは、伝送電力が所定のしきい値Ｐ_ＴＨより高い第１領域において、第１フルブリッジ回路と第２フルブリッジ回路を位相差δにてスイッチングする連続運転を行い、位相差δを変化させることにより伝送電力を調整し、伝送電力がしきい値Ｐ_ＴＨより低い第２領域において、位相差δ_ＦＩＸを固定し、ｍを０．５の自然数倍の実数、ｎを実数として、δ_ＦＩＸ＋２πｍの期間、第１フルブリッジ回路と第２フルブリッジ回路をスイッチングし、２πｎの期間、第１フルブリッジ回路と第２フルブリッジ回路のスイッチングを停止する間欠運転を行い、ｎを変化させることにより伝送電力を調整する。しきい値Ｐ_ＴＨは、連続運転において最大効率を与える伝送電力（最大効率点）をＰ_１、連続運転において最小損失を与える伝送電力（最小損失点）をＰ_２としたとき、Ｐ_２≦Ｐ_ＴＨ≦Ｐ_１×１．１を満たす。

本発明者は、位相差制御の連続運転を行った場合に、伝送電力が最大効率点を下回ると、あるいは、伝送電力が最小損失点を下回ると、効率が顕著に低下し始めるという知見を得た。しきい値Ｐ_ＴＨをＰ_２≦Ｐ_ＴＨ≦Ｐ_１×１．１を満たすように規定することにより、数十〜数百ｋＷを超える高出力領域から、数ｋＷオーダーあるいはそれ以下の低出力領域を含む幅広い電力範囲において、高効率を得ることができる。

第２領域で使用される位相差δ_ＦＩＸは、伝送電力Ｐ_１に対応する位相差δ_１と、伝送電力Ｐ_２に対応する位相差δ_２の間に含まれてもよい。

第２領域で使用される位相差δ_ＦＩＸは、伝送電力Ｐ_ＴＨに対応する位相差δであってもよい。

しきい値Ｐ_ＴＨはＰ_２と実質的に等しく、第２領域で使用される位相差δは、Ｐ_１に対応する位相差δ_１と実質的に等しくてもよい。これによりさらに損失を低減し、効率を改善できる。

本発明のある態様によれば、絶縁型双方向ＤＣ／ＤＣコンバータの効率を改善できる。

実施の形態に係る双方向ＤＣ／ＤＣコンバータの回路図である。 図１の双方向ＤＣ／ＤＣコンバータの１次側換算の等価回路図である。 第２モードにおける図２の等価回路図の動作波形図である。 実験に用いた双方向ＤＣ／ＤＣコンバータの回路図である。 実験に用いた定数を示す図である。 定格出力Ｐ＝１００ｋＷの連続運転時の動作波形図である。 出力電力Ｐ＝４５ｋＷの連続運転時の動作波形図である。 出力電力Ｐ_ｉｎｔ＝１０ｋＷにおける間欠運転時の動作波形図である。 出力電力Ｐ_ｉｎｔ＝１０ｋＷにおける間欠運転時の動作波形図である。 図１０（ａ）、（ｂ）は、出力電力Ｐと損失Ｐ_ｌｏｓｓの関係を示す図である。 図１１（ａ）、（ｂ）は、出力電力Ｐと効率ηの関係を示す図である。 Ｐ_ｃｏｎ＝４１ｋＷ（δ＝８．８°）とＰ_ｃｏｎ＝１９ｋＷ（δ＝４°）における、出力電力Ｐ_ｉｎｔ（１〜１８ｋＷ）とｎの関係を示す図である。 出力電力Ｐ_ｉｎｔ（１〜１８ｋＷ）と電圧リップルΔｖｐ−ｐの関係を示す図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

また本明細書において、電圧信号、電流信号などの電気信号、あるいは抵抗、キャパシタなどの回路素子に付された符号は、必要に応じてそれぞれの電圧値、電流値、あるいは抵抗値、容量値を表すものとする。

（動作原理）
図１は、実施の形態に係る双方向ＤＣ／ＤＣコンバータの回路図である。双方向ＤＣ／ＤＣコンバータ１００は、トランス１０２、第１フルブリッジ回路１０４、第２フルブリッジ回路１０６およびコントローラ１１０を備える。

トランス１０２は、１次巻線Ｗ１および２次巻線Ｗ２を有する。１次巻線Ｗ１と２次巻線Ｗ２の巻線比はＮ：１である。第１フルブリッジ回路１０４の交流端子は、インダクタＬ_ａ１を介してトランス１０２の１次巻線Ｗ１と接続され、第２フルブリッジ回路１０６の交流端子は、インダクタＬ_ａ２を介してトランス１０２の２次巻線Ｗ２と接続される。

第１フルブリッジ回路１０４は、第１スイッチＳＷ１１〜第４スイッチＳＷ１４を含む。各スイッチＳＷ１ｘ（ｘ＝１，２，３，４）と並列に、スナバコンデンサＣ１ｘが設けられる。同様に第２フルブリッジ回路１０６は、第１スイッチＳＷ２１〜第４スイッチＳＷ２４を含み、各スイッチＳＷ２ｘと並列にスナバコンデンサＣ２ｘが設けられる。スイッチＳＷは、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）などのトランジスタを用いることができる。トランジスタ素子の種類は、要求される耐圧や、定格容量にもとづいて選択すればよい。なおスイッチＳＷと並列に、カソードが高電位側となるように還流ダイオード（フライホイルダイオード）が必要となるが、ＭＯＳＦＥＴを用いる場合、そのボディダイオードを還流ダイオードとして使用できる。

第１フルブリッジ回路１０４の直流端子側には、キャパシタＣ１が接続され、第２フルブリッジ回路１０６の直流端子側には、キャパシタＣ２が接続される。なお双方向ＤＣ／ＤＣコンバータ１００は、双方向に電力を伝送可能であるが、以下では説明の便宜のため、第１フルブリッジ回路１０４側を入力として電源２００が接続され、第２フルブリッジ回路１０６側を出力として負荷２０２が接続されるものとする。電源２００の電圧をＥ_１、負荷２０２に生ずる電圧をＥ_２とする。逆方向で動作させる場合、以下の説明において、入力と出力を入れかえればよい。

コントローラ１１０は、第１フルブリッジ回路１０４のスイッチＳＷ１１〜ＳＷ１４および第２フルブリッジ回路１０６のスイッチＳＷ２１〜ＳＷ２４を制御する。具体的には、第１フルブリッジ回路１０４に関して、コントローラ１１０は所定の周波数（スイッチング周波数ｆ_ｓｗ）で、対角に配置されるペアＳＷ１１，ＳＷ１４がオンの状態と、対角に配置される別のペアＳＷ１２，ＳＷ１３がオンの状態と、をデューティ比５０％で交互に繰り返す。このとき、第１フルブリッジ回路１０４の交流端子の電圧ｖ_ａｃ１は、スイッチング周波数ｆ_ＳＷ、デューティ比５０％の矩形波となる。第２フルブリッジ回路１０６に関しても同様であり、コントローラ１１０はスイッチング周波数ｆ_ｓｗで、対角に配置されるペアＳＷ２１，ＳＷ２４がオンの状態と、対角に配置される別のペアＳＷ２２，ＳＷ２３がオンの状態と、をデューティ比５０％で交互に繰り返す。このとき、第２フルブリッジ回路１０６の交流端子の電圧ｖ_ａｃ２もまた、スイッチング周波数ｆ_ＳＷ、デューティ比５０％の矩形波となる。

図２は、図１の双方向ＤＣ／ＤＣコンバータ１００の１次側換算の等価回路図である。図１において配線抵抗、トランス１０２の励磁インダクタンス、トランス１０２と外付けインダクタＬ_ａ１，Ｌ_ａ２の鉄損、銅損を無視すると、トランス１０２およびインダクタＬ_ａ１，Ｌ_ａ２は、単一のインダクタＬとして表される。このインダクタＬは図１のインダクタＬ_ａ１，Ｌ_ａ２の１次側換算のインダクタンス（Ｌ_ａ１＋Ｎ^２Ｌ_ａ２）と、トランス１０２の漏れインダクタンスｌの合成インダクタンスを表す。
Ｌ＝（Ｌ_ａ１＋Ｎ^２Ｌ_ａ２）＋ｌ
言い換えれば、このインダクタンスＬの値が適切な値Ｌ_ｏｐｔになるように、外付けのインダクタＬ_ａ１，Ｌ_ａ２ならびにトランス１０２が設計される。一般的には、ｌが小さくなるようにトランス１０２を設計し、適切なＬ_ｏｐｔが得られるようにＬ_ａ１，Ｌ_ａ２を設計することができる。なお、Ｌ_ｏｐｔ＝ｌとなるようにトランス１０２が設計可能である場合、外付けのインダクタＬ_ａ１，Ｌ_ａ２は省略可能である。

また図１において、電圧Ｅ_１，Ｅ_２は一定であり、スイッチＳＷは理想スイッチとみなし、スイッチングの遅延およびデッドタイムはないものとする。このとき第１フルブリッジ回路１０４および第２フルブリッジ回路１０６はそれぞれ、スイッチング周波数ｆ_ＳＷ、デューティ比５０％の矩形波交流電圧を発生する理想電圧源２０４，２０６として表される。電圧源２０４は、インダクタＬの一端に、振幅ｖ_ａｃ１の交流矩形電圧を印加する。電圧源２０６は、インダクタＬの他端に、振幅Ｎ×ｖ_ａｃ２の交流矩形電圧を印加する。Ｎはトランス１０２の巻線比である。

図１に戻り、伝送電力の制御について説明する。コントローラ１１０は、２つの動作モードが切り替え可能である。第１モードは、伝送電力（出力電力）Ｐが所定のしきい値Ｐ_ＴＨより高い第１領域において選択され、第２モードは、伝送電力Ｐがしきい値Ｐ_ＴＨより低い第２領域において選択される。以下、各モードの動作を説明する。

（第１モード）
第１モードでは、第１フルブリッジ回路１０４と第２フルブリッジ回路１０６は、位相差δにてスイッチングされる。すなわち、トランス１０２の１次側の交流電圧ｖ_ａｃ１と２次側の交流電圧ｖ_ａｃ２は、位相差がδの矩形波となる。第１モードでは連続運転を行い、位相差δを変化させることにより伝送電力を調整する。第１モードにおける伝送電力Ｐ_ｃｏｎは、式（１）で与えられる。

（第２モード）
第２モードでは、間欠運転が行われる。第２モードでは、第１フルブリッジ回路１０４と第２フルブリッジ回路１０６の位相差δが、とある値δ_ＦＩＸに固定される。そして、スイッチングの１周期を２πとするとき、パラメータｍ、ｎを実数として、δ_ＦＩＸ＋２πｍの期間、第１フルブリッジ回路１０４と第２フルブリッジ回路１０６をスイッチングし、続く２πｎの期間、第１フルブリッジ回路１０４と第２フルブリッジ回路１０６のスイッチングを停止する。図３は、第２モードにおける図２の等価回路図の動作波形図である。ここでは、Ｅ＜ＮＥ_２が成り立っている。伝送期間はδ_ＦＩＸ＋２πｍ、休止期間は２πｎであるから、間欠運転の１周期は、２π（ｍ＋ｎ）＋δ_ＦＩＸとなる。

パラメータｍは、磁気飽和を防ぐため０．５の自然数倍（ｍ＝０．５，１．０，１．５…）とする必要がある。ｍが非整数の場合（ｍ＝０．５，１．５，２．５，…）、伝送期間の波形は、半波で区切られることとなる。たとえばｍ＝０．５とすれば、ある伝送期間において、正の半波が、次の伝送期間において負の半波が発生する。第２モードでは、パラメータｎを変化させることにより伝送電力を調整する。第２モードにおける伝送電力Ｐ_ｉｎｔは、式（２）で表される。ｎは０．５の自然数倍である必要はなく、任意の実数でよい。

第１モードで動作する第１領域と、第２モードで動作する第２領域の境界（しきい値Ｐ_ＴＨ）は、以下のように規定される。連続運転において最大効率を与える伝送電力（最大効率点ともいう）をＰ_１、連続運転において最小損失を与える伝送電力（最小損失点）をＰ_２としたとき、式（３）が成り立つ。
Ｐ_２≦Ｐ_ＴＨ≦Ｐ_１×１．１ …（３）

また第２モードで使用される位相差δの固定値δ_ＦＩＸは、連続運転時において最大効率点Ｐ_１に対応する位相差δ_１と、連続運転時において最小損失点Ｐ_２に対応する位相差δ_２の間の範囲に含まれる。

以上が双方向ＤＣ／ＤＣコンバータ１００の構成ならびに動作原理である。この双方向ＤＣ／ＤＣコンバータ１００によれば、数十〜数百ｋＷを超える高出力領域から、数ｋＷオーダーあるいはそれ以下の低出力領域を含む幅広い電力範囲において、高効率を得ることができる。

すなわちＤＡＢコンバータと間欠運転の組み合わせに際し、伝送電力の調整には複数の自由度が存在する。具体的には、どのモードをどの電力領域で使用するか（モードを切り替えるしきい値Ｐ_ＴＨ）、第２モードで使用する位相差δなどが設計パラメータとして存在し、それらの組み合わせが、多様な自由度を提供する。本実施の形態によれば、しきい値Ｐ_ＴＨを適切に選択することにより、特に低出力時における効率低下を抑制し、効率を改善できる。

以下、本発明の有用性を検証するために本発明者らが行った実験について説明する。図４は、実験に用いた双方向ＤＣ／ＤＣコンバータの回路図である。トランス１０２、第１フルブリッジ回路１０４のスイッチＳＷとして、１．２ｋＶ、４００ＡのSiC-MOSFETモジュールを４個用いた。このモジュールにはＳＢＤ（Schottky Barrier Diode）は搭載されておらず、還流ダイオードとしてSiC-MOSFETのソース−ドレイン間の寄生ｐｎダイオードを活用する。この実験システムでは、第２フルブリッジ回路１０６の直流端子（双方向ＤＣ／ＤＣコンバータ１００の出力端子）を、第１フルブリッジ回路１０４の直流端子（双方向ＤＣ／ＤＣコンバータ１００の入力端子）と接続することにより、出力電力Ｐを直流電源Ｅ側（入力側）に回生する。これにより、入力側の直流電源ＥはＤＣ／ＤＣコンバータで生じる電力損失Ｐ_ｌｏｓｓ相当分を供給することになるため、大学の実験室の直流電源でも１００ｋＷ定格運転が可能になる。さらに、双方向ＤＣ／ＤＣコンバータ１００の損失Ｐ_ｌｏｓｓを、直流電源Ｅの出力電力として直接的に高精度で測定することが可能となり、出力電力Ｐと電力損失Ｐ_ｌｏｓｓを個別に測定することによって、ＤＣ／ＤＣコンバータの電力変換効率ηを式（４）で高精度に計算できる。
η＝Ｐ／（Ｐ＋Ｐ_ｌｏｓｓ） …（４）
なお本明細書では主回路のみの電力損失について論じるため、図１のコントローラ１１０（すなわちゲート駆動回路や制御回路）の電力損失は含まない。

スイッチ素子ＳＷにＭＯＳＦＥＴを用いた場合は同期整流を採用できる。その結果、ＭＯＳＦＥＴと逆並列に接続する還流ダイオードが不要となる。SiC-MOSFETの寄生ｐｎダイオードの順方向電圧はSi-MOSFETのそれよりも高い。しかし、同期整流の採用により、寄生ｐｎダイオードの導通期間はデッドタイム（実験では０．６ｓに設定）以下となる。第１フルブリッジ回路１０４から第２フルブリッジ回路１０６へ電力を伝送する場合、第１フルブリッジ回路１０４のデッドタイム開始後、寄生ｐｎダイオードが導通するまでに要する時間Ｔ_１は、式（５）で表される。

ただし、Ｉ_ｓｗ１は第１フルブリッジ回路１０４のスイッチング時のインダクタ電流である。ダイオードの導通損失が発生するのはＴ_ｄ＞Ｔ_１の場合であり、第１フルブリッジ回路１０４側のダイオードの導通損失Ｐ_{ｄｉｏｄｅ１}は、式（６）となる。

ただし、Ｖ_ｆは寄生ｐｎダイオードの順方向電圧降下である。

第２フルブリッジ回路１０６についても同様に、式（７）、（８）を得る。

ただし、Ｉ_ｓｗ２は第２フルブリッジ回路１０６のスイッチング時のインダクタ電流であり、Ｐ_{ｄｉｏｄｅ２}は第２フルブリッジ回路１０６側で生じるダイオードの導通損失である。

図５は、実験に用いた定数を示す図である。これらの定数を用いて、式（５）と（７）から定格運転時（１００ｋＷ）の寄生ｐｎダイオードの導通損失を計算した。ここで、Ｖ_ｆは３．１Ｖとした。その結果、導通損失は４５Ｗ程度となり、寄生ｐｎダイオードに起因する導通損失は実用上無視できる。なお、ＺＶＳ動作を行っており、寄生ｐｎダイオードには逆回復電流は流れないので、導通損失のみを考慮している。

続いて、実験の結果を説明する。本実験では第１フルブリッジ回路１０４から第２フルブリッジ回路１０６への電力伝送を行った。以下の議論では、第１フルブリッジ回路１０４から第２フルブリッジ回路１０６への電力伝送を前提とする。図６は、定格出力Ｐ＝１００ｋＷの連続運転時の動作波形図である。図７は、出力電力Ｐ＝４５ｋＷの連続運転時の動作波形図である。出力１００ｋＷ、４５ｋＷにおいて、位相差はδ＝２７．４°、δ＝１１°であった。

図８および図９は、出力電力Ｐ_ｉｎｔ＝１０ｋＷにおける間欠運転時の動作波形図である。なお図８、図９では、位相差δの値δ_ＦＩＸが異なっており、具体的には図８では、Ｐ_ｃｏｎ＝４１ｋＷとなるδ_ＦＩＸ（＝１１°）を用い、図９は、Ｐ_ｃｏｎ＝１９ｋＷとなるδ_ＦＩＸ（＝３．３°）を用いている。

図１０（ａ）、（ｂ）は、出力電力Ｐと損失Ｐ_ｌｏｓｓの関係を示す図である。図１１（ａ）、（ｂ）は、出力電力Ｐと効率ηの関係を示す図である。図１０（ｂ）、図１１（ｂ）はそれぞれ、図１０（ａ）、図１１（ａ）の０ｋＷ〜４０ｋＷの範囲を拡大したものである。ここで、変換効率ηの計算には式（４）を用いた。連続運転では出力電力Ｐ＝４１ｋＷにおいて最高効率η_ｍａｘ＝９８．８％に達した。すなわち実験に用いた回路定数の場合、最大効率点Ｐ_１＝４１ｋＷである。また出力電力Ｐ＝１００ｋＷの定格動作時では変換効率９８％であった。連続運転時において、出力電力Ｐ＝１９ｋＷを境に、それより電力Ｐを減少させると、電力損失Ｐ_ｌｏｓｓが増大していく領域が存在する。すなわち実験に用いた回路定数の場合、最小損失点Ｐ_２は、１９ｋＷである。この領域では不完全ＺＶＳ動作によるスナバ損失が支配的となっている。

間欠運転では、実測した３ｋＷ以上の出力電力において、Ｐ_ｃｏｎ＝４１ｋＷのときはη＝９８．０％となり、一方で、Ｐ_ｃｏｎ＝１９ｋＷのときは９７％となった。また、Ｐ_ｃｏｎ＝４１ｋＷとＰ_ｃｏｎ＝１９ｋＷを比べると、実測した全出力領域でＰ_ｃｏｎ＝４１ｋＷの方がＰ_ｃｏｎ＝１９ｋＷと比べ、電力損失をより低減できることがわかる。

図１１（ａ）、（ｂ）を参照する。連続運転と間欠運転の変換効率を比較すると、連続運転（従来制御）においてスナバ損失が支配的になる低出力領域（１９ｋＷ以下）に、間欠運転を適用することで大幅な効率向上が可能であることがわかる。これはスナバ損失を低減し、かつ休止期間中の鉄損を零にできるからである。

一方でＰ_ｉｎｔとＰ_ｃｏｎの差が、ある一定値以下であるとき、すなわち間欠運転の周期が、ある一定値よりも短い場合、間欠運転は連続運転よりも効率が悪化する。図８、図９に示すように、間欠運転では伝送開始時の位相進みブリッジと伝送終了時の位相遅れブリッジではハードスイッチング動作となる。休止期間のインダクタ電流を零に制御するため、ハードスイッチング動作は原理的に発生する。したがって、間欠運転の周期が短くなると、ハードスイッチング動作に起因するスナバ損失の影響が大きくなり、結果として間欠運転の効率は悪化する。

これらの実験結果を踏まえてしきい値Ｐ_ＴＨおよび位相差δ_ＦＩＸについてまとめると、以下の知見が得られる。

（第１の設定方法）
図１１（ｂ）を参照すると、幅広い電力範囲で最も効率が良いのは、最小損失点Ｐ_２＝１９ｋＷより高い領域において、第１モードで動作させ、最小損失点Ｐ_２＝１９ｋＷより低い領域において、Ｐ_ｃｏｎ＝４１ｋＷを与える位相差δ_ＦＩＸを用いて、第２モードで動作させた場合である。すなわち、しきい値Ｐ_ＴＨはＰ_２と実質的に等しく、第２モードで使用される位相差δとして、最大効率点Ｐ_１に対応する位相差δ_１と実質的に等しい値を用いることで、高い効率を維持することができる。

（第２の設定方法）
また図１１（ｂ）を参照すると、最小損失点Ｐ_２＝１９ｋＷより高い領域において、第１モードで動作させ、最小損失点Ｐ_２＝１９ｋＷより低い領域において、Ｐ_ｃｏｎ＝１９ｋＷを与える位相差δ_ＦＩＸを用いて、第２モードで動作させた場合にも、広い電力範囲において、９７％以上の高い効率が維持される。すなわち、しきい値Ｐ_ＴＨはＰ_２と実質的に等しく、第２モードで使用される位相差δとして、最小損失点Ｐ_２に対応する位相差δ_２と実質的に等しい値を用いるとよい。

（第３の設定方法）
第１の設定方法と第２の設定方法の中間的な状態においても、それらの中間的な効率が得られる。したがってしきい値Ｐ_ＴＨはＰ_２と実質的に等しく、第２モードで使用される位相差δとして、位相差δ_１とδ_２の間の値を用いることで、高い効率を維持することができる。

（第４の設定方法）
図１１（ｂ）を参照すると、Ｐ_ｃｏｎ＝４１ｋＷを与える位相差δ_１を用いて、１９ｋＷを超える範囲において間欠運転を行った場合であっても、９８％程度の高い効率は維持される。同様に、Ｐ_ｃｏｎ＝１９ｋＷを与える位相差δ_２を用いた場合であっても、１９ｋＷを超える範囲において間欠運転を行った場合であっても、９７％程度の高い効率は維持される。この傾向は、Ｐ_１＝４１ｋＷを超えた当たり（本発明者らの検討によればＰ_１より１０％程度高い値）まで維持される。このことが、しきい値Ｐ_ＴＨを上述した式（３）にもとづいて定めればよいことの根拠となる。

第３の設定方法における知見と組み合わせれば、しきい値Ｐ_ＴＨは式（３）を満たすように規定し、第２モードで使用される位相差δとして、位相差δ_１とδ_２の間の値を用いることで、高い効率を維持することができる。

続いて、パラメータｍについて検討する。第２モードの間欠運転における伝送期間と休止期間をどのように決定するかについては、高周波トランスの磁気飽和を防ぐという制約下で自由度が存在する。非特許文献８の伝送期間決定方法には、本明細書のｍという概念がなく、２回の正負のパルス周期で高周波トランスの磁束を相殺しようとするものである。その結果、２回のパルス周期で合計６回のハードスイッチング動作が生じ、その結果として変換効率が低下する。これに対してｍ＝１を選択すると、ハードスイッチング動作を２回に抑制できる。

本明細書の伝送期間決定方法を採用した場合、磁気飽和防止を考慮したｍの最小値は０．５である。しかし、伝送電力が同一の場合、上述のスナバ損失低減の観点から、ｍを大きく設定した方が変換効率は向上する。その一方で、ｍを大きくすると、後述の電圧リプルが問題となる。以上、変換効率向上と電圧リプル低減のトレードオフを考慮すると、ｍ＝１とすることが好ましい。

続いて、間欠運転に起因する電圧リプルについて検討する。間欠運転では電力伝送を伝送期間と休止期間に分割するため、直流キャパシタＣｄｃに生じる電圧リプルが問題となる。休止期間ｎＴ_ｓｗ（＝ｎ／ｆ_ｓｗ）において、直流キャパシタＣｄｃが一定電流Ｉ_２を負荷に供給すると仮定した場合、Ｃ_ｄｃに生じる電圧リプルΔｖ_ｐ−ｐおよび電流Ｉ_２はそれぞれ、式（９）、（１０）で表される。

図１２は、Ｐ_ｃｏｎ＝４１ｋＷ（δ＝８．８°）とＰ_ｃｏｎ＝１９ｋＷ（δ＝４°）における、出力電力Ｐ_ｉｎｔ（１〜１８ｋＷ）とｎの関係を示す図である。図１３は、出力電力Ｐ_ｉｎｔ（１〜１８ｋＷ）と電圧リップルΔｖ_ｐ−ｐの関係を示す図である。各定数は図５の同じ値を用いている。トランスの巻数比は１：１（すなわちＮ＝１） とし、Ｅ_１＝Ｅ_２＝７５０Ｖ_ｄｃとしている。

理論解析の結果から、直流キャパシタの静電定数を１．１ｍｓ（４００μｓ）とした場合でも、間欠運転に起因する電圧リプルは実用上の問題とはならない。この理由は、間欠運転を低出力領域にのみ適用するからである。具体的には、１〜１８ｋＷの出力領域において、Ｐ_ｃｏｎ＝４１ｋＷとした場合のリップルΔｖ_ｐ−ｐは６．６Ｖ（７５０Ｖ_ｄｃに対して０．８８％）以下となり、Ｐ_ｃｏｎ＝１９ｋＷとした場合のリップルΔｖ_ｐ−ｐは３．０Ｖ（７５０Ｖ_ｄｃの０．４％）以下となる。

実施の形態では、単相フルブリッジ回路１０４、１０６を備えるＤＡＢを説明したが本発明はそれに限定されず、３相フルブリッジ回路および三相トランスを備えるＤＡＢにも本発明は適用可能である。

実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

１００…双方向ＤＣ／ＤＣコンバータ、１０２…トランス、Ｗ１…１次巻線、Ｗ２…２次巻線、Ｌ１…漏れインダクタンス、１０４…第１フルブリッジ回路、１０６…第２フルブリッジ回路、１１０…コントローラ。

Claims (6)

1. トランスと、
   前記トランスの１次巻線と接続される第１フルブリッジ回路と、
   前記トランスの２次巻線と接続される第２フルブリッジ回路と、
   前記第１フルブリッジ回路および前記第２フルブリッジ回路を制御するコントローラと、
   を備え、
   前記コントローラは、
   伝送電力が所定のしきい値Ｐ_ＴＨより高い第１領域において、前記第１フルブリッジ回路と前記第２フルブリッジ回路を位相差δにてスイッチングする連続運転を行い、位相差δを変化させることにより伝送電力を調整し、
   前記伝送電力が前記しきい値Ｐ_ＴＨより低い第２領域において、前記位相差δを固定し、ｍを０．５の自然数倍の実数、ｎを実数として、δ＋２πｍの期間、前記第１フルブリッジ回路と前記第２フルブリッジ回路をスイッチングし、２πｎの期間、前記第１フルブリッジ回路と前記第２フルブリッジ回路のスイッチングを停止する間欠運転を行い、ｎを変化させることにより伝送電力を調整し、
   前記しきい値Ｐ_ＴＨは、連続運転において最大効率を与える伝送電力をＰ_１、連続運転において最小損失を与える伝送電力をＰ_２としたとき、Ｐ_２≦Ｐ_ＴＨ≦Ｐ_１×１．１を満たすことを特徴とする絶縁型の双方向ＤＣ／ＤＣコンバータ。
2. 前記第２領域で使用される位相差δは、伝送電力Ｐ_１に対応する位相差δ_１と、伝送電力Ｐ_２に対応する位相差δ_２の間に含まれることを特徴とする請求項１に記載の双方向ＤＣ／ＤＣコンバータ。
3. 前記第２領域で使用される位相差δは、伝送電力Ｐ_ＴＨに対応する位相差δであることを特徴とする請求項１に記載の双方向ＤＣ／ＤＣコンバータ。
4. 前記しきい値Ｐ_ＴＨはＰ_２と実質的に等しく、前記第２領域で使用される位相差δは、Ｐ_１に対応する位相差δ_１と実質的に等しいことを特徴とする請求項１に記載の双方向ＤＣ／ＤＣコンバータ。
5. ｍ＝１であることを特徴とする請求項１から４のいずれかに記載の双方向ＤＣ／ＤＣコンバータ。
6. 絶縁型の双方向ＤＣ／ＤＣコンバータの制御方法であって、
   前記双方向ＤＣ／ＤＣコンバータは、
   トランスと、
   前記トランスの１次巻線と接続される第１フルブリッジ回路と、
   前記トランスの２次巻線と接続される第２フルブリッジ回路と、
   前記第１フルブリッジ回路および前記第２フルブリッジ回路を制御するコントローラと、
   を備え、
   前記制御方法は、
   連続運転において最大効率を与える伝送電力をＰ_１、連続運転において最小損失を与える伝送電力をＰ_２としたとき、Ｐ_２≦Ｐ_ＴＨ≦Ｐ_１×１．１を満たすしきい値Ｐ_ＴＨを規定するステップと、
   前記伝送電力が前記しきい値Ｐ_ＴＨより高い第１領域において、前記第１フルブリッジ回路と前記第２フルブリッジ回路を位相差δにてスイッチングする連続運転を行い、位相差δを変化させることにより伝送電力を調整するステップと、
   前記伝送電力が前記しきい値Ｐ_ＴＨより低い第２領域において、前記位相差δを固定し、ｍを０．５の自然数倍の実数、ｎを実数として、δ＋２πｍの期間、前記第１フルブリッジ回路と前記第２フルブリッジ回路をスイッチングし、２πｎの期間、前記第１フルブリッジ回路と前記第２フルブリッジ回路のスイッチングを停止する間欠運転を行い、ｎを変化させることにより伝送電力を調整するステップと、
   を備えることを特徴とする制御方法。

Images