JP6622446B2 - エンベデッドマルチメディアカード(eMMC)、それを制御するホスト、及びeMMCシステムの動作方法 - Google Patents

エンベデッドマルチメディアカード(eMMC)、それを制御するホスト、及びeMMCシステムの動作方法 Download PDF

Info

Publication number
JP6622446B2
JP6622446B2 JP2013191126A JP2013191126A JP6622446B2 JP 6622446 B2 JP6622446 B2 JP 6622446B2 JP 2013191126 A JP2013191126 A JP 2013191126A JP 2013191126 A JP2013191126 A JP 2013191126A JP 6622446 B2 JP6622446 B2 JP 6622446B2
Authority
JP
Japan
Prior art keywords
data
emmc
instruction
host
queue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013191126A
Other languages
English (en)
Other versions
JP2014059872A (ja
Inventor
景 弼 兪
景 弼 兪
晟 皓 徐
晟 皓 徐
明 燮 申
明 燮 申
云 在 鄭
云 在 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2014059872A publication Critical patent/JP2014059872A/ja
Application granted granted Critical
Publication of JP6622446B2 publication Critical patent/JP6622446B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659Command handling arrangements, e.g. command buffers, queues, command scheduling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023Free address space management
    • G06F12/0238Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061Improving I/O performance
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656Data buffering arrangements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • G06F3/0679Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System (AREA)
  • Information Transfer Systems (AREA)
  • Read Only Memory (AREA)

Description

本発明の実施形態は、エンベデッドマルチメディアカード(embedded Multimedia Card;以下、eMMCと称する)eMMCを制御するホスト、及びホストとeMMCとを含むeMMCシステムの動作方法に係り、特に、リード(read)/ライト(write)性能を改善しうるeMMC、ホスト、eMMCシステム及びこれらの動作方法に関する。
マルチメディアカード(Multi−Media Card:MMC)は、フラッシュ(flash)メモリのメモリカード標準の特定タイプである。
eMMCは、JEDECで標準として定めた内蔵型MMCに対する標準の一つである。一般的な構成及び応用で、eMMCは、スマートフォンのような移動通信装置内に挿入(または、内蔵)されるように設計されうる。
通常、eMMC通信は、標準化された10本のラインバス(10−line bus)を通じて連結されたホストとデータ信号、制御信号、命令、クロック及び/またはパワー信号を通信する。
特開2003−122702号公報 米国特許出願公開2010−0287333号公報 米国特許出願公開2011−0072193号公報 韓国特許出願公開2010−0064673号公報 米国特許第6785793号公報 米国特許出願公開2012−0102262号公報 米国特許出願公開2011−0296131号公報 米国特許出願公開2011−0078393号公報
本発明が解決しようとする技術的な課題は、リード/ライト性能を改善しうるeMMC、該eMMCを制御するホスト、及びこれらの動作方法を提供することにある。
本発明の実施形態によるエンベデッドマルチメディアカード(eMMC)は、フラッシュメモリと、前記フラッシュメモリを制御するeMMCコントローラと、を備える。
前記eMMCコントローラは、現在動作によって特定された第1データの伝送と同時に、第2データを特定する次の動作を定義する命令セットをホストから受信する命令レジスタと、前記第1データを保存する第1メモリと、前記第2データを保存する第2メモリと、を含む。
本発明の実施形態によれば、ホストと命令ライン、及びデータバスを通じて連結され、フラッシュメモリを含むエンベデッドマルチメディアカード(eMMC)の動作方法は、現在命令に応答して、前記データバスを通じて前記eMMCの第1メモリに保存されている第1データを前記ホストに伝送する段階と、前記第1データの伝送と同時に、前記命令ラインを通じて前記ホストから前記eMMCに第2データを特定する次の動作を定義する命令セットを伝送して、前記eMMCにある命令レジスタに前記命令セットを保存する段階と、を含む。
本発明の実施形態によれば、ホストは、データ伝送中にも、次のリード/ライト命令をeMMCに送ることができる。したがって、eMMCは、現在データの伝送中にも、次のリード/ライト命令に対する準備動作を行うことができる。したがって、eMMCのリード/ライト性能を向上させうる。
本発明の詳細な説明で引用される図面をより十分に理解するために、各図面の簡単な説明が提供される。
本発明の一実施形態によるエンベデッドマルチメディアカード(eMMC)システムを示すブロック図。 本発明の一実施形態によるeMMC装置のブロック図。 図2に示された命令レジスタの一実施形態を示す図。 マルチキュー命令、及び前記命令に含まれた情報を示す図。 マルチキュー命令、及び前記命令に含まれた情報を示す図。 マルチキュー命令、及び前記命令に含まれた情報を示す図。 図2に示されたバッファの一実施形態を示す図。 本発明の一実施形態によるマルチキューリード動作方法を概略的に説明する図。 本発明の一実施形態によるマルチキューリード動作方法を示すフローチャート。 本発明の一実施形態によるマルチキューリード動作方法と、通常のeMMCのリード動作方法とを比較するための概略的なタイミング図。 本発明の一実施形態によるマルチキューリード動作方法と、通常のeMMCのリード動作方法とを比較するための概略的なタイミング図。 本発明の一実施形態によるマルチキューライト動作方法を示すフローチャート。 本発明の一実施形態によるマルチキューライト動作方法と、通常のeMMCのライト動作方法とを比較するための概略的なタイミング図。 本発明の一実施形態によるマルチキューライト動作方法と、通常のeMMCのライト動作方法とを比較するための概略的なタイミング図。
以下、本明細書に添付した図面を参照して、本発明の実施形態を詳しく説明する。
本発明が属する技術分野で通常の知識を有した者(当業者)は、eMMCの構造、構成及び/または動作条件を定義する多様なJEDEC標準が利用可能であることを理解できる。このような標準は、JEDECウェブサイト(http://www.jedec.org)で容易に探すことができる。
例えば、2012年6月に公開されたEmbedded Multimedia Card(eMMC)、Electrical Standard4.51、すなわち、JESD84−B451は、本発明の概念を理解するのに有用な多くの用語及び技術的な定義を含む。
したがって、本明細書の用語と定義(terms and definitions)が、JESD84−B451の用語と定義と異なる定義でない限り、本明細書の用語と定義は、JESD84−B451の用語と定義と同一である。
本発明の概念による多様な実施形態は、ホスト(host)と装置(device)との間で送受信するデータの伝送速度を高め、ノイズ兔疫性(noise immunity)を高めるために、既存の10ワイヤバス(10−wire bus)以外に追加ライン(または、チャネル)をさらに含みうる。これに関しては、2012年9月14日に出願された韓国特許出願第10−2012−0102467を参照として含む。
図1は、本発明の一実施形態によるエンベデッドマルチメディアカード(eMMC)システム100のブロック図を示す。
図1を参照すると、eMMCシステム100は、装置300と、例えば、eMMC装置300に連結されたホスト200とを含む。
ホスト200は、eMMC装置300のデータ処理動作、例えば、リード動作またはライト動作などを制御することができる。このデータ処理動作は、SDR(Single Data Rate)またはDDR(Double Data Rate)で行われる。
ホスト200は、CPU(Central Processing Unit)、プロセッサ、マイクロプロセッサ(microprocessor)またはアプリケーションプロセッサ(application processor)のようにデータを処理するデータ処理装置を意味し、このデータ処理装置は、電子装置に内蔵(embedded)または具現されうる。
この電子装置は、PC(Personal Computer)、ラップトップコンピュータ(laptop computer)、携帯電話、スマートフォン(smartphone)、タブレット(tablet)PC、PDA(Personal Digital Assistant)、EDA(Enterprise Digital Assistant)、デジタルスチルカメラ(digital still camera)、デジタルビデオカメラ(digital video camera)、オーディオ装置(audiodevice)、PMP(Portable Multimedia Player)、PND(Personal Navigation DeviceまたはPortableNavigation Device)、MP3プレーヤ、携帯用ゲームコンソール(handheld game console)、または電子ブック(e−book)として具現可能である。
eMMC装置300は、通常の接続手段、例えば、パッド(pads)、ピン(pins)、ライン(line)、及びバス(bus)のうち1つ以上によって具現される連結、チャネル、または信号経路を通じて前記電子装置に多様に連結されうる。
本発明の一実施形態によるホスト200は、プロセッサ215、メモリ220、及びホストコントローラ230を含みうる。プロセッサ215は、データ/アドレス/命令/制御信号をeMMC300に駆動するために、運用システム(OS)及び/またはホストファームウエア210がプロセッサ215によって使用される。
図示した構成要素以外にも、ホスト200またはホスト200のホストコントローラ230は、クロック生成器(図示せず)、状態制御ユニット(図示せず)などをさらに含みうる。
クロック生成器は、ホスト200とeMMC装置300とで基準信号として使われるクロック信号CLKを生成する。例えば、クロック生成器は、位相同期ループ(phaselocked loop:PLL)として具現可能である。
プロセッサ215は、eMMC300に伝送される命令CMDの生成を制御することができるハードウェアを意味する。プロセッサ215は、また命令に応答して、eMMC300から受信された応答RESを解釈することもでき、eMMC300の拡張カード特定データExtended(EXT)_CSDレジスタ371に保存されたデータを処理することができる。プロセッサ215は、OS/ファームウエア210を駆動して、前記のような動作を行うことができる。
ホストコントローラ230は、eMMC300とインターフェースするためのブロックである。
ホストコントローラ230は、eMMC300に命令CMDを発給し(issuing)、命令CMDに対する応答RESを受け、eMMC装置300に保存されるライトデータを伝送し、eMMC装置300からリードしたリードデータを受信する。
図1に示された標準の10本のeMMC信号ライン101、102及びデータバス103は、適用可能な産業標準(例えば、JEDECで定義したeMMC4.51)に符合する。しかし、前述したように、本発明の実施形態が、ホストとeMMCとの間の標準信号ライン/バス構成にのみ限定されるものではない。
図1の標準信号ライン/バス構成で、双方向クロックライン101は、ホスト200からeMMC300へのクロック信号CLKの伝送に使われる。
双方向(bidirectional)命令ライン102は、ホスト200からの命令CMDをeMMC300に伝送し、命令CMDに対する応答RESをeMMC300からホスト200へ伝送するのに使われる。そして、8本のデータ信号ライン[0:7]を含む双方向データバス103は、データライト動作のためのライトデータDAT[7:0]をホスト200からeMMC装置300に伝送するか、データリード動作のためのリードデータDAT[7:0]をeMMC300からホスト200へ伝送するのに使われる。
本発明の実施形態によって、ホスト200は、リセットライン(図示せず)を通じてハードウェアリセット信号をeMMC装置300に伝送しうる。
ホスト200は、1つ以上の電圧生成回路(図示せず)を使って1つ以上の動作電圧を生成して、eMMC300に提供することができる。このようなホストが生成した動作電圧は、1本以上の電圧ライン(図示せず)を通じてeMMC300に伝送可能である。
図2は、本発明の一実施形態によるeMMC装置300のブロック図である。
これを参照すると、eMMC装置300は、デバイスコントローラ、例えば、eMMCコントローラ310とフラッシュメモリ370とを備える。
eMMCコントローラ310は、ホスト200とフラッシュメモリ370との間でデータ通信を制御する。
eMMCコントローラ310は、eMMCホストインターフェース320、CPU330、メモリ340、エラー検出/訂正ブロックECC360及びフラッシュインターフェース365を含む。
eMMCホストインターフェース320は、ホストからクロック信号CLKと命令CMDとを受信し、該受信された命令CMDを解釈し、適切な応答RESを生成し、該生成された応答RESを必要に応じてリードデータと共にホストに伝送する。
eMMCホストインターフェース320は、マルチキューリード及び/またはマルチキューライト動作を具現するために使われる命令レジスタ325を含む。
図3は、図2に示された命令レジスタ325の一実施形態を示す。
図3を参照すると、命令レジスタ325は、N(1以上の自然数)個のレジスタセット326−1〜326−N及び327−1〜327−Nを含む。Nは、命令レジスタセットのサイズ(すなわち、個数)を表わし、Nをマルチキューデプス(multi queue depth)と定義する。
したがって、eMMCホストインターフェース320は、最大マルチキューデプス(N)だけのマルチキュー命令をホストから受信して、レジスタセット326−1〜326−N及び327−1〜327−Nに保存することができる。命令レジスタ325は、データサイズDS1〜DSNを保存するためのデータサイズレジスタ326−1〜326−Nと開始アドレスSA1〜SANを保存するためのアドレスレジスタ327−1〜327−Nとを含みうる。データサイズDS1〜DSN及び開始アドレスSA1〜SANは、マルチキュー命令に含まれた情報の一例であり得る。
マルチキュー命令は、ホスト200とeMMC300との間に既定の命令と理解されうる。すなわち、ホスト200からeMMC300にマルチキュー命令を伝送することは、eMMC300によって行われている“現在命令”が完了すれば、eMMC300によって行われる“次の命令”を“期待”する方式である。したがって、次の命令(マルチキュー命令)は、現在命令が行われる区間の少なくとも一部の時間の間に、eMMC300の命令実行キューに保存することができる。言い換えれば、マルチキュー命令は、ホスト200から受信された命令をeMMC300に保存することによって、現在命令に対する動作を完了する前(例えば、フラッシュメモリ370からリードしたデータをホストに伝送する前、またはホストから受信したデータをフラッシュメモリ370にプログラムする前)に、次の命令をまた受信できるように、ホスト200とeMMC300との間に既定の命令であり得る。
マルチキュー命令は、eMMC300からリードデータを抽出する“リード命令”を定義することもでき、eMMC300に書き込む書き込み(write)データを引き起こす“書き込み命令”を定義することもできる。マルチキュー命令は、抽出されたリードデータをeMMC300からホスト200に伝送させる“データリードアウト命令”を定義することもでき、バッファメモリの書き込みデータをフラッシュメモリ370に保存する“データライトイン命令”を定義することもできる。しかし、これらの命令は、本発明の実施形態で使われるマルチキュー命令の例示であって、これに限定されるものではない。
各レジスタセット326−1〜326−N、326−1〜326−Nは、ホスト200から発給されたマルチキュー命令情報を保存する。
図4Aないし図4Cは、マルチキュー命令、及び前記命令と関連した情報の例示を示す図である。
まず、図4Aを参照すると、マルチキュー命令は、少なくとも1つの命令レジスタエントリを含む“命令セット(command set)CSとして具現されうるが、これに限定されるものではない。
各命令レジスタエントリは、1つ以上のパート(例えば、CMD_ds及びCMD_sa)を含みうる。
命令レジスタエントリの最初のパートCMD_ds430は、フラッシュメモリから読み取る(抽出する)データまたはフラッシュメモリに書き込むデータのサイズを指定(特定)するための命令(以下、サイズ命令と称する)であり、二番目のパートCMD_sa440は、リードデータまたは書き込みデータのための開始アドレスを指定するための命令(以下、アドレス命令と称する)であり得る。本発明の実施形態では、サイズ命令CMD_dsが先に発給され、アドレス命令CMD_saが、次に発給されるように示されているが、その順序は、変更されうる。
図4Bを参照すると、サイズ命令430は、命令タイプ(command type)431、及びデータサイズ(data size)432を含みうる。命令タイプは、命令の種類を表わすフィールド(field、あるいはアーギュメント(argument))である。一実施形態で、データサイズ432は、ブロック数(block count)でありうるが、これに限定されるものではない。
ブロックとは、既定のサイズを有するデータの単位であって、例えば、フラッシュメモリのページに該当するが、これに限定されるものではない。
サイズ命令430のデータサイズ432は、レジスタセット325のデータサイズレジスタ326−1〜326−Nのうち対応する1つに保存することができる。
図4Cを参照すると、アドレス命令440は、命令タイプ441、及び開始アドレス(start address)442を含みうる。アドレス命令440の開始アドレス442は、レジスタセット325のアドレスレジスタ327−1〜327−Nのうち対応する1つに保存することができる。
本発明の他の実施形態では、データサイズ432と開始アドレス442とが1つの命令に含まれて、ホスト200からeMMC300に伝送することもできる。
再び図3を参照すると、データサイズ(DS)及び開始アドレス(SA)は、前述したように、ホスト200から発給されるマルチキュー命令に含まれて、eMMC300に伝送することができる。
開始アドレス(SA)は、マルチキュー命令によって識別されるデータの開始位置を表わす。データサイズは、マルチキュー命令を行うデータのサイズである。例えば、マルチキュー命令がリード命令であり、開始アドレスは100、データサイズが10であれば、フラッシュメモリ370で100番開始アドレスから10ブロック(blocks)だけのデータをリードせよとの意味であり得る。
CPU330は、ホストインターフェース325とフラッシュインターフェース365との動作を制御し、eMMC装置300の動作全般を制御する。
メモリ340は、ホストインターフェース325とフラッシュインターフェース365との間で送受信するライトデータ及び/またはリードデータを一時的に保存する。メモリ340は、揮発性メモリとして具現可能である。
メモリ340は、ノーマルバッファ341、キューデータバッファ345及びデバイスファームウエア350に指定されうるメモリ領域を含みうる。デバイスファームウエア350は、メモリ340に保存され、CPU330によって実行されるプログラムコードを含みうる。
ECC360は、フラッシュメモリ370からリードされたデータのエラーを検出し、エラー検出時にエラー訂正を行うことができる。
フラッシュメモリ370は、多様な命令に応答してデータを受信し、保存し、削除し、リードし、提供することができる。
例えば、フラッシュメモリ370がNANDフラッシュメモリとして具現される時、フラッシュインターフェース365は、NANDフラッシュインターフェースとして具現可能である。フラッシュメモリ370は、装置特性(device properties)と選択可能なモードを保存するEXT_CSDレジスタ371とを含む。
デバイス300は、EXT_CSDレジスタ371以外のホスト制御レジスタ(図1の372)をさらに含むか、EXT_CSDレジスタ371の代わりに、ホスト制御レジスタ(図1の372)を含みうる。ホスト制御レジスタとは、ホストが制御または設定を行うことができるレジスタを意味する。
図2の実施形態では、フラッシュメモリ370は、多数のメモリ素子CE0〜CE3を含みうる。図2では、4つのメモリ素子CE0〜CE3が例示的に示されるが、これに限定されるものではない。フラッシュメモリ370は、2つ以上のチャネルを運用することができる。
ホスト200は、SEND_EXT_CSD命令(=CMD8)をイシュイングして(by issuing)EXT_CSDレジスタ371を読み取る。eMMC装置300は、512バイト長(bytes long)のEXT_CSDレジスタ371をデータブロックとして伝送する。命令レジスタ325のデプス(N)、すなわち、マルチキューデプス(N)を表わす情報は、EXT_CSDレジスタ371の留保フィールド(reserved field)に設定しうる。他の実施形態では、マルチキューデプス(N)を表わす情報は、EXT_CSDレジスタ371ではないeMMC300にある他のホスト制御レジスタ372に設定することもある。
図5は、図2に示されたバッファ341、345の一実施形態を示す。
図5を参照すると、ノーマルバッファ341及びキューデータバッファ345が備えられうる。ノーマルバッファ341及びキューデータバッファ345は、それぞれホスト200から受信して、フラッシュメモリ370にライトするデータ(すなわち、ライトデータ)あるいはフラッシュメモリ370からリードして、ホスト200に伝送するデータ(すなわち、リードデータ)を一時的に保存する。
ノーマルバッファ341は、ノーマルリード/ライト動作に使われる保存場所であり、キューデータバッファ345は、マルチキューリード/ライトのために使われる保存場所である。もちろん運用方法や必要に応じてノーマルバッファ341がキューデータバッファ345として使われ、キューデータバッファ345もノーマルバッファ341として使われる。
eMMCコントローラ310内のメモリ340の一部が、バッファ341、345として使われうるが、eMMCコントローラ310の内部または外部にバッファ341、345のためのメモリ、すなわち、バッファメモリが別途に備えられることもある。
ノーマルバッファ341は、通常のリード命令または通常のライト命令によるデータを保存するためのバッファである。
キューデータバッファ345は、本発明の実施形態によるマルチキュー命令によるデータを保存するためのバッファである。キューデータバッファ345のサイズは、マルチキューデプス(N)でありうるが、これに限定されるものではない。
前述したように、ノーマルバッファ341と別途にキューデータバッファ345を置くことによって、ノーマルバッファ341のデータをホスト200に伝送するか、またはホスト200にデータを受信して、ノーマルバッファ341に保存する間(すなわち、それぞれの命令に対する実行区間が少なくとも一部重畳される区間)にも、マルチキュー命令によるデータをキューデータバッファ345に保存することができる。
図6は、本発明の一実施形態によるマルチキューリード動作方法を概略的に説明する図である。
図1ないし図6を参照すると、ホスト200は、以前データ(previous data)401の伝送中にも、マルチキュー命令CS411〜414をeMMC300に伝送しうる。
現在命令(すなわち、現在実行されている命令)によって特定されたリードデータ401がデータバス103を通じて伝送されている間に、ホスト200は、eMMC300が次の動作(データリードまたはデータライト)をあらかじめ準備できるように、命令バス102を通じて命令セットレジスタエントリ411、412、413、414を含むマルチキュー命令セットCSをeMMC300に伝送しうる。このような方式で、“現在命令”に関連したデータ401がデータバス103を通じて伝送される間に、1つ以上の“次の命令”がeMMC300の命令キューにあらかじめ効率的にローディングされうる。命令キューにあらかじめローディングされた1つ以上の次の命令は、“現在命令”に引き続き順次に行われる命令である。
ホスト200が送ることができるマルチキュー命令セットCS4の命令レジスタエントリの最大数は、マルチキューデプス(N)であり得る。
各マルチキュー命令セットCS411〜414は、図4Aに示したように、サイズ命令とアドレス命令とを含みうる。本実施形態で、各マルチキュー命令セットCS411〜414は、図4Aないし図4Cに示したように、命令セットで構成され、リード命令であると仮定する。
第1マルチキュー命令セット411のサイズ命令のデータサイズDS1は、命令レジスタ325のデータサイズレジスタ326−1に保存され、第1マルチキュー命令セット411のアドレス命令の開始アドレスSA1は、命令レジスタ325のアドレスレジスタ327−1に保存される。第2マルチキュー命令セット412のサイズ命令のデータサイズDS2及びアドレス命令の開始アドレスSA2は、それぞれ命令レジスタ325の次のレジスタセット326−2、327−2に保存することができる。同様に、第3及び第4マルチキュー命令セット413、414の各データサイズDS3、DS4及び開始アドレスSA3、SA4もレジスタセット326−3、326−4、327−3、327−4に順次に保存することができる。
図6には図示されていないが、ホスト200からサイズ命令及びアドレス命令を受信する度に、eMMC300は、命令に対する応答R1をホスト200に伝送しうる。
eMMC300は、レジスタセット326−1、327−1に保存された第1マルチキュー命令のデータサイズDS1及び開始アドレスSA1によってフラッシュメモリCE0から第1データDAT−aを読み出して、キューデータバッファ345に保存する。
eMMC300は、レジスタセット326−2、327−2に保存された第2マルチキューリード命令のデータサイズDS2及び開始アドレスSA2によってフラッシュメモリCE1から第2データDAT−bを読み出して、キューデータバッファ345に保存する。
このような方式で、eMMC300は、レジスタセット326−3及び327−3、326−4及び327−4に保存されたマルチキューリード命令のデータサイズDS3、DS4及び開始アドレスSA3、SA4によってフラッシュメモリCE2、CE3から第3及び第4データDAT−c、DAT−dを読み出して、キューデータバッファ345に保存する。
フラッシュメモリ370からの第1ないし第4データDAT−a、DAT−b、DTA−c、DAT−dの読み出しは、順次になされることもあり、並列的になされることもある。
一実施形態で、eMMC300は、フラッシュメモリ370から並列動作で第1ないし第4データDAT−a、DAT−b、DTA−c、DAT−dをリードすることができる。例えば、eMMC300は、マルチプレーンリード(Multi plane Read)方式でフラッシュメモリ370の第1チップCE0ないし第4チップCE4からデータを読み取る動作を並列的に行うことができる。
現在動作データ401の伝送が完了すれば、ホスト200は、キューデータバッファ345に保存された第1ないし第4データDAT−a、DAT−b、DTA−c、DAT−dを読み出すことができる。
ホスト200は、キューデータバッファ345に保存されたデータを読み出すために、別途の命令、すなわち、データリードアウト命令をeMMC300に伝送しうる。eMMC300は、一回のマルチキューデータリードアウト命令に応答して、データバッファ345に保存されたデータDAT−a、DAT−b、DTA−c、及びDAT−dのいずれもを順次にデータバスを通じてホスト200に伝送しうる。本実施形態によれば、ホスト200は、キューデータバッファ345に保存されたデータDAT−a、DAT−b、DTA−c、及びDAT−dのそれぞれに相応するデータリードアウト命令を印加する必要なしに、一回のマルチキューデータリードアウト命令でキューデータバッファ345に保存されたデータを出力することができる。
図7は、本発明の一実施形態によるマルチキューリード動作方法を示すフローチャートである。
これを参照すると、ホストは、リードするデータのサイズを指定するためのサイズ命令CMD_daをeMMCコントローラに伝送する(ステップS510)。eMMCコントローラは、サイズ命令CMD_daに応答して、応答R1をホストに送り(ステップS515)、サイズ命令CMD_daのデータサイズをレジスタセットに保存する。
ホストは、eMMCから応答R1を受けた後、アドレス命令CMD_saをeMMCコントローラに伝送する(ステップS520)。eMMCコントローラは、アドレス命令CMD_saに応答して、応答R1をホストに送り(ステップS525)、開始アドレスをレジスタセットに保存する。
このような過程(ステップS510〜ステップS525)は、最大マルチキューデプス(N)だけ反復され、またデータバスを通じてデータが伝送される途中でもなされうる。
eMMCコントローラは、レジスタセットに保存された開始アドレス及びデータサイズセットによってフラッシュメモリにリード命令を送って(ステップS530)、フラッシュメモリから当該データをリードする(ステップS540)。リードしたデータは、キューデータバッファに保存される(ステップS545)。
現在命令(例えば、ノーマルリードアウト命令)が完了すれば(ステップS550で、YESである場合)、ホストは、マルチキューデータリードアウト命令CMD_roをeMMCコントローラに伝送する(ステップS555)。ホストからマルチキューデータリードアウト命令CMD_roに応答して、eMMCコントローラは、マルチ−キューリード動作による応答R1をホストに伝送する(ステップS560)。同時に、キューデータバッファに保存されたデータをホストに伝送する(ステップS565)。
図8A及び図8Bは、本発明の一実施形態によるマルチキューリード動作方法と、通常のeMMCのリード動作方法とを比較するための概略的なタイミング図である。
図8Aは、通常のリード動作方法を示し、図8Bは、本発明の一実施形態によるマルチキューリード動作方法を示す。
図8Aに示された通常のリード動作方法によれば、現状態(current state)がデータ伝送状態である時、すなわち、データバスを通じてデータの伝送中(610)には、ホストは、特定の命令−例えば、以前命令を中断させるためのstop命令abort命令など−を除いては、フラッシュメモリにデータをリードするか、ライトするための命令を送ることができない。
ホストは、データ伝送(610)が完了した後に、通常のデータリード命令(620)をeMMCに送ることができる。eMMCは、通常のデータリード命令(621、623)に応答して、フラッシュメモリからデータをリードtR(625)し、該リードしたデータをホストに伝送する(627)。eMMCがフラッシュメモリからデータをリードし、データをホストに伝送する間(625、627)には、ホストは、次のデータリード命令を送ることができない。
したがって、ホストは、データリード命令を送った後、リードデータを受信するまで待機するしかない(413)。
一方、図8Bを参照すると、本発明の実施形態によれば、データ伝送中(710)にも、ホスト200は、マルチキューリード命令セット(720)をeMMC300に送る。
さらに具体的には、まず、ホスト200は、サイズ命令CMD57(721)をeMMC300に伝送し、eMMC300は、サイズ命令CMD57(721)に対する応答R1(722)をホスト200に伝送する。次いで、ホスト200は、アドレス命令CMD58(723)をeMMC300に伝送し、eMMC300は、アドレス命令CMD58(723)に対する応答R1(724)をホスト200に伝送する。
ここで、サイズ命令CMD57(721)は、図4Aに示されたサイズ命令CMD_ds430に該当し、アドレス命令CMD58(723)は、図4Aに示されたアドレス命令CMD_sa440に該当する。
ホスト200は、CMD57及びCMD58で構成されたマルチキューリード命令セットをN回eMMC300に送ることができる。
eMMC300は、マルチキューリード命令セット(720)に応答して、フラッシュメモリ370からデータを読み出して、キューデータバッファ345に保存する。一方、伝送中であるデータ(710)は、ノーマルバッファ341に保存されている。
ホスト200は、以前データ(710)の伝送が完了すれば、キューデータバッファ345に保存されたデータ(731〜733)を読み出すために、データリードアウト命令CMD59(726)をeMMC300に伝送する。eMMC300は、データリードアウト命令CMD59(726)に応答して、応答R1(726)を送り、また、キューデータバッファ345に保存されたデータ(731〜733)をデータバスを通じてホスト200に伝送する。
図9は、本発明の一実施形態によるマルチキューライト動作方法を示すフローチャートである。
これを参照すると、ホストは、ライトするデータのサイズを指定するためのサイズ命令CMD_daをeMMCコントローラに伝送する(ステップS610)。eMMCコントローラは、サイズ命令CMD_daに応答して、応答R1をホストに送り(ステップS615)、サイズ命令CMD_daのデータサイズをレジスタセットに保存する。
ホストは、eMMCから応答R1を受けた後、アドレス命令CMD_saをeMMCコントローラに伝送する(ステップS620)。eMMCコントローラは、アドレス命令CMD_saに応答して、応答R1をホストに送り(ステップS625)、開始アドレスをレジスタセットに保存する。
このような過程(ステップS610〜ステップS625)は、最大マルチキューデプス(N)だけ反復され、またデータバスを通じて現在動作によって指示されたデータが伝送される途中でもなされうる(図示せず)。また、eMMCコントローラが以前データのプログラムのために、フラッシュメモリにプログラム命令を印加し(ステップS630)、フラッシュメモリにデータをプログラムする途中(ステップS640)でもなされうる。この際、伝送中であるデータまたはフラッシュメモリにプログラムされるデータは、ノーマルバッファ341に保存することができる。
以前データの伝送が完了すれば(ステップS650で、YESである場合)、ホストは、データライトイン命令CMD_wrをeMMCコントローラに伝送する(ステップS655)。ホストからデータライトイン命令CMD_wrに応答して、eMMCコントローラは、応答R1をホストに伝送する(ステップS660)。そうすると、ホストは、ライトデータをeMMC300に伝送する(ステップS665)。
eMMC300は、ライトデータをキューデータバッファに保存する(ステップS670)。eMMCコントローラは、キューデータバッファに保存されたデータのプログラムのために、フラッシュメモリにプログラム命令を印加して(ステップS675)、フラッシュメモリにデータをプログラムする(ステップS680)。
図10A及び図10Bは、本発明の一実施形態によるマルチキューライト動作方法と、通常のeMMCのライト動作方法とを比較するための概略的なタイミング図である。
図10Aは、通常のライト動作方法を示し、図10Bは、本発明の一実施形態によるマルチキューライト動作方法を示す。
図10Aに示された通常のライト動作方法によれば、以前データ(810)の伝送が完了した後、ホストは、ライト命令CMD(821)と、ライト命令CMD(821)によるデータ(812)とをeMMCに送る。eMMCは、受信したデータDAT−a(812)をフラッシュメモリにプログラムする(tPRG1)。フラッシュメモリにデータプログラムが完了するとデータDAT−aの伝送が完了する。
したがって、ホストは、フラッシュメモリにデータDAT−aのプログラムが完了するまで待機した後、次のライト命令CMD(822)と、これによるデータDAT−b(813)とをeMMCに送る。
一方、図10Bを参照すると、本発明の実施形態によれば、データ伝送中(831)にも、ホスト200は、マルチキューライト命令セット(841〜844)をeMMC300に送る。
各マルチキューライト命令セット(841〜844)は、図4Aないし図4Cに示したように、サイズ命令とアドレス命令とで構成することができる。
eMMC300は、マルチキューライト命令セット(841〜844)を命令レジスタ325に保存する。ホスト200は、以前データ(831)の伝送とプログラムtPROGが完了すれば、データライトイン命令CMD(845)と、これによるデータDAT−a、DAT−b、DAT−c、DAT−dをeMMC300に送る。
eMMC300は、データDAT−a、DAT−b、DAT−c、DAT−dをキューデータバッファ345に保存し、キューデータバッファ345に保存されたデータDAT−a、DAT−b、DAT−c、DAT−dをフラッシュメモリにプログラムする。
本発明は、図面に示された実施形態を参考にして説明されたが、これは例示的なものに過ぎず、当業者ならば、これより多様な変形及び均等な他実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されるべきである。
本発明は、エンベデッドマルチメディアカード(eMMC)、それを制御するホスト、及びeMMCシステムの動作方法関連の技術分野に適用可能である。
100:eMMCシステム
200:ホスト
300:eMMC装置
210:OS/ホストファームウエア
215:プロセッサ
220:RAM
230:ホストコントローラ
310:デバイスコントローラ(eMMCコントローラ)
320:ホストインターフェース
325:命令レジスタ
330:CPU
340:メモリ
341:ノーマルバッファ
345:キューデータバッファ
350:デバイスファームウエア
360:ECC
365:フラッシュインターフェース
370:フラッシュメモリ

Claims (14)

  1. エンベデッドマルチメディアカード(embedded Multimedia Card;eMMC)であって、
    フラッシュメモリと、
    前記フラッシュメモリを制御するeMMCコントローラと、を備え、
    前記eMMCコントローラは、
    第1データに対する現在動作を遂行する途中で、第2データを特定する次の動作を定義する命令セットをホストから受信する命令レジスタと、
    前記第1データを保存するノーマルバッファと、
    前記第2データを保存するキューデータバッファと、
    を含み、
    前記eMMCコントローラが前記第1データに対するリード動作を遂行する途中で、前記第2データに対するリード動作を遂行する場合、
    前記eMMCコントローラは、
    データバスを通じ前記第1データを前記ノーマルバッファから前記ホストに伝送すると同時に、サイズ命令とアドレス命令からなるリード命令である前記命令セットを命令ラインを通じて受信して前記命令レジスタに保存し、
    1つ以上の前記命令セットに対応して前記第2データを構成する1つ以上のデータを前記フラッシュメモリから読み出し、前記キューデータバッファに保存し、
    前記第1データの伝送が完了すれば、
    前記ホストからの1回のマルチキューデータリードアウト命令に応答して、
    前記1つ以上のデータを前記キューデータバッファから順次ホストに伝送し、
    前記eMMCコントローラが前記第1データに対するライト動作を遂行する途中で、前記第2データに対するライト動作を遂行する場合、
    記eMMCコントローラは、前記第1データを前記ノーマルバッファから前記フラッシュメモリにプログラムする間、前記ホストからサイズ命令とアドレス命令からなる書き込み命令である前記命令セットを受信して前記命令レジスタに保存し、
    記第1データに対するプログラムが完了すれば、前記eMMCコントローラは前記ホストから、前記キューデータバッファのデータを前記フラッシュメモリに保存するデータライトイン命令CMDと前記第2データを受信して前記第2データを前記キューデータバッファに保存し、前記フラッシュメモリにプログラム命令を印加して前記キューデータバッファに保存された前記第2データを前記フラッシュメモリにプログラムするエンベデッドマルチメディアカード(eMMC)。
  2. 前記命令レジスタは、
    最大サイズNであるマルチキューデプスを有し、複数の命令レジスタエントリを含む前記命令セットを前記最大サイズNまで受信して保存可能な請求項1に記載のeMMC。
  3. 前記複数の命令レジスタエントリの各命令レジスタエントリは、データのサイズを特定するサイズ命令及び前記データの開始アドレスを特定するアドレス命令を含む請求項2に記載のeMMC。
  4. 前記次の動作は、マルチキューリード動作であり、前記サイズ命令は、前記フラッシュメモリから読出すリードデータのサイズを特定し、前記アドレス命令は、前記フラッシュメモリで前記リードデータのための開始アドレスを特定する請求項3に記載のeMMC。
  5. 前記次の動作は、マルチキュー書き込み動作であり、前記サイズ命令は、前記フラッシュメモリに書き込む書き込みデータのサイズを特定し、前記アドレス命令は、前記フラッシュメモリで前記書き込みデータのための開始アドレスを特定する請求項3に記載のeMMC。
  6. 前記フラッシュメモリは、
    前記ホストに前記マルチキューデプスを表わす情報を保存する拡張カード特定データExtended CSDレジスタを含む請求項2に記載のeMMC。
  7. 前記フラッシュメモリは、拡張カード特定データExtended CSDレジスタを含み、
    前記eMMCコントローラは、前記ホストに前記マルチキューデプスを表わす情報を保存する前記拡張カード特定データExtended CSDレジスタとは別途のホスト制御レジスタを含む請求項2に記載のeMMC。
  8. 前記ノーマルバッファと前記キューデータバッファは、別途のメモリ装置によって独立して備えられる請求項1に記載のeMMC。
  9. ホストと命令ライン、及びデータバスを通じて連結され、フラッシュメモリを含むエンベデッドマルチメディアカード(embedded Multimedia Card:eMMC)の動作方法において、
    第1データに対する現在の動作を遂行する途中で、前記命令ラインを通じて前記ホストから前記eMMCに第2データを特定する次の動作を定義する命令セットを伝送して、前記eMMCにある命令レジスタに前記命令セットを保存する段階と、
    を含み、
    eMMCコントローラが前記第1データに対するリード動作を遂行する途中で、前記第2データに対するリード動作を遂行する場合、
    前記eMMCコントローラは、データバスを通じて前記第1データをノーマルバッファから前記ホストに伝送すると同時に、サイズ命令とアドレス命令からなるリード命令である前記命令セットを命令ラインを通じて受信して前記命令レジスタに保存し、
    1つ以上の前記命令セットに対応して前記第2データを構成する1つ以上のデータを前記フラッシュメモリから読み出し、キューデータバッファに保存する段階と、
    前記第1データの伝送が完了すれば、前記ホストからの1回のマルチキューデータリードアウト命令に応答して、前記1つ以上のデータを前記キューデータバッファから順次ホストに伝送する段階と、を含み、
    前記eMMCコントローラが前記第1データに対するライト動作を遂行する途中で、前記第2データに対するライト動作を遂行する場合、
    前記eMMCコントローラは、前記第1データを前記ノーマルバッファから前記フラッシュメモリにプログラムする間、前記ホストからサイズ命令とアドレス命令からなる書き込み命令を受信し、前記書き込み命令を前記命令レジスタに保存する段階と、
    記第1データに対するプログラムが完了すれば、前記eMMCコントローラは前記ホストから、キューデータバッファの書き込みデータを前記フラッシュメモリが保存するデータライトイン命令CMDと前記第2データを受信して前記第2データを前記キューデータバッファに保存し、前記フラッシュメモリにプログラム命令を印加して前記キューデータバッファに保存された前記第2データを前記フラッシュメモリにプログラムする段階と、を含むeMMCの動作方法。
  10. 前記次の動作は、マルチキューリード動作であり、前記第2データは、前記ノーマルバッファと別途に指定された前記eMMCの前記キューデータバッファに一時的に保存されたリードデータである請求項9に記載のeMMCの動作方法。
  11. 前記命令レジスタは、
    最大サイズNであるマルチキューデプスを有し、複数の命令レジスタエントリを含む前記命令セットを前記最大サイズNまで受信して保存可能な請求項9に記載のeMMCの動作方法。
  12. 前記複数の命令レジスタエントリの各命令レジスタエントリは、データのサイズを特定するサイズ命令及び前記データの開始アドレスを特定するアドレス命令を含む請求項11に記載のeMMCの動作方法。
  13. 前記次の動作は、マルチキューリード動作であり、前記サイズ命令は、前記フラッシュメモリから読出すリードデータのサイズを特定し、前記アドレス命令は、前記フラッシュメモリで前記リードデータのための開始アドレスを特定する請求項12に記載のeMMCの動作方法。
  14. 前記フラッシュメモリは、前記ホストにマルチキューデプスを表わす情報を保存する拡張カード特定データExtended CSDレジスタを含み、
    前記eMMCの動作方法は、
    前記ホストから前記eMMCにSEND_EXT_CSD命令を受信する段階と、
    前記SEND_EXT_CSD命令に応答して、EXT_CSDレジスタのデータを前記ホストに伝送する段階と、
    をさらに含む請求項9に記載のeMMCの動作方法。
JP2013191126A 2012-09-14 2013-09-13 エンベデッドマルチメディアカード(eMMC)、それを制御するホスト、及びeMMCシステムの動作方法 Active JP6622446B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120102483A KR101919903B1 (ko) 2012-09-14 2012-09-14 임베디드 멀티미디어 카드, 이를 제어하는 호스트, 및 이들의 동작 방법
KR10-2012-0102483 2012-09-14

Publications (2)

Publication Number Publication Date
JP2014059872A JP2014059872A (ja) 2014-04-03
JP6622446B2 true JP6622446B2 (ja) 2019-12-18

Family

ID=50181886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013191126A Active JP6622446B2 (ja) 2012-09-14 2013-09-13 エンベデッドマルチメディアカード(eMMC)、それを制御するホスト、及びeMMCシステムの動作方法

Country Status (5)

Country Link
US (1) US9792072B2 (ja)
JP (1) JP6622446B2 (ja)
KR (1) KR101919903B1 (ja)
CN (1) CN103677665B (ja)
DE (2) DE102013110086A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102111741B1 (ko) * 2014-01-10 2020-05-15 삼성전자주식회사 임베디드 멀티미디어 카드 및 이의 동작 방법
CN104461754B (zh) * 2014-12-10 2018-06-19 福州瑞芯微电子股份有限公司 一种监控eMMC的方法和装置
CN104409099B (zh) * 2014-12-15 2017-12-29 成都傅立叶电子科技有限公司 基于FPGA的高速eMMC阵列控制器
US10067688B2 (en) * 2015-01-23 2018-09-04 Qualcomm Incorporated Storage resource management in virtualized environments
CN106155580B (zh) * 2015-04-27 2019-04-12 华为技术有限公司 一种基于嵌入式多媒体卡eMMC的存储方法及***
US10318193B2 (en) * 2015-09-14 2019-06-11 Sandisk Technologies Llc Systems and methods of command authorization
US9880772B2 (en) * 2015-09-21 2018-01-30 Micron Technology, Inc. Systems and methods for providing file information in a memory system protocol
KR102641107B1 (ko) * 2016-07-29 2024-02-27 삼성전자주식회사 스토리지 장치, 이를 포함하는 시스템 및 그 동작 방법
TWI661352B (zh) * 2016-09-22 2019-06-01 慧榮科技股份有限公司 資料儲存裝置及其資料寫入方法
US10585624B2 (en) * 2016-12-01 2020-03-10 Micron Technology, Inc. Memory protocol
CN108228405A (zh) * 2016-12-15 2018-06-29 北京兆易创新科技股份有限公司 一种数据传输方法及装置
CN107729140B (zh) * 2017-09-22 2020-07-28 华南理工大学 一种并行实现多个eMMC主机接口命令排队功能的装置及方法
CN109977041B (zh) * 2017-12-27 2024-05-24 恩智浦有限公司 与嵌入式多媒体卡装置通信的主机装置
US10318179B1 (en) * 2017-12-27 2019-06-11 Nxp B.V. Host device to embedded multi-media card device communication
US10817363B2 (en) 2018-03-19 2020-10-27 Micron Technology, Inc. Health characteristics of a memory device
CN108958950A (zh) * 2018-05-29 2018-12-07 联发科技(新加坡)私人有限公司 电子存储设备的任务管理方法、主机和存储装置
CN111176566B (zh) * 2019-12-25 2023-09-19 山东方寸微电子科技有限公司 一种支持queue命令的eMMC读写控制方法及存储介质
US11029958B1 (en) * 2019-12-28 2021-06-08 Intel Corporation Apparatuses, methods, and systems for configurable operand size operations in an operation configurable spatial accelerator
JP2022010951A (ja) 2020-06-29 2022-01-17 キオクシア株式会社 半導体記憶装置
CN116705136B (zh) * 2023-04-23 2024-06-28 珠海妙存科技有限公司 eMMC内部信息分析方法和***

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0797319B2 (ja) * 1986-03-11 1995-10-18 日本電気株式会社 マイクロコンピュータシステム
US6081860A (en) * 1997-11-20 2000-06-27 International Business Machines Corporation Address pipelining for data transfers
US6323867B1 (en) * 1999-04-26 2001-11-27 Mediaq Inc. Parsing graphics data structure into command and data queues
US6496192B1 (en) * 1999-08-05 2002-12-17 Matsushita Electric Industrial Co., Ltd. Modular architecture for image transposition memory using synchronous DRAM
US8296467B2 (en) 2000-01-06 2012-10-23 Super Talent Electronics Inc. Single-chip flash device with boot code transfer capability
JP2002082830A (ja) * 2000-02-14 2002-03-22 Mitsubishi Electric Corp インターフェイス回路
US6785793B2 (en) 2001-09-27 2004-08-31 Intel Corporation Method and apparatus for memory access scheduling to reduce memory access latency
JP2003122702A (ja) 2001-10-10 2003-04-25 Hitachi Communication Technologies Ltd 記憶装置
CN1318993C (zh) * 2001-10-16 2007-05-30 皇家飞利浦电子股份有限公司 计算机***和操作计算机***的方法
KR100450080B1 (ko) * 2001-11-13 2004-10-06 (주)지에스텔레텍 유에스비기반의 이동형 저장장치 및 그 제어방법
JP4082913B2 (ja) * 2002-02-07 2008-04-30 株式会社ルネサステクノロジ メモリシステム
JP4460867B2 (ja) * 2003-09-26 2010-05-12 東芝ストレージデバイス株式会社 インターフェース装置及びパケット転送方法
KR100626371B1 (ko) * 2004-03-30 2006-09-20 삼성전자주식회사 캐쉬 읽기 동작을 수행하는 비휘발성 메모리 장치, 그것을포함한 메모리 시스템, 그리고 캐쉬 읽기 방법
US7366865B2 (en) * 2004-09-08 2008-04-29 Intel Corporation Enqueueing entries in a packet queue referencing packets
KR100626391B1 (ko) * 2005-04-01 2006-09-20 삼성전자주식회사 원낸드 플래시 메모리 및 그것을 포함한 데이터 처리시스템
JP2007026041A (ja) 2005-07-15 2007-02-01 Renesas Technology Corp 情報処理装置
KR100875978B1 (ko) 2007-02-06 2008-12-26 삼성전자주식회사 메모리 카드 및 그것을 포함한 메모리 시스템
US20090094678A1 (en) 2007-10-05 2009-04-09 Nokia Corporation Mulimode device
JP5345679B2 (ja) 2008-05-13 2013-11-20 ラムバス・インコーポレーテッド メモリデバイス用の部分プログラムコマンド
KR101541344B1 (ko) 2008-12-05 2015-08-03 삼성전자주식회사 메모리 장치 및 메모리 장치의 제어 방법
KR101505005B1 (ko) 2008-12-05 2015-03-24 삼성전자주식회사 메모리 장치 및 메모리 장치의 관리 방법
US8645617B2 (en) * 2008-12-09 2014-02-04 Rambus Inc. Memory device for concurrent and pipelined memory operations
US8341338B2 (en) 2009-05-06 2012-12-25 Samsung Electronics Co., Ltd. Data storage device and related method of operation
TWI454906B (zh) 2009-09-24 2014-10-01 Phison Electronics Corp 資料讀取方法、快閃記憶體控制器與儲存系統
TW201111986A (en) 2009-09-29 2011-04-01 Silicon Motion Inc Memory apparatus and data access method for memories
US20110296131A1 (en) 2010-05-31 2011-12-01 Samsung Electronics Co., Ltd Nonvolatile memory system and the operation method thereof
WO2012039143A1 (ja) * 2010-09-21 2012-03-29 三菱電機株式会社 Dmaコントローラ及びデータ読出装置
JP4966404B2 (ja) 2010-10-21 2012-07-04 株式会社東芝 メモリ制御装置、記憶装置、及びメモリ制御方法
US20120124272A1 (en) * 2010-11-12 2012-05-17 Ememory Technology Inc. Flash memory apparatus
JP2012128644A (ja) 2010-12-15 2012-07-05 Toshiba Corp メモリシステム
CN102082798B (zh) 2011-01-21 2013-04-17 华南理工大学 基于sdio接口的多媒体信息协处理设备及其通信方法
KR101887688B1 (ko) 2011-02-25 2018-08-10 가부시끼 가이샤 구보다 짚 배출 세단 장치, 및 탈곡 장치
US20130019053A1 (en) 2011-07-14 2013-01-17 Vinay Ashok Somanache Flash controller hardware architecture for flash devices
CN102663471B (zh) * 2012-04-17 2015-09-23 惠州Tcl移动通信有限公司 基于emmc芯片的移动终端安全信息存储方法及***
CN102883471B (zh) 2012-08-30 2016-06-29 锐迪科科技有限公司 单芯片多卡多待手机及其冲突解决方法

Also Published As

Publication number Publication date
JP2014059872A (ja) 2014-04-03
US20140082267A1 (en) 2014-03-20
CN103677665B (zh) 2018-05-18
US9792072B2 (en) 2017-10-17
CN103677665A (zh) 2014-03-26
DE102013110086A8 (de) 2014-05-15
KR20140035774A (ko) 2014-03-24
DE102013016993A1 (de) 2014-04-17
DE102013016993B4 (de) 2021-10-28
DE102013110086A1 (de) 2014-03-20
KR101919903B1 (ko) 2018-11-19

Similar Documents

Publication Publication Date Title
JP6622446B2 (ja) エンベデッドマルチメディアカード(eMMC)、それを制御するホスト、及びeMMCシステムの動作方法
JP6341642B2 (ja) ホスト、不揮発性メモリ装置、及び不揮発性メモリカードシステム
KR101988260B1 (ko) 임베디드 멀티미디어 카드, 및 이의 동작 방법
US9563368B2 (en) Embedded multimedia card and method of operating the same
US7788427B1 (en) Flash memory interface for disk drive
EP2973572B1 (en) System and method of reading data from memory concurrently with sending write data to the memory
TWI639086B (zh) 具有可中斷指令序列的記憶體及其操作方法
KR20140035772A (ko) 임베디드 멀티미디어 카드, 상기 임베디드 멀티미디어 카드를 포함하는 임베디드 멀티미디어 카드 시스템 및 상기 임베디드 멀티미디어 카드의 동작 방법
KR20130086572A (ko) 높은 클럭 속도에서 연속하는 판독 버스트 지원
BR102013022935A2 (pt) Dispositivo de memória flash serial de múltiplos fluxos de dados
TWI626540B (zh) 一般及垃圾回收的資料存取方法以及使用該方法的裝置
KR20190113107A (ko) 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
KR20170038282A (ko) 전자 장치 및 그 부팅 방법
JP2009187337A (ja) デバイス制御方法、プログラム、制御回路及び電子機器
KR101175250B1 (ko) 낸드 플래시 메모리 장치와 그의 컨트롤러 및 이들의 라이트 오퍼레이션 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160829

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20161222

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20161228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180713

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180723

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20180810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191122

R150 Certificate of patent or registration of utility model

Ref document number: 6622446

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S201 Request for registration of exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R314201

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250