JP6611547B2 - 多段インバータ制御装置 - Google Patents

Description

本発明は、インバータの多重化技術を用いて構成された、例えば磁気共鳴イメージング装置の各種電源部や発電システムのパワーコンディショナーなど高出力電源を扱う機器類に適用して好適な多段インバータ制御装置に関する。

インバータを用いたパルス幅変調（ＰＷＭ：pulse width modulation）制御によるスイッチング制御で負荷に供給する所望の高出力電源を得るインバータ装置においては、スイッチングエネルギー容量の拡大、実効スイッチング周波数の向上などの目的でインバータの多段構成や、それに伴うマルチフェーズ化の技術が使われているが、特に実効スイッチング周波数の向上を図る上ではスイッチング制御のマルチフェーズ化が不可欠となる。多段に構成されたインバータの各段のスイッチングタイミングに位相差を設けてマルチフェーズ化を行う場合、インバータの段数に応じ位相差を増やすことで出力電源の高効率化を図ることができる。ここでは多段に構成されたインバータを、ＰＷＭ制御により各段毎に生成したスイッチング制御信号によりスイッチング制御し、各段毎にスイッチングタイミングに位相差をもたせてマルチフェーズ化を図っている。

この多段に構成されたインバータのスイッチングタイミングに各段毎に位相差をもたせたスイッチング制御タイミングの具体例を図４および図５に示している。ここでは、ＰＷＭ制御によるスイッチング制御信号の生成に用いられる各段毎に位相差をもたせた三角波の信号波形を（ａ１）〜（ａ５）および（ａ１）〜（ａ４）に示し、この三角波により生成されたスイッチング制御信号（１Ａ−１Ｂ，２Ａ−２Ｂ，…）を（ｂ１）〜（ｂ５）および（ｂ１）〜（ｂ４）に示している。なお、図中のＴｈ−ａ，Ｔｈ−ｂは三角波からＰＷＭ信号（スイッチング制御信号）を得るためのスレッショルドレベルである。

この図４および図５に示すスイッチング制御では、インバータの段数に応じて位相を異ならせた三角波の正負各ピーク値をもとに各段のスイッチング制御信号を生成している。インバータの段数を５段（奇数段）とした場合の各段毎に均等な位相差をもたせたＰＷＭ制御によるスイッチング制御タイミングを図４に示し、インバータの段数を４段（偶数段）とした場合の上記同様のＰＷＭ制御によるスイッチング制御タイミングを図５に示している。

ここで、インバータの段数を５段（奇数段）とした図４に示すスイッチング制御タイミングでは、位相の重複が無く、インバータの段数に応じた位相差が得られる「インバータ段数＝スイッチング位相」であることから、実効スイッチング周波数向上の面で多段化の効果を十分に発揮している。インバータの段数を他の奇数段（例えば３段、７段等の素数段）とした場合も同様に多段化の効果を発揮することができる。

これに対してインバータの段数を４段（偶数段）とした図５に示すスイッチング制御では、上記奇数段と同様の手法でスイッチング制御を行った場合、位相の重複が生じ、「インバータ段数＞スイッチング位相」となってインバータ段数に応じた位相差が得られず、インバータ段数を多段としたマルチフェーズ化の効果が低減する。

このように、インバータの段数を３段、５段、７段などの素数段構成とした場合は、実効スイッチング周波数向上の面で多段化の効果を十分に発揮したマルチフェーズ化を容易に実現できるが、インバータの段数を偶数段で構成した際は、奇数段のときと同様の位相差制御では各インバータ段において位相の重複が生じて、インバータの段数に応じた位相差が得られず、インバータ段数を多段としたマルチフェーズ化の効果が低減するという問題があった。

特許第４８３８０３１号公報

上述したように、インバータを多段に構成して各段のスイッチングタイミングに位相差をもたせたマルチフェーズ化技術において、インバータの段数を偶数段とした場合に、実効スイッチング周波数向上の面で奇数段の場合と同様のインバータの積み上げ段数に応じたマルチフェーズ化の効果を期待できないという問題があった。

本発明は上記実情に鑑みなされたもので、インバータを多段に構成して各段のスイッチングタイミングに位相差をもたせたマルチフェーズ化技術において、インバータの段数を偶数段とした場合においても実効スイッチング周波数向上の面で奇数段の場合と同様のインバータ段数に応じたマルチフェーズ化の効果を期待できる多段インバータ制御装置を提供することを目的とする。

実施形態の多段インバータ制御装置は、多段に構成されたインバータをＰＷＭ制御により生成したスイッチング制御信号によりスイッチング制御し、段毎にスイッチングタイミングに位相差をもたせてマルチフェーズ化した出力を得る多段インバータ制御装置であり、位相差演算手段を具備する。前記位相差演算手段は、前記ＰＷＭ制御に用いるＰＷＭカウント値をＴ、前記インバータの段数をＳ、前記位相差をΔｔ、値が１以上の係数をＫとして［Δｔ＝Ｔ／（Ｓ×Ｋ）］の位相差演算を行う。前記位相差演算手段は、前記インバータの段数が４以上の偶数である第１の場合に、前記係数Ｋの値を１を超える値とし、前記インバータの段数が前記第１の場合を除く段数である第２の場合に、前記係数Ｋの値を１として、前記位相差演算を行う。

本発明の実施形態によれば、インバータの段数を偶数段とした場合においても実効スイッチング周波数向上の面で奇数段の場合と同様に段数に応じたマルチフェーズ化の効果が期待できる。

本発明の実施形態に係る多段インバータ制御装置の構成を示すブロック図。 図１に示す制御部で生成された、インバータの段数を４段（偶数段）とした場合のスイッチング制御タイミングの一例を示すタイムチャート。 図２に示すスイッチング制御信号の図１に示すインバータブロックへの具体的な供給例を示す回路図。 インバータの段数を５段（奇数段）とした場合の各段に均等な位相差をもたせたＰＷＭ制御によるスイッチング制御タイミングを示すタイムチャート。 インバータの段数を４段（偶数段）とした場合の各段に均等な位相差をもたせた従来のＰＷＭ制御によるスイッチング制御タイミングを示すタイムチャート。

以下図面を参照して本発明の実施形態を説明する。なお、ここでは実施形態に係る多段インバータ制御装置を磁気共鳴イメージング装置の傾斜磁場電源装置（Ｇ−ＡＭＰ）に用いた例を示しているが、これに留まらず、インバータを用いた他の高出力電源装置においても広く適用可能である。

本発明の実施形態に係る多段インバータ制御装置の構成を図１に示し、図１に示す制御部で生成したスイッチング制御信号の具体例を図２に示し、図２に示すスイッチング制御信号により図１に示すインバータブロックをスイッチング制御する具体的な信号供給例を図３に示している。

図１に示すように、多段インバータ制御装置１は、制御部１０と、インバータ部１１とを有して構成される。制御部１０は位相差演算器１０Ａを有し、インバータ部１１は多段に構成されたインバータブロック１２−１，１２−２，…，１２−ｎにより構成されている。

制御部１０は、外部より設定されたインバータ出力制御情報（ＩＰ）をもとに制御対象にあるインバータブロックの段数に応じた位相差を位相差演算器１０Ａにより算出し、演算器１０Ａで算出した位相差（図１のＡ部に示すΔｔ参照）をそれぞれにもつ、インバータブロックの段数に応じたスイッチング制御信号を生成して、このスイッチング制御信号を制御信号線（ＳＣ）を介してインバータ部１１に供給する。インバータ部１１は制御信号線（ＳＣ）を介してスイッチング制御信号を入力し、制御部１０のスイッチング制御に応じた負荷電源をインバータ出力端（ＤＴ−Ｐ、ＤＴ−Ｎ）より出力する。

ここでインバータ部１１が４段のインバータブロック（ｎ＝４）で構成された場合の制御部１０におけるスイッチング制御信号の生成例を図２を参照して説明する。なお、（ａ１）〜（ａ４）において、Ｔｈ−ａ，Ｔｈ−ｂは三角波からＰＷＭ信号（スイッチング制御信号）を得るためのスレッショルドレベルを示している。

制御部１０に設けられた位相差演算器１０Ａは、上記インバータ出力制御情報（ＩＰ）に含まれる、ＰＷＭ制御に用いるＰＷＭカウント値Ｔと、制御対象にあるインバータブロックの段数Ｓと、１を超える係数Ｋとを用いて、制御対象にあるインバータブロックの段数に応じた位相差Δｔを算出する演算［Δｔ＝Ｔ／（Ｓ×Ｋ）］ を実施する。ここで、ＰＷＭ制御に用いるＰＷＭカウント値Ｔは、図２（ａ１）〜（ａ４）に示す三角波の１周期のアップダウンカウント値（三角波を生成するＰＷＭ制御の基準となるＰＷＭ制御信号の三角波１周期分のカウント値）であり、係数Ｋは、制御対象にあるインバータブロックの段数に応じて予め定めた１を超える値であり、ここでは段数が４段であることから偶数段（４，６，８，…）に用いる整数「２」が演算パラメータとして設定される。

制御部１０は、この位相差演算器１０Ａで算出した位相差Δｔをもたせて制御対象にあるインバータブロックの段数に応じた三角波を生成し（図２（ａ１）〜（ａ４）参照）、この各三角波をもとに段数毎にそれぞれ位相差Δｔをもたせた同図（ｂ１）〜（ｂ４）に示すスイッチング制御信号（１Ａ−１Ｂ，２Ａ−２Ｂ，…）を生成し、この各段毎にそれぞれ位相差Δｔをもたせたスイッチング制御信号（１Ａ−１Ｂ，２Ａ−２Ｂ，…）を制御信号線（ＳＣ）を介してインバータ部１１の各インバータブロック（１２−１〜１２−４）に供給する。

このように、制御部１０は、制御対象にあるインバータブロックの段数が４段であるとき、位相の重複が無く「インバータ段数＝スイッチング位相」となる、段毎にそれぞれ均等に位相差Δｔをもたせたスイッチング制御信号（１Ａ−１Ｂ，２Ａ−２Ｂ，…）を生成し、各インバータブロックをスイッチング制御する。このスイッチング制御信号（１Ａ−１Ｂ，２Ａ−２Ｂ，…）の具体的な供給例を図３に示している。ここでは各スイッチング制御信号（１Ａ−１Ｂ，２Ａ−２Ｂ，…）と、その反転信号（１Ａ⁻−１Ｂ⁻，２Ａ⁻−２Ｂ⁻，…）を用いて、インバータの段数を偶数段とした場合においても奇数段の場合と同様に位相の重複が無く実効スイッチング周波数向上の面で多段化の効果を十分に発揮したスイッチング制御を可能にしている。

これにより、例えば、求められるスイッチングエネルギー容量や実効スイッチング周波数から、３段では不足だが５段では過剰となる場合や、ハードウェア規模の制約等からその中間段数（４段）が求められる場合、４段構成としてのマルチフェーズ化の効果を維持したインバータ多重化（多段構成）が実現可能となる。

また、例えば、特開昭２０１４−８３３０３号公報に示されるように、多段インバータ構成においてインバータ（インバータブロック）の積み上げ段数を１段単位で切換可能に構成した装置において、インバータの積み上げ段数が４段以上の偶数段であるとき、上記係数Ｋを「Ｋ＝２」とし、図４にスイッチングタイミングを示す５段構成又は他の奇数段であるとき、上記係数Ｋを「Ｋ＝１」とすることで、インバータの段数（偶数段／奇数段）に拘わらず、常に、位相の重複が無い「インバータ段数＝スイッチング位相」とした、段毎にそれぞれ均等に位相差Δｔをもたせたスイッチング制御信号（１Ａ−１Ｂ，２Ａ−２Ｂ，…）による、実効スイッチング周波数向上の面で多段化の効果を十分に発揮したスイッチング制御が可能となる。

なお、上記した実施形態では、インバータの積み上げ段数が４段以上の偶数段であるとき、上記係数Ｋを「Ｋ＝２」としたが、負荷の特性や多段構成の段数など、種々の条件に応じて、１を超える値を設定してもよく、要は、本発明の要旨を逸脱しない範囲で種々の変形、応用が可能である。

１…多段インバータ制御装置、１０…制御部、１０Ａ…位相差演算器、１１…インバータ部、１２−１，１２−２，…，１２−ｎ…インバータブロック、ＳＣ…制御信号線。

Claims (2)

1. 多段に構成されたインバータをＰＷＭ制御により生成したスイッチング制御信号によりスイッチング制御し、段毎にスイッチングタイミングに位相差をもたせてマルチフェーズ化した出力を得る多段インバータ制御装置において、
   前記ＰＷＭ制御に用いるＰＷＭカウント値をＴ、前記インバータの段数をＳ、前記位相差をΔｔ、値が１以上の係数をＫとして［Δｔ＝Ｔ／（Ｓ×Ｋ）］の位相差演算を行う位相差演算手段を具備し、
   前記位相差演算手段は、前記インバータの段数が４以上の偶数である第１の場合に前記係数Ｋの値を１を超える値とし、前記インバータの段数が前記第１の場合を除く段数である第２の場合に前記係数Ｋの値を１として、前記位相差演算を行うことを特徴とする、
   多段インバータ制御装置。
2. 前記位相差演算手段は、前記第１の場合に前記係数Ｋの値を２とする、
   請求項１に記載の多段インバータ制御装置。

Images