JP6610804B2 - インバータの制御方法、制御装置及びインバータ - Google Patents

Description

本発明は、インバータ主回路の直流部のコンデンサに流れるリプル電流成分を低減し、コンデンサの発熱を抑制するようにしたインバータの制御方法、制御装置及びインバータに関し、例えば、三相インバータを対象としたＰＷＭパルスの生成技術に関するものである。

図１８は、三相インバータの主回路構成図である。
図１８において、直流電圧源ＢにはコンデンサＣが並列に接続され、コンデンサＣの両端には、三相ブリッジ回路を構成するＩＧＢＴ等の半導体スイッチング素子Ｕ_Ｐ，Ｖ_Ｐ，Ｗ_Ｐ，Ｕ_Ｎ，Ｖ_Ｎ，Ｗ_Ｎが接続されている。各相の二つのスイッチング素子同士の接続点は、交流出力端子Ｔ_Ｕ，Ｔ_Ｖ，Ｔ_Ｗを介して電動機等の三相交流負荷Ｍに接続されている。

図１８において、Ｌはリアクトル（意図的に接続したリアクトル、または、意図せずに配線上に存在する浮遊リアクトル）、Ｐ，Ｎは直流電圧源Ｂの正極，負極である。
また、Ｅ_ｄは直流電圧源Ｂの電圧、Ｖ_ＣはコンデンサＣの電圧、ｉ_ｂａｔは直流電圧源Ｂの出力電流、ｉ_ＣはコンデンサＣを流れる電流、ｉ_ｄｃは主回路を流れる直流電流、ｉ_Ｕ，ｉ_Ｖ，ｉ_Ｗは各相の出力電流である。

この三相インバータでは、スイッチング素子Ｕ_Ｐ，Ｖ_Ｐ，Ｗ_Ｐ，Ｕ_Ｎ，Ｖ_Ｎ，Ｗ_Ｎを所定の時間比率でオン・オフさせることにより、直流電圧を所望の周波数及び大きさを有する三相交流電圧に変換し、負荷Ｍに供給している。
スイッチング素子Ｕ_Ｐ，Ｖ_Ｐ，Ｗ_Ｐ，Ｕ_Ｎ，Ｖ_Ｎ，Ｗ_Ｎをオン・オフさせる方法、言い換えればインバータの制御方法としては、例えば、キャリアとしての三角波と三相各相の出力電圧指令値（変調信号）とを比較してスイッチング素子Ｕ_Ｐ，Ｖ_Ｐ，Ｗ_Ｐ，Ｕ_Ｎ，Ｖ_Ｎ，Ｗ_Ｎの駆動パルス（ＰＷＭパルス）を得る方法が一般に知られている。この種の制御方法は、例えば特許文献１や非特許文献１にＰＷＭ制御方法として開示されている。

図１９は、キャリアとしての三角波と各相の出力電圧指令値Ｕ，Ｖ，Ｗとを比較して得たＰＷＭパルスにより図１８のスイッチング素子Ｕ_Ｐ〜Ｗ_Ｎをオン・オフさせた場合の動作波形の一例を示している。この動作波形は、各相の出力電流ｉ_Ｕ，ｉ_Ｖ，ｉ_Ｗを正弦波とし、力率を１とした場合のものである。

図１９の出力電圧指令値Ｕ，Ｖ，Ｗは、いわゆる二相変調（二アーム変調）を行うためのものであり、この二相変調は、一定期間にわたり、三相のうちの一相のスイッチング素子のオン・オフ状態を固定して残り二相のスイッチング素子のオン・オフを制御する変調方式として良く知られている。二相変調の詳細な内容については、例えば非特許文献１に記載されているため、ここでは説明を省略する。
三相インバータを二相変調により制御すると、三相の出力線間電圧を正弦波に維持しつつ、スイッチング素子のオン・オフに伴って生じるスイッチング損失を抑制することができ、しかもインバータの電圧利用率が向上する等の利点が得られる。

図１９によれば、スイッチング素子Ｕ_Ｐ〜Ｗ_Ｎのオン・オフに伴って主回路の直流電流ｉ_ｄｃはパルス列状の波形となり、直流成分と交流成分とが含まれていることが判る。
図１８に示したように、直流電圧源ＢとコンデンサＣとの間にはリアクトルＬが存在しており、直流電流ｉ_ｄｃは、直流電圧源ＢからリアクトルＬに流れる直流成分ｉ_ｂａｔと、コンデンサＣから供給される交流成分ｉ_Ｃとの和になる。すなわち、ｉ_ｄｃ＝ｉ_ｂａｔ＋ｉ_Ｃである。

この時、コンデンサＣは、上記の交流成分、すなわちリプル電流成分ｉ_Ｃが流れることに伴う自己発熱によって温度が上昇する。一般にコンデンサは、温度が高くなると寿命が短くなることから、温度の上昇を抑制するためには、必要以上に大型（大容量）のコンデンサを使用する、または、コンデンサを積極的に冷却するための冷却手段を備える等の対策が必要となる。
このため、非特許文献２には、主回路内のコンデンサの冷却手段として、コンデンサの熱をその周囲に配置された水冷ジャケットに熱伝導させて冷却する技術が開示されている。

なお、非特許文献３には、負荷力率の変動に応じて、従来の一般的な空間ベクトル制御方式と、出力線間電圧パルスの重複が最小となるような空間ベクトルを選択する空間ベクトル制御方式とを切り替えることにより、三相インバータの直流電流に含まれる高調波成分を抑制し、ひいてはコンデンサのリプル電流成分ｉ_Ｃを低減する発明が開示されている。

ここで、従来の一般的な二相変調方式におけるキャリア、各相の出力電圧指令値及び出力電圧について、図２０を参照しつつ説明する。
図２０は、図１９と同様にキャリアとして三角波を用いた場合の動作波形図であり、各相の出力電圧指令値Ｕ，Ｖ，Ｗとキャリアとをそれぞれ比較して得たＰＷＭパルスによってスイッチング素子Ｕ_Ｐ〜Ｗ_Ｎをオン・オフさせ、Ｕ相，Ｖ相，Ｗ相電圧を出力している。図２０に示したＵ相，Ｖ相，Ｗ相電圧におけるレベルＰ，Ｎは、直流電圧源Ｂの正極Ｐの電位（Ｅ_ｄ），負極Ｎの電位（０）にそれぞれ相当する。

図２０では、キャリアの第１周期，第２周期共にＵ相の出力電圧指令値Ｕを固定し、他のＶ相，Ｗ相を変調相として出力電圧指令値Ｖ，Ｗを変化させ、キャリアと比較してＰＷＭパルスを生成している。ディジタル制御では、例えば、第１周期で各相電圧及び電流の検出、次のキャリア周期の電圧指令値の演算・決定、プリセット等を行い、第２周期の開始時点で各相の電圧指令値を切り替える。

図２０におけるΔｔは、Ｕ相，Ｖ相，Ｗ相が全て直流電圧源Ｂの正極Ｐの電位Ｅ_ｄを出力することによって主回路の直流電流ｉ_ｄｃ＝０となる期間である。コンデンサＣのリプル電流成分ｉ_Ｃが増加する代表的なケースとして、この期間Δｔが長くなって直流電流ｉ_ｄｃの変化量が大きくなることが挙げられる。
なお、図２１は、キャリアとして鋸歯状波を用いた場合の動作波形図であり、図２０と同様に、Δｔは直流電流ｉ_ｄｃ＝０となる期間である。
図２０，図２１の何れの場合も、変調相であるＶ相，Ｗ相電圧のパルスの発生時期（立上り及び立下り）が各相共通のキャリアによって規定されるため、電圧パルスを発生させるタイミングの自由度は低く、必然的に、ｉ_ｄｃ＝０となる期間Δｔを短くしてリプル電流成分ｉ_Ｃを低減させるための自由度も低い。
すなわち、これらの従来技術では、ｉ_ｄｃ＝０となる期間Δｔを短くしようとしても限度があるため、その改良が求められている。

上記の点に鑑み、出願人は、コンデンサのリプル電流成分の低減に効果的なインバータの制御方法、制御装置、及びインバータとして、特願２０１５−１６６５２６号，ＰＣＴ／ＪＰ２０１６／７５０４５（以下、先願という）を既に出願している。

これらの先願発明では、二つの半導体スイッチング素子からなるｎ個（ｎは複数）の直列回路を直流電圧源に対して全て並列に接続し、前記二つのスイッチング素子同士の接続点を一相の交流出力端子としてｎ相交流負荷の各相にそれぞれ接続すると共に、スイッチング素子をオン・オフさせて交流出力端子に現れる直流電圧の時間比率を変化させることによりインバータから所望の大きさ及び周波数のｎ相交流電圧を出力させる場合において、ｎ相のうち少なくとも特定の一相の交流出力端子が一定期間にわたって直流電圧源の正極または負極に接続される状態を維持し、かつ、前記特定の一相以外の他相の交流出力端子が前記一定期間より短い期間にわたって直流電圧源の負極または正極にそれぞれ接続され、前記一定期間内で、ｎ相全ての交流出力端子が直流電圧源の正極または負極に同時に接続される期間をできるだけ短くする（例えば、同時に接続される期間をなくす）ように、各相のスイッチング素子をオン・オフさせている。

ここで、インバータをＰＷＭ制御するためのキャリアには、図２２のように位相が反転した二つの三角波（または鋸歯状波）１，２を用いており、ｎ相の出力電圧指令値のそれぞれを、特定の相以外の他相の出力電圧指令値が一つのキャリアに重複しないように複数のキャリアの何れかに対応させ、ｎ個の出力電圧指令値のそれぞれを各キャリアと比較することによって対応する相のスイッチング素子をオン・オフさせるＰＷＭパルスを生成している。

特開２０１３−１８３６３６号公報（図３等）

一般社団法人電気学会，「半導体電力変換回路」，ｐｐ．１２４−１２５，１９９５年５月２５日発行 木村隆志ほか，「ハイブリッド電気自動車向け高電力密度インバータ」，日立評論，ＶＯＬ.９５，Ｎｏ.１１，ｐｐ．７５４−７５５，２０１３年１１月号 西澤是呂久ほか，「三相インバータの力率変化に対応した入力電流高調波を低減する空間ベクトル変調方式」，半導体電力変換／モータドライブ合同研究会論文，電気学会北海道支部，ＳＰＣ−１５−１３３，２０１５年８月２８日

前述した先願発明によれば、図２２の期間１から明らかなごとく、三相全ての交流出力端子が直流電圧源Ｂの正極Ｐまたは負極Ｎに同時に接続される期間（ｉ_ｄｃ＝０となる期間）をなくして直流電流ｉ_ｄｃの変化量を少なくし、これによってコンデンサＣに流れるリプル電流成分ｉ_Ｃを低減させて発熱を抑制することができる。
しかし、この場合、ＰＷＭパルスの生成に２種類のキャリアを用いているので、汎用のマイコンでは実現が難しく、制御装置として外付けの回路やＦＰＧＡ（Field-Programmable Gate Array），ＤＳＰ（Digital Signal Processor）等のディジタル集積回路が必要になってコストの増加や大型化を招く懸念があった。

また、前述した非特許文献３に開示されている技術では、ＰＷＭパルスを空間ベクトル制御方式により生成しているため、演算処理が複雑になり、やはり汎用のマイコンを使用して実現することが困難である。
更に、非特許文献１，３や先願発明に記載されているＰＷＭ制御方式はいわゆる二相変調を基本としており、従来から知られている通常の二相変調では、オン状態に固定されたスイッチング素子に電流が継続して流れることになる。このため、インバータの出力周波数等の条件によっては、１）特定のスイッチング素子が過熱する、２）三相変調に比べ、スイッチング回数が少なくなることに伴って騒音が増加する、３）二相変調の実行時に各相の電圧指令値が急変するので、電気的な擾乱を引き起こす、等の問題が生じる。

すなわち、上述した従来技術または先願発明においては、演算処理の複雑化や高価な演算処理装置の使用に伴うコストの増加をいとわなければ、コンデンサのリプル電流成分の低減が可能であるものの、汎用性や経済性の観点からは満足できるものではない。
そこで、本発明の解決課題は、汎用のマイコンを使用して、パルスの発生タイミングや発生頻度を従来とは異ならせた変形ＰＷＭパルスによってインバータを制御することにより、目標とする出力電圧を維持しながらコンデンサのリプル電流成分を低減し、コンデンサの発熱を防止すると共に、システム全体の低コスト化を可能にしたインバータの制御方法、制御装置及びインバータを提供することにある。

上述した課題を解決するため、請求項１に係るインバータの制御方法は、直流電圧源に並列に接続されたコンデンサに対して、二つの半導体スイッチング素子の直列回路が複数、互いに並列に接続され、前記二つの半導体スイッチング素子同士の接続点を各相の交流出力端子としたインバータの制御方法であって、各相の出力電圧指令値とキャリアとを比較して得たＰＷＭパルスを用いて前記半導体スイッチング素子を制御するインバータの制御方法において、前記キャリアの一周期または複数周期に相当する期間の各相出力電圧の時間平均値と前記キャリアとを比較して得られる想定ＰＷＭパルスに対して、前記期間における各相のパルス幅の総和がほぼ等しく、かつ少なくとも一相のパルスの発生タイミング及び／または発生頻度を制御上必要な程度を超えて異ならせた変形ＰＷＭパルスを、各相共通に用いられる計数手段の出力に基づいて生成し、前記変形ＰＷＭパルスを用いて前記半導体スイッチング素子を制御することを特徴とするインバータの制御方法である。

請求項２に係るインバータの制御方法は、直流電圧源に並列に接続されたコンデンサに対して、二つの半導体スイッチング素子の直列回路が複数、互いに並列に接続され、前記二つの半導体スイッチング素子同士の接続点を各相の交流出力端子としたインバータの制御方法であって、各相の出力電圧指令値とキャリアとを比較して得たＰＷＭパルスを用いて前記スイッチング素子を制御するインバータの制御方法である。
そして、本発明は、
前記キャリアの一周期または複数周期に相当する期間の各相出力電圧の時間平均値と前記キャリアとを比較して得られる想定ＰＷＭパルスに対して、前記期間における各相のパルス幅の総和がほぼ等しく、かつ少なくとも一相のパルスの発生タイミング及び／または発生頻度を制御上必要な程度を超えて異ならせた変形ＰＷＭパルスを、各相共通に用いられる計数手段の出力に基づいて生成し、前記変形ＰＷＭパルスを用いて前記スイッチング素子を制御することを特徴とする。

請求項３に係るインバータの制御方法は、請求項１または２に記載したインバータの制御方法において、前記計数手段の出力を、前記インバータの各相の出力電圧指令値と比較して前記変形ＰＷＭパルスを生成するための前記キャリアの生成に用いることを特徴とする。

請求項４に係るインバータの制御方法は、請求項１または２に記載したインバータの制御方法において、前記キャリアが三角波または鋸歯状波であることを特徴とする。

請求項５に係るインバータの制御装置は、直流電圧源に並列に接続されたコンデンサに対して、二つの半導体スイッチング素子の直列回路が複数、互いに並列に接続され、前記二つの半導体スイッチング素子同士の接続点を各相の交流出力端子としたインバータの制御装置であって、各相の出力電圧指令値とキャリアとを比較することにより前記スイッチング素子を制御するためのＰＷＭパルスを生成する制御装置である。
そして、本発明は、
前記キャリアの一周期または複数周期に相当する期間の各相出力電圧の時間平均値と前記キャリアとを比較して得られる想定ＰＷＭパルスに対して、前記期間における各相のパルス幅の総和がほぼ等しく、かつ少なくとも一相のパルスの発生タイミング及び／または発生頻度を異ならせた変形ＰＷＭパルスを、各相共通に用いられる計数手段の出力に基づいて生成し、前記変形ＰＷＭパルスを用いて前記スイッチング素子を駆動することを特徴とする。

請求項６に係るインバータは、直流電圧源に並列に接続されたコンデンサに対して、二つの半導体スイッチング素子の直列回路が複数、互いに並列に接続され、前記二つの半導体スイッチング素子同士の接続点を各相の交流出力端子とすると共に、各相の出力電圧指令値とキャリアとを比較して生成したＰＷＭパルスを用いて前記スイッチング素子を制御するインバータである。
そして、本発明は、
前記キャリアの一周期または複数周期に相当する期間の各相出力電圧の時間平均値と前記キャリアとを比較して得られる想定ＰＷＭパルスに対して、前記期間における各相のパルス幅の総和がほぼ等しく、かつ少なくとも一相のパルスの発生タイミング及び／または発生頻度を異ならせた変形ＰＷＭパルスを、各相共通に用いられる計数手段の出力に基づいて生成し、前記変形ＰＷＭパルスを用いて前記スイッチング素子を駆動することを特徴とする。

請求項７に係る三相インバータの制御方法は、直流電圧源に並列に接続されたコンデンサに対して、二つの半導体スイッチング素子の直列回路が３個、互いに並列に接続され、前記二つの半導体スイッチング素子同士の接続点を各相の交流出力端子とした三相インバータの、各相の出力電圧指令値と三角波とを比較して得たＰＷＭパルスを用いて前記スイッチング素子を制御するインバータの制御方法であって、
一定の周期にわたって第１相の交流出力電圧を前記直流電圧源の正極電位または負極電位に保持し、前記周期に等しい周期を有する前記三角波と他の第２相，第３相の出力電圧指令値とをそれぞれ比較して得たＰＷＭパルスを用いて前記第２相，第３相のスイッチング素子をスイッチングするようにした制御方法である。
そして、本発明は、
前記三角波の一周期にわたり、
前記第２相の出力電圧指令値を、当該出力電圧指令値の平均値に対して、前記三角波の上り半周期では大きくし、かつ、下り半周期では小さくし、前記第３相の出力電圧指令値を、当該出力電圧指令値の平均値に対して、前記三角波の上り半周期では小さくし、かつ、下り半周期では大きくしたことを特徴とする。

請求項８に係る三相インバータの制御方法は、直流電圧源に並列に接続されたコンデンサに対して、二つの半導体スイッチング素子の直列回路が３個、互いに並列に接続され、前記二つの半導体スイッチング素子同士の接続点を各相の交流出力端子とした三相インバータの、各相の出力電圧指令値と三角波とを比較して得たＰＷＭパルスを用いて前記スイッチング素子を制御するインバータの制御方法であって、
一定の周期にわたって第１相の交流出力電圧を前記直流電圧源の正極電位または負極電位に保持し、前記周期に等しい周期を有する前記三角波と他の第２相，第３相の出力電圧指令値とをそれぞれ比較して得たＰＷＭパルスを用いて前記第２相，第３相のスイッチング素子をスイッチングするようにした制御方法である。
そして、本発明は、
前記三角波の連続する二周期のうち第１周期では、
前記第２相の出力電圧指令値を、当該出力電圧指令値の平均値に対して、前記三角波の上り半周期では大きくし、かつ、下り半周期では小さくし、前記第３相の出力電圧指令値を、当該出力電圧指令値の平均値に対して、前記三角波の上り半周期では小さくし、かつ、下り半周期では大きくし、
前記三角波の連続する二周期のうち第２周期では、
前記第３相の出力電圧指令値を、当該出力電圧指令値の平均値に対して、前記三角波の上り半周期では大きくし、かつ、下り半周期では小さくし、前記第２相の出力電圧指令値を、当該出力電圧指令値の平均値に対して、前記三角波の上り半周期では小さくし、かつ、下り半周期では大きくしたことを特徴とする。

請求項９に係る三相インバータの制御方法は、直流電圧源に並列に接続されたコンデンサに対して、二つの半導体スイッチング素子の直列回路が３個、互いに並列に接続され、前記二つの半導体スイッチング素子同士の接続点を各相の交流出力端子とした三相インバータの、各相の出力電圧指令値とキャリアとを比較して得たＰＷＭパルスを用いて前記スイッチング素子を制御する制御方法であって、
一定の周期にわたって第１相の交流出力電圧を前記直流電圧源の正極電位または負極電位に保持し、前記周期に等しい周期を有する前記キャリアと他の第２相，第３相の出力電圧指令値とをそれぞれ比較して得たＰＷＭパルスを用いて前記第２相，第３相のスイッチング素子をスイッチングするようにした制御方法である。
そして、本発明は、
前記キャリアの連続する二周期にわたり、
前記第１相の交流出力電圧を前記直流電圧源の正極電位または負極電位に保持すると共に、
前記第２相の出力電圧指令値を、前記二周期における当該出力電圧指令値の平均値に対して、前記キャリアの第１周期では大きくし、かつ、前記キャリアの第２周期では小さくし、前記第３相の出力電圧指令値を、前記二周期における当該出力電圧指令値の平均値に対して、前記キャリアの第１周期では小さくし、かつ、前記キャリアの第２周期では大きくしたことを特徴とする。

請求項１０に係る三相インバータの制御装置は、直流電圧源に並列に接続されたコンデンサに対して、二つの半導体スイッチング素子の直列回路が３個、互いに並列に接続され、前記二つの半導体スイッチング素子同士の接続点を各相の交流出力端子とした三相インバータの、各相の出力電圧指令値と三角波とを比較して得たＰＷＭパルスを用いて前記スイッチング素子を制御する制御装置であって、
一定の周期にわたって第１相の交流出力電圧を前記直流電圧源の正極電位または負極電位に保持し、前記周期に等しい周期を有する前記三角波と他の第２相，第３相の出力電圧指令値とをそれぞれ比較して得たＰＷＭパルスを用いて前記第２相，第３相のスイッチング素子を制御する制御装置である。
そして、本発明は、
前記三角波の一周期にわたり、
前記第２相の出力電圧指令値を、当該出力電圧指令値の平均値に対して、前記三角波の上り半周期では大きくし、かつ、下り半周期では小さくし、前記第３相の出力電圧指令値を、当該出力電圧指令値の平均値に対して、前記三角波の上り半周期では小さくし、かつ、下り半周期では大きくするように制御することを特徴とする。

請求項１１に係る三相インバータの制御装置は、直流電圧源に並列に接続されたコンデンサに対して、二つの半導体スイッチング素子の直列回路が３個、互いに並列に接続され、前記二つの半導体スイッチング素子同士の接続点を各相の交流出力端子とした三相インバータの、各相の出力電圧指令値と三角波とを比較して得たＰＷＭパルスを用いて前記スイッチング素子を制御する制御装置であって、
一定の周期にわたって第１相の交流出力電圧を前記直流電圧源の正極電位または負極電位に保持し、前記周期に等しい周期を有する前記三角波と他の第２相，第３相の出力電圧指令値とをそれぞれ比較して得たＰＷＭパルスを用いて前記第２相，第３相のスイッチング素子を制御する制御装置である。
そして、本発明は、
前記三角波の連続する二周期のうち第１周期では、
前記第２相の出力電圧指令値を、当該出力電圧指令値の平均値に対して、前記三角波の上り半周期では大きくし、かつ、下り半周期では小さくし、前記第３相の出力電圧指令値を、当該出力電圧指令値の平均値に対して、前記三角波の上り半周期では小さくし、かつ、下り半周期では大きくし、
前記三角波の連続する二周期のうち第２周期では、
前記第３相の出力電圧指令値を、当該出力電圧指令値の平均値に対して、前記三角波の上り半周期では大きくし、かつ、下り半周期では小さくし、前記第２相の出力電圧指令値を、当該出力電圧指令値の平均値に対して、前記三角波の上り半周期では小さくし、かつ、下り半周期では大きくするように制御することを特徴とする。

請求項１２に係る三相インバータの制御装置は、直流電圧源に並列に接続されたコンデンサに対して、二つの半導体スイッチング素子の直列回路が３個、互いに並列に接続され、前記二つの半導体スイッチング素子同士の接続点を各相の交流出力端子とした三相インバータの、各相の出力電圧指令値と三角波とを比較して得たＰＷＭパルスを用いて前記スイッチング素子を制御する制御装置であって、
一定の周期にわたって第１相の交流出力電圧を前記直流電圧源の正極電位または負極電位に保持し、前記周期に等しい周期を有する前記キャリアと他の第２相，第３相の出力電圧指令値とをそれぞれ比較して得たＰＷＭパルスを用いて前記第２相，第３相のスイッチング素子を制御する制御装置である。
そして、本発明は、
前記キャリアの連続する二周期にわたり、
前記第１相の交流出力電圧を前記直流電圧源の正極電位または負極電位に保持すると共に、
前記第２相の出力電圧指令値を、前記二周期における当該出力電圧指令値の平均値に対して、前記キャリアの第１周期では大きくし、かつ、前記キャリアの第２周期では小さくし、前記第３相の出力電圧指令値を、前記二周期における当該出力電圧指令値の平均値に対して、前記キャリアの第１周期では小さくし、かつ、前記キャリアの第２周期では大きくするように制御することを特徴とする。

請求項１３に係る三相インバータは、直流電圧源に並列に接続されたコンデンサに対して、二つの半導体スイッチング素子の直列回路が３個、互いに並列に接続され、前記二つの半導体スイッチング素子同士の接続点を各相の交流出力端子とすると共に、各相の出力電圧指令値と三角波とを比較して得たＰＷＭパルスを用いて前記スイッチング素子を制御する三相インバータであって、
一定の周期にわたって第１相の交流出力電圧を前記直流電圧源の正極電位または負極電位に保持し、前記周期に等しい周期を有する前記三角波と他の第２相，第３相の出力電圧指令値とをそれぞれ比較して得たＰＷＭパルスを用いて前記第２相，第３相のスイッチング素子を制御する三相インバータである。
そして、本発明は、
前記三角波の一周期にわたり、
前記第２相の出力電圧指令値を、当該出力電圧指令値の平均値に対して、前記三角波の上り半周期では大きくし、かつ、下り半周期では小さくし、前記第３相の出力電圧指令値を、当該出力電圧指令値の平均値に対して、前記三角波の上り半周期では小さくし、かつ、下り半周期では大きくしたことを特徴とする。

請求項１４に係る三相インバータは、請求項１３に記載した三相インバータにおいて、
前記第２相の出力電圧指令値を、前記三角波の下り半周期ではゼロまたは最小値とし、前記第３相の出力電圧指令値を、前記三角波の上り半周期ではゼロまたは最小値としたことを特徴とする。

請求項１５に係る三相インバータは、直流電圧源に並列に接続されたコンデンサに対して、二つの半導体スイッチング素子の直列回路が３個、互いに並列に接続され、前記二つの半導体スイッチング素子同士の接続点を各相の交流出力端子とすると共に、各相の出力電圧指令値と三角波とを比較して得たＰＷＭパルスを用いて前記スイッチング素子を制御する三相インバータであって、
一定の周期にわたって第１相の交流出力電圧を前記直流電圧源の正極電位または負極電位に保持し、前記周期に等しい周期を有する前記三角波と他の第２相，第３相の出力電圧指令値とをそれぞれ比較して得たＰＷＭパルスを用いて前記第２相，第３相のスイッチング素子を制御する三相インバータである。
そして、本発明は、
前記三角波の連続する二周期のうち第１周期では、
前記第２相の出力電圧指令値を、当該出力電圧指令値の平均値に対して、前記三角波の上り半周期では大きくし、かつ、下り半周期では小さくし、前記第３相の出力電圧指令値を、当該出力電圧指令値の平均値に対して、前記三角波の上り半周期では小さくし、かつ、下り半周期では大きくし、
前記三角波の連続する二周期のうち第２周期では、
前記第３相の出力電圧指令値を、当該出力電圧指令値の平均値に対して、前記三角波の上り半周期では大きくし、かつ、下り半周期では小さくし、前記第２相の出力電圧指令値を、当該出力電圧指令値の平均値に対して、前記三角波の上り半周期では小さくし、かつ、下り半周期では大きくしたことを特徴とする。

請求項１６に係る三相インバータは、直流電圧源に並列に接続されたコンデンサに対して、二つの半導体スイッチング素子の直列回路が３個、互いに並列に接続され、前記二つの半導体スイッチング素子同士の接続点を各相の交流出力端子とすると共に、各相の出力電圧指令値とキャリアとを比較して得たＰＷＭパルスを用いて前記スイッチング素子を制御する三相インバータであって、
一定の周期にわたって第１相の交流出力電圧を前記直流電圧源の正極電位または負極電位に保持し、前記周期に等しい周期を有する前記キャリアと他の第２相，第３相の出力電圧指令値とをそれぞれ比較して得たＰＷＭパルスを用いて前記第２相，第３相のスイッチング素子を制御する三相インバータである。
そして、本発明は、
前記キャリアの連続する二周期にわたり、
前記第１相の交流出力電圧を前記直流電圧源の正極電位または負極電位に保持すると共に、
前記第２相の出力電圧指令値を、前記二周期における当該出力電圧指令値の平均値に対して、前記キャリアの第１周期では大きくし、かつ、前記キャリアの第２周期では小さくし、前記第３相の出力電圧指令値を、前記二周期における当該出力電圧指令値の平均値に対して、前記キャリアの第１周期では小さくし、かつ、前記キャリアの第２周期では大きくしたことを特徴とする。

請求項１７に係る三相インバータは、請求項１６に記載した三相インバータにおいて、
前記第２相の出力電圧指令値を、前記第２周期ではゼロまたは最小値とし、前記第３相の出力電圧指令値を、前記第１周期ではゼロまたは最小値としたことを特徴とする。

請求項１８に係る三相インバータは、請求項１６または１７に記載した三相インバータにおいて、前記キャリアが三角波であることを特徴とする。

請求項１９に係る三相インバータの制御方法は、直流電圧源に並列に接続されたコンデンサに対して、二つの半導体スイッチング素子の直列回路が３個、互いに並列に接続され、前記二つの半導体スイッチング素子同士の接続点を各相の交流出力端子とした三相インバータの制御方法であって、前記各相の出力電圧指令値とキャリアとを比較して得たＰＷＭパルスを用いて前記半導体スイッチング素子を制御する三相インバータの制御方法において、
前記各相の電圧指令値を前記キャリアの一周期内の所定期間と残存期間とに分割し、これらの期間ごとの電圧指令値を、三相インバータから目標電圧を出力させるための基になる各相の電圧指令値Ｄ_Ｕ，Ｄ_Ｖ，Ｄ_Ｗに対して増加または減少させた電圧指令値Ｄ_ＵＡもしくはＤ_ＵＢ，Ｄ_ＶＡもしくはＤ_ＶＢ，Ｄ_ＷＡもしくはＤ_ＷＢとし、かつ、前記キャリアの一周期内における各相の電圧指令値の時間平均値を前記基になる各相の電圧指令値とそれぞれ一致させると共に、
各相の電圧指令値Ｄ_ＵＡ，Ｄ_ＵＢ；Ｄ_ＶＡ，Ｄ_ＶＢ；Ｄ_ＷＡ，Ｄ_ＷＢは、各相について任意の比率Ａ_Ｕ，Ａ_Ｖ，Ａ_Ｗを設定したときに、それぞれ以下の数式によって表されることを特徴とする。
Ｄ_ＵＡ＝Ａ_Ｕ・Ｄ_Ｕ （１≦Ａ_Ｕ・Ｄ_ＵならばＤ_ＵＡ＝１）
Ｄ_ＵＢ＝２Ｄ_Ｕ−Ｄ_ＵＡ Ｄ_ＶＡ＝Ａ_Ｖ・Ｄ_Ｖ （１≦Ａ_Ｖ・Ｄ_ＶならばＤ_ＶＡ＝１）
Ｄ_ＶＢ＝２Ｄ_Ｖ−Ｄ_ＶＡ
Ｄ_ＷＡ＝Ａ_Ｗ・Ｄ_Ｗ （１≦Ａ_Ｗ・Ｄ_ＷならばＤ_ＷＡ＝１）
Ｄ_ＷＢ＝２Ｄ_Ｗ−Ｄ_ＷＡ
（ただし、０≦キャリアの大きさ≦１，０≦Ｄ_Ｕ，Ｄ_Ｖ，Ｄ_Ｗ≦１とする。）
また、請求項２０に係る三相インバータの制御装置は、直流電圧源に並列に接続されたコンデンサに対して、二つの半導体スイッチング素子の直列回路が３個、互いに並列に接続され、前記二つの半導体スイッチング素子同士の接続点を各相の交流出力端子とした三相インバータの制御装置であって、
前記各相の出力電圧指令値を生成する電圧指令値生成手段と、前記電圧指令値生成手段により生成された各相の出力電圧指令値とキャリアとをそれぞれ比較して前記半導体スイッチング素子を駆動するためのＰＷＭパルスを生成する比較手段と、前記ＰＷＭパルスに基づいて全ての前記半導体スイッチング素子を駆動するための駆動パルスを生成する分配手段と、を備え、前記半導体スイッチング素子のオン・オフにより前記交流出力端子に現れる前記直流電圧源の電圧の時間比率を変化させて所望の大きさ及び周波数の三相交流電圧を出力させる制御装置において、
前記各相の電圧指令値を前記キャリアの一周期内の所定期間と残存期間とに分割し、これらの期間ごとの電圧指令値を、三相インバータから目標電圧を出力させるための基になる各相の電圧指令値Ｄ_Ｕ，Ｄ_Ｖ，Ｄ_Ｗに対して増加または減少させた電圧指令値Ｄ_ＵＡもしくはＤ_ＵＢ，Ｄ_ＶＡもしくはＤ_ＶＢ，Ｄ_ＷＡもしくはＤ_ＷＢとし、かつ、前記キャリアの一周期内における各相の電圧指令値の時間平均値を前記基になる各相の電圧指令値とそれぞれ一致させると共に、
前記電圧指令値生成手段により生成される各相の電圧指令値Ｄ_ＵＡ，Ｄ_ＵＢ；Ｄ_ＶＡ，Ｄ_ＶＢ；Ｄ_ＷＡ，Ｄ_ＷＢは、各相について任意の比率Ａ_Ｕ，Ａ_Ｖ，Ａ_Ｗを設定したときに、それぞれ以下の数式によって表されることを特徴とする。
Ｄ_ＵＡ＝Ａ_Ｕ・Ｄ_Ｕ （１≦Ａ_Ｕ・Ｄ_ＵならばＤ_ＵＡ＝１）
Ｄ_ＵＢ＝２Ｄ_Ｕ−Ｄ_ＵＡ
Ｄ_ＶＡ＝Ａ_Ｖ・Ｄ_Ｖ （１≦Ａ_Ｖ・Ｄ_ＶならばＤ_ＶＡ＝１）
Ｄ_ＶＢ＝２Ｄ_Ｖ−Ｄ_ＶＡ
Ｄ_ＷＡ＝Ａ_Ｗ・Ｄ_Ｗ （１≦Ａ_Ｗ・Ｄ_ＷならばＤ_ＷＡ＝１）
Ｄ_ＷＢ＝２Ｄ_Ｗ−Ｄ_ＷＡ
（ただし、０≦キャリアの大きさ≦１，０≦Ｄ_Ｕ，Ｄ_Ｖ，Ｄ_Ｗ≦１とする。）
更に、請求項２１に係る三相インバータは、直流電圧源に並列に接続されたコンデンサに対して、二つの半導体スイッチング素子の直列回路が３個、互いに並列に接続され、前記二つの半導体スイッチング素子同士の接続点を各相の交流出力端子とした三相インバータの主回路と、
前記各相の出力電圧指令値を生成する電圧指令値生成手段と、前記電圧指令値生成手段により生成された各相の出力電圧指令値とキャリアとをそれぞれ比較して前記半導体スイッチング素子を駆動するためのＰＷＭパルスを生成する比較手段と、前記ＰＷＭパルスに基づいて全ての前記半導体スイッチング素子を駆動するための駆動パルスを生成する分配手段と、を備え、前記半導体スイッチング素子のオン・オフにより前記交流出力端子に現れる前記直流電圧源の電圧の時間比率を変化させて所望の大きさ及び周波数の三相交流電圧を出力させる制御装置と、
を備えた三相インバータにおいて、
前記各相の電圧指令値を前記キャリアの一周期内の所定期間と残存期間とに分割し、これらの期間ごとの電圧指令値を、三相インバータから目標電圧を出力させるための基になる各相の電圧指令値Ｄ_Ｕ，Ｄ_Ｖ，Ｄ_Ｗに対して増加または減少させた電圧指令値Ｄ_ＵＡもしくはＤ_ＵＢ，Ｄ_ＶＡもしくはＤ_ＶＢ，Ｄ_ＷＡもしくはＤ_ＷＢとし、かつ、前記キャリアの一周期内における各相の電圧指令値の時間平均値を前記基になる各相の電圧指令値とそれぞれ一致させると共に、
前記電圧指令値生成手段により生成される各相の電圧指令値Ｄ_ＵＡ，Ｄ_ＵＢ；Ｄ_ＶＡ，Ｄ_ＶＢ；Ｄ_ＷＡ，Ｄ_ＷＢは、各相について任意の比率Ａ_Ｕ，Ａ_Ｖ，Ａ_Ｗを設定したときに、それぞれ以下の数式によって表されることを特徴とする。
Ｄ_ＵＡ＝Ａ_Ｕ・Ｄ_Ｕ （１≦Ａ_Ｕ・Ｄ_ＵならばＤ_ＵＡ＝１）
Ｄ_ＵＢ＝２Ｄ_Ｕ−Ｄ_ＵＡ
Ｄ_ＶＡ＝Ａ_Ｖ・Ｄ_Ｖ （１≦Ａ_Ｖ・Ｄ_ＶならばＤ_ＶＡ＝１）
Ｄ_ＶＢ＝２Ｄ_Ｖ−Ｄ_ＶＡ
Ｄ_ＷＡ＝Ａ_Ｗ・Ｄ_Ｗ （１≦Ａ_Ｗ・Ｄ_ＷならばＤ_ＷＡ＝１）
Ｄ_ＷＢ＝２Ｄ_Ｗ−Ｄ_ＷＡ
（ただし、０≦キャリアの大きさ≦１，０≦Ｄ_Ｕ，Ｄ_Ｖ，Ｄ_Ｗ≦１とする。）

請求項２２に係る三相インバータの制御方法は、直流電圧源に並列に接続されたコンデンサに対して、二つの半導体スイッチング素子の直列回路が３個、互いに並列に接続され、前記二つの半導体スイッチング素子同士の接続点を各相の交流出力端子とした三相インバータの、各相の出力電圧指令値と三角波とを比較して得たＰＷＭパルスを用いて前記スイッチング素子を制御するインバータの制御方法である。
そして、本発明は、
少なくとも二相のうち第１相の電圧指令値は、前記キャリアの一周期内の所定期間における出力電圧が前記一周期内に出力するべき目標電圧の時間平均値以上となり、かつ、前記一周期内の残存期間における出力電圧が前記目標電圧の時間平均値未満となる電圧指令値であり、
前記二相のうち第２相の電圧指令値は、前記キャリアの一周期内の前記所定期間における出力電圧が前記一周期内に出力するべき目標電圧の時間平均値未満となり、かつ、前記一周期内の残存期間における出力電圧が前記目標電圧の時間平均値以上となる電圧指令値であると共に、
前記一周期における前記第１相の電圧指令値が前記第１相の目標電圧の時間平均値に等しく、かつ、前記一周期における前記第２相の電圧指令値が前記第２相の目標電圧の時間平均値に等しいことを特徴とする。
請求項２３に係る三相インバータの制御方法は、請求項２２に記載した三相インバータの制御方法において、
前記所定期間または前記残存期間における電圧指令値と目標電圧との比率である指令値比率が、前記第１相及び前記第２相ともに等しいことを特徴とする。

請求項２４に係る三相インバータの制御方法は、請求項２２に記載した三相インバータの制御方法において、
前記所定期間または前記残存期間における電圧指令値と目標電圧との比率である指令値比率が、前記第１相と前記第２相とで異なることを特徴とする。

請求項２５に係る三相インバータの制御方法は、請求項２４に記載した三相インバータの制御方法において、
前記第１相の電圧指令値は、前記キャリアの一周期内の前記所定期間における出力電圧が前記一周期内に出力するべき目標電圧の時間平均値以上となり、前記一周期内の残存期間における出力電圧が前記目標電圧の時間平均値未満となる電圧指令値であり、かつ、
前記第２相の電圧指令値は、前記キャリアの一周期内の前記所定期間における出力電圧が前記一周期内に出力するべき目標電圧の時間平均値未満となり、前記一周期内の残存期間における出力電圧が前記目標電圧の時間平均値以上となる電圧指令値であるモードと、
前記第１相の電圧指令値及び前記第２相の電圧指令値は、前記キャリアの一周期内の前記所定期間における出力電圧が前記一周期内に出力するべき目標電圧の時間平均値以上となり、前記一周期内の残存期間における出力電圧が前記目標電圧の時間平均値未満となる電圧指令値である第２のモードと、を有し、
前記第１のモードと前記第２のモードとを切り替えることを特徴とする。

請求項２６に係る三相インバータの制御方法は、請求項２３〜２５の何れか１項に記載した三相インバータの制御方法において、
前記指令値比率を、各相の出力電圧の大きさまたは位相角度、あるいは出力電流の位相角度に応じて変化させることを特徴とする。

請求項２７に係る三相インバータの制御装置は、直流電圧源に並列に接続されたコンデンサに対して、二つの半導体スイッチング素子の直列回路が３個、互いに並列に接続され、前記二つの半導体スイッチング素子同士の接続点を各相の交流出力端子とした三相インバータを制御するための制御装置であって、各相の電圧指令値を生成する電圧指令値生成手段と、前記電圧指令値生成手段により生成された各相の電圧指令値とキャリアとをそれぞれ比較して前記スイッチング素子を駆動するためのＰＷＭパルスを生成する比較手段と、前記ＰＷＭパルスに基づいて全ての前記スイッチング素子に対する駆動パルスを生成する分配手段と、を備え、前記スイッチング素子のオン・オフにより前記交流出力端子に現れる前記直流電圧源の電圧の時間比率を変化させて所望の大きさ及び周波数の三相交流電圧を出力させる制御装置である。
そして、本発明は、
前記電圧指令値生成手段が、
少なくとも二相のうち第１相の電圧指令値は、前記キャリアの一周期内の所定期間における出力電圧が前記一周期内に出力するべき目標電圧の時間平均値以上になり、かつ、前記一周期内の残存期間における出力電圧が前記目標電圧の時間平均値未満になり、
前記二相のうち第２相の電圧指令値は、前記キャリアの一周期内の前記所定期間における出力電圧が前記一周期内に出力するべき目標電圧の時間平均値未満になり、かつ、前記一周期内の残存期間における出力電圧が前記目標電圧の時間平均値以上になると共に、
前記一周期における前記第１相の電圧指令値が前記第１相の目標電圧の時間平均値に等しく、かつ、前記一周期における前記第２相の電圧指令値が前記第２相の目標電圧の時間平均値に等しくなるように、前記第１相及び前記第２相の電圧指令値をそれぞれ生成することを特徴とする。

請求項２８に係る三相インバータは、直流電圧源に並列に接続されたコンデンサに対して、二つの半導体スイッチング素子の直列回路が３個、互いに並列に接続され、前記二つの半導体スイッチング素子同士の接続点を各相の交流出力端子とした三相インバータの主回路と、
各相の電圧指令値を生成する電圧指令値生成手段、前記電圧指令値生成手段により生成された各相の電圧指令値とキャリアとをそれぞれ比較して前記スイッチング素子を駆動するためのＰＷＭパルスを生成する比較手段、前記ＰＷＭパルスに基づいて全ての前記スイッチング素子を駆動するための駆動パルスを生成する分配手段、を備え、前記スイッチング素子のオン・オフにより前記交流出力端子に現れる前記直流電圧源の電圧の時間比率を変化させて所望の大きさ及び周波数の三相交流電圧を出力させる制御装置と、
を備えた三相インバータである。
そして、本発明は、
前記電圧指令値生成手段が、
少なくとも二相のうち第１相の電圧指令値は、前記キャリアの一周期内の所定期間における出力電圧が前記一周期内に出力するべき目標電圧の時間平均値以上になり、かつ、前記一周期内の残存期間における出力電圧が前記目標電圧の時間平均値未満になり、
前記二相のうち第２相の電圧指令値は、前記キャリアの一周期内の前記所定期間における出力電圧が前記一周期内に出力するべき目標電圧の時間平均値未満になり、かつ、前記一周期内の残存期間における出力電圧が前記目標電圧の時間平均値以上になると共に、
前記一周期における前記第１相の電圧指令値が前記第１相の目標電圧の時間平均値に等しく、かつ、前記一周期における前記第２相の電圧指令値が前記第２相の目標電圧の時間平均値に等しくなるように、前記第１相の電圧指令値及び前記第２相の電圧指令値をそれぞれ生成することを特徴とする。

本発明によれば、各相共通の計測手段により生成した単一のキャリアと各相の出力電圧指令値とを比較して変形ＰＷＭパルスを生成し、この変形ＰＷＭパルスを用いてインバータを制御することにより、目標とする電圧をインバータから出力させつつ、直流部のコンデンサに流れるリプル電流成分を低減してコンデンサの発熱を抑制することができる。
また、複数種類のキャリアを用いたり、空間ベクトル制御を行うための複雑な演算を要求されることもないため、汎用のマイコンを用いて実現可能であり、制御装置や冷却手段を含む装置全体の低コスト化、小型化を図ることができる。
更に、従来の一般的な二相変調方式による特定のスイッチング素子の過熱や、騒音の増加を防止することも可能である。

三相インバータの一相分の出力電圧パルスの生成概念、及び、電圧指令値、出力電圧、キャリア等の関係を説明するための図である。 第２発明に係る実施例１を示す動作波形図である。 第２発明に係る実施例１を示す動作波形図である。 第２発明に係る実施例２を示す動作波形図である。 第２発明に係る実施例３を示す動作波形図である。 第２発明に係る実施例４を示す動作波形図である。 第１〜第３発明に係るインバータの制御装置の機能ブロック図である。 第３発明に係る実施例６のインバータ各部の動作波形図である。 第３発明に係る実施例６のインバータ各部の動作波形図である。 従来の三相変調方式によるインバータ各部の動作波形図である。 第３発明に係る実施例７における、変調率ごとの重みとコンデンサ電流実効値との関係を示す図である。 第３発明に係る実施例７の動作例１によるインバータ各部の動作波形図である。 第３発明に係る実施例７の動作例２によるインバータ各部の動作波形図である。 第３発明に係る実施例７の動作例３によるインバータ各部の動作波形図である。 従来の三相変調方式（第２発明の第３実施形態３の条件１）によるインバータ各部の動作波形図である。 第３発明に係る実施例７の条件２によるインバータ各部の動作波形図である。 第３発明に係る実施例８の条件３によるインバータ各部の動作波形図である。 三相インバータの主回路構成図である。 従来技術において、キャリアに三角波を用いた二相変調時の動作波形図である。 従来技術において、キャリアに三角波を用いた二相変調時の動作波形図である。 従来技術において、キャリアに鋸歯状波を用いた二相変調時の動作波形図である。 先願発明において、第１，第２のキャリアに三角波を用いた二相変調時の動作波形図である。

以下、第１発明について説明する。
一般に、インバータの交流側の電圧及び電流の基本波成分は、インバータの交流出力側（負荷）の状態によって定まり、これによってインバータの交流側有効電力も同様に定まる。一方、インバータの直流電圧は変動することはあるものの、基本的には所定の直流電圧値に維持される。インバータの直流側有効電力は、インバータの交流側有効電力とインバータ自体の損失との和に相当するが、インバータ自体の損失は少ない方が好ましいと共に自由に調整できる性質のものではないため、結局は、インバータの直流側有効電力（直流電圧値と直流側電流の直流成分との積）は交流側の動作状態によって実質的に決まると言える。

ここで、インバータの直流部におけるリプル電流成分は、上述したように交流側の動作状態によって定まってしまうという制約のもとで、インバータの出力電圧パルスの出力方法（換言すれば出力電圧のパルスパターン）によって変化するという自由度を持つ。
すなわち、インバータの直流部ひいてはコンデンサのリプル電流成分を低減することは、インバータの交流側の動作状態によって決まる交流側の電圧及び基本波成分の制約の中で、リプル電流成分が小さくなるように出力電圧パルスを生成することにほかならない。

ＰＷＭ制御では、原理上、図２０，図２１に第１周期、第２周期として示したキャリア周期（スイッチング周期）におけるＰＷＭパルス幅（スイッチングのパルス幅）が、その周期におけるインバータの交流側電圧の平均値に比例する。よって、当該周期においてＰＷＭパルス幅を目標値に維持しつつ、その発生タイミング（立上りと立下り）や発生頻度を変化させれば、インバータが出力するべき交流側電圧（平均値）を維持しつつ、直流側のコンデンサに流れるリプル電流成分を低減し、ひいてはコンデンサの発熱を抑制することが可能となる。
また、ＰＷＭパルスの発生タイミング及び発生頻度の調整を、キャリアの１周期ではなく２周期以上にわたってパルス幅の総和を維持しつつ調整することも可能であり、その場合には更に調整の自由度を高めることができる。
なお、上記の作用は、二相変調方式、三相変調方式の何れにも当てはまるものであり、インバータの相数も三相に限定されない。

ここで、図１（ａ），（ｂ）は、三相インバータの一相分の出力電圧パルスの生成概念、及び、電圧指令値、出力電圧、キャリア等の関係を説明するための図である。
図１（ａ）に示すように、一キャリア周期Ｔ内では、
・期間ｔ_ａ：一相の上アームのスイッチング素子をオンし、下アームのスイッチング素子をオフすることにより、直流電圧源Ｂの正極Ｐの電圧（振幅をＶ_Ｐとする）を出力する、
・期間ｔ_ｂ：一相の下アームのスイッチング素子をオンし、上アームのスイッチング素子をオフすることにより、直流電圧源Ｂの負極Ｎの電圧（０［Ｖ］）を出力する、
・期間ｔ_ｃ：再び、期間ｔ_ａと同様に正極Ｐの電圧を出力する、
という動作が順に繰り返される。

周知のように、キャリア周期Ｔにおけるインバータの交流側電圧の平均値Ｖ_ａｖｅは、
Ｖ_ａｖｅ＝Ｖ_Ｐ×Σ（Ｔ_Ｐ）／Ｔ
によって表すことができる。ここで、Ｖ_Ｐは上述したごとく正極Ｐの電圧振幅、Σ（Ｔ_Ｐ）は周期Ｔの間にＶ_Ｐを出力する期間の総和であり、図１（ａ）では、Σ（Ｔ_Ｐ）＝ｔ_ａ＋ｔ_ｃである。
このことを利用して、ＰＷＭ制御では、キャリア周期Ｔの間にインバータが交流側に発生するべき電圧の平均値Ｖ_ａｖｅをパルス幅の調整により実現している。
なお、複数周期（例えば２周期）にわたって、
Ｖ_ａｖｅ＝Ｖ_Ｐ×Σ（Ｔ_Ｐ）／２Ｔ
によりパルス幅を調整しても良い。キャリア周期が変化する場合でも、対象周期の合計を上記の数式の分母に設定したうえで、目標とする電圧の平均値Ｖ_ａｖｅに対するΣ（Ｔ_Ｐ）を求めることができる。

上述したごとく、三相インバータにおいて所望の交流側電圧を出力させる要点は、所定周期におけるパルス幅の総和を制御することに他ならない。また、上記の数式から明らかなように、キャリア周期内のどのタイミングで電圧パルス（ＰＷＭパルス）を発生させるかは、電圧の平均値Ｖ_ａｖｅに影響しない。
すなわち、本発明を実現する場合の自由度はこの点にあり、パルスを発生させるタイミング及び発生頻度を適宜調整することにより、コンデンサのリプル電流成分を低減することが本発明の要旨である。

上記の説明から明らかなように、パルス幅の総和とパルスの出力タイミングとは、何れもスイッチングにおける時間管理の問題である。現在のインバータの制御はディジタル制御が主流であり、上記の時間管理（パルスをどのタイミングでどれだけの期間出力させるかという管理）を行う上では、必ず計数手段、すなわちカウンタ（タイマ）を用いることになる。
例えば、キャリアとしての三角波と電圧指令値とを比較するキャリア比較方式では、三角波をカウンタのカウントアップ，カウントダウンにより生成し、その値と電圧指令値とを比較して両者の大小関係が反転した時点でパルスを切り替えており、また、非特許文献３に示されているような空間ベクトル制御方式においても、どの電圧ベクトルをどれだけの期間出力させるかということをカウンタによって制御している。

前述した先願発明ではＰＷＭ制御にキャリア比較方式を用いているが、位相が反転した２種類のキャリア波を使用するため、２つのカウンタが必要となる。通常のキャリア比較方式では、キャリア波は各相とも共通であるから、カウンタは１つでよい。
一般に流通している汎用マイコンを用いてインバータを制御する場合には、単一のカウンタの使用を前提として設計されることが多く、ＰＷＭパルスの生成のために用いるカウンタは通常、各相とも共通である。従って、汎用マイコンを用いて先願発明を実現することは困難であり、外部回路を設けるなどの処置が必要となる。

また、非特許文献３に用いられている空間ベクトル制御方式では、電圧位相の特定区間（例えば６０°）毎に発生する電圧ベクトルの選択肢を切り替え、この選択肢の中から所定の電圧ベクトルをどのタイミングでどれだけの時間出力するかを決め、これを実際に実現するためにカウンタが用いられる。このカウンタは、電圧ベクトルの選択肢が電圧位相によって切り替わるため各相共通のものではないことから、通常は、この処理を行うため、マイコン以外に別のディジタル信号処理を行うＦＰＧＡや、高速信号処理が可能なＤＳＰを用いる必要があり、演算処理の複雑化やコストの増加を避けることができない。
すなわち、非特許文献３に開示されている技術は、汎用マイコンによって各相共通の単一のカウンタを用いることを前提とする限り、実現が困難である。

これに対して本発明では、各相共通に単一の計数手段により生成した単一のキャリアと各相の電圧指令値とを比較することにより、従来のキャリア比較方式によって生成されるＰＷＭパルスに対してパルスの発生タイミングや発生頻度を異ならせた変形ＰＷＭパルスを生成している。このため、先願発明や非特許文献３等と比較すると、簡便に、具体的にはインバータ制御が可能な汎用マイコンを用いて、所望の電圧を出力させつつコンデンサのリプル電流成分を低減することができる。なお、キャリアとしては、代表的なものとして三角波や鋸歯状波があり、これらを計数手段によって出力させれば良い。

なお、交流側電圧の調整周期を短縮し、よりきめ細かい制御を行う場合など、主に交流側の制御上の必要に応じて、１キャリア周期ではなく１／２キャリア周期で指令値を変更することが一般に可能である。キャリアとして三角波を用いる場合には、一相のスイッチングは三角波の上りと下り、すなわち、１キャリア周期内で２回行われる。
従って、図１（ｂ）に示すように、一相の電圧指令値の更新を三角波の上下の頂点にて行うことにより、その結果をパルスのタイミングに反映させることができる。

ただし、通常、パルスのタイミングの更新周期は、交流側の動作上必要となる制御の時定数よりも十分に短いことが前提であるため、このような制御を行う場合においては、キャリアの１／２周期毎の指令値の変動幅は小さくなる。特に、交流側が定常状態である場合には、指令値の更新は、理論上は交流電圧の基本波の位相に対応した変化分相当のみとなる。つまり、このような場合のＰＷＭパルスは、１キャリア周期における出力電圧の平均値と三角波との比較により生成されるＰＷＭパルスに対し、スイッチングに起因するリプル電流成分によるコンデンサの発生損失ひいては発熱に有意差を持たせるほどの相違は生じない。

一方、本発明では、上記のように制御上必要となる程度を超えてＰＷＭパルスの発生タイミングや発生頻度を変化させることでリプル電流成分を低減し、コンデンサの発生損失に有意な差を生じさせることができる。
なお、コンデンサの温度上限の観点から、発熱による温度上昇の緩和は大きな課題であり、例えばポリプロピレンを用いたフィルムコンデンサの温度上限は１０５℃程度であるところ、実際の動作温度は最大で１００℃に達することもあるため、同じ動作条件で温度上昇を僅か（例えば、２〜３℃）でも低減できれば、有意な効果と言うことができる。特に、本発明はソフトウェア処理による実現に適しているため、インバータのハードウェアの追加コストがゼロまたはごく小さいという利点がある。

なお、図７は、この第１発明、及び、及び以下に説明する第２，第３発明に係るインバータの制御装置の機能ブロック図である。
制御装置１０の各機能は、汎用のマイコンが有するハードウェアと、このハードウェアに搭載されたソフトウェアによって実現される。図７において、１１はキャリア周波数ｆ_ｃに基づき単一の計数手段１２を動作させて各相共通のキャリアとしての三角波または鋸歯状波を生成するキャリア生成手段、１３は電圧・電流検出値が入力されて各相の電圧指令値を演算する電圧指令値生成手段、１４はキャリアと各相の電圧指令値とを比較して変形ＰＷＭパルスを生成する比較手段、１５は変形ＰＷＭパルスに基づいて全てのスイッチング素子Ｕ_Ｐ〜Ｗ_Ｎに対する駆動パルスを生成する分配手段である。
なお、電圧指令値生成手段１３に入力されている電圧指令値Ｄ_Ｕ，Ｄ_Ｖ，Ｄ_Ｗ、比率Ａ_Ｕ，Ａ_Ｖ，Ａ_Ｗ及び負荷力率については、後述する第３発明の実施例において説明する。

次に、第１発明を具体化したものとして、前記変形ＰＷＭパルスを用いてインバータを制御する第２発明、第３発明の各実施例について詳述する。
なお、以下の各実施例は、図１８に示したように、直流電圧源Ｂ、コンデンサＣ、及びスイッチング素子Ｕ_Ｐ，Ｖ_Ｐ，Ｗ_Ｐ，Ｕ_Ｎ，Ｖ_Ｎ，Ｗ_Ｎ等を備え、キャリアと各相の出力電圧指令値とを比較してＰＷＭ制御される三相インバータを対象とする。

まず、第２発明においては、変調相の元の出力電圧指令値（以下、単に電圧指令値ともいう）を所定の変換規則に従って変換し、変換後の電圧指令値を単一のキャリアと比較して得た変形ＰＷＭパルスによってスイッチング素子を駆動することにより、Ｉ_ｄｃ＝０となる期間を従来よりも短くしてコンデンサＣのリプル電流成分を低減するようにした。
すなわち、第２発明では、図１９，図２０等に示した従来の一般的な二相変調方式（一定期間にわたり、一相のスイッチング素子のオン・オフ状態を固定して残り二相のスイッチング素子のオン・オフを制御する変調方式）の代わりに、変調相である二相の電圧指令値を所定の変換規則に従って変換する。そして、この変換後の電圧指令値を単一のキャリアと比較して得た変形ＰＷＭパルスを用いてスイッチングすることによりリプル電流成分を低減する二相変調方式（便宜的に、変形二相変調方式という）を用いている。

[実施例１]
まず、図２は、第２発明の実施例１であり、第１周期，第２周期ではＵ相の電圧指令値Ｕを固定すると共にＶ相，Ｗ相を変調相としている。図２（ａ）は、比較のために従来の一般的な二相変調によるキャリアと各相の電圧指令値Ｕ，Ｖ，Ｗとを示しており、図２０におけるキャリア及び電圧指令値Ｕ，Ｖ，Ｗと同じ波形である。
この実施例１では、図２（ａ）の電圧指令値Ｕ，Ｖ，Ｗを、以下に説明する変換規則により、図２（ｂ）の電圧指令値Ｕ（元のまま），Ｖ_ｔ，Ｗ_ｔにそれぞれ変換してキャリアと比較する。

ここで、各電圧指令値Ｖ_ｔ，Ｗ_ｔへの変換規則を説明するために、図３を参照する。図３におけるキャリア及び電圧指令値Ｕ，Ｖ_ｔ，Ｗ_ｔは、図２（ｂ）と同一である。
まず、キャリアである三角波の山（傾きが正から負に変化する頂点）の波高値を“１”とし、三角波の谷（傾きが負から正に変化する位置）の波高値を“０”とすると、キャリアの上り半周期では数式１、下り半周期では数式２により、電圧指令値Ｖ_ｔ，Ｗ_ｔをそれぞれ生成する。前述したごとく、電圧指令値Ｕについては元のままである。

図３において、Ｖ_１，Ｗ_１は第１周期における電圧指令値Ｖ，Ｗの大きさ、Ｖ_２，Ｗ_２は第２周期における電圧指令値Ｖ，Ｗの大きさを示している。
これらのＶ_１，Ｗ_１，Ｖ_２，Ｗ_２を用いて変換後の電圧指令値Ｖ_ｔ，Ｗ_ｔの大きさを表すと、第１周期では、キャリアの上り半周期においてＶ_ｔ＝１，Ｗ_ｔ＝０、キャリアの下り半周期においてＶ_ｔ＝（２Ｖ_１−１）、Ｗ_ｔ＝２Ｗ_１となる。また、第２周期では、キャリアの上り半周期においてＶ_ｔ＝２Ｖ_２，Ｗ_ｔ＝０、キャリアの下り半周期においてＶ_ｔ＝０，Ｗ_ｔ＝２Ｗ_２となる。

上述した各電圧指令値Ｖ_ｔ，Ｗ_ｔへの変換規則は、言い換えれば次のようになる。
原則として、出力電圧が正極Ｐの電位または負極Ｎの電位に固定される第１相（ここではＵ相）を除く第２，第３相（ここではＶ相，Ｗ相）につき、一方の相の電圧指令値をキャリアの上り半周期で出力し、他方の相の電圧指令値をキャリアの下り半周期で出力する。これにより、三相全ての交流出力端子が直流電圧源Ｂの正極Ｐまたは負極Ｎに同時に接続される期間（ｉ_ｄｃ＝０となる期間）をなくし、直流電流ｉ_ｄｃの変化量を小さくしてコンデンサＣのリプル電流成分ｉ_Ｃを低減する。

また、元の電圧指令値ｘ（ここでは、Ｖ相，Ｗ相の何れかの相の電圧指令値を示す）に基づいて生成されるスイッチング素子に対するＰＷＭパルスの幅と、変換後の電圧指令値に基づいて生成されるＰＷＭパルスの幅とを等しくして出力電圧が変わらないようにするため、変換後の電圧指令値の大きさを元の電圧指令値ｘの２倍、すなわち２ｘとする。
図３の例では、第１周期における下り半周期の電圧指令値Ｗ_ｔの大きさを２Ｗ_１とし、第２周期における上り半周期の電圧指令値Ｖ_ｔの大きさを２Ｖ_２とし、かつ、下り半周期の電圧指令値Ｗ_ｔの大きさを２Ｗ_２としている。

但し、変換後の電圧指令値の大きさを２倍にした結果、キャリアの波高値“１”を超えてしまうと正しく変調できないので、波高値“１”を超える場合には、“１”を超える余りの大きさ、すなわち（２ｘ-１）を上りまたは下りの半波期間の電圧指令値として設定する。
図３の例では、第１周期における下り半周期の電圧指令値Ｖ_ｔの大きさを（２Ｖ_１-１）としている。

次に、本実施例により変換後の電圧指令値を用いて変形二相変調を行った場合と、元の電圧指令値をそのまま用いて図２０のように従来の二相変調を行った場合とで、電圧指令値とキャリアとの比較により得られるＰＷＭパルス幅が同一になることを証明する。

いま、元の電圧指令値＝ｘ（０≦ｘ≦１）、キャリア周期＝Ｔ、キャリア振幅＝０〜１（波高値）とすると、通常の二相変調時のＰＷＭパルス幅＝ｘＴであり、本実施例による変形二相変調用の変形ＰＷＭパルス幅Ｔ_ｔは、三角波の上り下り各半周期のパルス幅を加算して得られるので、数式３となる。

すなわち、二相変調時、変形二相変調時の何れも、ＰＷＭパルス幅はｘＴとなる。

実施例１に係るインバータの制御をディジタル制御装置によって実現するには、図３に示すように、キャリアの第１周期で各相の電圧電流検出、電圧指令値演算を行って次の周期における新たな電圧指令値を予め決定し、そのプリセット及び待ち時間を経て、次の第２周期における上り半周期の開始時（谷）及び下り半周期の開始時（山）で新たな電圧指令値に切り替えれば良い。

なお、二相変調においては、電圧指令値の一周期を電気角６０°毎に６分割し、出力電圧を正極Ｐの電位または負極Ｎの電位に固定する第１相を６０°毎に入れ替えると共に、残りの第２相，第３相の電圧指令値をキャリアとそれぞれ比較してＰＷＭパルスを生成している。
上記の動作は６０°毎に規則的に繰り返されるため、単一の６０°期間について動作を規定すれば、電圧指令値の一周期全体の動作を規定することができる。このため、本実施形態では、三相のうち、例えばＵ相の出力電圧を正極Ｐの電位に固定し、Ｖ相，Ｗ相を変調相として説明している。

また、三相のうち、例えばＵ相の出力電圧を負極Ｎの電位に固定し、Ｖ相，Ｗ相を変調相とする場合には、キャリアの上り半周期、下り半周期について、前述の数式１、数式２を等価的に用いることにより、電圧指令値Ｖ_ｔ，Ｗ_ｔをそれぞれ生成すれば良い。

上述した電圧指令値の変換規則は、キャリア及び電圧指令値の大きさを“０”〜“＋１”とするか、“−１”〜“＋１”にするか等によって変わるものの、本質的には各相の電圧指令値をキャリアの上り半周期または下り半周期に寄せ、波高値を超えて余りが発生する場合には、余り相当分の大きさの電圧指令値を他方の半周期で発生させる、というものである。
このようにして電圧指令値を変換することにより、変調する二相については電圧指令値の重複を回避することができる。ここで、変調する二相の電圧指令値の元の大きさが何れも“０．５”より小さければ、変換後の電圧指令値の重複は生じない。これに対し、二相のうち一方の電圧指令値の元の大きさが“０．５”より大きいと、電圧指令値の重複が生じてしまう。しかし、その重複期間は通常の二相変調の場合よりも小さくなることがあり、直流電流ｉ_ｄｃに含まれるリプル電流成分を低減する効果が期待できる。

もっとも、先願（特願２０１５−１６６５２６号，ＰＣＴ／ＪＰ２０１６／７５０４５）に記載されているように、通常の二相変調や三相変調を行うことでリプル電流成分が小さくなる動作条件も存在するため、必要に応じて通常の変調と本実施形態による変形二相変調とを併用し、各動作条件により両者を適宜切り替えても良い。

本実施例によれば、キャリアが単一の三角波であり、汎用のマイコンからなるハードウェアを用いたソフトウェア処理によって実現することが可能であるから、汎用性が高く、コスト上の利点も大きい。特に、数式１，２の演算規模はごく小さく、また、電圧指令値の設定（プリセット）は、汎用のマイコンのレジスタに書き込むだけで実現可能であるため、ソフトウェアの処理としては極めて軽く、処理負荷の増大は無視できる程度である。
なお、本実施例では、キャリアが下りから上りに切り替わる時点で電圧指令値を更新しているが、キャリアが上りから下りに切り替わる時点で電圧指令値を更新しても良く、この点は他の実施形態でも同様である。

前述した変換規則では、基本的な考え方として、変調相である二相の元の電圧指令値に対応するＰＷＭパルスを、三角波の上り半周期と下り半周期とにできるだけ分離して発生させるようにし、可能な場合には、ＰＷＭパルスを発生しない側では変換後の電圧指令値をゼロにするようにしている。
しかしながら、電圧指令値をゼロにしなくても、元の電圧指令値をキャリア一周期における平均値とし、上り半周期の電圧指令値と下り半周期の電圧指令値とを、前記平均値に対して所定の大小関係を持つように設定すれば、従来の二相変調に対してｉ_ｄｃ＝０になる期間を減らすことができる。

[実施例２]
次に、第２発明の実施例２を説明する。
一般に、スイッチング動作は、インバータの主回路における電流及び電圧の急峻な変化を生じ、これによって発生する電磁的な擾乱が正確な電流検出を妨げるおそれがある。通常の制御では、キャリアの山と谷の近傍ではスイッチングが行われない動作条件が多いため、キャリアの山または谷、あるいはその近傍で電流を検出することが多い。従って、図２０に示したようにキャリアの山を含む期間に電流検出や指令値演算等を行い、キャリアの山や谷を避けてスイッチングを行えば、電磁的な擾乱の発生を防ぐことができる。

しかし、実施例１では、図３から明らかなように、キャリアの山と谷の時点で電圧指令値を切り替えると共に、電圧指令値の切替時点またはその近傍でスイッチングを行うことになる。このため、仮にキャリアの山や谷の時点で電流を検出すると、スイッチングに伴う擾乱の影響を受け易くなる。
スイッチングが行われないタイミングを適宜求めて電流を検出することも可能であるが、その場合には電圧指令値の演算を固定的なタイミングで行うことができなくなり、電圧指令値の演算時間が不足したり、制御系が不安定になったりすることも危惧される。

そこで、実施例２は、キャリアの頂点でスイッチングが行われないように電圧指令値を調整することにより、スイッチングに伴う擾乱の影響を受けにくいタイミングで電流を検出可能としたものである。
図４は、実施例２の動作説明図である。図４（ａ）は、比較のために実施例１によるキャリアと各相の電圧指令値を示しており、図３の上段に示したものと同じ波形である。

この実施例２では、図４（ｂ）に示すように、第１周期の電圧指令値Ｖ_ｔ’，Ｗ_ｔ’を実施例１に従って得ると共に、第２周期の電圧指令値Ｖ_ｔ’，Ｗ_ｔ’Ｖ_ｔ，Ｗ_ｔについては、実施例１により得たキャリアの上り半周期のＶ_ｔを下り半周期のＶ_ｔ’とし、実施例１により得たキャリアの下り半周期のＷ_ｔを上り半周期のＷ_ｔ’とする。すなわち、第２周期については、キャリアの上り半周期、下り半周期の電圧指令値を各相で入れ替えるものである。
なお、第２周期の上り半周期ではＶ_ｔ’＝０、下り半周期ではＷ_ｔ’＝０である。

これにより、変調相であるＶ相，Ｗ相の電圧指令値Ｖ_ｔ’，Ｗ_ｔ’が何れも０．５より小さければ、キャリアの谷ではスイッチングが行われなくなる。よって、このタイミングで電流を検出することにより、スイッチングに伴う擾乱の影響を回避することができる。
また、図４（ｂ）のように、少なくとも一方の電圧指令値が０．５より大きい場合には、キャリアの谷でスイッチングが行われる場合が生じるものの、その頻度は減るため、擾乱の影響を相当程度、低減させることが可能である。

[実施例３]
次いで、第２発明の実施例３を説明する。図５は、実施例３の動作説明図である。
前述した実施例２により、図５に示すようにキャリアの連続する２周期にまたがって元の電圧指令値、例えばＷ_ｔ’が変化しなければ、第１周期と第２周期との境界点（キャリアの谷）を中心に電圧指令値が対称となり、このタイミングでは完全にスイッチングが生じなくなる。よって、このタイミングで電流を検出すれば、スイッチングに伴う擾乱の影響を受けることがない。

この実施例３では、キャリアの２周期で概ね一つのＰＷＭパルスが発生することになるため、パルスの密度が減る、換言するとインバータのスイッチング周波数が低下することにつながる。これは、スイッチングによる騒音や交流出力電流のリプルの増大を招く。このことは、実施例２においても同様である。

上記の問題に対しては、キャリアの周波数を高めれば影響を緩和することができる。すなわち、例えば元のキャリア周波数が８［ｋＨｚ］であれば、キャリア周波数を２倍の１６［ｋＨｚ］とすることが考えられる。この場合、制御周期は８［ｋＨｚ］のままとし、キャリア２周期に１回、電流の検出及び電圧指令値の演算を行い、キャリアと実際に比較する電圧指令値の設定のみ、キャリア２周期の間に山、谷それぞれのタイミングで合計４回行えば良い。

[実施例４]
次に、第２発明の実施例４を説明する。図６は、実施例４の動作説明図である。
前述した各実施例では、キャリアの上り半周期と下り半周期とで電圧指令値を切り替えているが、その代わりに、図６に示すごとく、キャリアの連続する２周期において一周期ごとに電圧指令値を切り替えれば、同様な効果を得ることができる。

これにより、キャリアの一周期の中間点でスイッチングが行われなくなるので、このタイミングで電流を検出すれば、スイッチングに伴う擾乱の影響を受けることがない。
なお、この場合、実施例２，３に比べて、キャリアの半周期分だけ早く電流検出に適するタイミングが発生する。このため、電圧指令値の演算を早期に開始することができ、次の電圧指令値の更新までの時間を長く確保できるため、演算時間に余裕ができるという効果がある。
また、スイッチング周波数の低下に対する対策は、実施例３と同様に、キャリアの周波数を高くすれば良い。

[実施例５]
実施例５は、キャリアとして、対称な三角波以外の波形を用いるものである。
図６の例によれば、第１周期，第２周期のそれぞれにおいて電圧指令値が変化しないため、キャリアとしては、鋸歯状波、または、上り勾配，下り勾配が非対称な三角波を用いても良い。ここで、鋸歯状波とは、ある周期内の山のタイミングが次の周期における谷のタイミングに一致するキャリアとしての三角波をいうものとする。
鋸歯状波ではその山，谷のタイミングでスイッチングが行われるため、そのタイミングは電流検出には適さないと言えるが、直流電流ｉ_ｄｃが０になる期間を少なくしてリプル電流を低減する効果は、各実施例と同様に達成可能である。

第２発明の各実施例に係るインバータの制御装置は、前述した図７の機能ブロック図によって実現可能である。
すなわち、図７ に示した制御装置１０において、キャリア生成手段１１は計数手段１２の動作により三角波を生成し、この三角波と各相の電圧指令値とを比較手段１４にて比較することにより、変形ＰＷＭパルスを生成する。そして、この変形ＰＷＭパルスに基づいて、分配手段１５が全てのスイッチング素子Ｕ_Ｐ〜Ｗ_Ｎに対する駆動パルスを生成するものである。

次に、第３発明について説明する。
前述した第２発明では、変形二相変調方式を用いることでリプル電流成分を低減しているが、第３発明におけるＰＷＭ制御方式としては、三相インバータの各相の電圧指令値と、キャリアとしての三角波とを比較してインバータを制御する三相変調方式を採用している。
この場合、三相の電圧指令値のうち少なくとも二相の電圧指令値については、三角波の一周期内の所定期間及び残存期間（例えば、キャリアである対称三角波の一周期の前半（上り）期間及び後半（下り）期間）において、従来の三相変調方式により目標電圧を三相インバータから出力させるための基になる電圧指令値に対して増減させ、かつ、これらの増減させる二相の電圧指令値の時間平均値が基になる各相の電圧指令値とそれぞれ等しくなるように設定する。

上記の点を言い換えれば、三相のうち少なくとも二相のうち第１相の電圧指令値は、三角波の一周期内の所定期間における出力電圧が目標電圧の時間平均値以上となり、かつ、前記一周期内の残存期間における出力電圧が目標電圧の時間平均値未満となる電圧指令値であり、前記二相のうち第２相の電圧指令値は、三角波の一周期内の所定期間における出力電圧が目標電圧の時間平均値未満となり、かつ、前記一周期内の残存期間における出力電圧が目標電圧の時間平均値以上となる電圧指令値である。また、三角波の一周期における第１相の電圧指令値が第１相の目標電圧の時間平均値に等しく、かつ、前記一周期における第２相の電圧指令値が第２相の目標電圧の時間平均値に等しくなるように電圧指令値を生成する。
これにより、従来の一般的な三相変調方式と同一の出力電圧を得ることを可能にしつつ、各相の電圧指令値と三角波との比較によってパルスの発生タイミングをずらした変形ＰＷＭパルスを生成し、この変形ＰＷＭパルスをスイッチングに使用することで、コンデンサに流れるリプル電流を低減させて発熱を抑制することができる。

なお、三相インバータの主回路の構成は、図１８に記載したものと同一である。
また、以下の説明において、三角波の大きさは０〜１とし（０≦三角波≦１）、三相インバータの三つの相（Ｕ相，Ｖ相，Ｗ相）の電圧指令値をＤ_Ｘ（添え字ＸはＵ，Ｖ，Ｗの何れか）として表すと共に、これらの電圧指令値Ｄ_Ｘの最小値を０、最大値を１とする（０≦Ｄ_Ｘ≦１）。

[実施例６]
始めに、第３発明に係る実施例６を説明する。
まず、三角波と比較されるＵ相〜Ｗ相の元の電圧指令値をＤ_Ｕ，Ｄ_Ｖ，Ｄ_Ｗとする。この電圧指令値Ｄ_Ｕ，Ｄ_Ｖ，Ｄ_Ｗは、目標電圧である三相交流電圧をインバータ主回路から出力させるためのものである。
また、Ｕ相，Ｖ相，Ｗ相の電圧指令値を、三角波の半周期ごと、すなわち三角波の一周期の前半（上り）期間と後半（下り）期間とに分割し、これらの半周期ごとの電圧指令値について、元の電圧指令値以上である場合に添字Ａを、元の電圧指令値未満である場合に添字Ｂを、それぞれ付記するものとする。つまり、元の電圧指令値以上である各相の電圧指令値をＤ_ＵＡ，Ｄ_ＶＡ，Ｄ_ＷＡ、元の電圧指令値未満である各相の電圧指令値をＤ_ＵＢ，Ｄ_ＶＢ，Ｄ_ＷＢとする。
第３発明は、これらの電圧指令値Ｄ_ＵＡ，Ｄ_ＵＢ，Ｄ_ＶＡ，Ｄ_ＶＢ，Ｄ_ＷＡ，Ｄ_ＷＢを三角波と比較して変形ＰＷＭパルスを生成する方法に特徴を有する。

このとき、各相について任意の比率Ａ_Ｕ，Ａ_Ｖ，Ａ_Ｗを設定し、Ｄ_ＵＡ〜Ｄ_ＷＢを下記の数式４〜９のように定義する。これらの比率Ａ_Ｕ，Ａ_Ｖ，Ａ_Ｗは、Ｄ_ＵＡ〜Ｄ_ＷＢと元の電圧指令値Ｄ_Ｕ，Ｄ_Ｖ，Ｄ_Ｗとの乖離度合を示すパラメータであって請求項における指令値比率に相当しており、本明細書では、特に「重み」と呼ぶ。これらの重みＡ_Ｕ，Ａ_Ｖ，Ａ_Ｗは、１以上、２以下の値が望ましい。
ちなみに、Ａを１とすると、三角波の一周期中の電圧指令値は従来の一般的な三相変調方式と同じになる（例えば、Ｄ_ＵＡ＝Ｄ_ＵＢ＝Ｄ_Ｕ）。

このように定義することで、三角波の半周期ごとに電圧指令値の大きさが変化するものの、三角波の一周期内の電圧指令値の時間平均値は元の電圧指令値の時間平均値と同じになる。もともとＰＷＭ制御とは、一定周期における電圧指令値の大きさとして、パルスの幅を調整することで目標とする電圧を等価的に得るものである。従って、三角波の半周期ごとに電圧指令値の大きさが変化したとしても、一周期内の時間平均値が元の電圧指令値と一致していれば、インバータから目標電圧を出力させることができる。

以下に、これまで説明したことを、図８を用いながら具体的に説明する。
いま、三角波と比較される各相の元の電圧指令値Ｄ_Ｕ，Ｄ_Ｖ，Ｄ_Ｗを数式１０〜１２のように定義する。これらの数式において、λは変調率であり、インバータの出力電圧の大きさ（交流電圧の振幅）を決定する要素である。また、θは角度である。

例として、図８は、λ＝０．８，０≦θ≦２０°，Ａ_Ｕ＝１，Ａ_Ｖ＝２，Ａ_Ｗ＝２という条件におけるインバータ各部の動作波形図である。
なお、三角波よりも電圧指令値が大きいときには、インバータの各相の上アームのスイッチング素子をオンさせ、これと相補の関係で下アームのスイッチング素子をオンさせる。

図８において、Ｖ相の電圧指令値は、三角波の前半の期間ｔ_１では元の電圧指令値Ｄ_Ｖに対して小さい電圧指令値Ｄ_ＶＢとし、後半の期間ｔ_２では元の電圧指令値Ｄ_Ｖに対して大きい電圧指令値Ｄ_ＶＡとする。一方、Ｗ相の電圧指令値は、Ｖ相の逆になり、前半の期間ｔ_１では元の電圧指令値Ｄ_Ｗに対して大きい電圧指令値Ｄ_ＷＡとし、後半の期間ｔ_２では元の電圧指令値Ｄ_Ｗに対して小さい電圧指令値Ｄ_ＷＢとする。
なお、Ｕ相の電圧指令値は、期間ｔ_１，ｔ_２にわたって元の電圧指令値Ｄ_Ｕのままとし（Ｄ_ＵＡ＝Ｄ_ＵＢ＝Ｄ_Ｕ）、大きさを変化させていない。

表１は、これまでに説明した条件をまとめたものである。

次に、図９は、表２の条件に基づくインバータ各部の動作波形図である。また、図１０は、従来の一般的な三相変調方式を用いた場合の動作波形図であり、各相の電圧指令値Ｄ_Ｕ，Ｄ_Ｖ，Ｄ_Ｗは何れも元の電圧指令値のままである（Ｄ_ＵＡ＝Ｄ_ＵＢ＝Ｄ_Ｕ，Ｄ_ＶＡ＝Ｄ_ＶＢ＝Ｄ_Ｖ，Ｄ_ＷＡ＝Ｄ_ＷＢ＝Ｄ_Ｗ）。

図９，図１０における電流波形は、前述の図１８に記載した各部の電流波形に相当する。また、図９，図１０におけるｉ_{ｄｃａｖｅ}は、直流電圧源Ｂから流れる電流であって前述した図１８のｉ_ｂａｔに相当するが、インバータの直流部に流れる電流ｉ_ｄｃの時間平均値と考えても良い。また、コンデンサ電流（リプル電流成分）ｉ_Ｃは、ｉ_Ｃ＝ｉ_ｄｃ−ｉ_{ｄｃａｖｅ}と表すことができる。

図９，図１０のコンデンサ電流ｉ_Ｃに着目すると、図１０に比べて図９の方が明らかに電流の変化量が小さい。これは、従来の三相変調方式を適用した場合に比べて、実施例６によれば、ｉ_Ｃの実効値を低減できることを意味している。
また、図９における各アームのスイッチング素子のオン信号からも明らかなように、何れのスイッチング素子もオン・オフを繰り返し行っており、いわゆる三相変調が行われていることがわかる。
つまり、コンデンサ電流ｉ_Ｃを低減するために、前述した先願発明では、三つの相電圧指令値のうち、一つの電圧指令値をキャリア三角波の最大値または最小値に保持する、いわゆる二相変調が前提条件となっている。これに対し、本実施例では二相変調を行わずにｉ_Ｃを低減することができ、二相変調に起因する特定のスイッチング素子の過熱や騒音の増加等の問題を解消することができる。

なお、表１，表２に示したように、この実施例６では角度範囲の条件を−３０°≦θ≦３０°とし、Ｕ相の重みＡ_Ｕ＝１、Ｖ相の重みＡ_Ｖ＝２、Ｗ相の重みＡ_Ｗ＝２としたが、他の角度範囲において、例えば、Ａ_Ｕ＝２，Ａ_Ｖ＝１，Ａ_Ｗ＝２というように変更した場合でも同様な効果を得ることができる。

[実施例７]
次に、第３発明に係る実施例７について説明する。この実施例７では、重みＡがコンデンサＣの電流実効値に及ぼす影響を調べるために、表３に示す条件でインバータ各部の動作波形を求めた。

より詳細には、Ｕ相の重みＡ_Ｕ＝１、Ｖ相の重みＡ_Ｖ＝Ｗ相の重みＡ_Ｗ＝重みＡとし、角度範囲を−３０°≦θ≦３０°とした場合の重みＡがコンデンサ電流実効値に及ぼす影響を、それぞれ変調率λごとに調査した。
なお、−３０°≦θ≦３０°以外の角度範囲においても、前記同様に各相の重みを入れ替えれば、−３０°≦θ≦３０°の角度範囲と同様な結果になる。

図１１は、変調率に応じた重みＡとコンデンサ電流実効値との関係を示す図である。
図１１において、重みＡ＝１の条件は、従来の三相変調方式と同じである。λ＝０．２の場合を除けば、重みＡ＞１とすることにより、従来に比べてコンデンサ電流実効値を低減できることがわかる。また、変調率が０．６≦λ≦１では、Ａ＝２のときにコンデンサ電流実効値が最小となる。
これらのことは、重みＡと変調率λとの兼ね合いで各スイッチング素子がオン・オフするタイミングが変化し、それによって、インバータの直流部に流れる電流の大きさが変わるためと考えられる。

上記の調査結果を踏まえたうえで、λ＝０．２の場合を例にとり、動作波形を参照しながら具体的に説明する。
図１２，図１３，図１４は、それぞれ、動作例１としてＡ_Ｕ＝Ａ_Ｖ＝Ａ_Ｗ＝１の場合、動作例２としてＡ_Ｕ＝１，Ａ_Ｖ＝Ａ_Ｗ＝１．４の場合、動作例３としてＡ_Ｕ＝１，Ａ_Ｖ＝Ａ_Ｗ＝２の場合の動作波形図である。

図１２の動作例１は、従来の一般的な三相変調方式と同じ動作になる。この場合、−３０°≦θ≦３０°の角度範囲では、インバータとしてＵ相上アームがオン、Ｖ相及びＷ相の下アームがオンとなる期間が相対的に多い。なお、このようなスイッチング素子のオン・オフ状態を（１，０，０）とし、以降もこれに倣って、各相のオン・オフ状態を定義する。
各相のオン・オフ状態が（１，０，０）の場合、インバータの直流電流ｉ_ｄｃとして、Ｕ相の電流ｉ_Ｕが流れる。この電流ｉ_Ｕの大きさは、図１２から明らかなように、各相の電流のうち最も大きい。

図１３の動作例２の場合、−３０°≦θ≦３０°の角度範囲では、オン・オフ状態として（１，０，１）となる期間が相対的に多い。この場合、直流電流ｉ_ｄｃとしては、Ｖ相電流ｉ_Ｖに対して逆向きの電流−ｉ_Ｖが流れる。このとき、ｉ_Ｖは負の向きであるから、直流電流ｉ_ｄｃは正の向きに流れる。また、ｉ_Ｖの大きさは、図１２により説明したｉ_Ｕよりも小さい。つまり、動作例２における直流電流ｉ_ｄｃは、従来技術の場合に流れる電流よりも小さい。このため、Ａ_Ｕ＝１，Ａ_Ｖ＝Ａ_Ｗ＝１．４とすると、従来の三相変調方式に比べてコンデンサ電流ｉ_Ｃの実効値を低減することができる。

図１４の動作例３において、−３０°≦θ≦３０°の角度範囲では、オン・オフ状態として（１，０，１）となる期間が相対的に多い。このときの直流電流ｉ_ｄｃは、図１３について説明したとおりである。
次に相対的に多いオン・オフ状態が、（０，１，０）である。この場合、直流電流ｉ_ｄｃとしてはＶ相電流ｉ_Ｖが流れるが、その向きが負であるため、直流電流ｉ_ｄｃの向きも負になる。このため、直流電流ｉ_ｄｃは正負の値を繰り返し、これが原因となって、従来の三相変調方式に比べてコンデンサ電流ｉ_Ｃの実効値が増加してしまう。
以上の説明から明らかなように、変調率の大きさに応じて重みＡを最適な値に設定すれば、コンデンサ電流ｉ_Ｃの実効値を最小にすることが可能となる。

[実施例８]
次に、本発明に係る実施例８について説明する。この実施例では、負荷力率がコンデンサの電流実効値に及ぼす影響を調べるために、表４に示す条件でインバータ各部の動作波形を求めた。
なお、表４の条件は、実施例７で説明した条件に対して、負荷力率が悪化している点を除けば同じである。

また、重みＡ等は、表５〜表７にそれぞれ示す条件１〜条件３とした。

表５に示す条件１では、各相の重みがＡ_Ｕ＝Ａ_Ｖ＝Ａ_Ｗ＝１であり、従来の三相変調方式に相当する。
表６に示す条件２では、各相の重みが実施例７の動作例２により用いた値、すなわち、Ａ_Ｕ＝１，Ａ_Ｖ＝Ａ_Ｗ＝１．４である。
表７に示す条件３では、−３０°≦θ≦０°の範囲において、Ａ_Ｕ＝１．４，Ａ_Ｖ＝１．２，Ａ_Ｗ＝１であり、また、０°≦θ≦３０°の範囲において、Ａ_Ｕ＝１，Ａ_Ｖ＝１．２，Ａ_Ｗ＝１．４である。
実施例６，７では、重みを持たせる二つの相の重みＡの値が等しいのに対し、この実施例８では、重みを持たせる二つの相（表７の−３０°≦θ≦０°の範囲ではＵ相，Ｖ相、同じく０°≦θ≦３０°の範囲ではＶ相，Ｗ相）で重みＡの値が異なっている点が相違している。

更に、実施例６，７では、例えばＵ相，Ｖ相に重みを持たせたとすると、三角波の前半（上り）期間の電圧指令値はＤ_ＵＡ，Ｄ_ＶＢ、後半（下り）期間の電圧指令値はＤ_ＵＢ，Ｄ_ＶＡというように、三角波の前半と後半とで、元の電圧指令値と変更後の電圧指令値との大小関係を、二つの相で異ならせていた（前述したごとく、電圧指令値の添字Ａ：変更後の電圧指令値≧元の電圧指令値、電圧指令値の添字Ｂ：変更後の電圧指令値＜元の電圧指令値）。
これに対し、実施例８では、特に−３０°≦θ≦３０°の範囲では、例えばＵ相，Ｖ相に重みを持たせたとすると、三角波の前半期間の電圧指令値はＤ_ＵＡ，Ｄ_ＶＡ、後半期間の電圧指令値はＤ_ＵＢ，Ｄ_ＶＢというように、三角波の前半と後半とで、元の電圧指令値と変更後の電圧指令値との大小関係を二つの相で同じにする点が実施例６，７と相違している。

表８は、前述した条件１〜条件３を適用した場合における角度範囲−３０°≦θ≦３０°のコンデンサ電流Ｉ_Ｃの実効値を示している。また、図１５〜図１７は、それぞれ、条件１〜条件３の動作波形例である。

表８によれば、条件２では、実施例７で効果のあった重みＡを持たせているにも関わらず、条件１、すなわち従来の三相変調方式を適用した場合のコンデンサ電流実効値よりも大きくなっていることがわかる。これは、負荷力率が悪化したことによるものであり、図１５と図１６とを比較すれば、特に、−３０°≦θ≦０°の範囲で、明らかに図１６（条件２）の方が、電流値が大きくなっていることからも理解できる。

一方、図１７に示す条件３では、条件１に対してコンデンサ電流実効値が低減されている。これは、表７に示す条件３を設定することで、インバータの直流部の電流ｉ_ｄｃが小さくなるようなスイッチング素子のオン・オフ状態を実現できるためであり、このことは、図１５と図１７との比較からも理解することができる。

なお、上述した実施例６〜８では、対称三角波の一周期の前半期間と後半期間（前半期間＝後半期間）とで、少なくとも二相の電圧指令値を元の電圧指令値に対してそれぞれ増減させているが、本発明はこのような例に限定されるものではない。
例えば、三角波が非対称である場合に、三角波の上りの期間と下りの期間（上りの期間≠下りの期間）とで、元の電圧指令値に対してそれぞれ増減させても良く、何れにしても、三角波の一周期内における各相の電圧指令値の時間平均値が各相の元の電圧指令値とそれぞれ一致していれば良い。

また、本発明は、キャリアのｎ周期（ｎは複数であってｎ＝ｎ_１＋ｎ_２であり、ｎ_１，ｎ_２は何れも１以上の整数）のうち、ｎ_１周期とｎ_２周期とについて、各相の元の電圧指令値に対してそれぞれ増減させた電圧指令値をキャリアとの比較に用いても良い。この場合には、ｎ周期にわたって増減させた各相の電圧指令値の時間平均値が、各相の元の電圧指令値とそれぞれ一致していれば良い。

この第３発明の各実施例に係るインバータの制御装置も、前述した図７の機能ブロック図によって実現可能である。
すなわち、電圧指令値生成手段１３は、電圧・電流検出値と、元の電圧指令値Ｄ_Ｕ，Ｄ_Ｖ，Ｄ_Ｗ、重みＡ_Ｕ，Ａ_Ｖ，Ａ_Ｗ、及び負荷力率等に基づいて電圧指令値Ｄ_ＵＡ，Ｄ_ＵＢ，Ｄ_ＶＡ，Ｄ_ＶＢ，Ｄ_ＷＡ，Ｄ_ＷＢを生成し、これらの電圧指令値Ｄ_ＵＡ，Ｄ_ＵＢ，Ｄ_ＶＡ，Ｄ_ＶＢ，Ｄ_ＷＡ，Ｄ_ＷＢと、キャリア生成手段１１内の計数手段１２を用いて生成した対称三角波や非対称三角波とを比較手段１４にて比較することにより、変形ＰＷＭパルスを生成する。以後の動作については第１発明、第２発明と同様である。

Ｂ：直流電圧源
Ｃ：コンデンサ
Ｌ：リアクトル
Ｕ_Ｐ，Ｖ_Ｐ，Ｗ_Ｐ，Ｕ_Ｎ，Ｖ_Ｎ，Ｗ_Ｎ：半導体スイッチング素子
Ｍ：三相交流負荷
Ｐ：正極
Ｎ：負極
Ｔ_Ｕ，Ｔ_Ｖ，Ｔ_Ｗ：交流出力端子
１０：制御装置
１１：キャリア生成手段
１２：計数手段
１３：電圧指令値生成手段
１４：比較手段
１５：分配手段

Claims (37)

1. 直流電圧源に並列に接続されたコンデンサに対して、二つの半導体スイッチング素子の直列回路が複数、互いに並列に接続され、前記二つの半導体スイッチング素子同士の接続点を各相の交流出力端子としたインバータの制御方法であって、各相の出力電圧指令値とキャリアとを比較して得たＰＷＭパルスを用いて前記半導体スイッチング素子を制御するインバータの制御方法において、
   前記キャリアの一周期または複数周期に相当する期間の各相出力電圧の時間平均値と前記キャリアとを比較して得られる想定ＰＷＭパルスに対して、前記期間における各相のパルス幅の総和がほぼ等しく、かつ少なくとも一相のパルスの発生タイミング及び／または発生頻度を制御上必要な程度を超えて異ならせた変形ＰＷＭパルスを、各相共通に用いられる計数手段の出力に基づいて生成し、前記変形ＰＷＭパルスを用いて前記半導体スイッチング素子を制御することを特徴とするインバータの制御方法。
2. 前記計数手段の出力を、前記インバータの各相の出力電圧指令値と比較して前記変形ＰＷＭパルスを生成するための前記キャリアの生成に用いることを特徴とする、
   請求項１に記載のインバータの制御方法。
3. 前記キャリアが三角波または鋸歯状波であることを特徴とする、
   請求項１に記載のインバータの制御方法。
4. 前記インバータは、前記直列回路を３個有する三相インバータで、
   前記変形ＰＷＭパルスの生成では、前記キャリアの一周期または複数周期に相当する期間の前記変形ＰＷＭパルスが生成される際に、
   第１相については、前記第１相の交流出力電圧を前記直流電圧源の正極電位または負極電位に保持するように前記半導体スイッチング素子を制御する、前記第１相の変形ＰＷＭパルスが生成され、
   第２相については、発生タイミング及び／または発生頻度を前記想定ＰＷＭパルスに対して異ならせた変形ＰＷＭパルスを生成するための、第２相用変換電圧指令値が用いられ、
   第３相については、発生タイミング及び／または発生頻度を前記想定ＰＷＭパルスに対して異ならせた変形ＰＷＭパルスを生成するための、第３相用変換電圧指令値が用いられることを特徴とする、
   請求項１に記載のインバータの制御方法。
5. 前記キャリアは三角波であり、
   前記第２相用変換電圧指令値は、前記三角波の一周期の上り半周期では前記第２相の出力電圧指令値の前記一周期における平均値より大きく、かつ、下り半周期では前記第２相の出力電圧指令値の前記平均値より小さく、
   前記第３相用変換電圧指令値は、前記三角波の前記一周期の上り半周期では前記第３相の出力電圧指令値の前記一周期における平均値より小さく、かつ、下り半周期では前記第３相の出力電圧指令値の前記平均値より大きい、
   ことを特徴とする、請求項４に記載のインバータの制御方法。
6. 前記キャリアは三角波であり、
   前記第２相用変換電圧指令値は、
   前記三角波の連続する二周期のうち第１周期では、
   前記三角波の上り半周期では前記第２相の出力電圧指令値の前記第１周期における平均値より大きく、かつ、下り半周期では前記第２相の出力電圧指令値の前記第１周期における平均値より小さく、
   前記連続する二周期のうち第２周期では、
   前記三角波の上り半周期では前記第２相の出力電圧指令値の前記第２周期における平均値より小さく、かつ、下り半周期では前記第２相の出力電圧指令値の前記第２周期における平均値より大きく、
   前記第３相用変換電圧指令値は、
   前記第１周期では、
   前記三角波の上り半周期では前記第３相の出力電圧指令値の前記第１周期における平均値より小さく、かつ、下り半周期では前記第３相の出力電圧指令値の前記第１周期における平均値より大きく、
   前記第２周期では、
   前記三角波の上り半周期では前記第３相の出力電圧指令値の前記第２周期における平均値より大きく、かつ、下り半周期では前記第３相の出力電圧指令値の前記第２周期における平均値より小さい、
   ことを特徴とする、請求項４に記載のインバータの制御方法。
7. 前記第２相用変換電圧指令値は、
   前記キャリアの連続する二周期のうち第１周期では、前記二周期における前記第２相の出力電圧指令値の平均値より大きく、
   前記キャリアの連続する二周期のうち第２周期では、前記二周期における前記第２相の出力電圧指令値の平均値より小さく、
   前記第３相用変換電圧指令値は、
   前記キャリアの連続する二周期のうち第１周期では、前記二周期における前記第３相の出力電圧指令値の平均値より小さく、
   前記キャリアの連続する二周期のうち第２周期では、前記二周期における前記第３相の出力電圧指令値の平均値より大きい、
   ことを特徴とする、請求項４に記載のインバータの制御方法。
8. 前記インバータは、前記直列回路を３個有する三相インバータで、
   前記変形ＰＷＭパルスの生成では、
   前記各相の出力電圧指令値として、
   前記キャリアの一周期内の所定期間と残存期間ごとに、
   前記三相インバータから目標電圧を出力させるための基となる各三相の出力電圧指令値Ｄ_Ｕ，Ｄ_Ｖ，Ｄ_Ｗに対して増加または減少させた変換電圧指令値Ｄ_ＵＡもしくはＤ_ＵＢ，Ｄ_ＶＡもしくはＤ_ＵＢ，Ｄ_ＷＡもしくはＤ_ＷＢが用いられ、
   前記キャリアの一周期内における各三相の変換電圧指令値の時間平均値は、前記基となる各三相の出力電圧指令値とそれぞれ等しくなるように設定されており、かつ、
   前記各三相の変換電圧指令値Ｄ_ＵＡ，Ｄ_ＵＢ；Ｄ_ＶＡ，Ｄ_ＶＢ；Ｄ_ＷＡ，Ｄ_ＷＢは、各相について任意の比率Ａ_Ｕ，Ａ_Ｖ，Ａ_Ｗを設定したときに、それぞれ以下の数式によって表されることを特徴とする、
   請求項１に記載のインバータの制御方法。
   D_UA
   = A_U・D_U (1≦A_U・D_UならばD_UA = 1)
   D_UB
   = 2D_U − D_UA
   D_VA
   = A_V・D_V (1≦ A_V・D_VならばD_VA = 1)
   D_VB
   = 2D_V − D_VA
   D_WA
   = A_W・D_W (1≦ A_W・D_WならばD_WA = 1)
   D_WB
   = 2D_W − D_WA
   (ただし、0≦キャリアの大きさ≦1, 0≦ D_U, D_V,
   D_W ≦1とする。)
9. 前記各三相の中の少なくとも二相のうち第１相の変換電圧指令値は、前記所定期間における前記第１相の出力電圧が前記一周期内に出力するべき前記第１相の目標電圧の時間平均値以上となり、かつ、前記残存期間における前記第１相の出力電圧が前記第１相の前記目標電圧の時間平均値未満となるよう設定され、
   前記二相のうち第２相の変換電圧指令値は、前記所定期間における前記第２相の出力電圧が前記一周期内に出力するべき前記第２相の目標電圧の時間平均値未満となり、かつ、前記残存期間における前記第２相の出力電圧が前記第２相の前記目標電圧の時間平均値以上となるよう設定されていることを特徴とする、
   請求項８に記載のインバータの制御方法。
10. 前記所定期間または前記残存期間における変換電圧指令値と前記基となる出力電圧指令値との比率である指令値比率が、前記第１相及び前記第２相ともに等しいことを特徴とする、
    請求項９に記載のインバータの制御方法。
11. 前記所定期間または前記残存期間における変換電圧指令値と前記基となる出力電圧指令値との比率である指令値比率が、前記第１相と前記第２相とで異なることを特徴とする、
    請求項９に記載のインバータの制御方法。
12. 前記第１相の変換電圧指令値は、前記所定期間における前記第１相の出力電圧が前記一周期内に出力するべき前記第１相の目標電圧の時間平均値以上となり、前記残存期間における前記第１相の出力電圧が前記第１相の前記目標電圧の時間平均値未満となる出力電圧指令値であり、かつ、
    前記第２相の変換電圧指令値は、前記所定期間における前記第２相の出力電圧が前記一周期内に出力するべき前記第２相の目標電圧の時間平均値未満となり、前記残存期間における前記第２相の出力電圧が前記第２相の前記目標電圧の時間平均値以上となる出力電圧指令値である第１のモードと、
    前記第１相の変換電圧指令値及び前記第２相の変換電圧指令値は、前記所定期間における前記第１相及び第２相の出力電圧が前記一周期内に出力するべき前記第１相及び第２相の目標電圧の時間平均値以上となり、前記残存期間における前記第１相及び第２相の出力電圧が前記第１相及び第２相の前記目標電圧の時間平均値未満となる出力電圧指令値である第２のモードと、を有し、
    前記第１のモードと前記第２のモードとを切り替えることを特徴とする、
    請求項１１に記載したインバータの制御方法。
13. 前記指令値比率を、各相の出力電圧の大きさまたは位相角度、あるいは出力電流の位相角度に応じて変化させることを特徴とする、
    請求項１０ないし１２のいずれか一項に記載のインバータの制御方法。
14. 直流電圧源に並列に接続されたコンデンサに対して、二つの半導体スイッチング素子の直列回路が複数、互いに並列に接続され、前記二つの半導体スイッチング素子同士の接続点を各相の交流出力端子としたインバータの制御装置であって、各相の出力電圧指令値とキャリアとを比較することにより前記半導体スイッチング素子を制御するためのＰＷＭパルスを生成する制御装置において、
    前記キャリアの一周期または複数周期に相当する期間の各相出力電圧の時間平均値と前記キャリアとを比較して得られる想定ＰＷＭパルスに対して、前記期間における各相のパルス幅の総和がほぼ等しく、かつ少なくとも一相のパルスの発生タイミング及び／または発生頻度を制御上必要な程度を超えて異ならせた変形ＰＷＭパルスを、各相共通に用いられる計数手段の出力に基づいて生成し、前記変形ＰＷＭパルスを用いて前記半導体スイッチング素子を制御することを特徴とするインバータの制御装置。
15. 前記インバータは、前記直列回路を３個有する三相インバータで、
    前記制御装置は、前記キャリアの一周期または複数周期に相当する期間の前記変形ＰＷＭパルスを生成する際、
    第１相については、前記第１相の交流出力電圧を前記直流電圧源の正極電位または負極電位に保持するように前記半導体スイッチング素子を制御する、前記第１相の変形ＰＷＭパルスを生成し、
    第２相については、発生タイミング及び／または発生頻度を前記想定ＰＷＭパルスに対して異ならせた変形ＰＷＭパルスを生成するための、第２相用変換電圧指令値を用い、
    第３相については、発生タイミング及び／または発生頻度を前記想定ＰＷＭパルスに対して異ならせた変形ＰＷＭパルスを生成するための、第３相用変換電圧指令値を用いることを特徴とする、
    請求項１４に記載のインバータの制御装置。
16. 前記キャリアは三角波であり、
    前記第２相用変換電圧指令値は、前記三角波の上り半周期では前記第２相の出力電圧指令値の平均値より大きく、かつ、下り半周期では前記第２相の出力電圧指令値の平均値より小さく、
    前記第３相用変換電圧指令値は、前記三角波の上り半周期では前記第３相の出力電圧指令値の平均値より小さく、かつ、下り半周期では前記第３相の出力電圧指令値の平均値より大きい、
    ことを特徴とする、請求項１５に記載のインバータの制御装置。
17. 前記第２相用変換電圧指令値を、前記三角波の下り半周期ではゼロまたは最小値とし、前記第３相用変換電圧指令値を、前記三角波の上り半周期ではゼロまたは最小値としたことを特徴とする、請求項１６に記載のインバータの制御装置。
18. 前記キャリアは三角波であり、
    前記第２相用変換電圧指令値は、
    前記三角波の連続する二周期のうち第１周期では、
    上り半周期では前記第２相の出力電圧指令値の平均値より大きく、かつ、下り半周期では前記第２相の出力電圧指令値の平均値より小さく、
    前記連続する二周期のうち第２周期では、
    上り半周期では前記第２相の出力電圧指令値の平均値より小さく、かつ、下り半周期では前記第２相の出力電圧指令値の平均値より大きく、
    前記第３相用変換電圧指令値は、
    前記第１周期では、
    上り半周期では前記第３相の出力電圧指令値の平均値より小さく、かつ、下り半周期では前記第３相の出力電圧指令値の平均値より大きく、
    前記第２周期では、
    上り半周期では前記第３相の出力電圧指令値の平均値より大きく、かつ、下り半周期では前記第３相の出力電圧指令値の平均値より小さい、
    ことを特徴とする、請求項１５に記載のインバータの制御装置。
19. 前記第２相用変換電圧指令値は、
    前記キャリアの連続する二周期のうち第１周期では、前記二周期における前記第２相の出力電圧指令値の平均値より大きく、
    前記キャリアの連続する二周期のうち第２周期では、前記二周期における前記第２相の出力電圧指令値の平均値より小さく、
    前記第３相用変換電圧指令値は、
    前記キャリアの連続する二周期のうち第１周期では、前記二周期における前記第３相の出力電圧指令値の平均値より小さく、
    前記キャリアの連続する二周期のうち第２周期では、前記二周期における前記第３相の出力電圧指令値の平均値より大きい、
    ことを特徴とする、請求項１５に記載のインバータの制御装置。
20. 前記第２相用変換電圧指令値を、前記第２周期ではゼロまたは最小値とし、前記第３相用変換電圧指令値を、前記第１周期ではゼロまたは最小値としたことを特徴とする、
    請求項１９に記載のインバータの制御装置。
21. 前記キャリアが三角波であることを特徴とする、
    請求項１９または２０に記載のインバータの制御装置。
22. 前記インバータは、前記直列回路を３個有する三相インバータで、
    前記制御装置は、
    各相の前記出力電圧指令値を生成する電圧指令値生成手段と、
    各相の前記出力電圧指令値と前記キャリアとをそれぞれ比較することで前記変形ＰＷＭパルスを生成する比較手段と、
    前記変形ＰＷＭパルスに基づいて全ての前記半導体スイッチング素子に対する駆動パルスを生成する分配手段と、を備え、
    前記比較手段では、前記キャリアの一周期内の所定期間と残存期間ごとに、
    前記三相インバータから目標電圧を出力させるための基となる各相の出力電圧指令値Ｄ_Ｕ，Ｄ_Ｖ，Ｄ_Ｗに対して増加または減少させた変換電圧指令値Ｄ_ＵＡもしくはＤ_ＵＢ，Ｄ_ＶＡもしくはＤ_ＵＢ，Ｄ_ＷＡもしくはＤ_ＷＢが、前記出力電圧指令値として用いられ、前記変換電圧指令値は、前記電圧指令値生成手段により生成され、
    前記キャリアの一周期内における各相の変換電圧指令値の時間平均値は、前記基となる各相の出力電圧指令値とそれぞれ等しくなるように設定されており、かつ、
    前記各相の変換電圧指令値Ｄ_ＵＡ，Ｄ_ＵＢ；Ｄ_ＶＡ，Ｄ_ＶＢ；Ｄ_ＷＡ，Ｄ_ＷＢは、各相について任意の比率Ａ_Ｕ，Ａ_Ｖ，Ａ_Ｗを設定したときに、それぞれ以下の数式によって表されることを特徴とする、
    請求項１４に記載のインバータの制御装置。
    D_UA
    = A_U・D_U (1≦ A_U・D_UならばD_UA = 1)
    D_UB
    = 2D_U − D_UA
    D_VA
    = A_V・D_V (1≦A_V・D_VならばD_VA = 1)
    D_VB
    = 2D_V − D_VA
    D_WA
    = A_W・D_W (1≦ A_W・D_WならばD_WA = 1)
    D_WB
    = 2D_W − D_WA
    (ただし、0≦キャリアの大きさ≦1, 0≦ D_U, D_V,
    D_W ≦1とする。)
23. 前記電圧指令値生成手段は、
    少なくとも二相のうち第１相の変換電圧指令値は、前記所定期間における出力電圧が前記一周期内に出力するべき目標電圧の時間平均値以上になり、かつ、前記残存期間における出力電圧が前記目標電圧の時間平均値未満になり、
    前記二相のうち第２相の変換電圧指令値は、前記所定期間における出力電圧が前記一周期内に出力するべき目標電圧の時間平均値未満になり、かつ、前記残存期間における出力電圧が前記目標電圧の時間平均値以上になるように、前記第１相及び前記第２相の変換電圧指令値をそれぞれ生成することを特徴とする、
    請求項２２に記載のインバータの制御装置。
24. 前記所定期間または前記残存期間における変換電圧指令値と前記基となる出力電圧指令値との比率である指令値比率が、前記第１相及び前記第２相ともに等しいことを特徴とする、
    請求項２３に記載のインバータの制御装置。
25. 前記所定期間または前記残存期間における変換電圧指令値と前記基となる出力電圧指令値との比率である指令値比率が、前記第１相と前記第２相とで異なることを特徴とする、
    請求項２３に記載のインバータの制御装置。
26. 前記第１相の変換電圧指令値は、前記所定期間における出力電圧が前記一周期内に出力するべき目標電圧の時間平均値以上となり、前記残存期間における出力電圧が前記目標電圧の時間平均値未満となる出力電圧指令値であり、かつ、
    前記第２相の変換電圧指令値は、前記所定期間における出力電圧が前記一周期内に出力するべき目標電圧の時間平均値未満となり、前記残存期間における出力電圧が前記目標電圧の時間平均値以上となる出力電圧指令値である第１のモードと、
    前記第１相の変換電圧指令値及び前記第２相の変換電圧指令値は、前記所定期間における出力電圧が前記一周期内に出力するべき目標電圧の時間平均値以上となり、前記残存期間における出力電圧が前記目標電圧の時間平均値未満となる出力電圧指令値である第２のモードと、を有し、
    前記第１のモードと前記第２のモードとを切り替えることを特徴とする、
    請求項２５に記載のインバータの制御装置。
27. 前記指令値比率を、各相の出力電圧の大きさまたは位相角度、あるいは出力電流の位相角度に応じて変化させることを特徴とする、
    請求項２４ないし２６のいずれか一項に記載のインバータの制御装置。
28. 直流電圧源に並列に接続されたコンデンサに対して、二つの半導体スイッチング素子の直列回路が複数、互いに並列に接続され、前記二つの半導体スイッチング素子同士の接続点を各相の交流出力端子とすると共に、各相の出力電圧指令値とキャリアとを比較して生成したＰＷＭパルスを用いて前記半導体スイッチング素子を制御するインバータにおいて、
    前記キャリアの一周期または複数周期に相当する期間の各相出力電圧の時間平均値と前記キャリアとを比較して得られる想定ＰＷＭパルスに対して、前記期間における各相のパルス幅の総和がほぼ等しく、かつ少なくとも一相のパルスの発生タイミング及び／または発生頻度を制御上必要な程度を超えて異ならせた変形ＰＷＭパルスを、各相共通に用いられる計数手段の出力に基づいて生成し、前記変形ＰＷＭパルスを用いて前記半導体スイッチング素子を制御することを特徴とするインバータ。
29. 前記インバータは、前記直列回路を３個有する三相インバータで、
    前記インバータは、前記キャリアの一周期または複数周期に相当する期間の前記変形ＰＷＭパルスを生成する際、
    第１相については、前記第１相の交流出力電圧を前記直流電圧源の正極電位または負極電位に保持するように前記半導体スイッチング素子を制御する、前記第１相の変形ＰＷＭパルスを生成し、
    第２相については、発生タイミング及び／または発生頻度を前記想定ＰＷＭパルスに対して異ならせた変形ＰＷＭパルスを生成するための、第２相用変換電圧指令値を用い、
    第３相については、発生タイミング及び／または発生頻度を前記想定ＰＷＭパルスに対して異ならせた変形ＰＷＭパルスを生成するための、第３相用変換電圧指令値を用いることを特徴とする、
    請求項２８に記載のインバータ。
30. 前記キャリアは三角波であり、
    前記第２相用変換電圧指令値は、前記三角波の上り半周期では前記第２相の出力電圧指令値の平均値より大きく、かつ、下り半周期では前記第２相の出力電圧指令値の平均値より小さく、
    前記第３相用変換電圧指令値は、前記三角波の上り半周期では前記第３相の出力電圧指令値の平均値より小さく、かつ、下り半周期では前記第３相の出力電圧指令値の平均値より大きい、
    ことを特徴とする、請求項２９に記載のインバータ。
31. 前記第２相用変換電圧指令値を、前記三角波の下り半周期ではゼロまたは最小値とし、前記第３相用変換電圧指令値を、前記三角波の上り半周期ではゼロまたは最小値としたことを特徴とする、
    請求項３０に記載のインバータ。
32. 前記キャリアは三角波であり、
    前記第２相用変換電圧指令値は、
    前記三角波の連続する二周期のうち第１周期では、
    上り半周期では前記第２相の出力電圧指令値の平均値より大きく、かつ、下り半周期では前記第２相の出力電圧指令値の平均値より小さく、
    前記連続する二周期のうち第２周期では、
    上り半周期では前記第２相の出力電圧指令値の平均値より小さく、かつ、下り半周期では前記第２相の出力電圧指令値の平均値より大きく、
    前記第３相用変換電圧指令値は、
    前記第１周期では、
    上り半周期では前記第３相の出力電圧指令値の平均値より小さく、かつ、下り半周期では前記第３相の出力電圧指令値の平均値より大きく、
    前記第２周期では、
    上り半周期では前記第３相の出力電圧指令値の平均値より大きく、かつ、下り半周期では前記第３相の出力電圧指令値の平均値より小さい、
    ことを特徴とする、請求項２９に記載のインバータ。
33. 前記第２相用変換電圧指令値は、
    前記キャリアの連続する二周期のうち第１周期では、前記二周期における前記第２相の出力電圧指令値の平均値より大きく、
    前記キャリアの連続する二周期のうち第２周期では、前記二周期における前記第２相の出力電圧指令値の平均値より小さく、
    前記第３相用変換電圧指令値は、
    前記キャリアの連続する二周期のうち第１周期では、前記二周期における前記第３相の出力電圧指令値の平均値より小さく、
    前記キャリアの連続する二周期のうち第２周期では、前記二周期における前記第３相の出力電圧指令値の平均値より大きい、
    ことを特徴とする、請求項２９に記載のインバータ。
34. 前記第２相用変換電圧指令値を、前記第２周期ではゼロまたは最小値とし、前記第３相用変換電圧指令値を、前記第１周期ではゼロまたは最小値としたことを特徴とする、
    請求項３３に記載のインバータ。
35. 前記キャリアが三角波であることを特徴とする、
    請求項３３または３４に記載のインバータ。
36. 前記インバータは、前記直列回路を３個有する三相インバータで、
    前記インバータはさらに、
    各相の前記出力電圧指令値を生成する電圧指令値生成手段と、
    各相の前記出力電圧指令値と前記キャリアとをそれぞれ比較することで前記変形ＰＷＭパルスを生成する比較手段と、
    前記変形ＰＷＭパルスに基づいて全ての前記半導体スイッチング素子に対する駆動パルスを生成する分配手段と、を有する制御装置を備え、
    前記比較手段では、前記キャリアの一周期内の所定期間と残存期間ごとに、
    前記三相インバータから目標電圧を出力させるための基となる各相の出力電圧指令値Ｄ_Ｕ，Ｄ_Ｖ，Ｄ_Ｗに対して増加または減少させた変換電圧指令値Ｄ_ＵＡもしくはＤ_ＵＢ，Ｄ_ＶＡもしくはＤ_ＵＢ，Ｄ_ＷＡもしくはＤ_ＷＢが、前記出力電圧指令値として用いられ、前記変換電圧指令値は、前記電圧指令値生成手段により生成され、
    前記キャリアの一周期内における各相の変換電圧指令値の時間平均値は、前記基となる各相の出力電圧指令値とそれぞれ等しくなるように設定されており、かつ、
    前記各相の変換電圧指令値Ｄ_ＵＡ，Ｄ_ＵＢ；Ｄ_ＶＡ，Ｄ_ＶＢ；Ｄ_ＷＡ，Ｄ_ＷＢは、各相について任意の比率Ａ_Ｕ，Ａ_Ｖ，Ａ_Ｗを設定したときに、それぞれ以下の数式によって表されることを特徴とする、
    請求項２８に記載のインバータ。
    D_UA
    = A_U・D_U (1≦ A_U・D_UならばD_UA = 1)
    D_UB
    = 2D_U − D_UA
    D_VA
    = A_V・D_V (1≦A_V・D_VならばD_VA = 1)
    D_VB
    = 2D_V − D_VA
    D_WA
    = A_W・D_W (1≦A_W・D_WならばD_WA = 1)
    D_WB
    = 2D_W − D_WA
    (ただし、0≦キャリアの大きさ≦1, 0≦D_U, D_V,
    D_W ≦1とする。)
37. 前記電圧指令値生成手段は、
    少なくとも二相のうち第１相の変換電圧指令値は、前記所定期間における出力電圧が前記一周期内に出力するべき目標電圧の時間平均値以上になり、かつ、前記残存期間における出力電圧が前記目標電圧の時間平均値未満になり、
    前記二相のうち第２相の変換電圧指令値は、前記所定期間における出力電圧が前記一周期内に出力するべき目標電圧の時間平均値未満になり、かつ、前記残存期間における出力電圧が前記目標電圧の時間平均値以上になるように、前記第１相及び前記第２相の変換電圧指令値をそれぞれ生成することを特徴とする、
    請求項３６に記載のインバータ。

Images