JP6596927B2 - 電子装置及び電子装置の製造方法 - Google Patents
電子装置及び電子装置の製造方法 Download PDFInfo
- Publication number
- JP6596927B2 JP6596927B2 JP2015107001A JP2015107001A JP6596927B2 JP 6596927 B2 JP6596927 B2 JP 6596927B2 JP 2015107001 A JP2015107001 A JP 2015107001A JP 2015107001 A JP2015107001 A JP 2015107001A JP 6596927 B2 JP6596927 B2 JP 6596927B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- resin layer
- layer
- terminal
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 46
- 238000000034 method Methods 0.000 title description 25
- 229920005989 resin Polymers 0.000 claims description 123
- 239000011347 resin Substances 0.000 claims description 123
- 239000004020 conductor Substances 0.000 claims description 110
- 239000004065 semiconductor Substances 0.000 claims description 101
- 239000000758 substrate Substances 0.000 claims description 18
- 239000010410 layer Substances 0.000 description 283
- 230000005855 radiation Effects 0.000 description 35
- 239000000463 material Substances 0.000 description 13
- 229910000679 solder Inorganic materials 0.000 description 13
- 239000010949 copper Substances 0.000 description 12
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 11
- 238000010586 diagram Methods 0.000 description 11
- 230000008054 signal transmission Effects 0.000 description 10
- 239000010936 titanium Substances 0.000 description 9
- 238000009713 electroplating Methods 0.000 description 8
- 229910052719 titanium Inorganic materials 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 7
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 3
- 229910003460 diamond Inorganic materials 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229920001568 phenolic resin Polymers 0.000 description 3
- 239000005011 phenolic resin Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229920001955 polyphenylene ether Polymers 0.000 description 2
- OTYBMLCTZGSZBG-UHFFFAOYSA-L potassium sulfate Chemical compound [K+].[K+].[O-]S([O-])(=O)=O OTYBMLCTZGSZBG-UHFFFAOYSA-L 0.000 description 2
- 229910052939 potassium sulfate Inorganic materials 0.000 description 2
- 235000011151 potassium sulphates Nutrition 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- 150000003608 titanium Chemical class 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Aerials With Secondary Devices (AREA)
- Transceivers (AREA)
Description
図1は電子装置の一形態の説明図である。図1には、電子装置の一形態の要部断面を模式的に図示している。
モジュール120は、半導体チップ121(半導体素子)、半導体チップ121が埋設された樹脂層122、及び樹脂層122上に配設された配線層123を有する。
回路基板130には、例えば、プリント配線板が用いられる。回路基板130は、その表面130aに設けられた導体パターン131aを有する。導体パターン131aは、回路基板130の内部に設けられた配線やスルーホール等の導体パターンに電気的に接続される。回路基板130には、表面130aとは反対側の表面130bにも、導体パターン132aが設けられてよい。回路基板130の表面130aの導体パターン131aと、モジュール120の配線層123の導体パターン123aとが、半田140を用いて接合され、回路基板130とモジュール120とが、電気的に接続される。
反射素子131bは、放射素子123bから反射素子131b側に放射される信号を放射素子123bへと反射する機能を有する。また、反射素子131bは、放射素子123bから反射素子131b側に放射される信号の、回路基板130の内部への入射、或いは、回路基板130の内部からの信号の、放射素子123bへの入射等を抑える機能を有する。
例えば、半導体チップと放射素子との間を、半田接合部を含む信号伝送線路や、比較的長い信号伝送線路で接続する構成を採用した電子装置では、半田接合部でのインピーダンスミスマッチによる反射や、信号伝送線路における損失が生じ得る。このような反射や損失は、ミリ波(30GHz〜300GHz)やテラヘルツ波(300GHz〜3THz)といった超高周波領域になると、より生じ易くなる。そのため、電子装置内の高周波信号の処理部分には、半田接合部を有しない構造や、短い信号伝送線路を採用することが望ましいとされている。
上記のように電子装置100では、回路基板130上の、モジュール120の放射素子123bと対向する位置に、反射素子131bが設けられる。そのため、図2(A)に示すように、回路基板130上の、反射素子131bの配設領域135には、チップ部品150を実装することができない。尚、図2(A)では、説明の便宜上、チップ部品150を仮想的に点線で図示している。高利得アンテナでは、例えばその平面サイズが5cm角といったように、比較的大面積となるため、結果として、反射素子131bの配設領域135の面積も大きくなり、回路基板130上のチップ部品150を実装することができない領域の面積も大きくなる。
まず、第1の実施の形態について説明する。
モジュール20は、図3及び図4に示すような構造体10、及び半導体チップ21(半導体素子)が、樹脂層22に埋設されて一体化され、その構造体10上に、アンテナの放射素子23が設けられた構成を有する。
ここでは樹脂層22内に埋設される1つの構造体10を例示するが、樹脂層22内には、構造体10と同種又は異種の複数の構造体(例えば内蔵チップ部品が同じ又は異なる複数の構造体)が埋設されてもよい。また、ここでは樹脂層22内に埋設される1つの半導体チップ21を例示するが、樹脂層22内には、半導体チップ21と同種又は異種の複数の半導体チップが埋設されてもよい。
導体パターン24bは、樹脂層22上の絶縁層24dを貫通し半導体チップ21の端子21bに接続されるビア24b1と、絶縁層24d上に設けられビア24b1に接続される配線24b2と、絶縁層14を貫通し反射素子13に接続されるビア24b3とを含む。導体パターン24bのビア24b1が接続される半導体チップ21の端子21bは、半導体チップ21内のグランド(GND)電位とされる導体パターンに電気的に接続される。このようなGND電位とされる端子21bに、導体パターン24bのビア24b1、配線24b2及びビア24b3を通じて、反射素子13が電気的に接続される。
図3及び図4に示すように、この第1の実施の形態に係る電子装置1では、チップ部品12a,12b,12cをモジュール20(構造体10の樹脂層11)内に設ける。これにより、アンテナ付きモジュールが実装される回路基板上に更にコンデンサ等のチップ部品を実装するような場合(図2(B))に比べて、回路基板30の面積の増大を抑えることが可能になる。即ち、電子装置1では、モジュール20の外部の回路基板30上にチップ部品12a,12b,12cの実装領域を確保することが不要になるため、少なくともチップ部品12a,12b,12cの実装領域分、回路基板30の面積の増大を抑えることができる。
図5は第1の実施の形態に係る電子装置で得られる効果の説明図である。
図6〜図26は第1の実施の形態に係る電子装置の製造方法の一例を説明する図である。図6〜図26にはそれぞれ、各製造工程の要部断面を模式的に図示している。尚、図6〜図26に示す各製造工程の要部断面は、図3のL−L断面位置に対応している。
構造体10の製造には、WLP技術が用いられる。
例えば、図6に示すように、3つのチップ部品12a、チップ部品12b及びチップ部品12cを一組とする複数の組が、支持体上の所定の位置に配置され、樹脂層11で封止されることで擬似ウェハ10Aが形成され、擬似ウェハ10Aと支持体とが分離される。擬似ウェハ10Aの、支持体から分離された表面(樹脂層11の表面11a)に、チップ部品12aの端子12aa、チップ部品12bの端子12ba及びチップ部品12cの端子12caが露出する。
配線層15の形成まで行った擬似ウェハ10Aは、図10に示すように、例えばダイヤモンドブレード等が用いられて、所定の位置(図10の鎖線位置)でダイシングされる。これにより、1枚の擬似ウェハ10Aから、図10に示すような、個片化された複数の構造体10(積層体)が得られる。
次いで、図19に示すように、レジストパターン61が除去され、その除去によって露出するシード層60が除去される。レジストパターン61は、例えば、アセトン等を用いて除去される。シード層60は、チタン層と銅層の積層構造の場合、例えば、まず硫酸カリウム(K2SO4)を含むエッチング液を用いたウェットエッチングで銅層が除去され、次いで、四フッ化炭素(CF4)と酸素(O2)を含むエッチングガスを用いたドライエッチングでチタン層が除去される。これにより、半導体チップ21に電気的に接続される各導体パターン24a、導体パターン24b及び導体パターン24c、並びに放射素子23が完成される。
次いで、図20に示すように、擬似ウェハ20Aの、構造体10の配線層15が露出する、樹脂層22の表面22b上に、絶縁層25c(上記図3に示した絶縁層25cの一部)が形成される。例えば、樹脂層22の表面22b上に、感光性のフェノール系樹脂を厚さ10μmで塗布し、露光後、TMAHを用いて現像し、200℃〜250℃(例えば200℃)で硬化する。このような処理により、樹脂層22の表面22b上に絶縁層25c(一部)が形成される。ここで形成される絶縁層25cには、チップ部品12aの端子12aa、チップ部品12bの端子12ba及びチップ部品12cの端子12caに接続されるビア15a、並びに貫通ビア26に通じる開口部25caが形成される。
以上の図11〜図25の工程により、構造体10と半導体チップ21が樹脂層22で一体化され、一方の表面22aに配線層24が形成され、他方の表面22bに配線層25が形成された擬似ウェハ20A(基板)が製造される。
図27は第2の実施の形態に係る電子装置の一例を示す図である。図27には、第2の実施の形態に係る電子装置の一例の要部断面を模式的に図示している。
導体16は、例えば、構造体10の樹脂層11の側面、反射素子13の側面、絶縁層14の側面を覆うように設けられる。導体16は、例えば、構造体10の少なくとも一側面を覆うように設けられる。導体16は、反射素子13と電気的に接続される。導体16には、例えば、金属材料が用いられる。導体16に用いられる金属材料としては、例えば、ニッケル(Ni)が挙げられる。
図28に示すように、この第2の実施の形態に係る電子装置1aでは、半導体チップ21と共に樹脂層22内に設けられる構造体10の側面に導体16を設ける。
更に、電子装置1aでは、放射素子23や反射素子13から構造体10の側面に回り込む放射3aが、導体16でシールドされる。また、モジュール20aの周辺に他のモジュールが配置される場合、当該他のモジュールからの放射3bも、導体16でシールドされる。構造体10の側面の導体16により、チップ部品12a,12b,12cへの放射3a,3bの影響が抑えられる。尚、上記のような回り込む放射3aや外部からの放射3bのチップ部品12a,12b,12cへの影響を効果的に抑えるためには、導体16を構造体10の側面全体を覆うように設けておくことが好ましい。
図29は第2の実施の形態に係る構造体の製造方法の一例を説明する図である。図29(A)及び図29(B)にはそれぞれ、各製造工程の要部断面を模式的に図示している。
図30及び図31は第3の実施の形態に係る電子装置の一例を示す図である。図30及び図31にはそれぞれ、第3の実施の形態に係る電子装置の一例の要部断面を模式的に図示している。
また、モジュール20と半導体装置90aの積層体は、図31に示す電子装置1cのように、回路基板30上に実装されてもよい。例えば、半導体装置90aに設けられた導体パターン92aと、回路基板30の半導体装置90aとの対向面に設けられる導体パターン31aとが、半田94によって接合される。これにより、モジュール20と半導体装置90aの積層体と、回路基板30とが、電気的に接続される。
図32は第4の実施の形態に係る電子装置の一例を示す図である。図32には、第4の実施の形態に係る電子装置の一例の要部断面を模式的に図示している。
基板90bは、半導体チップが形成された半導体ウェハ、上記同様にWLP技術を用いて形成される擬似ウェハ、或いは回路基板等である。基板90bには、例えば、接合される擬似ウェハ20A内のモジュール20群に対応する位置に、半導体チップや擬似SoCのような半導体装置、回路基板等の要素群が含まれる。例えば、擬似ウェハ20Aに設けられる配線層25の導体パターン25aのパッド部と、基板90bの擬似ウェハ20Aとの対向面に設けられる導体パターン91bとが、半田95によって接合される。これにより、擬似ウェハ20Aと基板90bとが電気的に接続される。
擬似ウェハ20Aを基板90bと接合した後、例えば、図32に鎖線で示すような位置で、接合された擬似ウェハ20Aと基板90bを一括でダイシングする。このようなダイシングにより、半導体装置や回路基板(ダイシング前の基板90bに含まれている要素)の上にモジュール20が実装された、個片化された各種電子装置が得られる。
(付記1) 第1樹脂層と、前記第1樹脂層内に埋設された電子部品と、前記第1樹脂層上に配設されたアンテナの反射素子と、前記反射素子上に配設された絶縁層とを含む構造体と、
半導体素子と、
前記構造体及び前記半導体素子が埋設された第2樹脂層と、
前記絶縁層上に配設され、前記半導体素子に電気的に接続されたアンテナの放射素子と
を含むことを特徴とする電子装置。
(付記3) 前記導体は、前記反射素子に電気的に接続されることを特徴とする付記2に記載の電子装置。
前記第1樹脂層の、前記第1面とは反対の第2面上に、前記反射素子が配設されることを特徴とする付記1乃至3のいずれかに記載の電子装置。
前記第3面上に、前記放射素子と前記第2端子とを電気的に接続する第1導体部を有する第1配線層が配設されることを特徴とする付記1乃至4のいずれかに記載の電子装置。
前記第3面から前記半導体素子の第3端子が露出し、
前記第1配線層は、前記貫通ビアと前記第3端子とを電気的に接続する第2導体部を更に有することを特徴とする付記5に記載の電子装置。
(付記9) 第1樹脂層と、前記第1樹脂層内に埋設された電子部品と、前記第1樹脂層上に配設されたアンテナの反射素子と、前記反射素子上に配設された絶縁層とを含む構造体、及び半導体素子を、第2樹脂層内に埋設する工程と、
前記絶縁層上に、前記半導体素子に電気的に接続されるアンテナの放射素子を配設する工程と
を含むことを特徴とする電子装置の製造方法。
前記電子部品を前記第1樹脂層内に埋設する工程と、
前記第1樹脂層上に前記反射素子を配設する工程と、
前記反射素子上に前記絶縁層を配設する工程と
を更に含むことを特徴とする付記9に記載の電子装置の製造方法。
前記第1樹脂層上に前記反射素子を配設する工程は、前記反射素子を、前記第1樹脂層の、前記第1面とは反対の第2面上に配設する工程を含むことを特徴とする付記10に記載の電子装置の製造方法。
前記絶縁層上に前記放射素子を配設する工程は、前記第3面上に、前記放射素子と前記第2端子とを電気的に接続する第1導体部を有する第1配線層を配設する工程を含むことを特徴とする付記9乃至12のいずれかに記載の電子装置の製造方法。
前記第1配線層は、前記第3面から露出する前記貫通ビアと前記半導体素子の第3端子とを電気的に接続する第2導体部を更に有することを特徴とする付記13に記載の電子装置の製造方法。
半導体素子と、
前記構造体及び前記半導体素子が埋設された第2樹脂層と、
前記絶縁層上に配設され、前記半導体素子に電気的に接続されたアンテナの放射素子と、
前記第2樹脂層の、前記放射素子側とは反対の面上に配設され、前記電子部品及び前記半導体素子に電気的に接続された配線層と
を含むモジュールを、
前記配線層を用いて基板と電気的に接続する工程を含むことを特徴とする電子装置の製造方法。
3,3a,3b,160 放射
10 構造体
10A,20A 擬似ウェハ
11,22,122 樹脂層
11a,11b,22a,22b,30a,30b,130a,130b 表面
12,12a,12b,12c,150 チップ部品
12aa,12ba,12ca,21a,21b,21c,121a,121b 端子
13,131b 反射素子
14,15c,24d,25c,123c 絶縁層
14a,15ca,24da,25ca,25cb,61a,71a 開口部
15,24,25,123 配線層
15a,24a1,24b1,24b3,24c1,24c3,25a1 ビア
16 導体
20,20a,120 モジュール
21,121 半導体チップ
23,123b 放射素子
24a2,24b2,24c2,25a2 配線
24a,24b,24c,25a,31a,32a,91a,91b,92a,123a,131a,132a 導体パターン
26 貫通ビア
26a 導体ピン
30,130 回路基板
40,93,94,95,140 半田
50 支持体
60,70 シード層
61,71 レジストパターン
80 レジスト層
90a 半導体装置
90b 基板
135 配設領域
161 放射の一部
162 ノイズ
Claims (6)
- 第1面を有する第1樹脂層と、第1端子を有し、前記第1樹脂層内に埋設され、前記第1面内に前記第1端子が露出する電子部品と、前記第1樹脂層の前記第1面とは反対の第2面上に配設されたアンテナの反射素子と、前記反射素子上に配設された絶縁層とを含む構造体と、
第2端子を有する半導体素子と、
第3面を有し、前記構造体及び前記半導体素子が埋設され、前記第3面内の一部に前記絶縁層の前記反射素子側とは反対の第4面が露出し、前記第3面内の他部に前記第2端子が露出する第2樹脂層と、
前記第3面内の前記一部に露出する前記絶縁層の前記第4面上に配設されたアンテナの放射素子と、
前記第3面上に配設され、前記放射素子と前記第2端子とを接続する第1導体部を有する第1配線層と
を含むことを特徴とする電子装置。 - 前記構造体の側面に配設された導体を更に含むことを特徴とする請求項1に記載の電子装置。
- 前記第2樹脂層の、前記第3面とは反対の第5面上に配設され、前記電子部品及び前記半導体素子に電気的に接続された第2配線層を更に含むことを特徴とする請求項1又は2に記載の電子装置。
- 前記第2樹脂層の前記第5面側に配設され、前記第2配線層に電気的に接続された基板を更に含むことを特徴とする請求項3に記載の電子装置。
- 第1面を有する第1樹脂層と、第1端子を有し、前記第1樹脂層内に埋設され、前記第1面内に前記第1端子が露出する電子部品と、前記第1樹脂層の前記第1面とは反対の第2面上に配設されたアンテナの反射素子と、前記反射素子上に配設された絶縁層とを含む構造体、及び第2端子を有する半導体素子を、第3面を有する第2樹脂層内に、前記第3面内の一部に前記絶縁層の前記反射素子側とは反対の第4面が露出し、前記第3面内の他部に前記第2端子が露出するように、埋設する工程と、
前記第3面内の前記一部に露出する前記絶縁層の前記第4面上に、アンテナの放射素子を配設する工程と、
前記第3面上に、前記放射素子と前記第2端子とを接続する第1導体部を有する第1配線層を配設する工程と
を含むことを特徴とする電子装置の製造方法。 - 前記構造体を前記第2樹脂層内に埋設する工程前に、前記構造体の側面に導体を配設する工程を更に含むことを特徴とする請求項5に記載の電子装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015107001A JP6596927B2 (ja) | 2015-05-27 | 2015-05-27 | 電子装置及び電子装置の製造方法 |
US15/097,517 US9953937B2 (en) | 2015-05-27 | 2016-04-13 | Electronic device and method of producing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015107001A JP6596927B2 (ja) | 2015-05-27 | 2015-05-27 | 電子装置及び電子装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016225678A JP2016225678A (ja) | 2016-12-28 |
JP6596927B2 true JP6596927B2 (ja) | 2019-10-30 |
Family
ID=57399005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015107001A Expired - Fee Related JP6596927B2 (ja) | 2015-05-27 | 2015-05-27 | 電子装置及び電子装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9953937B2 (ja) |
JP (1) | JP6596927B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102556327B1 (ko) * | 2016-04-20 | 2023-07-18 | 삼성전자주식회사 | 패키지 모듈 기판 및 반도체 모듈 |
KR102017159B1 (ko) * | 2018-03-12 | 2019-09-02 | 삼성전자주식회사 | 안테나 모듈 |
KR102059814B1 (ko) * | 2018-07-12 | 2019-12-27 | 삼성전기주식회사 | 안테나 모듈 |
WO2020017547A1 (ja) * | 2018-07-20 | 2020-01-23 | 株式会社村田製作所 | モジュール |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002100725A (ja) | 2000-09-25 | 2002-04-05 | Hitachi Maxell Ltd | 半導体装置及びその製造方法 |
JP4101814B2 (ja) | 2005-03-15 | 2008-06-18 | 富士通株式会社 | 高周波モジュール |
US8058714B2 (en) * | 2008-09-25 | 2011-11-15 | Skyworks Solutions, Inc. | Overmolded semiconductor package with an integrated antenna |
JP2010219210A (ja) * | 2009-03-16 | 2010-09-30 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
US8407890B2 (en) * | 2010-01-25 | 2013-04-02 | Freescale Semiconductor Inc. | Method of manufacting an electronic device module with integrated antenna structure |
US8952521B2 (en) * | 2012-10-19 | 2015-02-10 | Infineon Technologies Ag | Semiconductor packages with integrated antenna and method of forming thereof |
US9129954B2 (en) * | 2013-03-07 | 2015-09-08 | Advanced Semiconductor Engineering, Inc. | Semiconductor package including antenna layer and manufacturing method thereof |
-
2015
- 2015-05-27 JP JP2015107001A patent/JP6596927B2/ja not_active Expired - Fee Related
-
2016
- 2016-04-13 US US15/097,517 patent/US9953937B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9953937B2 (en) | 2018-04-24 |
JP2016225678A (ja) | 2016-12-28 |
US20160351729A1 (en) | 2016-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11270953B2 (en) | Structure and formation method of chip package with shielding structure | |
JP4749795B2 (ja) | 半導体装置 | |
JP6058144B2 (ja) | 高周波モジュール | |
US8179689B2 (en) | Printed circuit board, method of fabricating printed circuit board, and semiconductor device | |
US10879197B2 (en) | Package structure and method of fabricating package structure | |
US20170345793A1 (en) | Semiconductor device | |
JP4908899B2 (ja) | 半導体装置及びその製造方法 | |
JP4198566B2 (ja) | 電子部品内蔵基板の製造方法 | |
TWI399140B (zh) | 內埋式封裝結構的製作方法 | |
US8994153B2 (en) | Semiconductor device having antenna element and method of manufacturing same | |
JP6596927B2 (ja) | 電子装置及び電子装置の製造方法 | |
US20140215782A1 (en) | Multilayer wiring substrate, and method of manufacturing the same | |
JP5592053B2 (ja) | 半導体装置及びその製造方法 | |
US20050258509A1 (en) | Substrate, semiconductor device, and substrate fabricating method | |
JP2010219210A (ja) | 半導体装置およびその製造方法 | |
US8847082B2 (en) | Multilayer wiring substrate | |
CN112053997A (zh) | 半导体设备封装及其制造方法 | |
JP2019102660A (ja) | 電子装置及び電子装置の製造方法 | |
US20140360768A1 (en) | Semiconductor package board and method for manufacturing the same | |
WO2020073265A1 (zh) | 扇出封装方法及扇出封装板 | |
US8658905B2 (en) | Multilayer wiring substrate | |
JP2001024089A (ja) | システム半導体装置及びシステム半導体装置の製造方法 | |
US11335614B2 (en) | Electric component embedded structure | |
KR102038602B1 (ko) | 고방열 팬아웃 패키지 및 그 제조방법 | |
US20220415802A1 (en) | Semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180306 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190320 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190916 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6596927 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |