JP6596623B2

JP6596623B2 - Manufacturing apparatus and program

Info

Publication number: JP6596623B2
Application number: JP2015048120A
Authority: JP
Inventors: 肇友景; 英路川瀬; 浩彦松澤; 一弘楠; 浩山嵜
Original assignee: Zuken Inc; Fukuoka University; Hioki EE Corp
Current assignee: Zuken Inc; Fukuoka University; Hioki EE Corp
Priority date: 2015-03-11
Filing date: 2015-03-11
Publication date: 2019-10-30
Anticipated expiration: 2035-03-11
Also published as: JP2016170477A

Description

本発明は、３次元の回路情報を記憶する３次元回路情報記憶装置等に関する。 The present invention relates to a three-dimensional circuit information storage device that stores three-dimensional circuit information.

３次元の回路情報を管理する技術として、例えば特許文献１、２に示す技術が開示されている。特許文献１に示す技術は、回路を構成する各要素の情報を記憶する回路情報記憶部２２と、空間内の任意の位置に仮想の光源を設定する光源情報設定部２３と、任意の複数の要素について、設定した光源からの光により生じる要素間の陰影状態を検出する陰影状態検出部２４と、任意の複数の要素間の関連情報を演算する関連情報演算部２５と、陰影状態に関する情報、及び関連情報を、複数の要素間の陰影情報として記憶する陰影情報記憶部２６と、回路情報記憶部２２、及び陰影情報記憶部２６が記憶する情報の表示を制御する表示制御部２７とを備えるものである。 As techniques for managing three-dimensional circuit information, for example, techniques disclosed in Patent Documents 1 and 2 are disclosed. The technique shown in Patent Document 1 includes a circuit information storage unit 22 that stores information of each element constituting a circuit, a light source information setting unit 23 that sets a virtual light source at an arbitrary position in space, and an arbitrary plurality of For the element, a shadow state detection unit 24 that detects a shadow state between elements generated by light from the set light source, a related information calculation unit 25 that calculates related information between any of a plurality of elements, information about the shadow state, And a shadow information storage unit 26 that stores the related information as shadow information between a plurality of elements, a circuit information storage unit 22, and a display control unit 27 that controls display of information stored in the shadow information storage unit 26. Is.

特許文献２に示す技術は、底面積及び高さが仮想的に設定されたビア及びチップ含む回路記憶する回路情報記憶部２１、回路要素を配置する配置部２２、ビアがチップと配線により接続されている場合、ビアの上方にチップと接続している配線路の経路長に応じた高さで、仮想の点光源を配置する放熱体光源配置部２４、チップの上方に消費電力に応じた高さで仮想の点光源を配置する発熱体光源配置部２７、ビアが放熱する熱量及びチップが発熱する熱量を、点光源から照射された光による陰影として形成する陰影生成部２５、ビアの陰影領域及びチップの陰影領域において、それぞれが重なっている重畳領域と、チップの陰影領域との差分が最小となるようにビア及び／又はチップの配置を変更する配置変更部２９、形成陰影を表示する表示制御部２６を備えるものである。 In the technique disclosed in Patent Document 2, a circuit information storage unit 21 that stores circuits including a via and a chip in which a bottom area and a height are virtually set, a placement unit 22 that arranges circuit elements, and vias are connected to the chip by wiring. The heat-radiating light source placement unit 24 for placing the virtual point light source at a height corresponding to the path length of the wiring path connected to the chip above the via, and the height corresponding to the power consumption above the chip. The heating element light source arrangement unit 27 that arranges the virtual point light source, the shadow generation unit 25 that forms the amount of heat radiated from the via and the amount of heat generated by the chip as shadows from the light emitted from the point light source, and the shadow region of the via In the shaded area of the chip, the layout changing unit 29 for changing the layout of the via and / or the chip so as to minimize the difference between the overlapping area and the shaded area of the chip are displayed. Those comprising shown control unit 26.

特開２０１１−１２８７１１号公報JP 2011-128711 A 特開２０１２−１９０２５２号公報JP 2012-190252 A

特許文献１、２に示す技術は、いずれも３次元回路情報に関するものであり、高さ方向の情報（光源とそれによる陰影の情報）を利用することで、回路を形成する要素を管理するものであるが、製造工程などで重要な情報である、例えば回路を構成する要素と配線との接続方法などの情報は管理されておらず、３次元回路情報の管理としては不十分であるという課題を有する。 The technologies shown in Patent Documents 1 and 2 are all related to three-dimensional circuit information, and manage the elements forming the circuit by using information in the height direction (information on the light source and its shadow). However, it is important information in the manufacturing process, for example, information such as the connection method between the elements constituting the circuit and the wiring is not managed, and it is insufficient as management of three-dimensional circuit information Have

本発明は、３次元の回路情報を記憶する際に、インスタンスの端子と配線との接続方法の情報を記憶することで、製造工程を効率よく実施することを可能とする３次元回路情報記憶装置及び製造装置を提供する。 The present invention relates to a three-dimensional circuit information storage device capable of efficiently performing a manufacturing process by storing information on a connection method between an instance terminal and a wiring when storing three-dimensional circuit information. And a manufacturing apparatus.

本発明に係る３次元回路情報記憶装置は、回路を構成するインスタンスの３次元配置情報を記憶するインスタンス配置情報記憶手段と、前記インスタンスの端子と配線との接続方法に関する接続情報を記憶するインスタンス接続情報記憶手段とを備えるものである。 A three-dimensional circuit information storage device according to the present invention includes an instance arrangement information storage unit that stores three-dimensional arrangement information of instances constituting a circuit, and an instance connection that stores connection information relating to a method of connecting the terminals and wires of the instances. Information storage means.

このように、本発明に係る３次元回路情報記憶装置においては、インスタンスの３次元配置情報と接続方法に関する接続情報とを記憶するため、設計工程の段階で接続方法を確認することができると共に、以降の製造工程において接続情報にしたがって効率よく処理を行うことができるという効果を奏する。 As described above, in the three-dimensional circuit information storage device according to the present invention, since the instance three-dimensional arrangement information and the connection information related to the connection method are stored, the connection method can be confirmed at the stage of the design process. In the subsequent manufacturing process, there is an effect that the processing can be efficiently performed according to the connection information.

本発明に係る３次元回路情報記憶装置は、前記インスタンス接続情報記憶手段が、前記インスタンスの端子と前記配線との接続方法として、半田付け、めっき又はワイヤボンディングのいずれかの接続情報を記憶するものである。 In the three-dimensional circuit information storage device according to the present invention, the instance connection information storage means stores connection information of any one of soldering, plating, and wire bonding as a connection method between the instance terminal and the wiring. It is.

このように、本発明に係る３次元回路情報記憶装置においては、インスタンスの端子と配線との接続方法として半田付け、めっき又はワイヤボンディングのいずれかの接続情報を記憶するため、インスタンスと配線との接続方法を具体的に確認することができ、以降の製造工程に役立てることができるという効果を奏する。 As described above, in the three-dimensional circuit information storage device according to the present invention, since connection information of either soldering, plating, or wire bonding is stored as a connection method between the terminal of the instance and the wiring, The connection method can be confirmed specifically, and there is an effect that it can be used for the subsequent manufacturing process.

本発明に係る３次元回路情報記憶装置は、前記接続情報の内容に応じて、当該接続方法を行うための前記３次元配置情報に基づく制約条件情報を記憶する制約条件情報記憶手段を備えるものである。 The three-dimensional circuit information storage device according to the present invention includes constraint condition information storage means for storing constraint condition information based on the three-dimensional arrangement information for performing the connection method according to the contents of the connection information. is there.

このように、本発明に係る３次元回路情報記憶装置においては、接続情報の内容に応じて、当該接続方法を行うための制約条件情報を記憶するため、インスタンスと配線の接続を事前にシミュレーションして、正確な設計を行うことができるという効果を奏する。 As described above, in the three-dimensional circuit information storage device according to the present invention, in order to store the constraint condition information for performing the connection method according to the contents of the connection information, the connection between the instance and the wiring is simulated in advance. As a result, an accurate design can be achieved.

本発明に係る製造装置は、前記いずれかに記載の３次元回路情報記憶装置の情報を用いて３次元回路の製造を実施する製造装置であって、前記インスタンスが表向きにセットされる第１領域と、前記インスタンスが裏向きにセットされる第２領域とを有するインスタンスセット領域を有し、前記インスタンス接続情報記憶手段に記憶された前記接続情報に基づいて、前記インスタンスが表向きに配置されるか裏向きに配置されるかを判定する表裏判定手段と、前記表裏判定手段の判定結果に基づいて、前記インスタンスを第１領域又は第２領域のいずれかの領域から取得して配置するインスタンス配置制御手段とを備えるものである。 A manufacturing apparatus according to the present invention is a manufacturing apparatus that manufactures a three-dimensional circuit using information of the three-dimensional circuit information storage device according to any one of the above, wherein the first area in which the instance is set face up And whether the instance is arranged face-up based on the connection information stored in the instance connection information storage means. Front / back determination means for determining whether to be placed face down, and instance placement control for acquiring and placing the instance from either the first area or the second area based on the determination result of the front / back determination means Means.

このように、本発明に係る製造装置においては、インスタンス接続情報記憶手段に記憶された接続情報に基づいて、インスタンスが表向きに配置されるか裏向きに配置されるかを判定し、その判定結果に基づいて、インスタンスが表向きにセットされている第１領域又は裏向きにセットされている第２領域のいずれかの領域から取得してインスタンスを配置制御するため、製造工程におけるインスタンスの配置について、表裏の間違いを防止することができると共に、製造者の負担を減らして作業効率を上げることができるという効果を奏する。 Thus, in the manufacturing apparatus according to the present invention, based on the connection information stored in the instance connection information storage unit, it is determined whether the instance is disposed face up or face down, and the determination result In order to control the placement of the instance obtained from either the first region where the instance is set face up or the second region where the instance is set face down, the placement of the instance in the manufacturing process, It is possible to prevent front and back mistakes, and to reduce the burden on the manufacturer and increase work efficiency.

第１の実施形態に係る３次元回路情報記憶装置のハードウェア構成図である。It is a hardware block diagram of the three-dimensional circuit information storage device concerning a 1st embodiment. 第１の実施形態に係る３次元回路情報記憶装置のデータ構造の一例を示す第１の図である。It is a 1st figure which shows an example of the data structure of the three-dimensional circuit information storage device which concerns on 1st Embodiment. 定義体の一例として抵抗部品を示す図である。It is a figure which shows a resistance component as an example of a definition body. 第１の実施形態に係る３次元回路情報記憶装置のデータ構造の一例を示す第２の図である。It is a 2nd figure which shows an example of the data structure of the three-dimensional circuit information storage device concerning 1st Embodiment. 半田付けの場合の制約条件の一例を示す図である。It is a figure which shows an example of the restrictions in the case of soldering. めっきの場合の制約条件の一例を示す図である。It is a figure which shows an example of the restrictions in the case of plating. ＬＳＩをワイヤボンディングで接続する場合の制約条件の一例を示す図である。It is a figure which shows an example of the restrictions in the case of connecting LSI by wire bonding. ＬＳＩを半田付け又はめっきで接続する場合の制約条件の一例を示す図である。It is a figure which shows an example of the restrictions when connecting LSI by soldering or plating. 第２の実施形態に係る３次元回路情報記憶装置及び製造装置の構成を示す機能ブロック図である。It is a functional block diagram which shows the structure of the three-dimensional circuit information storage device and manufacturing apparatus which concern on 2nd Embodiment. セットされた抵抗部品を演算部の演算結果に基づいて配置する処理を示す図である。It is a figure which shows the process which arrange | positions the set resistance component based on the calculation result of a calculating part. 第２の実施形態に係る製造装置の動作を示すフローチャートである。It is a flowchart which shows operation | movement of the manufacturing apparatus which concerns on 2nd Embodiment.

以下、本発明の実施の形態を説明する。また、本実施形態の全体を通して同じ要素には同じ符号を付けている。 Embodiments of the present invention will be described below. Also, the same reference numerals are given to the same elements throughout the present embodiment.

（本発明の第１の実施形態）
本実施形態に係る３次元回路情報記憶装置について、図１ないし図８を用いて説明する。本実施形態に係る３次元回路情報記憶装置は、回路を構成する部品やチップ等のインスタンスの３次元配置情報を記憶すると共に、当該インスタンスの端子と配線との接続方法に関する接続情報を記憶するものである。接続情報としては、例えば、インスタンスの端子と配線との接続方法が半田付け、めっき、ワイヤボンディングのいずれの方法であるかが記憶される。また、各接続方法についての制約条件等も記憶される。 (First embodiment of the present invention)
A three-dimensional circuit information storage device according to the present embodiment will be described with reference to FIGS. The three-dimensional circuit information storage device according to the present embodiment stores three-dimensional arrangement information of instances such as components and chips constituting a circuit, and also stores connection information relating to a method of connecting the terminals and wirings of the instances. It is. As the connection information, for example, it is stored whether the connection method between the terminal of the instance and the wiring is a soldering, plating, or wire bonding method. In addition, constraint conditions and the like for each connection method are also stored.

図１は、本実施形態に係る３次元回路情報記憶装置のハードウェア構成図である。３次元回路情報記憶装置１は、ＣＰＵ１１、ＲＡＭ１２、ＲＯＭ１３、ハードディスク（ＨＤとする）１４、通信Ｉ／Ｆ１５、及び入出力Ｉ／Ｆ１６を備える。ＲＯＭ１３やＨＤ１４には、オペレーティングシステム、プログラム、３次元回路情報等が格納されており、必要に応じてプログラムがＲＡＭ１２に読み出され、ＣＰＵ１１により実行される。 FIG. 1 is a hardware configuration diagram of the three-dimensional circuit information storage device according to the present embodiment. The three-dimensional circuit information storage device 1 includes a CPU 11, a RAM 12, a ROM 13, a hard disk (HD) 14, a communication I / F 15, and an input / output I / F 16. The ROM 13 and the HD 14 store an operating system, a program, three-dimensional circuit information, and the like. The program is read out to the RAM 12 as necessary and executed by the CPU 11.

通信Ｉ／Ｆ１５は、装置間の通信を行うためのインタフェースである。入出力Ｉ／Ｆ１６は、タッチパネル、キーボード、マウス等の入力機器からの入力を受け付けたり、プリンタや画面等にデータを出力するためのインタフェースである。この入出力Ｉ／Ｆ１６は、必要に応じて光磁気ディスク、フロッピー(登録商標)ディスク、ＣＤ−Ｒ、ＤＶＤ−Ｒ等のリムーバブルディスク等に対応したドライブを接続することができる。各処理部はバスを介して接続され、情報のやり取りを行う。なお、上記ハードウェアの構成はあくまで一例であり、必要に応じて変更可能である。 The communication I / F 15 is an interface for performing communication between apparatuses. The input / output I / F 16 is an interface for receiving input from an input device such as a touch panel, a keyboard, and a mouse, and outputting data to a printer, a screen, and the like. The input / output I / F 16 can be connected to a drive corresponding to a magneto-optical disk, a floppy (registered trademark) disk, a removable disk such as a CD-R and a DVD-R, as necessary. Each processing unit is connected via a bus and exchanges information. The hardware configuration is merely an example, and can be changed as necessary.

図２は、本実施形態に係る３次元回路情報記憶装置のデータ構造の一例を示す図である。本実施形態において、３次元回路情報はツリーのデータ構造で格納されており、大きく分けて、接続関係を示す情報が格納されている第１記憶部２１と、端子や配線のレイアウト情報を格納する第２記憶部２２とを有する。 FIG. 2 is a diagram illustrating an example of a data structure of the three-dimensional circuit information storage device according to the present embodiment. In the present embodiment, the three-dimensional circuit information is stored in a tree data structure, and is roughly divided into a first storage unit 21 in which information indicating connection relationships is stored, and layout information of terminals and wirings. And a second storage unit 22.

第１記憶部２１は、外部に接続するための端子の名称、３次元位置等を格納するポート部２１１と、配線の名称、３次元位置等を格納するネット部２１２と、部品（例えば、抵抗、コンデンサ、ＬＳＩ等を含む）等のインスタンスの名称や３次元位置、接続情報等を格納するインスタンス部２１３（インスタンス配置情報部２１５及びインスタンス接続情報部２１６を含む）と、配置しているインスタンスが持っているポート（インスタンスが当該インスタンスの外部に接続するための端子）の名称、３次元位置等を格納するポートインスタンス部２１４とを有する。ポート部２１１とネット部２１２との間、及び、ネット部２１２とポートインスタンス部２１４との間には接続関係があり、双方向のポインタにより接続関係が対応付けられている。 The first storage unit 21 includes a port unit 211 that stores a name of a terminal for connection to the outside, a three-dimensional position, a net unit 212 that stores a name of a wiring, a three-dimensional position, and the like. Instance part 213 (including the instance placement information part 215 and the instance connection information part 216) for storing the name of the instance, the three-dimensional position, connection information, etc. And a port instance unit 214 for storing the name, three-dimensional position, etc. of the port (terminal for connecting the instance to the outside of the instance). There is a connection relationship between the port unit 211 and the net unit 212, and between the net unit 212 and the port instance unit 214, and the connection relationship is associated by a bidirectional pointer.

第２記憶部２２は、第１記憶部２１に格納されている情報のレイアウト情報が記憶されており、ポート部２１１の情報に対応付けてポートのレイアウト情報を記憶する端子図形情報部２２１と、ネット部２１２の情報に対応付けて配線のレイアウト情報を記憶する配線図形・ＶＩＡ情報部２２２とを有する。 The second storage unit 22 stores layout information of information stored in the first storage unit 21, and stores a terminal graphic information unit 221 that stores port layout information in association with information of the port unit 211; A wiring graphic / VIA information unit 222 that stores wiring layout information in association with the information of the net unit 212;

定義体２３は、図２のデータ構造で定義されている他の部品の定義情報である。インスタンス部２１３、インスタンス配置情報部２１５及びインスタンス接続情報部２１６は、定義体２３で定義されている他の部品の配置情報及び接続に関する情報が格納されている。すなわち、例えば、部品Ａが図２のデータ構造にて定義されており、この部品Ａを基板上に複数配置する場合、基板上に配置された時点で、その夫々の配置ごとにインスタンス部２１３、インスタンス配置情報部２１５及びインスタンス接続情報部２１６に部品Ａの配置情報及び接続に関する情報が保持される。つまり、１つの部品Ａの定義情報に対して、複数のインスタンス情報が存在することとなり、各インスタンス情報は定義体２３を参照できるようになっている。 The definition body 23 is definition information of other parts defined in the data structure of FIG. The instance part 213, the instance arrangement information part 215, and the instance connection information part 216 store arrangement information and connection information of other parts defined by the definition body 23. That is, for example, when the component A is defined in the data structure of FIG. 2 and a plurality of the components A are arranged on the board, the instance unit 213 is provided for each arrangement when the parts A are arranged on the board. The instance arrangement information unit 215 and the instance connection information unit 216 hold the arrangement information and connection information of the component A. That is, a plurality of instance information exists for the definition information of one component A, and each instance information can refer to the definition body 23.

図３は、定義体の一例として抵抗部品を示す図である。図３（Ａ）は、抵抗部品の斜視図、図３（Ｂ）は抵抗部品の平面図、図３（Ｃ）は抵抗部品の接続図の一例を示している。図３（Ａ）に示すように、抵抗部品３１は、抵抗体３２と当該抵抗体３２の両端部を覆うように形成されている端子部３３ａ，３３ｂとからなる。抵抗部品３１の上面側における端子部３３ａ，３３ｂの露出部分（非接続領域３５ａ，３５ｂ）と、抵抗部品３１の下面側における端子部３３ａ，３３ｂの露出部分（接続領域３４ａ，３４ｂ）とは表面積が異なる大きさとなっており、通常、非接続領域３５ａ，３５ｂに比べて、接続領域３４ａ，３４ｂが大きくなっている。すなわち、配線と接触して電気的に接続される部分は、大きい表面積を有する接続領域３４ａ，３４ｂとなる。これらの情報は定義体２３に定義情報として格納されている。なお、以降の説明において、接続領域３４ａ，３４ｂ側の面を表面とし、非接続領域３５ａ，３５ｂ側の面を裏面とする。 FIG. 3 is a diagram illustrating a resistance component as an example of a definition body. 3A is a perspective view of the resistance component, FIG. 3B is a plan view of the resistance component, and FIG. 3C shows an example of a connection diagram of the resistance component. As shown in FIG. 3A, the resistor component 31 includes a resistor 32 and terminal portions 33a and 33b formed so as to cover both ends of the resistor 32. The exposed portions (non-connection regions 35a and 35b) of the terminal portions 33a and 33b on the upper surface side of the resistance component 31 and the exposed portions (connection regions 34a and 34b) of the terminal portions 33a and 33b on the lower surface side of the resistance component 31 are surface areas. Are different in size, and the connection areas 34a and 34b are usually larger than the non-connection areas 35a and 35b. That is, the portions that are electrically connected in contact with the wiring become connection regions 34a and 34b having a large surface area. These pieces of information are stored in the definition body 23 as definition information. In the following description, the surface on the connection region 34a, 34b side is referred to as the front surface, and the surface on the non-connection region 35a, 35b side is referred to as the back surface.

図３（Ｃ）は、抵抗部品の接続に関する情報が示されており、配線３６と接続領域３４ａとが接触して接続されている。このように配置された抵抗部品の配置情報、接続に関する情報は１つの抵抗部品に共通するものではないため、ネット情報、インスタンス情報、ポートインスタンス情報として個々に記憶される。本実施形態においては、接続に関する情報として接続方法が記憶される。接続方法としては、例えば、半田付け、めっき等の情報が記憶されており、定義体が抵抗部品ではなくＬＳＩのような場合には、ワイヤボンディング、半田付け、めっき等の情報が記憶される。これらの情報が記憶されることで、後述するように、製造工程において接続情報を有効活用して製造効率を上げることが可能となる。製造工程における活用については、詳細を後述する。また、プロセス設計者が製造フローを作成する際にも役立てることが可能となる。 FIG. 3C shows information related to the connection of the resistor component, and the wiring 36 and the connection region 34a are connected in contact with each other. Since the arrangement information and connection information of the resistance components arranged in this way are not common to one resistance component, they are individually stored as net information, instance information, and port instance information. In the present embodiment, a connection method is stored as information related to connection. As the connection method, for example, information such as soldering and plating is stored. When the definition body is an LSI instead of a resistance component, information such as wire bonding, soldering, and plating is stored. By storing these pieces of information, as will be described later, it is possible to increase the production efficiency by effectively using the connection information in the production process. Details of the utilization in the manufacturing process will be described later. It can also be used when a process designer creates a manufacturing flow.

なお、本実施形態に係る３次元回路情報記憶装置においては、図４に示すように、インスタンス接続情報部２１６の接続情報に応じた制約条件情報を記憶する制約条件情報部２４を備えるようにしてもよい。制約条件について具体的に説明する。図５は、半田付けの場合の制約条件の一例を示す図である。図５（Ａ）は制約条件を満たす場合の上面投影図であり、図５（Ｂ）は制約条件を満たさない場合の上面投影図である。図５に示すように、形成されている配線３６ａ，３６ｂ上に半田ペーストが塗布され、その上に抵抗部品３１が載置される。このとき、半田ペーストに直接接触するのは接続領域３４ａ，３４ｂである必要があるため、接続領域３４ａ，３４ｂが下面側となるようにマウントされる（このマウント処理については詳細を後述する）。 Note that the three-dimensional circuit information storage device according to the present embodiment includes a constraint condition information unit 24 that stores constraint condition information corresponding to the connection information of the instance connection information unit 216, as shown in FIG. Also good. The constraint conditions will be specifically described. FIG. 5 is a diagram illustrating an example of a constraint condition in the case of soldering. FIG. 5A is a top projection view when the constraint condition is satisfied, and FIG. 5B is a top projection view when the constraint condition is not satisfied. As shown in FIG. 5, a solder paste is applied on the formed wirings 36a and 36b, and the resistance component 31 is placed thereon. At this time, since it is necessary for the connection regions 34a and 34b to be in direct contact with the solder paste, the mounting is performed so that the connection regions 34a and 34b are on the lower surface side (details of this mounting process will be described later).

抵抗部品３１と配線３６とを半田付けにより確実に接続するためには、半田付けをするための領域を確保する必要がある。すなわち、配線３６の接続部分と抵抗部品３１の接続領域３４ａとの重複部分の大きさＳ１が、少なくとも抵抗部品３１の接続領域３４ａの大きさｓｔ１の１／ｘ以上（ｘは利用者により任意に設定可能とする）確保する必要があるといった制約条件が制約条件情報部２４に記憶される。 In order to securely connect the resistance component 31 and the wiring 36 by soldering, it is necessary to secure an area for soldering. That is, the size S1 of the overlapping portion between the connection portion of the wiring 36 and the connection region 34a of the resistor component 31 is at least 1 / x of the size st1 of the connection region 34a of the resistor component 31 (x is arbitrarily determined by the user) The constraint condition that it is necessary to ensure) is stored in the constraint condition information unit 24.

また、図６は、めっきの場合の制約条件の一例を示す図である。図６（Ａ）は制約条件を満たす場合の側断面図であり、図６（Ｂ）は制約条件を満たさない場合の側断面図である。図６に示すように、接続領域３４ａ，３４ｂが上面側となるように抵抗部品３１が載置され、接続領域３４ａ，３４ｂと上層（Ｌａｙｅｒ２）の配線３６ａ，３６ｂとがビア５１ａ，５１ｂで接続されている。このように、抵抗部品３１と上層の配線３６とをビアを介してめっきで接続するには、テーパ状に形成されたビア孔におけるビアの径と高さの関係を考慮する必要がある。すなわち、図６（Ａ）に示すように、ビア５１ａ，５１ｂの径の大きさｒ１は、孔穿け時のテーパの角度を考慮して抵抗部品３１の最上部から上層の配線３６までの高さＨ１に応じた設定をする必要があり、少なくともｒ１がＨ１のｘ倍以上（ｘは利用者により任意に設定可能とする）にするといった制約条件が制約条件情報部２４に記憶される。 Moreover, FIG. 6 is a figure which shows an example of the restrictions in the case of plating. 6A is a side cross-sectional view when the constraint condition is satisfied, and FIG. 6B is a side cross-sectional view when the constraint condition is not satisfied. As shown in FIG. 6, the resistor component 31 is placed so that the connection regions 34a and 34b are on the upper surface side, and the connection regions 34a and 34b and the upper layer (Layer 2) wirings 36a and 36b are connected by vias 51a and 51b. Has been. As described above, in order to connect the resistance component 31 and the upper wiring 36 by plating through the via, it is necessary to consider the relationship between the diameter and height of the via in the tapered via hole. That is, as shown in FIG. 6A, the diameter r1 of the vias 51a and 51b is the height from the top of the resistance component 31 to the upper wiring 36 in consideration of the taper angle at the time of drilling holes. It is necessary to make a setting according to H1, and a constraint condition that r1 is at least x times H1 (x can be arbitrarily set by the user) is stored in the constraint condition information unit 24.

さらに、図７は、ＬＳＩをワイヤボンディングで接続する場合の制約条件の一例を示す図である。図７（Ａ）は制約条件を満たす場合の側断面図であり、図７（Ｂ）は制約条件を満たさない場合の側断面図である。図７に示すように、パッド７１が上面側となるようにＬＳＩ７０が載置され、配線３６とパッド７１とがワイヤボンディングで接続されている。配線３６とパッド７１をワイヤボンディングで接続する際には、ワイヤボンディングが可能な高さを確保する必要がある。すなわち、ワイヤボンディングによる接続を可能とするために、ＬＳＩ７０の最上部から上層（Ｌａｙｅｒ２）までの高さＨ２よりＬＳＩ７０の最上部からワイヤボンディングの最上点までの高さＨ３を低く設定するといった制約条件が制約条件情報部２４に記憶される。 Furthermore, FIG. 7 is a diagram illustrating an example of a constraint condition when an LSI is connected by wire bonding. FIG. 7A is a side sectional view when the constraint condition is satisfied, and FIG. 7B is a side sectional view when the constraint condition is not satisfied. As shown in FIG. 7, the LSI 70 is placed so that the pad 71 is on the upper surface side, and the wiring 36 and the pad 71 are connected by wire bonding. When the wiring 36 and the pad 71 are connected by wire bonding, it is necessary to secure a height that allows wire bonding. That is, in order to enable connection by wire bonding, the constraint condition that the height H3 from the top of the LSI 70 to the top point of wire bonding is set lower than the height H2 from the top of the LSI 70 to the upper layer (Layer 2). Is stored in the constraint condition information section 24.

さらにまた、図８は、ＬＳＩを半田付け又はめっきで接続する場合の制約条件の一例を示す図である。ＬＳＩの場合は上記のようにワイヤボンディングによる接続以外に幾つかの接続方法があるが、ここでは半田付けとめっきについての制約条件を説明する。図８（Ａ）は半田付けの場合の側断面図であり、図８（Ｂ）はめっきの場合の側断面図である。図８（Ａ）の半田付けの場合は、半田を溶かした際のセルフアライメント効果があるため多少の位置ずれは許容される。一方、図８（Ｂ）のめっきの場合は、正確な配置決めが要求される。すなわち、半田付けの場合は、マウンタによるマウント速度を高速にすることができるが、めっきの場合は、マウンタによるマウント速度を低速にして正確性を重視する必要がある。このように、ＬＳＩの接続方法の違いによりマウンタの動作速度に制約が課せられ、この制約条件が制約条件情報部２４に記憶される。 Furthermore, FIG. 8 is a diagram showing an example of a constraint condition when LSIs are connected by soldering or plating. In the case of LSI, there are several connection methods other than the connection by wire bonding as described above. Here, the constraint conditions for soldering and plating will be described. FIG. 8A is a side sectional view in the case of soldering, and FIG. 8B is a side sectional view in the case of plating. In the case of soldering in FIG. 8A, since there is a self-alignment effect when the solder is melted, some positional deviation is allowed. On the other hand, in the case of the plating shown in FIG. That is, in the case of soldering, the mounting speed by the mounter can be increased, but in the case of plating, it is necessary to focus on accuracy by reducing the mounting speed by the mounter. As described above, restrictions are imposed on the operating speed of the mounter due to the difference in the LSI connection method, and this restriction condition is stored in the restriction condition information section 24.

なお、ワイヤボンディングに関しては、カメラ認識による位置決めが行われるため、マウント処理については多少の位置ずれが許容される。すなわち、マウンタを高速で動作せることができる。 As for wire bonding, since positioning by camera recognition is performed, a slight positional deviation is allowed for the mounting process. That is, the mounter can be operated at high speed.

このように、制約条件情報部２４に接続方法ごとの制約条件情報を記憶することで、制約条件を満たした高品質な設計を行うことが可能となる。 Thus, by storing the constraint condition information for each connection method in the constraint condition information unit 24, it is possible to perform a high quality design that satisfies the constraint conditions.

なお、上述した各制約条件はあくまで一例であり、配置するインスタンスの種類やその接続方法に応じて夫々に対応する制約条件情報が記憶されるものである。また、制約条件情報の内容は、予め利用者により固定値として設定されてもよいし、インスタンスのサイズ、配置情報等に基づいて、リアルタイムに演算により求められるようにしてもよい。例えば、レイヤの厚み、インスタンスのサイズ（高さ）、要求される導電率等の情報に基づいて、最低限必要なビアの径のサイズを求めるといった演算が可能である。 Note that the above-described constraint conditions are merely examples, and corresponding constraint condition information is stored according to the type of instance to be placed and the connection method thereof. Further, the content of the constraint condition information may be set as a fixed value by the user in advance, or may be obtained by calculation in real time based on the instance size, the arrangement information, and the like. For example, it is possible to calculate a minimum required via diameter based on information such as layer thickness, instance size (height), and required conductivity.

以上のように、本実施形態に係る３次元回路情報記憶装置によれば、インスタンスの３次元配置情報と接続方法に関する接続情報とを記憶するため、設計工程の段階で接続方法を確認することができると共に、以降の製造工程において接続情報にしたがって効率よく処理を行うことが可能となる。また、接続情報の内容に応じて、接続を行うための制約条件情報を記憶するため、インスタンスと配線の接続を事前にシミュレーションして、正確な設計を行うことができる。 As described above, according to the three-dimensional circuit information storage device according to the present embodiment, since the instance three-dimensional arrangement information and the connection information related to the connection method are stored, the connection method can be confirmed at the stage of the design process. In addition, it is possible to efficiently perform processing according to the connection information in the subsequent manufacturing process. Further, since the constraint condition information for connection is stored according to the contents of the connection information, the connection between the instance and the wiring can be simulated in advance to perform an accurate design.

（本発明の第２の実施形態）
本実施形態に係る製造装置について、図９ないし図１１を用いて説明する。本実施形態に係る製造装置は、第１の実施形態に係る３次元回路情報記憶装置を用いたものであり、部品が表向きにセットされる表セット領域と、裏向きにセットされる裏セット領域とを有し、３次元回路情報記憶装置に記憶されている接続情報に基づいて、部品が表向きに配置されるか裏向きに配置されるかを判定し、その判定結果に基づいて、部品を表セット領域又は裏セット領域のいずれかの領域から取得して配置制御するものである。 (Second embodiment of the present invention)
The manufacturing apparatus according to this embodiment will be described with reference to FIGS. The manufacturing apparatus according to the present embodiment uses the three-dimensional circuit information storage device according to the first embodiment, and has a front set area in which components are set face up and a back set area in which parts are set face down. Based on the connection information stored in the three-dimensional circuit information storage device, it is determined whether the component is arranged face up or face down, and based on the determination result, the component is It is acquired from either the front set area or the back set area, and the placement is controlled.

図９は、３次元回路情報記憶装置及び製造装置の構成を示す機能ブロック図である。３次元回路情報記憶装置１は、第１の実施形態において説明した３次元回路情報を記憶する回路情報記憶部８３と、３次元回路情報である配置情報や接続情報等の入力情報８１を入力すると共に、回路情報記憶部８３に記憶されている３次元回路情報を製造装置８４に出力する入出力部８２とを備える。製造装置８４は、３次元回路情報記憶装置１からの情報を入力する情報入力部８５と、入力された情報に基づいて部品を配置する際の表裏判定を演算する演算部８６と、演算結果に基づいて動作部８８の動作を制御する動作制御部８７とを備える。 FIG. 9 is a functional block diagram showing configurations of the three-dimensional circuit information storage device and the manufacturing device. The three-dimensional circuit information storage device 1 inputs the circuit information storage unit 83 that stores the three-dimensional circuit information described in the first embodiment, and input information 81 such as arrangement information and connection information that are three-dimensional circuit information. In addition, an input / output unit 82 that outputs the three-dimensional circuit information stored in the circuit information storage unit 83 to the manufacturing apparatus 84 is provided. The manufacturing apparatus 84 includes an information input unit 85 that inputs information from the three-dimensional circuit information storage device 1, a calculation unit 86 that calculates front / back determination when placing parts based on the input information, And an operation control unit 87 for controlling the operation of the operation unit 88 based on the operation.

なお、入出力部８２から出力される情報は、製造装置８４の種類に応じて、当該製造装置８４が直接読み込むことが可能な場合は情報をそのまま出力し、直接読み込むことが不可能な場合は製造装置８４が読み込み可能な情報に変換されるようにしてもよい。 Note that the information output from the input / output unit 82 is output as it is when the manufacturing apparatus 84 can directly read the information according to the type of the manufacturing apparatus 84, and cannot be directly read. The information may be converted into information that can be read by the manufacturing apparatus 84.

製造装置８４に入力される３次元回路情報には、図２におけるインスタンス接続情報部２１６の接続情報が含まれている。接続情報は、上述したように、半田付け、めっき、ワイヤボンディング等の情報が記憶されており、情報入力部８５に入力される。演算部８６は、入力された接続情報に基づいて、部品を表向きに配置するか裏向きに配置するかを演算する。 The three-dimensional circuit information input to the manufacturing apparatus 84 includes connection information of the instance connection information unit 216 in FIG. As described above, the connection information stores information such as soldering, plating, and wire bonding, and is input to the information input unit 85. Based on the input connection information, the computing unit 86 computes whether to arrange the components face up or face down.

図１０は、セットされた抵抗部品を演算部の演算結果に基づいて配置する処理を示す図である。図１０（Ａ）は裏向きにセットされた抵抗部品を半田付けで配線に接続する場合であり、図１０（Ｂ）は表向きにセットされた抵抗部品をビアを介してめっきで配線に接続する場合を示す。図１０（Ａ）において、インスタンスが抵抗部品で接続情報が半田付けであれば、抵抗部品の接触領域３４ａ，３４ｂを下向きに（裏面を上向きにして）配置する。図１０（Ｂ）において、インスンタスが抵抗部品で接続情報がめっきであれば、抵抗部品の接触領域３４ａ，３４ｂを上向きに（表面を上向きにして）配置する。 FIG. 10 is a diagram illustrating a process of arranging the set resistance component based on the calculation result of the calculation unit. FIG. 10A shows a case where a resistance component set face down is connected to the wiring by soldering, and FIG. 10B shows a case where the resistance component set face up is connected to the wiring by plating through a via. Show the case. In FIG. 10A, when the instance is a resistance component and the connection information is soldering, the contact areas 34a and 34b of the resistance component are arranged downward (with the back surface upward). In FIG. 10B, if the instance is a resistance component and the connection information is plating, the contact areas 34a and 34b of the resistance component are arranged facing upward (with the surface facing upward).

図１０（Ａ）において、製造装置８４は３次元回路情報記憶装置１からの接続情報として半田付けの情報を取得し、図１０（Ｂ）において、製造装置８４は３次元回路情報記憶装置１からの接続情報としてめっきの情報を取得する。製造装置８４は、抵抗部品が予め裏向きに収容されているリール９１がセットされた裏セット領域と、抵抗部品が予め表向きに収容されているリール９２がセットされた表セット領域とを有しており、図１０（Ａ）のように半田付けにより接続を行う場合は、動作制御部８７が裏セット領域のリール９１から部品を取得し、そのままの状態で配置する。一方、図１０（Ｂ）のようにめっきにより接続を行う場合は、動作制御部８７が表セット領域のリール９２から部品を取得し、そのままの状態で配置する。 10A, the manufacturing apparatus 84 acquires soldering information as connection information from the three-dimensional circuit information storage device 1, and in FIG. 10B, the manufacturing apparatus 84 receives information from the three-dimensional circuit information storage device 1. The plating information is acquired as the connection information. The manufacturing apparatus 84 has a back set area in which a reel 91 in which resistance components are accommodated in advance is set, and a front set area in which a reel 92 in which resistance components are accommodated in front is set. When the connection is performed by soldering as shown in FIG. 10A, the operation control unit 87 acquires parts from the reel 91 in the back set area and arranges them as they are. On the other hand, when connecting by plating as shown in FIG. 10B, the operation control unit 87 acquires parts from the reel 92 in the table setting area and arranges them as they are.

配置するインスタンスがＬＳＩの場合も抵抗部品の場合と同様である。具体的には、接続情報がワイヤボンディングやめっきであれば、ＬＳＩのパッドが上向き（パッド側を表面とすると、表面が上向き）になるように配置する必要があるため、ＬＳＩが表向きにセットされているパレットからＬＳＩを取得し、そのままの状態で配置する。一方、接続情報が半田付けであれば、ＬＳＩのバンプ側が下向き（バンプ側を表面とすると、表面が下向き）になるように配置する必要があるため、ＬＳＩが裏向きにセットされているパレットからＬＳＩを取得し、そのままの状態で配置する。なお、接続情報が半田付けである場合は、上述したように、高精度な位置決めが要求されるため、制約条件情報に基づいてマウンタの動作速度を遅くするといった制御を行うようにしてもよい。 The case where the instance to be arranged is an LSI is the same as the case of a resistor component. Specifically, if the connection information is wire bonding or plating, it is necessary to place the LSI so that the LSI pad faces upward (the surface is facing upward when the pad side is the surface). The LSI is acquired from the current pallet and arranged as it is. On the other hand, if the connection information is soldering, it is necessary to arrange so that the bump side of the LSI faces downward (the surface is downward when the bump side is the surface). The LSI is acquired and placed as it is. Note that when the connection information is soldering, as described above, high-accuracy positioning is required. Therefore, control such as slowing down the operating speed of the mounter may be performed based on the constraint condition information.

すなわち、３次元回路情報記憶装置１から取得した接続情報（又は、必要な場合は制約条件情報）に応じて、動作制御部８７が例えばアーム等の動作部８８を動作制御することで、配置するインスタンスの表裏面を判定し、正確且つ効率よく配置を行うことが可能となる。 That is, according to the connection information acquired from the three-dimensional circuit information storage device 1 (or restriction condition information if necessary), the operation control unit 87 controls the operation unit 88 such as an arm to perform the arrangement. It is possible to determine the front and back surfaces of the instance, and to perform the placement accurately and efficiently.

次に、本実施形態に係る製造装置の動作について説明する。図１１は、本実施形態に係る製造装置の動作を示すフローチャートである。図１１において、まず、情報入力部８５が３次元回路情報記憶装置１から接続情報を取得する（Ｓ１）。演算部８６が、取得した接続情報に基づいて、配置するインスタンスの表裏を判定する（Ｓ２）。この判定処理は、上述したように、インスタンスの種類とその接続方法に基づいて行われる。具体的には、例えば、抵抗部品で半田付けの場合は配線との接続領域が下向き（裏面が上向き）となり、抵抗部品でめっきの場合は配線との接続領域が上向き（表面が上向き）となるように判定される。また、ＬＳＩでワイヤボンディング又はめっきの場合はＬＳＩのパッド側が上向き（表面が上向き）となり、ＬＳＩで半田付けの場合はＬＳＩのバンプ側が下向き（裏面が上向き）となるように判定される。動作制御部８７は、表面側を上向きに配置する場合は、動作部８８の動作を制御して表セット領域の部品（予め表面側が前面に収容されている部品）を掴んで取得し、そのまま配置する（Ｓ３）。一方、裏面側を上向きに配置する場合は、動作部８８の動作を制御して裏セット領域の部品（予め裏面側が前面に収容されている部品）を掴んで取得し、そのまま配置する（Ｓ４）。全ての部品について上記の配置処理が完了するまで継続して行われ、全ての部品の配置処理が完了したら処理を終了する。 Next, the operation of the manufacturing apparatus according to this embodiment will be described. FIG. 11 is a flowchart showing the operation of the manufacturing apparatus according to this embodiment. In FIG. 11, first, the information input unit 85 acquires connection information from the three-dimensional circuit information storage device 1 (S1). The computing unit 86 determines the front and back of the instance to be arranged based on the acquired connection information (S2). As described above, this determination processing is performed based on the type of instance and its connection method. Specifically, for example, in the case of soldering with a resistance component, the connection area with the wiring is downward (the back surface is upward), and when the resistance component is plated, the connection area with the wiring is upward (the surface is upward). It is determined as follows. Further, in the case of wire bonding or plating in an LSI, it is determined that the pad side of the LSI is upward (surface is upward), and in the case of soldering in the LSI, the bump side of the LSI is downward (back surface is upward). When arranging the surface side upward, the operation control unit 87 controls the operation of the operation unit 88 to grab and acquire the parts in the table set area (parts whose surface side is accommodated in front in advance) and arrange them as they are. (S3). On the other hand, when the back side is arranged upward, the operation of the operation unit 88 is controlled to grasp and acquire the parts in the back set area (parts in which the back side is accommodated in the front in advance) and arrange them as they are (S4). . The above-described arrangement process is continuously performed for all the parts, and the process is terminated when the arrangement process for all the parts is completed.

１３次元回路情報記憶装置
１１ＣＰＵ
１２ＲＡＭ
１３ＲＯＭ
１４ＨＤ
１５通信Ｉ／Ｆ
１６入出力Ｉ／Ｆ
２１第１記憶部
２１１ポート部
２１２ネット部
２１３インスタンス部
２１４ポートインスタンス部
２１５インスタンス配置情報部
２１６インスタンス接続情報部
２２第２記憶部
２２１端子図形情報部
２２２配線図形・ＶＩＡ情報部
２３定義体
２４制約条件情報部
３１抵抗部品
３２抵抗体
３３ａ，３３ｂ端子部
３４ａ，３４ｂ接続領域
３５ａ，３５ｂ非接続領域
３６（３６ａ，３６ｂ）配線
５１ａ，５１ｂビア
７０チップ
７１パッド
８１入力情報
８２入出力部
８３回路情報記憶部
８４製造装置
８５情報入力部
８６演算部
８７動作制御部
８８動作部
９１，９２リール 1 Three-dimensional circuit information storage device 11 CPU
12 RAM
13 ROM
14 HD
15 Communication I / F
16 Input / output I / F
DESCRIPTION OF SYMBOLS 21 1st memory | storage part 211 Port part 212 Net part 213 Instance part 214 Port instance part 215 Instance arrangement | positioning information part 216 Instance connection information part 22 2nd memory | storage part 221 Terminal figure information part 222 Wiring figure and VIA information part 23 Definition body 24 Restriction Condition information part 31 Resistance component 32 Resistor 33a, 33b Terminal part 34a, 34b Connection area 35a, 35b Non-connection area 36 (36a, 36b) Wiring 51a, 51b Via 70 Chip 71 Pad 81 Input information 82 Input / output part 83 Circuit information Storage unit 84 Manufacturing device 85 Information input unit 86 Calculation unit 87 Operation control unit 88 Operation unit 91, 92 reel

Claims

３次元回路情報記憶装置の情報を用いて３次元回路の製造を実施する製造装置であって、A manufacturing apparatus for manufacturing a three-dimensional circuit using information in a three-dimensional circuit information storage device,
前記３次元回路情報記憶装置は、回路を構成するインスタンスの３次元配置情報を記憶するインスタンス配置情報記憶手段と、前記インスタンスの端子と配線との接続方法に関する接続情報を記憶するインスタンス接続情報記憶手段とを備え、The three-dimensional circuit information storage device includes instance arrangement information storage means for storing three-dimensional arrangement information of instances constituting a circuit, and instance connection information storage means for storing connection information relating to a connection method between terminals of the instances and wiring. And
前記インスタンスが表向きにセットされる第１領域、及び前記インスタンスが裏向きにセットされる第２領域を有するインスタンスセット領域と、An instance set area having a first area where the instance is set face up and a second area where the instance is set face down;
前記インスタンス接続情報記憶手段に記憶された前記接続情報に基づいて、前記インスタンスが表向きに配置されるか裏向きに配置されるかを判定する表裏判定手段と、Front-and-back determination means for determining whether the instance is arranged face-up or face-down based on the connection information stored in the instance connection information storage means;
前記表裏判定手段の判定結果に基づいて、前記インスタンスを第１領域又は第２領域のいずれかの領域から取得して配置するインスタンス配置制御手段とを備えることを特徴とする製造装置。A manufacturing apparatus comprising: an instance arrangement control unit that obtains and arranges the instance from either the first region or the second region based on a determination result of the front / back determination unit.

請求項１に記載の製造装置において、
前記インスタンス接続情報記憶手段が、前記インスタンスの端子と前記配線との接続方法として、半田付け、めっき又はワイヤボンディングのいずれかの接続情報を記憶することを特徴とする製造装置。 The manufacturing apparatus according to claim 1,
The manufacturing apparatus characterized in that the instance connection information storage unit stores connection information of any one of soldering, plating, and wire bonding as a method of connecting the terminal of the instance and the wiring.

請求項２に記載の製造装置において、
前記接続情報の内容に応じて、当該接続方法を行うための前記３次元配置情報に基づく制約条件情報を記憶する制約条件情報記憶手段を備えることを特徴とする製造装置。 The manufacturing apparatus according to claim 2,
A manufacturing apparatus, comprising: constraint condition information storage means for storing constraint condition information based on the three-dimensional arrangement information for performing the connection method according to the content of the connection information.

回路を構成するインスタンスの３次元配置情報を記憶するインスタンス配置情報記憶手段、Instance arrangement information storage means for storing three-dimensional arrangement information of instances constituting the circuit;
前記インスタンスの端子と配線との接続方法に関する接続情報を記憶するインスタンス接続情報記憶手段、Instance connection information storage means for storing connection information regarding a connection method between the terminal of the instance and the wiring;
前記インスタンス接続情報記憶手段に記憶された前記接続情報に基づいて、前記インスタンスが表向きに配置されるか裏向きに配置されるかを判定する表裏判定手段、Front / back determination means for determining whether the instance is arranged face-up or face-down based on the connection information stored in the instance connection information storage means,
前記表裏判定手段の判定結果に基づいて、前記インスタンスを当該インスタンスが表向きにセットされる第１領域又は当該インスタンスが裏向きにセットされる第２領域のいずれかの領域から取得して配置するインスタンス配置制御手段としてコンピュータを機能させることを特徴とするプログラム。Based on the determination result of the front / back determination means, the instance is acquired and arranged from either the first area where the instance is set face-up or the second area where the instance is set face-down. A program for causing a computer to function as arrangement control means.