JP6592948B2

JP6592948B2 - 半導体装置の製造方法

Info

Publication number: JP6592948B2
Application number: JP2015086732A
Authority: JP
Inventors: 直哉岡本
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2015-04-21
Filing date: 2015-04-21
Publication date: 2019-10-23
Anticipated expiration: 2035-04-21
Also published as: JP2016207802A

Description

本発明は、半導体装置の製造方法及び半導体装置に関するものである。

窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きく、高い破壊電界強度を有する。そのため、ＧａＮ等の窒化物半導体は、高電圧動作かつ高出力を得る電源用の半導体デバイスの材料として極めて有望である。

窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。例えば、ＧａＮ系のＨＥＭＴ（ＧａＮ−ＨＥＭＴ）では、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮからなるＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮからなるＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極差により、高濃度の２ＤＥＧ（Two-Dimensional Electron Gas：２次元電子ガス）が得られる。

ＧａＮ−ＨＥＭＴを用いたデバイスとしては、ＧａＮ−ＨＥＭＴモノリシックマイクロ波集積回路（ＭＭＩＣ：Monolithic. Microwave Integrated Circuit）があり、ミリ波帯無線通信システム、マイクロ波レーダーシステム等への応用が期待されている。一般的に、ＧａＮ−ＨＥＭＴ−ＭＭＩＣは、同一のＳｉＣ基板等の上に形成されたＧａＮ−ＨＥＭＴ−ＨＰＡ（ハイパワーアンプ）と入出力整合回路とにより形成されている。

特開２００１−３３２８６６号公報特開２００６−２７００３７号公報特開２０１２−２１６６０１号公報特開２０１３−１６７５３号公報特開２０１３−９８３７３号公報

しかしながら、ＳｉＣ基板は、Ｓｉ基板等と比べて高価であり、また、大きな基板を形成することが困難であることから、ＧａＮ−ＨＥＭＴ−ＭＭＩＣは高価なものとなってしまう。従って、ＧａＮ−ＨＥＭＴ−ＭＭＩＣの低コスト化のためには、例えば、ＧａＮ−ＨＥＭＴ−ＨＰＡチップと、安価なＳｉ基板を用いて作製した入出力整合回路チップとを用いて、異種チップ集積化及び再配線プロセスによりＭＭＩＣ化することが極めて有効である。

ＧａＮ−ＨＥＭＴ−ＭＭＩＣの場合、ＧａＮ−ＨＥＭＴ−ＨＰＡチップの放熱、及び、入出力整合回路チップのＴＳＶ（Through Substrate Via：基板貫通ビア配線）を介したグランド接地のため、各々のチップ裏面に金属膜が形成されている。このため、各々のチップを集積化及び再配線を行った後、各々のチップの裏面が露出するまで、モールド樹脂等をバックグラインド（研削）する工程が行われる。しかしながら、ＧａＮ−ＨＥＭＴ−ＨＰＡチップと入出力整合回路チップとでは、形成している基板の材料が異なるため、基板の厚み精度や研削レートの差により、歩留まりの低下や信頼性の低下を招いていた。

このため、異なる材料からなる基板を用いた複数のチップによりＩＣを形成する場合において、低価格で、信頼性の高い半導体装置の製造方法が求められている。

本実施の形態の一観点によれば、表面側に形成された電極と表面側から裏面側に貫通する貫通電極とを有する第１の半導体チップと、表面側に形成された電極と表面側から裏面側に貫通する貫通電極とを有する第２の半導体チップとを、前記第１の半導体チップ及び前記第２の半導体チップの裏面側において、樹脂により固定する工程と、前記樹脂をエッチングにより除去することにより、前記第１の半導体チップの裏面側及び第２の半導体チップの裏面側を露出させる工程と、前記第１の半導体チップの裏面側及び第２の半導体チップの裏面側に、共通電極を形成する工程と、を有し、前記第１の半導体チップは、ＳｉＣ基板の表面側に窒化物半導体層により半導体素子が形成されており、前記第２の半導体チップは、Ｓｉ基板の表面側に、抵抗、キャパシタ、インダクタンスのうちの１または２以上が形成されており、前記第１の半導体チップの裏面側及び第２の半導体チップの裏面側を露出させる工程は、前記第１の半導体チップ及び前記第２の半導体チップの裏面側より、前記樹脂を所定の厚さになるまで研削する工程と、前記研削された面の上にレジストパターンを形成し、前記レジストパターンの形成されていない領域の樹脂をエッチングにより除去することにより、前記第１の半導体チップの裏面側及び前記第２の半導体チップの裏面側を露出させる工程と、を有することを特徴とする。

開示の半導体装置の製造方法によれば、異なる材料からなる基板を用いた複数のチップにより形成されるＩＣを低価格で、高い信頼性で、製造することができる。

基板材料の異なる複数のチップにより形成されている半導体装置の構造図基板材料の異なる複数のチップにより形成されている半導体装置の説明図第１の実施の形態における半導体装置の製造方法の工程図（１）第１の実施の形態における半導体装置の製造方法の工程図（２）疑似ウェハの説明図第１の実施の形態における半導体装置の製造方法の工程図（３）第１の実施の形態における半導体装置の製造方法の工程図（４）第１の実施の形態における半導体装置の製造方法の工程図（５）第１の実施の形態における半導体装置の製造方法の工程図（６）第１の実施の形態における半導体装置の製造方法の工程図（７）第１の実施の形態における半導体装置の製造方法の工程図（８）第１の実施の形態における半導体装置の製造方法の工程図（９）第１の実施の形態における半導体装置の製造方法の工程図（１０）第１の実施の形態における半導体装置の製造方法の工程図（１１）第１の実施の形態における半導体装置の製造方法の工程図（１２）第１の実施の形態における半導体装置の製造方法の工程図（１３）第１の実施の形態における半導体装置の説明図第２の実施の形態における半導体装置の製造方法の工程図（１）第２の実施の形態における半導体装置の製造方法の工程図（２）第２の実施の形態における半導体装置の製造方法の工程図（３）第２の実施の形態における半導体装置の製造方法の工程図（４）第２の実施の形態における半導体装置の製造方法の工程図（５）第２の実施の形態における半導体装置の製造方法の工程図（６）第２の実施の形態における半導体装置の製造方法の工程図（７）第２の実施の形態における半導体装置の製造方法の工程図（８）第２の実施の形態における半導体装置の製造方法の工程図（９）第２の実施の形態における半導体装置の製造方法の工程図（１０）第２の実施の形態における半導体装置の製造方法の工程図（１１）第３の実施の形態における高周波幅器の構造図

実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。

〔第１の実施の形態〕
最初に、異なる材料からなる基板を用いた複数のチップにより形成されるＭＭＩＣについて説明する。このＭＭＩＣは、図１に示されるように、例えば、３つのチップ、即ち、ＳｉＣ基板１１を用いた第１の半導体チップ１０、Ｓｉ基板２１を用いた第２の半導体チップ２０、Ｓｉ基板３１を用いた第３の半導体チップ３０により形成されている。第１の半導体チップ１０、第２の半導体チップ２０及び第３の半導体チップ３０の表面側には、層間絶縁膜５１と金属により形成された配線５２により再配線層５０が形成されており、再配線層５０により、各々の半導体チップ間が電気的に接続されている。第１の半導体チップ１０、第２の半導体チップ２０及び第３の半導体チップ３０の裏面側には、放熱のため、及び、グランド接地のため、共通電極となる金属膜６０が形成されている。尚、第１の半導体チップ１０、第２の半導体チップ２０、第３の半導体チップ３０の厚さは、約１００μｍであり、第１の半導体チップ１０、第２の半導体チップ２０、第３の半導体チップ３０は、モールド樹脂４０により接合されている。

第１の半導体チップ１０は、ＧａＮ−ＨＥＭＴ−ＨＰＡチップである。具体的には、第１の半導体チップ１０の表面に形成されたＧａＮ等の窒化物半導体層１２には半導体回路が形成されており、窒化物半導体層１２の上には、ゲート電極（Ｇ）、ソース電極（Ｓ）、ドレイン電極（Ｄ）等の表面側電極１３が形成されている。第２の半導体チップ２０は、入力側整合回路チップであり、Ｓｉ基板２１の表面及び裏面には、酸化シリコン膜２２ａ、２２ｂが形成されている。また、表面側の酸化シリコン膜２２ａの上には、表面側電極２３、キャパシタ２４や抵抗２５等の電子素子が形成されている。第３の半導体チップ３０は、出力側整合回路チップであり、Ｓｉ基板３１の表面及び裏面には、酸化シリコン膜３２ａ、３２ｂが形成されている。また、表面側の酸化シリコン膜３２ａの上には、表面側電極３３、キャパシタ３４やインダクタンス３５等の電子素子が形成されている。

また、第１の半導体チップ１０、第２の半導体チップ２０及び第３の半導体チップ３０には、表面側電極１３、２３、３３の一部と裏面側に形成される金属膜６０とを接続するための貫通電極となるＴＳＶ配線１７、２７、３７が、銅等により形成されている。

図１に示すようなＭＭＩＣを作製する際には、最初に、図２（ａ）に示すように、第１の半導体チップ１０、第２の半導体チップ２０、第３の半導体チップ３０の表面側を揃えて配置し、半導体チップの裏面側よりモールド樹脂４０で固める。この後、モールド樹脂４０により固められた第１の半導体チップ１０、第２の半導体チップ２０、第３の半導体チップ３０の表面側に再配線層５０を形成する。再配線層５０は、層間絶縁膜５１及び配線５２より形成されている。具体的には、再配線層５０は、層間絶縁膜５１となる絶縁膜の成膜、貫通電極を形成するための絶縁膜のエッチング、絶縁膜が除去された領域及び絶縁膜の表面において配線５２を形成するための金属膜を成膜することにより形成されている。

次に、図２（ｂ）に示すように、各々の半導体チップの裏面側に金属膜６０を形成するため、各々の半導体チップの裏面側のモールド樹脂４０を研削により除去し、第１の半導体チップ１０、第２の半導体チップ２０、第３の半導体チップ３０の裏面を露出させる。しかしながら、第１の半導体チップ１０を形成しているＳｉＣ基板１１の厚さと、第２の半導体チップ２０及び第３の半導体チップ３０を形成しているＳｉ基板２１、３１の厚さが、許容精度の範囲内で僅かにずれている場合がある。また、各々の半導体チップを形成している基板の材料により研削レートも異なる。

このため、図２（ｂ）に示されるように、第２の半導体チップ２０及び第３の半導体チップ３０の裏面側における酸化シリコン膜２２ｂ及び３２ｂまでも、研削により除去されてしまう場合がある。このように、第２の半導体チップ２０及び第３の半導体チップ３０の裏面側における酸化シリコン膜２２ｂ及び３２ｂが除去されてしまうと、Ｓｉ基板２１及び３１の裏面に、共通電極となる金属膜６０が直接成膜されるため、Ｓｉと金属とが接触する。このため、製造される半導体装置の信頼性が低下してしまう。また、Ｓｉ基板２１及び３１を形成しているＳｉと、ＳｉＣ基板１１を形成しているＳｉＣとでは、研削レートが異なるため、裏面側において半導体チップにより凹凸が形成される場合がある。このように、裏面側において半導体チップにより凹凸が形成されると、裏面側に金属膜６０を形成する際に、ボイドが形成され、放熱特性や、グランド電位等に悪影響を与える場合がある。

（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について説明する。本実施の形態のける半導体装置の製造方法は、図１に示される構造のＭＭＩＣを高い信頼性で製造することのできる半導体装置の製造方法である。

最初に、図３に示すように、支持基板７０の上に粘着層７１を形成する。支持基板７０にはガラス基板等を用いることができ、粘着層７１には常温では粘着力があり、熱を加えることにより粘着力が弱まり、付着していたものを容易に剥がすことのできる粘着シートを用いることができる。

次に、図４に示すように、第１の半導体チップ１０、第２の半導体チップ２０、第３の半導体チップ３０の表面側が、粘着層７１に接するように、フリップチップボンダーやチップマウンターにより粘着層７１の上に実装し仮固定する。

第１の半導体チップ１０は、ＳｉＣ基板１１にＧａＮ−ＨＥＭＴ−ＨＰＡが形成されているものである。具体的には、図５（ａ）に示されるようなＳｉＣウェハ８１に形成されたＧａＮ−ＨＥＭＴ−ＨＰＡをダイシング等によりチップごとに分離することにより形成されたＧａＮ−ＨＥＭＴ−ＨＰＡチップである。具体的には、第１の半導体チップ１０の表面には窒化物半導体層１２により半導体回路が形成されており、窒化物半導体層１２の上には、ゲート電極、ソース電極、ドレイン電極等の表面側電極１３が形成されている。また、第１の半導体チップ１０の裏面側には裏面側電極１６が形成されており、必要に応じて、表面側電極１３の一部と裏面側電極１６とは、第１の半導体チップ１０を貫通する銅等により形成されたＴＳＶ配線１７により接続されている。

また、第２の半導体チップ２０及び第３の半導体チップ３０は、Ｓｉ基板に整合回路が形成されているものであり、図５（ｂ）に示されるようなＳｉウェハ８２に形成された各々の整合回路をダイシング等によりチップごとに分離することにより形成される。尚、図５（ｃ）は、ＳｉＣウェハ８１、Ｓｉウェハ８２より、各々分離された第１の半導体チップ１０、第２の半導体チップ２０及び第３の半導体チップ３０をモールド樹脂４０で固めることにより形成された後述する疑似ウェハ８３の様子を示す。

第２の半導体チップ２０は、入力側整合回路チップであり、Ｓｉ基板２１の表面及び裏面には、酸化シリコン膜２２ａ、２２ｂが形成されている。表面側の酸化シリコン膜２２ａの上には、表面側電極２３、キャパシタ２４や抵抗２５等の電子素子が形成されている。また、第２の半導体チップ２０の裏面側の酸化シリコン膜２２ｂの上には裏面側電極２６が形成されており、表面側電極２３の一部と裏面側電極２６とは、第２の半導体チップ２０を貫通する銅等により形成されたＴＳＶ配線２７により接続されている。

第３の半導体チップ３０は、出力側整合回路チップであり、Ｓｉ基板３１の表面及び裏面には、酸化シリコン膜３２ａ、３２ｂが形成されている。表面側の酸化シリコン膜３２ａの上には、表面側電極３３、キャパシタ３４等の電子素子が形成されている。また、第３の半導体チップ３０の裏面側の酸化シリコン膜３２ｂの上には裏面側電極３６が形成されており、表面側電極３３の一部と裏面側電極３６とは、第３の半導体チップ３０を貫通する銅等により形成されたＴＳＶ配線３７により接続されている。

次に、図６に示すように、粘着層７１の上に仮固定されている第１の半導体チップ１０、第２の半導体チップ２０、第３の半導体チップ３０の裏面側に、液状のモールド樹脂４０を塗布し、プレスにより平坦化した状態で、モールド樹脂４０を硬化させて固める。これにより、硬化したモールド樹脂４０により、第１の半導体チップ１０、第２の半導体チップ２０、第３の半導体チップ３０が固定される。固められたモールド樹脂４０の形状は、図５（ｃ）に示されるような、疑似ウェハ８３となるようにウェハ状に形成する。

次に、図７に示すように、支持基板７０及び粘着層７１を加熱して、支持基板７０及び粘着層７１を剥離する。これにより、図５（ｃ）に示されるような、第１の半導体チップ１０、第２の半導体チップ２０、第３の半導体チップ３０をモールド樹脂４０により固めた疑似ウェハ８３が形成される。この疑似ウェハ８３においては、第１の半導体チップ１０、第２の半導体チップ２０、第３の半導体チップ３０の表面側が露出している。

次に、図８に示すように、疑似ウェハ８３において、第１の半導体チップ１０、第２の半導体チップ２０、第３の半導体チップ３０の表面側に、層間絶縁膜５１を形成する。層間絶縁膜５１は、疑似ウェハ８３の第１の半導体チップ１０、第２の半導体チップ２０、第３の半導体チップ３０の表面側に、液体のポリイミド等の溶液を塗布した後、キュアすることにより形成する。

次に、図９に示すように、層間絶縁膜５１にビア電極を形成するためのビア開口５１ａを形成する。具体的には、層間絶縁膜５１の上に、フォトレジストを塗布し、露光装置により露光、現像を行うことにより、ビア開口５１ａが形成される領域に開口部を有するレジストパターン７２を形成する。この後、レジストパターン７２が形成されていない領域の層間絶縁膜５１をドライエッチングにより除去することにより、層間絶縁膜５１にビア開口５１ａを形成する。尚、ビア開口５１ａが形成された層間絶縁膜５１は、疑似ウェハ８３に液体の感光性ポリイミド等の感光性樹脂を塗布し、露光装置による露光を行い、露光されていない領域の感光性樹脂を除去し、キュア等することにより形成してもよい。この後、レジストパターン７２は有機溶剤等により除去する。

次に、図１０に示すように、ビア電極５２ａ及び表面電極５２ｂを形成することにより、配線５２を形成する。尚、ビア電極５２ａ及び表面電極５２ｂにより形成される配線５２は、再配線とも呼ばれる。具体的には、Ｔｉ／Ｃｕにより形成された不図示のシードメタルをスパッタリングにより成膜し、シードメタルの上に不図示のレジストパターン等を形成した後、銅（Ｃｕ）メッキを行う。これにより、層間絶縁膜５１におけるビア開口５１ａにビア電極５２ａを形成し、層間絶縁膜５１の表面に表面電極５２ｂを形成する。この後、レジストパターンを有機溶剤等により除去し、露出したシードメタルは、ミリング等により除去する。これにより、層間絶縁膜５１と配線５２により再配線層５０が形成される。この際、ビア電極５２ａによりインダクタンス３５も同時に形成される。尚、ビア電極５２ａ及び表面電極５２ｂは、スパッタリングによりＡｌを成膜することにより形成したものであってもよい。

次に、図１１に示すように、疑似ウェハ８３の裏面側のモールド樹脂４０を研削するために、サポート基板７３に、疑似ウェハ８３の表面側となる再配線層５０が形成されている側を熱可塑性接着剤７４により貼り付ける。サポート基板７３は、例えば、ガラス基板等が用いられる。

次に、図１２に示すように、疑似ウェハ８３の裏面側のモールド樹脂４０を第１の半導体チップ１０、第２の半導体チップ２０、第３の半導体チップ３０の裏面側が露出する手前まで、研削により除去する。即ち、疑似ウェハ８３の裏面側において、第１の半導体チップ１０、第２の半導体チップ２０、第３の半導体チップ３０の裏面が、モールド樹脂４０により薄く覆われた状態、例えば、厚さが１０μｍとなるまで研削により除去する。

次に、図１３に示すように、第１の半導体チップ１０の裏面側に開口部４０ａ、第２の半導体チップ２０の裏面側に開口部４０ｂ、第３の半導体チップ３０の裏面側に開口部４０ｃを形成する。具体的には、研削されたモールド樹脂４０の表面に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、開口部４０ａ、４０ｂ、４０ｃが形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、レジストパターンが形成されていない領域のモールド樹脂４０をドライエッチング等により除去することにより、開口部４０ａ、４０ｂ、４０ｃを形成し、第１の半導体チップ１０、第２の半導体チップ２０、第３の半導体チップ３０の裏面を露出させる。これにより、第１の半導体チップ１０の裏面側における裏面側電極１６、第２の半導体チップ２０の裏面側における裏面側電極２６、第３の半導体チップ３０の裏面側における裏面側電極３６が露出する。このように形成される開口部４０ａは裏面側電極１６よりも狭い領域に形成され、開口部４０ｂは裏面側電極２６よりも狭い領域に形成され、開口部４０ｃは裏面側電極３６よりも狭い領域に形成される。この後、不図示のレジストパターンは、有機溶剤等により除去する。

次に、図１４に示すように、第１の半導体チップ１０の裏面側における裏面側電極１６、第２の半導体チップ２０の裏面側における裏面側電極２６、第３の半導体チップ３０の裏面側における裏面側電極３６の上に、第１の金属膜６１、６２、６３を形成する。第１の金属膜６１、６２、６３は、Ｃｕ、Ａｕ、Ａｇ、Ｐｔ、Ｉｎ、Ｓｎ、Ｎｉ等を含む単層膜や多層膜を無電解メッキにより形成する。尚、第１の金属膜６１は、第１の半導体チップ１０よりも狭い領域に形成されており、第１の金属膜６２は、第２の半導体チップ２０よりも狭い領域に形成されており、第１の金属膜６３は、第３の半導体チップ３０よりも狭い領域に形成されている。このように、開口部４０ａ、４０ｂ、４０ｃを第１の金属膜６１、６２、６３により埋め込むことにより、モールド樹脂４０と開口部４０ａ、４０ｂ、４０ｃに形成された第１の金属膜６１、６２、６３との高さを略同じにすることができる。

次に、図１５に示すように、第１の金属膜６１、６２、６３が形成されている疑似ウェハ８３の裏面側に、シードメタルを成膜した後、Ａｕメッキにより第２の金属膜６４を形成する。シードメタルは、スパッタリングによりＴｉ／Ａｕ（２０ｎｍ／０．２μｍ）膜を成膜することにより形成し、Ａｕメッキ膜は膜厚が３μｍのＡｕメッキを行うことにより形成する。これにより、疑似ウェハ８３の裏面側には、第１の金属膜６１、６２、６３及び第２の金属膜６４からなる共通電極となる金属膜６０が形成される。

次に、図１６に示すように、疑似ウェハ８３よりサポート基板７３を剥離した後、熱可塑性接着剤７４を除去する。これにより、本実施の形態における半導体装置であるＧａＮ−ＨＥＭＴ−ＭＭＩＣを作製することができる。図１７は、このＧａＮ−ＨＥＭＴ−ＭＭＩＣのモールド樹脂の一部を透過した上面図である。

本実施の形態においては、第２の半導体チップ２０及び第３の半導体チップ３０の裏面側のモールド樹脂４０を除去する際に、裏面側の酸化シリコン膜２２ｂ、３２ｂが除去されないため、半導体装置の信頼性が低下することを抑制することができる。また、第１の半導体チップ１０、第２の半導体チップ２０、第３の半導体チップ３０の裏面は、研削により除去されないため、半導体チップ間において研削レートの相違による凹凸が生じることはない。また、第１の半導体チップ１０、第２の半導体チップ２０、第３の半導体チップ３０の表面側及び裏面側の縁の一部にも、モールド樹脂４０が形成されており、半導体チップ間は強く接合されているため、熱膨張等により半導体チップが分離することはない。

〔第２の実施の形態〕
（半導体装置の製造方法）
次に、第２の実施の形態における半導体装置の製造方法について説明する。本実施の形態のける半導体装置の製造方法は、図１に示される構造のＭＭＩＣを高い信頼性で製造することのできる半導体装置の製造方法である。

最初に、図１８に示すように、支持基板７０の上に粘着層７１を形成する。支持基板７０にはガラス基板等を用いることができ、粘着層７１には常温では粘着力があり、熱を加えることにより粘着力が弱まり、付着していたものを容易に剥がすことのできる粘着シートを用いることができる。

次に、図１９に示すように、第１の半導体チップ１０、第２の半導体チップ２０、第３の半導体チップ３０の表面側が、粘着層７１に接するように、フリップチップボンダーやチップマウンターにより粘着層７１の上に実装し仮固定する。

第１の半導体チップ１０は、ＳｉＣ基板１１にＧａＮ−ＨＥＭＴ−ＨＰＡが形成されているＧａＮ−ＨＥＭＴ−ＨＰＡチップである。具体的には、第１の半導体チップ１０の表面には窒化物半導体層１２により半導体回路が形成されており、窒化物半導体層１２の上には、ゲート電極、ソース電極、ドレイン電極等の表面側電極１３が形成されている。また、第１の半導体チップ１０の裏面側には裏面側電極１６が形成されており、必要に応じて表面側電極１３の一部と裏面側電極１６とは、第１の半導体チップ１０を貫通する銅等により形成されたＴＳＶ配線１７により接続されている。裏面側電極１６の上には、第１の金属膜６１がメッキにより形成されている。

第２の半導体チップ２０は、入力側整合回路チップであり、Ｓｉ基板２１の表面及び裏面には、絶縁膜となる酸化シリコン膜２２ａ、２２ｂが形成されている。表面側の酸化シリコン膜２２ａの上には、表面側電極２３、キャパシタ２４や抵抗２５等の電子素子が形成されている。また、第２の半導体チップ２０の裏面側の酸化シリコン膜２２ｂの上には裏面側電極２６が形成されており、表面側電極２３の一部と裏面側電極２６とは、第２の半導体チップ２０を貫通する銅等により形成されたＴＳＶ配線２７により接続されている。裏面側電極２６の上には、第１の金属膜６２がメッキにより形成されている。

第３の半導体チップ３０は、出力側整合回路チップであり、Ｓｉ基板３１の表面及び裏面には、絶縁膜となる酸化シリコン膜３２ａ、３２ｂが形成されている。表面側の酸化シリコン膜３２ａの上には、表面側電極３３、キャパシタ３４等の電子素子が形成されている。また、第３の半導体チップ３０の裏面側の酸化シリコン膜３２ｂの上には裏面側電極３６が形成されており、表面側電極３３の一部と裏面側電極３６とは、第３の半導体チップ３０を貫通する銅等により形成されたＴＳＶ配線３７により接続されている。裏面側電極３６の上には、第１の金属膜６３がメッキにより形成されている。

尚、本実施の形態においては、第１の金属膜６１、６２、６３は、Ｃｕ、Ａｕ、Ａｇ、Ｐｔ、Ｉｎ、Ｓｎ、Ｎｉ等を含む単層膜や多層膜を膜厚が１０μｍ以上となるように成膜することにより形成されている。また、第１の金属膜６１は、第１の半導体チップ１０よりも狭い領域に形成されており、第１の金属膜６２は、第２の半導体チップ２０よりも狭い領域に形成されており、第１の金属膜６３は、第３の半導体チップ３０よりも狭い領域に形成されている。

次に、図２０に示すように、粘着層７１の上に仮固定されている第１の半導体チップ１０、第２の半導体チップ２０、第３の半導体チップ３０の裏面側より、液状のモールド樹脂４０を塗布し、プレスにより平坦化した状態で、モールド樹脂４０を固める。これにより、硬化したモールド樹脂４０により、第１の半導体チップ１０、第２の半導体チップ２０、第３の半導体チップ３０が固定される。固められたモールド樹脂４０の形状は、図５（ｃ）に示されるように、疑似ウェハ８３となるようにウェハ状に形成する。

次に、図２１に示すように、支持基板７０及び粘着層７１を加熱して、支持基板７０及び粘着層７１を剥離する。これにより、図５（ｃ）に示されるような、第１の半導体チップ１０、第２の半導体チップ２０、第３の半導体チップ３０をモールド樹脂４０により固めた疑似ウェハ８３が形成される。この疑似ウェハ８３では、第１の半導体チップ１０、第２の半導体チップ２０、第３の半導体チップ３０の表面側が露出している。

次に、図２２に示すように、疑似ウェハ８３において、第１の半導体チップ１０、第２の半導体チップ２０、第３の半導体チップ３０の表面側に、層間絶縁膜５１を形成する。層間絶縁膜５１は、疑似ウェハ８３の第１の半導体チップ１０、第２の半導体チップ２０、第３の半導体チップ３０の表面側に、液体のポリイミド等の溶液を塗布した後、キュアすることにより形成する。

次に、図２３に示すように、層間絶縁膜５１にビア電極を形成するためのビア開口５１ａを形成する。具体的には、層間絶縁膜５１の上に、フォトレジストを塗布し、露光装置により露光、現像を行うことにより、ビア開口５１ａが形成される領域に開口部を有するレジストパターン７２を形成する。この後、レジストパターン７２が形成されていない領域の層間絶縁膜５１をドライエッチングにより除去することにより、層間絶縁膜５１にビア開口５１ａを形成する。尚、ビア開口５１ａが形成された層間絶縁膜５１は、疑似ウェハ８３に液体の感光性ポリイミド等の感光性樹脂を塗布し、露光装置による露光を行い、露光されていない領域の感光性樹脂を除去し、キュア等することにより形成してもよい。この後、レジストパターン７２は有機溶剤等により除去する。

次に、図２４に示すように、ビア電極５２ａ及び表面電極５２ｂを形成することにより、配線５２を形成する。尚、ビア電極５２ａ及び表面電極５２ｂにより形成される配線５２は、再配線とも呼ばれる。具体的には、Ｔｉ／Ｃｕにより形成された不図示のシードメタルをスパッタリングにより成膜し、シードメタルの上に不図示のレジストパターン等を形成した後、銅（Ｃｕ）メッキを行う。これにより、層間絶縁膜５１におけるビア開口５１ａにビア電極５２ａを形成し、層間絶縁膜５１の表面に表面電極５２ｂを形成する。この後、レジストパターンを有機溶剤等により除去し、露出したシードメタルは、ミリング等により除去する。これにより、層間絶縁膜５１と配線５２により再配線層５０が形成される。この際、ビア電極５２ａによりインダクタンス３５も同時に形成される。尚、ビア電極５２ａ及び表面電極５２ｂは、スパッタリングによりＡｌを成膜することにより形成したものであってもよい。

次に、図２５に示すように、疑似ウェハ８３の裏面側のモールド樹脂４０を研削するために、サポート基板７３に、疑似ウェハ８３の表面側となる再配線層５０が形成されている側を熱可塑性接着剤７４により貼り付ける。サポート基板７３は、例えば、ガラス基板等が用いられる。

次に、図２６に示すように、疑似ウェハ８３の裏面側のモールド樹脂４０を第１の半導体チップ１０、第２の半導体チップ２０、第３の半導体チップ３０の裏面側における第１の金属膜６１、６２、６３が露出するまで、研削により除去する。この際、半導体チップの高さの差が±２μｍ程度であっても、第１の金属膜６１、６２、６３の厚さは１０μｍ以上ある。よって、疑似ウェハ８３の裏面側のモールド樹脂４０を除去する際に、第１の金属膜６１、６２、６３が多少除去されても完全に除去されることはない。

次に、図２７に示すように、第１の金属膜６１、６２、６３が形成されている疑似ウェハ８３の裏面側に、シードメタルを成膜した後、Ａｕメッキにより第２の金属膜６４を形成する。シードメタルは、スパッタリングによりＴｉ／Ａｕ（２０ｎｍ／０．２μｍ）膜を成膜することにより形成し、Ａｕメッキ膜は膜厚が３μｍのＡｕメッキを行うことにより形成する。これにより、疑似ウェハ８３の裏面側には、第１の金属膜６１、６２、６３及び第２の金属膜６４からなる共通電極となる金属膜６０が形成される。

次に、図２８に示すように、疑似ウェハ８３よりサポート基板７３を剥離した後、熱可塑性接着剤７４を除去する。これにより、本実施の形態における半導体装置であるＧａＮ−ＨＥＭＴ−ＭＭＩＣを作製することができる。

尚、上記以外の内容については、第１の実施の形態と同様である。

〔第３の実施の形態〕
次に、第３の実施の形態における高周波増幅器について、図２９に基づき説明する。本実施の形態における高周波増幅器は、第１または第２の実施の形態における半導体装置を用いた高周波増幅器である。本実施の形態における高周波増幅器４７０は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器４７０は、ディジタル・プレディストーション回路４７１、ミキサー４７２ａ、４７２ｂ、パワーアンプ４７３及び方向性結合器４７４を備えている。ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償する。ミキサー４７２ａ、４７２ｂは、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅する。本実施の形態においては、パワーアンプ４７３は、第１または第２の実施の形態における半導体装置を有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。また、本実施の形態における高周波増幅器は、例えば、スイッチの切り替えにより、ミキサー４７２により出力信号を交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することが可能である。

本実施の形態における高周波増幅器は、第１または第２の実施の形態における半導体装置を有しているため、信頼性の高い高周波高出力増幅器を得ることができる。また、このような高周波高出力増幅器を用いた送信・受信モジュールにおいては、信頼性の高い通信、レーダー、センサー、電波妨害器等のシステム機器を提供することができる。

以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。

上記の説明に関し、更に以下の付記を開示する。
（付記１）
表面側に形成された電極と表面側から裏面側に貫通する貫通電極とを有する第１の半導体チップと、表面側に形成された電極と表面側から裏面側に貫通する貫通電極とを有する第２の半導体チップとを、前記第１の半導体チップ及び前記第２の半導体チップの裏面側において、樹脂により固定する工程と、
前記樹脂をエッチングにより除去することにより、前記第１の半導体チップの裏面側及び第２の半導体チップの裏面側を露出させる工程と、
前記第１の半導体チップの裏面側及び第２の半導体チップの裏面側に、共通電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記２）
前記樹脂により固定する工程後、
前記第１の半導体チップ及び前記第２の半導体チップの表面側に配線を形成することにより、前記第１の半導体チップの表面側の電極と前記第２の半導体チップの表面側の電極とを接続する再配線を形成する工程を含むことを特徴とする付記１に記載の半導体装置の製造方法。
（付記３）
前記第１の半導体チップの裏面側及び第２の半導体チップの裏面側を露出させる工程は、
前記樹脂の上にレジストパターンを形成する工程と、
前記レジストパターンの形成されていない領域の樹脂をエッチングにより除去し、前記第１の半導体チップの裏面側及び第２の半導体チップの裏面側を露出させる工程と、
を含むものであることを特徴とする付記１または２に記載の半導体装置の製造方法。
（付記４）
前記第１の半導体チップの裏面側及び第２の半導体チップの裏面側を露出させる工程は、
前記第１の半導体チップ及び前記第２の半導体チップの裏面側より、前記樹脂を所定の厚さになるまで研削する工程と、
前記研削された面の上にレジストパターンを形成し、前記レジストパターンの形成されていない領域の樹脂をエッチングにより除去することにより、前記第１の半導体チップの裏面側及び第２の半導体チップの裏面側を露出させる工程と、
を有することを特徴とする付記１から３のいずれかに記載の半導体装置の製造方法。
（付記５）
前記共通電極を形成する工程は、
前記第１の半導体チップの裏面側及び第２の半導体チップの裏面側に第１の金属膜を形成する工程と、
前記第１の金属膜の上に、メッキにより第２の金属膜を形成する工程と、
を含むものであることを特徴とする付記１から４のいずれかに記載の半導体装置の製造方法。
（付記６）
表面側及び裏面側に形成された電極と表面側の電極と裏面側の電極とを接続する貫通電極とを有する第１の半導体チップと、表面側及び裏面側に形成された電極と表面側の電極と裏面側の電極とを接続する貫通電極とを有する第２の半導体チップとを、前記第１の半導体チップ及び前記第２の半導体チップの裏面側において、樹脂により固定する工程と、
前記樹脂を研削により除去することにより、前記第１の半導体チップの裏面側の電極及び第２の半導体チップの裏面側の電極を露出させる工程と、
前記第１の半導体チップの裏面側の電極と第２の半導体チップの裏面側の電極とを接続する共通電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記７）
前記樹脂により固定する工程の後、
前記第１の半導体チップ及び前記第２の半導体チップの表面側に配線を形成することにより、前記第１の半導体チップの表面側の電極と前記第２の半導体チップの表面側の電極とを接続する再配線を形成する工程を含むことを特徴とする付記６に記載の半導体装置の製造方法。
（付記８）
前記研削の前における前記第１の半導体チップの裏面側の電極及び前記第２の半導体チップの裏面側の電極の厚さは、１０μｍ以上であることを特徴とする付記７に記載の半導体装置の製造方法。
（付記９）
前記第１の半導体チップと前記第２の半導体チップとを前記樹脂により固定する工程は、
支持基板の上の粘着層に、前記第１の半導体チップ及び前記第２の半導体チップの表面側を貼り付ける工程と、
前記支持基板の前記粘着層に貼り付けられた、前記第１の半導体チップ及び前記第２の半導体チップの裏面側に樹脂を供給した後、硬化させる工程と、
前記樹脂により前記第１の半導体チップと前記第２の半導体チップとが固定されたものより、前記粘着層及び前記支持基板を剥離する工程と、
を含むものであることを特徴とする付記１から８のいずれかに記載の半導体装置の製造方法。
（付記１０）
前記第１の半導体チップは、ＳｉＣ基板の表面側に窒化物半導体層により半導体素子が形成されており、
前記第２の半導体チップは、Ｓｉ基板の表面側に、抵抗、キャパシタ、インダクタンスのうちの１または２以上が形成されていることを特徴とする付記１から９のいずれかに記載の半導体装置の製造方法。
（付記１１）
前記第２の半導体チップは、複数設けられていることを特徴とする付記１から１０のいずれかに記載の半導体装置の製造方法。
（付記１２）
表面側に形成された電極と表面側から裏面側に貫通する貫通電極とを有する第１の半導体チップと、
表面側に形成された電極と表面側から裏面側に貫通する貫通電極とを有する第２の半導体チップと、
前記第１の半導体チップ及び前記第２の半導体チップを固定する樹脂と、
前記第１の半導体チップの裏面と前記第２の半導体チップの裏面とを接続する共通電極と、
を有し、
前記第１の半導体チップは、ＳｉＣ基板に形成されたものであって、
前記第２の半導体チップを形成している半導体基板は、前記第１の半導体チップを形成している半導体基板とは異なる材料により形成されていることを特徴とする半導体装置。
（付記１３）
前記第１の半導体チップは、ＳｉＣ基板にＧａＮを含む半導体層により半導体素子が形成されたものであって、
前記第２の半導体チップは、Ｓｉ基板に電子素子が形成されたものであることを特徴とする付記１２に記載の半導体装置。
（付記１４）
前記第２の半導体チップは、複数設けられていることを特徴とする付記１２または１３に記載の半導体装置。
（付記１５）
付記１２から１４のいずれかに記載の半導体装置を有することを特徴とする増幅器。

１０第１の半導体チップ
１１ＳｉＣ基板
１２窒化物半導体層
１３表面側電極
１６裏面側電極
１７ＴＳＶ配線
２０第２の半導体チップ
２１Ｓｉ基板
２２ａ、２２ｂ酸化シリコン膜
２３表面側電極
２４キャパシタ
２５抵抗
２６裏面側電極
２７ＴＳＶ配線
３０第３の半導体チップ
３１Ｓｉ基板
３２ａ、３２ｂ酸化シリコン膜
３３表面側電極
３４キャパシタ
３５インダクタンス
３６裏面側電極
３７ＴＳＶ配線
４０モールド樹脂
５０再配線層
５１層間絶縁膜
５２配線
６０金属膜
７０支持基板
７１粘着層
７２レジストパターン
７３サポート基板
７４熱可塑性接着剤
８１ＳｉＣウェハ
８２Ｓｉウェハ
８３疑似ウェハ

Claims

表面側に形成された電極と表面側から裏面側に貫通する貫通電極とを有する第１の半導体チップと、表面側に形成された電極と表面側から裏面側に貫通する貫通電極とを有する第２の半導体チップとを、前記第１の半導体チップ及び前記第２の半導体チップの裏面側において、樹脂により固定する工程と、
前記樹脂をエッチングにより除去することにより、前記第１の半導体チップの裏面側及び第２の半導体チップの裏面側を露出させる工程と、
前記第１の半導体チップの裏面側及び第２の半導体チップの裏面側に、共通電極を形成する工程と、
を有し、
前記第１の半導体チップは、ＳｉＣ基板の表面側に窒化物半導体層により半導体素子が形成されており、
前記第２の半導体チップは、Ｓｉ基板の表面側に、抵抗、キャパシタ、インダクタンスのうちの１または２以上が形成されており、
前記第１の半導体チップの裏面側及び第２の半導体チップの裏面側を露出させる工程は、
前記第１の半導体チップ及び前記第２の半導体チップの裏面側より、前記樹脂を所定の厚さになるまで研削する工程と、
前記研削された面の上にレジストパターンを形成し、前記レジストパターンの形成されていない領域の樹脂をエッチングにより除去することにより、前記第１の半導体チップの裏面側及び前記第２の半導体チップの裏面側を露出させる工程と、
を有することを特徴とする半導体装置の製造方法。
前記所定の厚さは、１０μｍ以下であることを特徴とする請求項１に記載の半導体装置の製造方法。
前記樹脂により固定する工程後、
前記第１の半導体チップ及び前記第２の半導体チップの表面側に配線を形成することにより、前記第１の半導体チップの表面側の電極と前記第２の半導体チップの表面側の電極とを接続する再配線を形成する工程を含むことを特徴とする請求項１または２に記載の半導体装置の製造方法。
前記共通電極を形成する工程は、
前記第１の半導体チップの裏面側及び第２の半導体チップの裏面側に第１の金属膜を形成する工程と、
前記第１の金属膜の上に、メッキにより第２の金属膜を形成する工程と、
を含むものであることを特徴とする請求項１から３のいずれかに記載の半導体装置の製造方法。
前記第１の半導体チップと前記第２の半導体チップとを前記樹脂により固定する工程は、
支持基板の上の粘着層に、前記第１の半導体チップ及び前記第２の半導体チップの表面側を貼り付ける工程と、
前記支持基板の前記粘着層に貼り付けられた、前記第１の半導体チップ及び前記第２の半導体チップの裏面側に樹脂を供給した後、硬化させる工程と、
前記樹脂により前記第１の半導体チップと前記第２の半導体チップとが固定されたものより、前記粘着層及び前記支持基板を剥離する工程と、
を含むものであることを特徴とする請求項１から４のいずれかに記載の半導体装置の製造方法。