JP6591228B2 - 電子回路および半導体装置 - Google Patents
電子回路および半導体装置 Download PDFInfo
- Publication number
- JP6591228B2 JP6591228B2 JP2015158915A JP2015158915A JP6591228B2 JP 6591228 B2 JP6591228 B2 JP 6591228B2 JP 2015158915 A JP2015158915 A JP 2015158915A JP 2015158915 A JP2015158915 A JP 2015158915A JP 6591228 B2 JP6591228 B2 JP 6591228B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- power supply
- level
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S15/00—Systems using the reflection or reradiation of acoustic waves, e.g. sonar systems
- G01S15/88—Sonar systems specially adapted for specific applications
- G01S15/89—Sonar systems specially adapted for specific applications for mapping or imaging
- G01S15/8906—Short-range imaging systems; Acoustic microscope systems using pulse-echo techniques
- G01S15/8909—Short-range imaging systems; Acoustic microscope systems using pulse-echo techniques using a static transducer configuration
- G01S15/8915—Short-range imaging systems; Acoustic microscope systems using pulse-echo techniques using a static transducer configuration using a transducer array
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/52—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00
- G01S7/52017—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00 particularly adapted to short-range imaging
- G01S7/52019—Details of transmitters
- G01S7/5202—Details of transmitters for pulse systems
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/52—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00
- G01S7/52017—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00 particularly adapted to short-range imaging
- G01S7/5205—Means for monitoring or calibrating
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Hardware Design (AREA)
- Acoustics & Sound (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
例えば、特許文献1には、レベル変換回路としてレベルシフト回路が記載されている。
(実施の形態1)
<超音波診断装置>
<送信回路の基本構成>
<送信回路の構成>
<<レベルシフト回路の構成>>
(実施の形態2)
(実施の形態3)
2 高圧ドライバーブロック
3 入力回路
4、6 レベルシフト回路
5 デコーダー
7 高圧レベルシフト回路
10〜13 第1パワーオンリセット回路〜第4パワーオンリセット回路
14、14A 論理回路
15 温度検出回路
16 送受信分離スイッチ制御回路
CHP パルサー半導体装置
HDV1〜HDVn 送信回路
RCV1〜RCVn 受信回路
N1、n1〜n6 N型FET
P1、p1〜p6 P型FET
Claims (10)
- 基準電圧と、前記基準電圧に対して、第1極性側において、第1電位を有する第1電圧と、前記第1電位よりも高い第2電位を有する第2電圧とが供給され、前記基準電圧と前記第1電圧との間で、電圧が変化する入力信号が供給され、前記入力信号のレベルを変換した第1出力信号を出力する第1レベルシフト回路と、
前記基準電圧および前記第2電圧が供給され、前記第1出力信号を受け、前記第1出力信号に従った第2出力信号および第3出力信号を出力する内部回路と、
前記基準電圧と、前記第2電圧と、前記基準電圧に対して、第2極性側において、第3電位を有する第3電圧とが供給され、前記第3出力信号のレベルを変換した第4出力信号を出力する第2レベルシフト回路と、
前記基準電圧に対して、前記第1極性側において、前記第2電位よりも絶対値が大きい第4電位を有する第4電圧と、前記基準電圧に対して、前記第2極性側において、前記第3電位よりも絶対値が大きい第5電位を有する第5電圧との間に、それぞれの電流経路が直列的に接続された第1トランジスタと第2トランジスタと、
前記基準電圧と、前記第2電圧と、前記第3電圧と、前記第4電圧と、前記第5電圧とが供給され、前記第2出力信号に従って前記第1トランジスタの導通を制御し、前記第4出力信号に従って前記第2トランジスタの導通を制御する高圧回路と、
前記第1電圧、前記第2電圧および前記第3電圧の少なくともいずれかの電位の絶対値が、所定の値以下になったとき、前記内部回路が、前記第1トランジスタおよび前記第2トランジスタを非導通とするような第2出力信号および第3出力信号を出力するように、前記内部回路を制御する第1保護回路と、
前記第2電圧の電位の絶対値が、所定の値以下になったとき、前記第4出力信号によって前記第2トランジスタが非導通となるように、前記第2レベルシフト回路を制御する第2保護回路と、
を備える、電子回路。 - 請求項1に記載の電子回路において、
前記第1保護回路は、
前記基準電圧と、前記第1電圧と、前記第2電圧とが供給され、前記第1電圧の電位の絶対値が、所定の値以下となることに応答して、前記基準電圧と前記第2電圧との間で、電位が変化する第1リセット信号を出力する第1パワーオンリセット回路と、
前記基準電圧と、前記第2電圧とが供給され、前記第2電圧の電位の絶対値が、所定の値以下となることに応答して、前記基準電圧と前記第2電圧との間で、電位が変化する第2リセット信号を出力する第2パワーオンリセット回路と、
前記基準電圧と、前記第2電圧と、前記第3電圧とが供給され、前記第3電圧の電位の絶対値が、所定の値以下となることに応答して、前記基準電圧と前記第2電圧との間で、電位が変化する第3リセット信号を出力する第3パワーオンリセット回路と、
前記第1リセット信号、前記第2リセット信号および前記第3リセット信号のいずれかの変化によって、前記内部回路を制御する論理回路と、
を備える、
電子回路。 - 請求項2に記載の電子回路において、
前記第2保護回路は、前記基準電圧と、前記第2電圧と、前記第3電圧とが供給され、前記第2電圧の電位の絶対値が、所定の値以下となることに応答して、前記基準電圧と前記第3電圧との間で、電位が変化する第4リセット信号を出力する第4パワーオンリセット回路を備え、
前記第2レベルシフト回路は、前記第4パワーオンリセット回路からの前記第4リセット信号に従って、前記第4出力信号の電位を制限する制限回路を備える、
電子回路。 - 請求項3に記載の電子回路において、
前記電子回路は、温度に従って、前記基準電圧と前記第2電圧との間で、その電位が変化する検出信号を出力する温度検出回路を備え、
前記検出信号は、前記論理回路へ供給され、温度が所定の温度以上になったとき、前記第1トランジスタおよび前記第2トランジスタが、非導通とされる、電子回路。 - 請求項4に記載の電子回路よりなるパルサー半導体装置であって、
前記パルサー半導体装置は、
それぞれ、前記基準電圧、前記第1電圧、前記第2電圧、前記第3電圧、前記第4電圧および前記第5電圧が供給される複数の電源端子と、
前記第1トランジスタと前記第2トランジスタとの接続部が、接続された入出力端子と、
前記入出力端子と受信回路との間に接続された送受信分離スイッチと、
前記送受信分離スイッチを制御する送受信分離スイッチ制御回路と、
を備え、
前記送受信分離スイッチ制御回路は、前記論理回路によって制御される、半導体装置。 - 請求項1に記載の電子回路において、
前記基準電圧は、接地電圧であり、前記第1極性側は、前記接地電圧に対して、正極側であり、前記第2極性側は、前記接地電圧に対して、負極側であり、
前記第1トランジスタは、Pチャンネル型トランジスタであり、前記第2トランジスタは、Nチャンネル型トランジスタである、電子回路。 - 接地電圧と、第1の正の低電圧電源と、前記第1の正の低電圧電源よりも高い電圧の第2の正の低電圧電源と、第1の負の低電圧電源と、前記第2の正の低電圧電源よりも高い電圧の第1の正の高電圧電源と、前記第1の負の低電圧電源よりも低い第1の負の高電圧電源を、少なくとも動作電圧とする電子回路であって、
前記電子回路は、
前記第1の正の低電圧電源の電圧レベルの入力信号を、前記第2の正の低電圧電源の電圧レベルの出力信号へ変換する第1レベルシフト回路と、
前記第2の正の低電圧電源で動作する内部回路であって、前記第1レベルシフト回路からの出力信号が供給され、供給された出力信号に従って第1出力信号と第2出力信号を形成する内部回路と、
前記第2出力信号のハイレベルである前記第2の正の低電圧電源の電圧レベルを前記接地電圧に変換し、前記第2出力信号のロウレベルである前記接地電圧を前記第1の負の低電圧電源の電圧レベルへ変換する第2レベルシフト回路と、
前記第1の正の高電圧電源と前記第1の負の高電圧電源との間に、それぞれの電流経路が直列的に接続された第1のトランジスタと第2のトランジスタとを備え、前記第1出力信号と前記第2レベルシフト回路からの出力信号を受け、前記第1の正の高電圧電源または前記第1の負の高電圧電源の電圧レベルの信号を出力する高圧ドライバーと、
前記第1の正の低電圧電源と、前記第2の正の低電圧電源と、前記接地電圧とが供給され、前記第1の正の低電圧電源の電圧が、所定の値以下になると、前記第2の正の低電圧電源の電圧レベルをハイレベルとし、接地電圧のレベルをロウレベルとしたリセット信号を出力する第1リセット回路と、
前記第2の正の低電圧電源と、前記接地電圧とが供給され、前記第2の正の低電圧電源の電圧が、所定の値以下になると、前記第2の正の低電圧電源の電圧レベルをハイレベルとし、接地電圧のレベルをロウレベルとしたリセット信号を出力する第2リセット回路と、
前記第2の正の低電圧電源と、前記第1の負の低電圧電源と、前記接地電圧とが供給され、前記第1の負の低電圧電源の電圧の絶対値が、所定の値以下になると、前記第2の正の低電圧電源の電圧レベルをハイレベルとし、接地電圧のレベルをロウレベルとしたリセット信号を出力する第3リセット回路と、
前記第2の正の低電圧電源と、前記第1の負の低電圧電源と、前記接地電圧とが供給され、前記第2の正の低電圧電源の電圧が、所定の値以下になると、前記接地電圧の電圧レベルをハイレベルとし、前記第1の負の低電圧電源の電圧レベルをロウレベルとしたリセット信号を出力する第4リセット回路と、
前記第1リセット回路、前記第2リセット回路および前記第3リセット回路からのリセット信号を受け、前記第1の正の低電圧電源、前記第2の正の低電圧電源および前記第1の負の低電圧電源のいずれかが、所定の値以下となったとき、前記第1のトランジスタと前記第2のトランジスタを非導通状態にする論理回路と、
を備え、
前記第2の正の低電圧電源の電圧が、所定の値以下になったとき、前記第4リセット回路からのリセット信号によって、前記第2のトランジスタを非導通状態にするように第2レベルシフト回路が所定の状態にされる、電子回路。 - 請求項7に記載の電子回路において、
前記電子回路は、温度が所定の温度以上になったとき、検出信号を出力する温度検出回路を備え、
前記論理回路は、前記第1リセット回路、前記第2リセット回路、前記第3リセット回路および前記温度検出回路からの検出信号間で論理和の演算を行い、前記第1の正の低電圧電源、前記第2の正の低電圧電源または前記第1の負の低電圧電源の電圧が所定の値以下になったとき、または温度が所定の温度以上になったとき、前記内部回路が所定の状態にされる、電子回路。 - 請求項8に記載の電子回路において、
前記内部回路は、前記第1レベルシフト回路の出力をデコードするデコーダーを備えている、電子回路。 - 請求項8に記載の電子回路よりなるパルサー半導体装置であって、
前記パルサー半導体装置は、
前記高圧ドライバーから出力された信号が伝達される入出力端子と、
前記入出力端子と受信回路との間に接続された送受信分離スイッチと、
前記論理回路における論理和の演算結果に従って、前記送受信分離スイッチを制御する送受信分離スイッチ制御回路と、
を備え、
前記第1の正の低電圧電源、前記第2の正の低電圧電源または前記第1の負の低電圧電源の電圧が所定の値以下になったとき、または温度が所定の温度以上になったとき、前記送受信分離スイッチ制御回路は、前記送受分離スイッチを非導通にし、前記高圧ドライバーと前記受信回路とを分離する、半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015158915A JP6591228B2 (ja) | 2015-08-11 | 2015-08-11 | 電子回路および半導体装置 |
US15/060,660 US9859885B2 (en) | 2015-08-11 | 2016-03-04 | Electronic circuit and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015158915A JP6591228B2 (ja) | 2015-08-11 | 2015-08-11 | 電子回路および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017038263A JP2017038263A (ja) | 2017-02-16 |
JP6591228B2 true JP6591228B2 (ja) | 2019-10-16 |
Family
ID=57994885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015158915A Active JP6591228B2 (ja) | 2015-08-11 | 2015-08-11 | 電子回路および半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9859885B2 (ja) |
JP (1) | JP6591228B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109982147B (zh) * | 2019-03-13 | 2020-09-29 | 海信视像科技股份有限公司 | 复位装置、复位处理方法及显示设备 |
EP3941078A4 (en) | 2019-03-13 | 2022-12-07 | Hisense Visual Technology Co., Ltd. | RESET DEVICE AND INDICATOR |
US10637462B1 (en) * | 2019-05-30 | 2020-04-28 | Xilinx, Inc. | System and method for SoC power-up sequencing |
US11444611B2 (en) * | 2020-10-06 | 2022-09-13 | Mediatek Inc. | Chip having a receiver including a hysteresis circuit |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3865800B2 (ja) * | 1995-05-15 | 2007-01-10 | 株式会社東芝 | 超音波診断装置 |
JP3845261B2 (ja) * | 2001-02-28 | 2006-11-15 | 矢崎総業株式会社 | 自動車用電気負荷駆動制御装置 |
JP2005102086A (ja) | 2003-09-26 | 2005-04-14 | Renesas Technology Corp | 半導体装置およびレベル変換回路 |
JP4098322B2 (ja) * | 2004-08-30 | 2008-06-11 | 松下電器産業株式会社 | 駆動回路 |
JP4992359B2 (ja) * | 2006-09-15 | 2012-08-08 | 富士電機株式会社 | 表示駆動装置 |
JP4946572B2 (ja) * | 2007-03-30 | 2012-06-06 | 株式会社日立製作所 | 半導体集積回路装置 |
US7986172B2 (en) * | 2009-08-31 | 2011-07-26 | Freescale Semiconductor, Inc. | Switching circuit with gate driver having precharge period and method therefor |
US7973595B2 (en) * | 2009-09-21 | 2011-07-05 | Freescale Semiconductor, Inc. | Power switch circuit |
JP5537479B2 (ja) * | 2011-03-30 | 2014-07-02 | 株式会社日立製作所 | スイッチ回路及び半導体回路 |
JP2013070530A (ja) * | 2011-09-22 | 2013-04-18 | Renesas Electronics Corp | ゲート駆動回路、電力変換回路、3相インバータ、及びゲート駆動方法 |
JP6633859B2 (ja) * | 2015-07-31 | 2020-01-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2015
- 2015-08-11 JP JP2015158915A patent/JP6591228B2/ja active Active
-
2016
- 2016-03-04 US US15/060,660 patent/US9859885B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20170047921A1 (en) | 2017-02-16 |
JP2017038263A (ja) | 2017-02-16 |
US9859885B2 (en) | 2018-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6591228B2 (ja) | 電子回路および半導体装置 | |
JP4768300B2 (ja) | 電圧レベル変換回路及び半導体集積回路装置 | |
US7501876B2 (en) | Level shifter circuit | |
JP5654951B2 (ja) | 容量性結合を用いる低電圧から高電圧へのレベル変換 | |
JP4253720B2 (ja) | パワーオンリセット回路 | |
CN107425842B (zh) | Cmos输出电路 | |
US10355685B2 (en) | Output circuit | |
JPH11274911A (ja) | 耐電圧性出力バッファ | |
EP1717955B1 (en) | Buffer circuit | |
US6819159B1 (en) | Level shifter circuit | |
JP2005012356A (ja) | レベル変換回路 | |
US7906988B2 (en) | Tolerant buffer circuit and interface | |
JP2014075692A (ja) | 出力回路 | |
JP2005101965A (ja) | レベルシフト回路及びそのレベルシフト回路を有する半導体集積回路 | |
JP2009260817A (ja) | レベルシフト回路 | |
JP4702261B2 (ja) | レベルシフト回路 | |
JP4724575B2 (ja) | レベル変換回路 | |
US8912688B2 (en) | Power supply switch circuit | |
US20210067156A1 (en) | Gate driver circuitry | |
JP6452981B2 (ja) | 送信駆動回路および半導体集積回路装置 | |
TWI662791B (zh) | 防浮接電路 | |
JP2013021498A (ja) | Cmos論理集積回路 | |
JP2006167327A (ja) | 超音波診断装置 | |
JP6873745B2 (ja) | 出力バッファ及び半導体装置 | |
CN115706583A (zh) | 电平移位电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20161209 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180605 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190918 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6591228 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |