JP6577374B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6577374B2
JP6577374B2 JP2016007556A JP2016007556A JP6577374B2 JP 6577374 B2 JP6577374 B2 JP 6577374B2 JP 2016007556 A JP2016007556 A JP 2016007556A JP 2016007556 A JP2016007556 A JP 2016007556A JP 6577374 B2 JP6577374 B2 JP 6577374B2
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
shield member
semiconductor element
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016007556A
Other languages
English (en)
Other versions
JP2017130503A (ja
Inventor
利弥 只熊
利弥 只熊
騰真 高尾
騰真 高尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2016007556A priority Critical patent/JP6577374B2/ja
Priority to US15/259,441 priority patent/US10043762B2/en
Priority to CN201710038455.6A priority patent/CN106981477B/zh
Publication of JP2017130503A publication Critical patent/JP2017130503A/ja
Application granted granted Critical
Publication of JP6577374B2 publication Critical patent/JP6577374B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は半導体装置に関し、特に電力用半導体素子を搭載した半導体装置に関する。
電力用半導体素子が樹脂封止された半導体装置（トランスファーパワーモジュールとも呼ばれる）が知られている。電力用半導体素子はリードフレームに搭載され、リードフレームの電力用半導体素子と反対側の面にはヒートシンクが配置される。また、近年では放熱性の向上を目的として、ヒートシンクのフィンと接触する面に金属薄膜付きの絶縁シートが配置されることもある。
高電圧・大電流を高速で制御することに伴うサージ電流、サージ電圧により、電力用半導体素子およびその端子から、放射ノイズ、雑音端子電圧等のノイズが発生する。そこで、ＣＩＳＰＲ（国際無線障害特別委員会）のノイズ規制規格以下にノイズを低減する技術開発が行われている。電気回路を構成する抵抗、インダクタンス、キャパシタ、半導体素子及びその配線を工夫することにより、ノイズの低減が図られている。しかしながら、ノイズのさらなる低減が要求されている。
例えば、特許文献１においては、リードフレームの裏面（半導体素子が搭載されている面と反対側の面）に金属シールド板を配置して、静電遮蔽により放射ノイズの低減を図っている。
特開平８−１９１１１５号公報
上述した特許文献１においては、リードフレームの裏面側に金属シールド板が配置されているため、リードフレームの半導体素子が搭載されている側において発生する放射ノイズを低減させることができなかった。
本発明は以上のような課題を解決するためになされたものであり、放射ノイズ、雑音端子電圧等のノイズの放出を抑制した半導体装置の提供を目的とする。
本発明に係る半導体装置は、電力用半導体素子を含む複数の半導体素子と、複数の半導体素子が一方主面に搭載されたリードフレームと、複数の半導体素子とリードフレームの複数の半導体素子を搭載した部分とを封止する樹脂と、リードフレームの一方主面側において複数の半導体素子の上方に配置された少なくとも１つのシールド部材と、を備え、シールド部材は、樹脂に保持され、シールド部材は、樹脂よりも透磁率又は導電率が高く、シールド部材の表面は、断面形状が三角の複数の凸部が規則的に配置されて凹凸をなし、複数の凸部は、リードフレーム側に突出する凸部と、リードフレームとは反対側に突出する凸部とを含む。
本発明に係る半導体装置においては、電力用半導体素子を含む複数の半導体素子の上方に、樹脂よりも透磁率又は導電率が高いシールド部材が配置される。よって、電力用半導体素子によるスイッチングにより発生する放射ノイズ（電磁波）を効果的に遮蔽して、電力用半導体素子およびその端子から発生する放射ノイズ、雑音端子電圧等のノイズが半導体装置外部に放出されることを抑制することが可能である。
また、本発明に係る半導体装置においては、電力用半導体素子を含む複数の半導体素子を封止する樹脂が、樹脂よりも透磁率が高いシールド樹脂でさらに封止される。よって、電力用半導体素子によるスイッチングにより発生する放射ノイズ（電磁波）を効果的に遮蔽して、電力用半導体素子およびその端子から発生する放射ノイズ、雑音端子電圧等のノイズが半導体装置外部に放出されることを抑制することが可能である。
実施の形態１に係る半導体装置の断面図である。 実施の形態１に係る半導体装置の平面図である。 実施の形態２に係る半導体装置の平面図である。 実施の形態３に係る半導体装置の平面図である。 実施の形態４に係る半導体装置の平面図である。 実施の形態５に係る半導体装置の断面図である。 実施の形態６に係る半導体装置の断面図である。 実施の形態７に係る半導体装置の断面図である。 前提技術に係る半導体装置の断面図である。
＜前提技術＞
本発明の実施形態を説明する前に、本発明の前提となる技術を説明する。図９は、前提技術における半導体装置５０の断面図である。前提技術における半導体装置５０は、電力用半導体素子７を含む複数の半導体素子と、リードフレーム２と、樹脂１とを備える。電力用半導体素子７とは、例えばスイッチング素子としてのＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、あるいは還流ダイオード（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）等である。半導体装置５０は、電力用半導体素子７の他に、電力用半導体素子７を駆動するための駆動回路（図示せず）等を備えてもよい。
リードフレーム２の一方主面には、電力用半導体素子７が搭載されている。つまり、リードフレーム２には、はんだ等の金属材料８を介して電力用半導体素子７が電気的に接合されている。樹脂１はエポキシ樹脂、ポリイミド樹脂等である。
電力用半導体素子７の上面電極および端子１２，１３の間は、ワイヤ１１により適宜電気的に接続されている。また、リードフレーム２の他方主面（即ち、電力用半導体素子７が搭載されている面と反対の面）には、絶縁層３を介してヒートシンク４が配置される。
電力用半導体素子７を含む複数の半導体素子と、リードフレーム２の複数の半導体素子を搭載した部分は、樹脂１によって封止されている。つまり、ヒートシンク４の底面を除いて、電力用半導体素子７、リードフレーム２、ワイヤ、ヒートシンク４は樹脂１によって封止されている。また、端子１２，１３が樹脂１から露出している。
半導体装置５０を動作させる際には、電力用半導体素子７において発生する熱を外部に放出するために、樹脂１から露出しているヒートシンク４の底面はグリス５を介して放熱用のフィン６に接触させる。
前述したように、電力用半導体素子７は、高電圧・大電流を高速で制御する。そのため、電力用半導体素子７およびその端子から、放射ノイズ、雑音端子電圧等のノイズが発生して半導体装置５０の外部の電気回路等に悪影響を与える問題があった。以下で説明する実施形態は、上記課題を解決するものである。
＜実施の形態１＞
図１は、本実施の形態１における半導体装置１００の断面図である。また、図２は、半導体装置１００の平面図である。図２において、図の見易さのために電力用半導体素子７とシールド部材９のみを描いている。また、図１は、図２中の線分Ａ−Ｂにおける断面図である。
本実施の形態１における半導体装置１００は、前提技術における半導体装置５０に対してシールド部材９をさらに備える。その他の構成は前提技術（図９）と同じため、説明を省略する。
本実施の形態１において、半導体装置１００は、例えば、ＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）、ＤＩＰＩＰＭ（Ｄｕａｌ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌe）等である。
図１および図２に示すように、シールド部材９は、リードフレーム２の一方主面側（即ち、リードフレーム２の電力用半導体素子７が搭載されている面側）において複数の半導体素子の上方に配置される。図２に示すように、シールド部材９は、その外郭が平面視で電力用半導体素子７の外側に来るように配置される。
図１に示すように、シールド部材９は、樹脂１に封止されることにより、樹脂１に保持されている。なお、シールド部材９は、樹脂１により保持されていれば、一部が樹脂１から露出していてもよい。
シールド部材９は、樹脂１よりも透磁率又は導電率が高い。例えば、シールド部材９は、厚さが０．１ｍｍから１ｍｍ程度の金属薄膜（例えば銅薄膜）である。また、シールド部材９は、鉄、コバルト、ニッケル、アモルファス合金等の磁性体でもよい。また、シールド部材９は、フェライト等の磁性を有するセラミックスでもよい。
＜効果＞
本実施の形態１における半導体装置１００は、電力用半導体素子７を含む複数の半導体素子と、複数の半導体素子が一方主面に搭載されたリードフレーム２と、複数の半導体素子とリードフレーム２の複数の半導体素子を搭載した部分とを封止する樹脂１と、リードフレーム２の一方主面側において複数の半導体素子の上方に配置された少なくとも１つのシールド部材９と、を備え、シールド部材９は、樹脂１に保持され、シールド部材９は、樹脂１よりも透磁率又は導電率が高い。
本実施の形態１の半導体装置１００においては、電力用半導体素子７を含む複数の半導体素子の上方に、樹脂１よりも透磁率又は導電率が高いシールド部材９が配置される。よって、電力用半導体素子７によるスイッチングにより発生する放射ノイズ（電磁波）を効果的に遮蔽して、電力用半導体素子７およびその端子から発生する放射ノイズ、雑音端子電圧等のノイズが半導体装置１００外部に放出されることを抑制することが可能である。
また、本実施の形態１における半導体装置１００において、シールド部材９は金属、磁性体、セラミックスのいずれかを含む。
従って、シールド部材９が金属、磁性体、セラミックスのいずれかを含むことにより、樹脂１よりも透磁率又は導電率を高めることが可能である。
＜実施の形態２＞
図３は、本実施の形態２における半導体装置２００の平面図である。図３において、図の見易さのために電力用半導体素子７とシールド部材９のみを描いている。
本実施の形態２では、シールド部材９に貫通孔９ａが設けられる。その他の構成は実施の形態１（図１、図２）と同じため、説明を省略する。なお、図３における貫通孔９ａの大きさおよび位置は模式的なものであり、これに限定されるものではない。
＜効果＞
本実施の形態２における半導体装置２００において、シールド部材９には少なくとも１つの貫通孔９ａが設けられる。
従って、シールド部材９に貫通孔９ａを設けたことによるアンカー効果によって、樹脂１とシールド部材９との密着性が向上する。よって、実施の形態１で述べたノイズを抑制する効果に加えて、半導体装置２００の耐久性を向上させることが可能である。
＜実施の形態３＞
図４は、本実施の形態３における半導体装置３００の平面図である。図４において、図の見易さのために電力用半導体素子７とシールド部材９のみを描いている。
本実施の形態３では、シールド部材９に複数の貫通孔９ａが設けられる。その他の構成は実施の形態１（図１、図２）と同じため、説明を省略する。なお、図４における貫通孔９ａの大きさおよび位置は模式的なものであり、これに限定されるものではない。また、図４では貫通孔９ａを１０個設けているが、貫通孔９ａの個数はこれに限定されない。
＜効果＞
本実施の形態３における半導体装置３００において、シールド部材９に設けられる少なくとも１つの貫通孔９ａは複数である。
従って、シールド部材９に貫通孔９ａを複数設けることによって、半導体装置３００の軽量化が可能である。また、シールド部材９に貫通孔９ａを複数設けることによって、アンカー効果によって、樹脂１とシールド部材９との密着性がさらに向上する。よって、実施の形態１で述べたノイズを抑制する効果に加えて、半導体装置３００を軽量化し、かつ耐久性を向上させることが可能である。
＜実施の形態４＞
図５は、本実施の形態４における半導体装置４００の平面図である。図５において、図の見易さのために電力用半導体素子７とシールド部材９のみを描いている。
本実施の形態４では、シールド部材９に複数の貫通孔９ａが設けられる。図５に示すように、貫通孔９ａは、電力用半導体素子７と平面視で重ならない位置に設けられる。
その他の構成は実施の形態１（図１、図２）と同じため、説明を省略する。なお、図５における貫通孔９ａの大きさおよび位置は模式的なものであり、電力用半導体素子７と平面視で重ならなければ、これに限定されるものではない。また、図５では貫通孔９ａを４個設けているが、貫通孔９ａの個数はこれに限定されない。
＜効果＞
本実施の形態４における半導体装置４００において、シールド部材９に設けられる少なくとも１つの貫通孔９ａは、電力用半導体素子７と平面視で重ならない位置に設けられる。
従って、電力用半導体素子７と平面視で重なる位置を避けて、シールド部材９に貫通孔９ａを設けることにより、電力用半導体素子７から放出される放射ノイズの強度の強い領域をシールド部材９で覆いながら、半導体装置４００の軽量化が可能である。
＜実施の形態５＞
図６は、本実施の形態５における半導体装置５００の断面図である。本実施の形態５において、シールド部材９の表面には凹凸が設けられている。凹凸とは、平らなシールド部材９の表面に形成された突起である。
シールド部材９の表面には凹凸が設けられること以外は、実施の形態１（図１、図２）と同じため、説明を省略する。なお、図６においては、突起の断面形状が三角になっているが、突起の形状はこれに限定されるものではない。
＜効果＞
本実施の形態５における半導体装置５００において、シールド部材９の表面には凹凸が設けられる。
従って、シールド部材９の表面に凹凸を設けることにより、電力用半導体素子７、ワイヤ１１等から放出される放射ノイズの指向性を分散させることが可能である。よって、電力用半導体素子７およびその端子から発生する放射ノイズ、雑音端子電圧等のノイズが半導体装置５００外部に放出されることをさらに抑制することが可能である。
＜実施の形態６＞
図７は、本実施の形態６における半導体装置６００の断面図である。本実施の形態６において、複数のシールド部材９が設けられている。本実施の形態６では、２枚のシールド部材９が平面視で重なるように配置される。２枚のシールド部材９は共に樹脂１に保持されている。
その他の構成は実施の形態１（図１、図２）と同じため、説明を省略する。なお、本実施の形態６では、シールド部材９を２枚設けたが、複数のシールド部材９が互いに平面視で重なるように配置されれば、シールド部材９の個数はこれに限定されない。
＜効果＞
本実施の形態５における半導体装置６００において、少なくとも１つのシールド部材９は複数であり、複数のシールド部材９は平面視で重ねて配置される。
従って、複数のシールド部材９を平面視で重ねて配置することにより、電力用半導体素子７およびその端子から発生する放射ノイズ、雑音端子電圧等のノイズが半導体装置６００外部に放出されることをさらに抑制することが可能である。
＜実施の形態７＞
図８は、本実施の形態７における半導体装置７００の断面図である。本実施の形態７における半導体装置７００は、前提技術における半導体装置５０に対してシールド樹脂１４をさらに備える。その他の構成は前提技術（図９）と同じため、説明を省略する。
図８に示すように、シールド樹脂１４は樹脂１を封止する。なお、ヒートシンク４の底面および端子１２，１３はシールド樹脂１４から露出している。
シールド樹脂１４は、樹脂１よりも透磁率が高い。例えば、シールド樹脂１４は、エポキシ樹脂にフェライト等の磁性体の粉を混入したものである。
＜効果＞
本実施の形態７における半導体装置７００は、電力用半導体素子７を含む複数の半導体素子と、複数の半導体素子が一方主面に搭載されたリードフレーム２と、複数の半導体素子とリードフレーム２の複数の半導体素子を搭載した部分とを封止する樹脂１と、樹脂１を封止するシールド樹脂１４と、を備え、シールド樹脂１４は、樹脂１よりも透磁率が高い。
本実施の形態７の半導体装置７００においては、電力用半導体素子７を含む複数の半導体素子を封止する樹脂１が、樹脂１よりも透磁率が高いシールド樹脂１４でさらに封止される。よって、電力用半導体素子７によるスイッチングにより発生する放射ノイズ（電磁波）を効果的に遮蔽して、電力用半導体素子７およびその端子から発生する放射ノイズ、雑音端子電圧等のノイズが半導体装置７００外部に放出されることを抑制することが可能である。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ 樹脂、２ リードフレーム、３ 絶縁層、４ ヒートシンク、５ グリス、６ フィン、７ 電力用半導体素子、８ 金属材料、９ シールド部材、９ａ 貫通孔、１１ ワイヤ、１２，１３ 端子、１４ シールド樹脂、５０，１００，２００，３００，４００，５００，６００，７００ 半導体装置。

Claims (2)

  1. 電力用半導体素子を含む複数の半導体素子と、
    前記複数の半導体素子が一方主面に搭載されたリードフレームと、
    前記複数の半導体素子と前記リードフレームの前記複数の半導体素子を搭載した部分とを封止する樹脂と、
    前記リードフレームの前記一方主面側において前記複数の半導体素子の上方に配置された少なくとも１つのシールド部材と、
    を備え、
    前記シールド部材は、前記樹脂に保持され、
    前記シールド部材は、前記樹脂よりも透磁率又は導電率が高く、
    前記シールド部材の表面は、断面形状が三角の複数の凸部が規則的に配置されて凹凸をなし、
    前記複数の凸部は、前記リードフレーム側に突出する凸部と、前記リードフレームとは反対側に突出する凸部とを含む、半導体装置。
  2. 前記シールド部材は金属、磁性体、セラミックスのいずれかを含む、
    請求項１記載の半導体装置。
JP2016007556A 2016-01-19 2016-01-19 半導体装置 Active JP6577374B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016007556A JP6577374B2 (ja) 2016-01-19 2016-01-19 半導体装置
US15/259,441 US10043762B2 (en) 2016-01-19 2016-09-08 Semiconductor device
CN201710038455.6A CN106981477B (zh) 2016-01-19 2017-01-19 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016007556A JP6577374B2 (ja) 2016-01-19 2016-01-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2017130503A JP2017130503A (ja) 2017-07-27
JP6577374B2 true JP6577374B2 (ja) 2019-09-18

Family

ID=59314882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016007556A Active JP6577374B2 (ja) 2016-01-19 2016-01-19 半導体装置

Country Status (3)

Country Link
US (1) US10043762B2 (ja)
JP (1) JP6577374B2 (ja)
CN (1) CN106981477B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10796976B2 (en) 2018-10-31 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
JP2021145036A (ja) * 2020-03-12 2021-09-24 富士電機株式会社 半導体装置の製造方法及び半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01278052A (ja) * 1988-04-30 1989-11-08 Nec Corp 樹脂封止半導体装置
JPH0595055A (ja) 1991-10-01 1993-04-16 Seiko Epson Corp 半導体集積回路
JPH06275741A (ja) * 1993-03-19 1994-09-30 Toppan Printing Co Ltd 半導体装置
JP3207286B2 (ja) * 1993-03-22 2001-09-10 株式会社東芝 樹脂封止型半導体装置
JPH08191115A (ja) 1995-01-11 1996-07-23 Fuji Electric Co Ltd 樹脂封止型半導体装置
US6707168B1 (en) * 2001-05-04 2004-03-16 Amkor Technology, Inc. Shielded semiconductor package with single-sided substrate and method for making the same
TWI234250B (en) * 2004-02-24 2005-06-11 Stack Devices Corp Semiconductor packaging element capable of avoiding electromagnetic interference and its manufacturing method
US8183680B2 (en) * 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement
TWI376774B (en) * 2007-06-08 2012-11-11 Cyntec Co Ltd Three dimensional package structure
CN101471329B (zh) * 2007-12-29 2012-06-20 清华大学 半导体封装件
JP2013058513A (ja) 2011-09-07 2013-03-28 Sharp Corp 高周波モジュールおよびその製造方法
US9601408B2 (en) * 2012-10-25 2017-03-21 Mitsubishi Electric Corporation Semiconductor device
JP5779227B2 (ja) * 2013-03-22 2015-09-16 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
US20170207178A1 (en) 2017-07-20
CN106981477A (zh) 2017-07-25
JP2017130503A (ja) 2017-07-27
US10043762B2 (en) 2018-08-07
CN106981477B (zh) 2020-03-10

Similar Documents

Publication Publication Date Title
US9433075B2 (en) Electric power semiconductor device
CN109637983B (zh) 芯片封装
JP2015142077A (ja) 半導体装置
JP2012175070A (ja) 半導体パッケージ
JP2020129895A (ja) 電力変換装置
CN105244329A (zh) 电子部件和用于从半导体裸片散热的方法
JP6577374B2 (ja) 半導体装置
CN109196637B (zh) 半导体装置
JP2011009418A (ja) スイッチング電源装置の絶縁トランス
JP6272213B2 (ja) 半導体装置
JP2017174951A (ja) 半導体装置
JP5429413B2 (ja) 半導体装置
JP5177174B2 (ja) 半導体装置
WO2017017901A1 (ja) 半導体装置
US20230146758A1 (en) Semiconductor device
US20150179540A1 (en) Semiconductor device
US10950522B2 (en) Electronic device
JP2021097113A (ja) 半導体装置
JP2006294729A (ja) 半導体装置
JP2014236101A (ja) 半導体装置
WO2018146815A1 (ja) 電子モジュール
JP3226512U (ja) 放熱機能付きパワー制御器
WO2016002077A1 (ja) 電力用半導体装置
CN116936502A (zh) 一种集成氮化镓及驱动***的封装结构及电路组件
TW201712832A (zh) 封裝結構

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190722

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190822

R150 Certificate of patent or registration of utility model

Ref document number: 6577374

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250