JP6575268B2 - 窒化物半導体装置 - Google Patents

Description

本発明は、ヘテロ構造を有する窒化物半導体装置に関する。

パワーデバイスなどに、窒化物半導体層を積層したヘテロ構造を有する電界効果トランジスタ（ＦＥＴ）が使用されている。代表的な窒化物半導体は、Ａｌ_xＩｎ_yＧａ_1-x-yＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で表され、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）等である。例えば、窒化物半導体からなるキャリア走行層及びキャリア供給層を積層して、高電子移動度トランジスタ（ＨＥＭＴ）が形成される。

通常、ＨＥＭＴはノーマリオン特性を有する。このため、オフ状態にするためにはゲート電位を負電位にする必要がある。この場合、ゲート電極に印加する負電圧を供給する電源が必要であり、電気回路が高価になる。このため、ノーマリオフ特性を有するＨＥＭＴを実現するために種々の方法が提案されており、例えばゲートリセスが使用されている（例えば、特許文献１参照。）。

特開２０１４−２０７２８７号公報

ゲートリセスを形成したＨＥＭＴなどでは、しきい値電圧が１Ｖ程度と低い。このため、大電流のスイッチング素子として用いた場合に、ソース電極のインダクタンス（ソースインダクタンス）によりソース電位が変動し、予期しないタイミングでＨＥＭＴがオン動作してしまうなど、動作が不安定であるという問題があった。

上記問題点に鑑み、本発明は、しきい値電圧が低い素子においても安定に動作するヘテロ構造を有する窒化物半導体装置を提供することを目的とする。

本発明の一態様によれば、窒化物半導体層が積層されたヘテロ構造を有する半導体基体と、半導体基体の上に互いに離間して配置されたソース電極及びドレイン電極と、ソース電極とドレイン電極との間で半導体基体の上に配置されたゲート電極とを備え、絶縁膜を介して配置された複数の電極層からなる多層電極構造を有し、ソース電極及びドレイン電極が複数の電極層にそれぞれ形成され、複数の電極層のそれぞれにおいて、ソース電極とドレイン電極が対向してゲート電極と平行に延伸する方向と垂直な方向の幅が、ソース電極がドレイン電極の１．５倍以上である窒化物半導体装置が提供される。

本発明によれば、しきい値電圧が低い素子においても安定に動作するヘテロ構造を有する窒化物半導体装置を提供できる。

本発明の第１の実施形態に係る窒化物半導体装置の構造を示す模式的な断面図である。 比Ｗｓ／Ｗｄとソース電位の変動量の関係を示すグラフである。 図１に示した窒化物半導体装置の第１電極層の構成を示す模式的な平面図である。 図１に示した窒化物半導体装置の第２電極層の構成を示す模式的な平面図である。 図１に示した窒化物半導体装置の第３電極層の構成を示す模式的な平面図である。 図１に示した窒化物半導体装置の第４電極層の構成を示す模式的な平面図である。 図６のVII−VII方向に沿った模式的な断面図である。 比較例の窒化物半導体装置の構造を示す模式的な断面図である。 本発明の第２の実施形態に係る窒化物半導体装置の構造を示す模式的な断面図である。

次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。

また、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。

（第１の実施形態）
本発明の第１の実施形態に係る窒化物半導体装置１は、図１に示すように、半導体基体２と、半導体基体２の上に互いに離間して配置されたソース電極３及びドレイン電極４と、ソース電極３とドレイン電極４との間で半導体基体２の上部の一部に形成されたゲートリセスに配置されたゲート電極５を備える。半導体基体２は、基板１０にバッファ層１１と窒化物半導体層２０を積層した構造である。窒化物半導体層２０は、窒化物半導体層が積層されたヘテロ構造を有する。また、窒化物半導体層２０上に、層間絶縁膜６が形成されている。

図１に示した窒化物半導体装置１は、バンドギャップエネルギーが互いに異なる窒化物半導体からなるキャリア走行層２１とキャリア供給層２２とを積層した窒化物半導体層２０を有するＨＥＭＴである。キャリア走行層２１とキャリア供給層２２間の界面にヘテロ接合面が形成され、ヘテロ接合面近傍のキャリア走行層２１に電流通路（チャネル）としての二次元キャリアガス層２３が形成される。

ゲートリセスは、キャリア供給層２２の上部に凹部として形成されている。窒化物半導体装置１は、ゲートリセス構造を採用したことによりノーマリオフ特性を有する。

図１に示す窒化物半導体装置１は、ソース電極３及びドレイン電極４のそれぞれが複数の電極層に形成された多層電極構造である。即ち、第１電極層Ｍ１、第２電極層Ｍ２及び第３電極層Ｍ３が、層間絶縁膜６を介して半導体基体２上に積層されている。そして、層間絶縁膜６に形成されたビアを介して、各電極層のソース電極３が互いに電気的に接続され、各電極層のドレイン電極４が互いに電気的に接続されている。第３電極層Ｍ３の上方には、第４電極層Ｍ４が更に配置されている。

より具体的には、窒化物半導体層２０に接して第１電極層Ｍ１に形成されたソース電極３１が、第２電極層Ｍ２に形成されたソース電極３２とビア７１ｓを介して電気的に接続され、ソース電極３２は第３電極層Ｍ３に形成されたソース電極３３とビア７２ｓを介して電気的に接続されている。ソース電極３は、ソース電極３１、ソース電極３２及びソース電極３３の総称である。

また、窒化物半導体層２０に接して第１電極層Ｍ１に形成されたドレイン電極４１が、第２電極層Ｍ２に形成されたドレイン電極４２とビア７１ｄを介して電気的に接続され、ドレイン電極４２は第３電極層Ｍ３に形成されたドレイン電極４３とビア７２ｄを介して電気的に接続されている。ドレイン電極４は、ドレイン電極４１、ドレイン電極４２及びドレイン電極４３の総称である。

窒化物半導体装置１では、ソース電極３とドレイン電極４とが対向してゲート電極５と平行に延伸する方向と垂直な方向の幅（以下において、単に「幅」という。）が、ソース電極３がドレイン電極４の１．５倍以上である。ここで、ソース電極３の幅及びドレイン電極４の幅は、図１に示した切断面における幅である。

一般的に、半導体装置のサイズを抑制するために、電極の幅は必要最小限であることが好ましい。このため、オン状態のときにドレイン電極からソース電極に流れるドレイン電流の大きさに基づき、ドレイン電極やソース電極の幅が設定される。即ち、発熱などによる半導体装置の破壊や暴走が生じないように設定された所定の電流密度（以下において「許容電流密度」という。）以下にドレイン電流の電流密度がなるように、ドレイン電極やソース電極の幅が設定される。図１に示した窒化物半導体装置１においても、許容電流密度に基づきドレイン電極４の幅は最小限に設定される。このとき、ソース電極３の幅を広くすることによって、ソースインダクタンスが減少する。その結果、ソース電位の変動が抑制される。

つまり、ソースインダクタンスを小さくすることによって、ゲートリセス構造を採用したＨＥＭＴのようにしきい値電圧が低い場合にも、ソースインダクタンスに起因する誤動作が抑制される。

本発明者らは、ソースインダクタンスに起因するソース電位の変動による窒化物半導体装置１の誤動作が抑制される条件について検討を重ねた。その結果、ドレイン電極４の幅Ｗｄに対するソース電極３の幅Ｗｓの比Ｗｓ／Ｗｄが１．５以上である場合に、ソースインダクタンスが最適化され、ソース電位の変動を効率的に抑制できることを見出した。即ち、比Ｗｓ／Ｗｄを１．５以上にすることによって、ソース電極３の幅にドレイン電流の大きさに対する余裕が生じ、ソース電位の変動が減少する。このため、ソースインダクタンスに起因してソース電位に生じる変動によって窒化物半導体装置１が予期していないタイミングでオン状態になることを抑制するように、窒化物半導体装置１の比Ｗｓ／Ｗｄが１．５以上に設定されている。これにより、ソースインダクタンスに起因する誤動作が抑制され、窒化物半導体装置１が安定して動作する。例えば５Ａ以上の大電流をスイッチングする用途などにおいても、窒化物半導体装置１の動作は安定である。

図２に示すように、比Ｗｓ／Ｗｄが大きいほどソース電位の変動量ΔＶｓが減少する。比Ｗｓ／Ｗｄが１．５より大きい場合にソース電位の変動量ΔＶｓが０．０５Ｖ以下程度になり、窒化物半導体装置１の予期しないスイッチングが抑制される。なお、図２に示したグラフは、ドレイン電流が５Ａ、１ＭＨｚ動作の場合のデータである。

図３に、第１電極層Ｍ１の平面図を示す。図１は、図３のＩ−Ｉ方向に沿った断面図である。ソース電極３及びドレイン電極４の幅は、櫛型電極構造であるソース電極３１とドレイン電極４１の延伸方向（長手方向）と垂直な方向(短手方向）の長さである。例えば、ソース電極３１の櫛歯部の幅は８μｍ、ドレイン電極４１の櫛歯部の幅は５μｍである。また、ソース電極３１とドレイン電極４１との間隔は１０μｍである。

図４に、第２電極層Ｍ２の平面図を示す。例えば、ソース電極３２の幅Ｗ３２は１１μｍ、ドレイン電極４２の幅Ｗ４２は７μｍである。図５に、第３電極層Ｍ３の平面図を示す。例えば、ソース電極３３の幅Ｗ３３は１５μｍ、ドレイン電極４３の幅Ｗ４３は９μｍである。このように、窒化物半導体装置１では、第１電極層Ｍ１〜第３電極層Ｍ３のそれぞれにおいて、ソース電極３の幅がドレイン電極４の幅よりも広く設定されている。

上記例においては、各電極層においてドレイン電極４の幅に対するソース電極の幅の比が１．５以上であるが、各電極層のいずれかにおいて幅の比が１．５以上であればよい。また、各電極層の幅の合計の比が１．５以上であってもよい。なお、上記例の場合、ソース電極３の幅Ｗｓは８μｍ＋１１μｍ＋１５μｍ＝３４μｍであり、ドレイン電極４の幅Ｗｄは５μｍ＋７μｍ＋９μｍ＝２１μｍである。したがって、比Ｗｓ／Ｗｄは１．６２である。

また、図１に示した窒化物半導体装置１では、第１電極層Ｍ１〜第３電極層Ｍ３におけるそれぞれ幅が、ソース電極３の方がドレイン電極４よりも広いように形成されている。即ち、第１電極層Ｍ１ではソース電極３１の方がドレイン電極４１よりも幅が広い。そして、第２電極層Ｍ２ではソース電極３２の方がドレイン電極４２よりも幅が広く、第３電極層Ｍ３ではソース電極３３の方がドレイン電極４３よりも幅が広い。しかし、必ずしもすべての電極層においてソース電極３の方がドレイン電極４よりも幅が広くなくてもよい。例えば、第１電極層Ｍ１においてソース電極３１とドレイン電極４１の幅が同等であってもよい。

図６に、第４電極層Ｍ４の構成例を示す。図６に示すように、第４電極層Ｍ４では、対向するソース電極３４とドレイン電極４４が櫛型電極の長手方向と垂直な方向に沿って延在している。ソース電極３４はソース電極３３とビア７３ｓを介して電気的に接続されている。また、ドレイン電極４４はドレイン電極４３とビア７３ｄを介して電気的に接続されている。図６のVII−VII方向に沿った断面図を図７に示す。ソース電極３４やドレイン電極４４は、ボンディングパッドなどとして使用可能である。

なお、窒化物半導体装置１の基板１０には、シリコン（Ｓｉ）基板、シリコンカーバイト（ＳｉＣ）基板、ＧａＮ基板などの半導体基板や、サファイア基板、セラミック基板などの絶縁体基板を採用可能である。バッファ層１１は、有機金属気相成長（ＭＯＣＶＤ）法などのエピタキシャル成長法で形成できる。バッファ層１１はＨＥＭＴの動作に直接には関係しないため、バッファ層１１を省いてもよい。バッファ層１１の構造や配置の有無は、基板１０や窒化物半導体層２０の材料や膜厚などに応じて決定される。

キャリア走行層２１は、例えば不純物が添加されていないノンドープＧａＮを、ＭＯＣＶＤ法などによりエピタキシャル成長させて形成する。ここでノンドープとは、不純物が意図的に添加されていないことを意味する。キャリア走行層２１上に配置されたキャリア供給層２２は、キャリア走行層２１よりもバンドギャップが大きく、且つキャリア走行層２１より格子定数の小さい窒化物半導体からなる。キャリア供給層２２としてノンドープのＡｌxＧａ1-xＮが採用可能である。キャリア供給層２２は、ＭＯＣＶＤ法などによるエピタキシャル成長によってキャリア走行層２１上に形成される。キャリア供給層２２とキャリア走行層２１は格子定数が異なるため、格子歪みによるピエゾ分極が生じる。このピエゾ分極とキャリア供給層２２の結晶が有する自発分極により、ヘテロ接合付近のキャリア走行層２１に高密度のキャリアが生じ、二次元キャリアガス層２３が形成される。

ソース電極３１及びドレイン電極４１は、窒化物半導体層２０と低抵抗接触（オーミック接触）可能な金属により形成される。例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）などがソース電極３１及びドレイン電極４１に採用可能である。或いはＴｉとＡｌの積層体として、ソース電極３１及びドレイン電極４１は形成される。ソース電極３２〜ソース電極３４、ドレイン電極４２〜ドレイン電極４４には、例えばＡｌや金（Ａｕ）、銅（Ｃｕ）などが採用可能である。ゲート電極５には、例えばニッケル金（ＮｉＡｕ）などが採用可能である。

以上に説明したように、本発明の第１の実施形態に係る窒化物半導体装置１では、ソース電極３の幅がドレイン電極の幅の１．５倍以上であるように、ドレイン電極４よりもソース電極３の幅が広く設定されている。これにより、ソースインダクタンスが減少し、窒化物半導体装置１によればソース電位の変動が抑制される。したがって、しきい値電圧が低い素子においても安定に動作するヘテロ構造を有する窒化物半導体装置１を提供することができる。

一方、ソース電極３の幅とドレイン電極４の幅が同等である図８に示す比較例の窒化物半導体装置１Ａでは、ソースインダクタンスによるソース電位の変動が生じる結果、動作が不安定である。例えば、窒化物半導体装置１Ａのソース電極３の幅とドレイン電極４の幅が５μｍ程度で同等であり、ソース電極３とドレイン電極４の間隔が１０μｍ、ドレイン電流が５Ａ程度とする。ゲートリセス構造を採用したＨＥＭＴである窒化物半導体装置１Ａでは、しきい値電圧は１Ｖ程度である。本発明者らの検討によれば、ソースインダクタンスによって窒化物半導体装置１Ａのソース電位が１ＭＨｚ動作で０．３Ｖ程度変動するため、窒化物半導体装置１Ａが予期せずオン状態になるおそれがある。

これに対して、ソース電極３のインダクタンスに起因してソース電極３に生じる電位の変動によってオン状態になることが抑制されるように、窒化物半導体装置１ではドレイン電極４の幅に対するソース電極３の幅が１．５以上に設定されているのである。

（第２の実施形態）
本発明の第２の実施形態に係る窒化物半導体装置１は、図９に示すように、ソース電極３及びドレイン電極４が単層構造である。その他の構成については、図１に示す第１の実施形態と同様である。

図９に示す窒化物半導体装置１においても、ソース電極３の幅をドレイン電極の幅の１．５倍以上であるようにソース電極３の幅を広く設定することによって、ソースインダクタンスが減少する。これにより、ソース電位の変動が抑制され、窒化物半導体装置１の動作が安定する。例えば、ソース電極３の幅を８μｍ、ドレイン電極４の幅を５μｍとする。他は、第１の実施形態と実質的に同様であり、重複した記載を省略する。

（その他の実施形態）
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。

例えば、以上の説明では窒化物半導体装置１がＨＥＭＴである例を示したが、窒化物半導体装置１が窒化物半導体を用いた電界効果トランジスタ（ＦＥＴ）などの他の構造のトランジスタであってもよい。また、ゲートリセス構造のトランジスタを例示したが、ゲートリセス構造でなく且つしきい値電圧が低いトランジスタの場合にも本発明は適用可能である。例えば、ノーマリオフ特性を有する窒化物半導体系のＦＥＴには、ゲートリセス構造だけではなく、ｐ型ＧａＮ系のトランジスタなどがある。ｐ型ＧａＮ系のトランジスタのしきい値電圧は１Ｖ程度と低いため、これらの半導体装置の安定した動作のためにも本発明は好適に適用される。

このように、本発明はここでは記載していない様々な実施形態等を含むことはもちろんである。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

１…窒化物半導体装置
２…半導体基体
３…ソース電極
４…ドレイン電極
５…ゲート電極
６…層間絶縁膜
１０…基板
１１…バッファ層
２０…窒化物半導体層
２１…キャリア走行層
２２…キャリア供給層
２３…二次元キャリアガス層

Claims (3)

1. 窒化物半導体層が積層されたヘテロ構造を有する半導体基体と、
   前記半導体基体の上に互いに離間して配置されたソース電極及びドレイン電極と、
   前記ソース電極と前記ドレイン電極との間で前記半導体基体の上に配置されたゲート電極と
   を備え、
   絶縁膜を介して配置された複数の電極層からなる多層電極構造を有し、前記ソース電極及び前記ドレイン電極が前記複数の電極層にそれぞれ形成され、
   前記複数の電極層のそれぞれにおいて、前記ソース電極と前記ドレイン電極が対向して前記ゲート電極と平行に延伸する方向と垂直な方向の幅が、前記ソース電極が前記ドレイン電極の１．５倍以上である
   ことを特徴とする窒化物半導体装置。
2. 前記ゲート電極が、前記半導体基体の上部の一部に形成されたゲートリセスに配置されていることを特徴とする請求項１に記載の窒化物半導体装置。
3. 前記ソース電極のインダクタンスに起因して前記ソース電極に生じる電位の変動によってオン状態になることが抑制されるように、前記ドレイン電極の前記幅に対する前記ソース電極の前記幅が設定されていることを特徴とする請求項１又は２に記載の窒化物半導体装置。

Images