JP6573167B2 - Parallel chopper device - Google Patents
Parallel chopper device Download PDFInfo
- Publication number
- JP6573167B2 JP6573167B2 JP2015212003A JP2015212003A JP6573167B2 JP 6573167 B2 JP6573167 B2 JP 6573167B2 JP 2015212003 A JP2015212003 A JP 2015212003A JP 2015212003 A JP2015212003 A JP 2015212003A JP 6573167 B2 JP6573167 B2 JP 6573167B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switching
- switching elements
- current
- connection point
- reactor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、複数のチョッパを並列に接続した場合に発生するチョッパ間の電流アンバランスの検出技術に関するものである。 The present invention relates to a technique for detecting current imbalance between choppers that occurs when a plurality of choppers are connected in parallel.
図4は、DC/DCコンバータの一種である昇圧チョッパを示しており、例えば特許文献1,2に記載されているものとほぼ同一の回路である。
図4において、1,2はリアクトル、3,6はダイオード、4,5は半導体スイッチング素子、7,8は平滑コンデンサ、11,12は直流入力端子、21,22は直流出力端子である。なお、スイッチング素子4,5は、後述する図8のスイッチング素子101b,101c,102b,102cと同様に、逆並列接続された還流ダイオードを備えていて双方向に電流を通流可能な素子である。
FIG. 4 shows a step-up chopper which is a kind of DC / DC converter, which is substantially the same circuit as that described in
In FIG. 4, 1 and 2 are reactors, 3 and 6 are diodes, 4 and 5 are semiconductor switching elements, 7 and 8 are smoothing capacitors, 11 and 12 are DC input terminals, and 21 and 22 are DC output terminals. The
図4の昇圧チョッパでは、PWM(Pulse Width Modulation)制御により、スイッチング素子4,5を互いに180度の位相差を持たせてON/OFFさせることにより、入力電圧Vinを昇圧した出力電圧Voutを得ている。また、直流出力端子21,22に加えて、平滑コンデンサ7,8同士の接続点も直流出力端子として用いれば、各出力端子間から3種類のレベルの直流電圧を出力させる、いわゆる3レベル昇圧チョッパを構成することも可能である。
なお、ダイオード3,6の代わりに半導体スイッチング素子を接続し、いわゆる同期整流を行うことも可能である。
Figure a
It is also possible to connect a semiconductor switching element instead of the
図5は、電力変換容量を増加させるために、図4の昇圧チョッパを二つ並列に接続した並列チョッパ装置を示している。図5において、1’,2’はリアクトル、3’,6’はダイオード、4’,5’は半導体スイッチング素子、11’,12’は直流入力端子であり、その他の部分には図4と同一の符号を付してある。ここで、スイッチング4’,5’も、逆並列接続された還流ダイオードを備えていて双方向に電流を通流可能な素子である。 FIG. 5 shows a parallel chopper device in which two boost choppers of FIG. 4 are connected in parallel in order to increase the power conversion capacity. In FIG. 5, 1 'and 2' are reactors, 3 'and 6' are diodes, 4 'and 5' are semiconductor switching elements, 11 'and 12' are DC input terminals, and the other parts are the same as those shown in FIG. The same reference numerals are given. Here, the switching 4 ′ and 5 ′ are also elements that include a free-wheeling diode connected in antiparallel and allow current to flow in both directions.
上記構成において、リアクトル1,2、ダイオード3,6、スイッチング素子4,5により一方の昇圧チョッパ(以下、第1チョッパという)が構成され、リアクトル1’,2’、ダイオード3’,6’、スイッチング素子4’,5’により他方の昇圧チョッパ(以下、第2チョッパという)が構成される。
第2チョッパを構成するスイッチング素子4’,5’は、第1チョッパのスイッチング素子4,5と同様に、PWM制御により互いに180度の位相差を持たせてON/OFFされる。
In the above configuration, one step-up chopper (hereinafter referred to as a first chopper) is configured by the
As with the
図5に示した並列チョッパ装置において、リアクトルの抵抗成分やインダクタンス成分の個体差、更には、ダイオード及びスイッチング素子のスイッチング特性や電圧降下の個体差が充分小さい理想条件では、第1チョッパ及び第2チョッパを出入りする電流Iinp,Iinp’,Iinn,Iinn’がバランスし、Iinp=Iinp’,Iinn=Iinn’となる。
しかしながら、実際には上述した諸特性に個体差が存在するため、Iinp,Iinp’及びIinn,Iinn’はそれぞれ等しくならない。
In the parallel chopper device shown in FIG. 5, in ideal conditions where individual differences in the resistance component and inductance component of the reactor, and further in the individual characteristics of the switching characteristics and voltage drop of the diode and the switching element are sufficiently small, The currents I inp , I inp ′, I inn , and I inn ′ entering and exiting the chopper are balanced so that I inp = I inp ′ and I inn = I inn ′.
However, since there are actually individual differences in the above-described characteristics, I inp and I inp ′ and I inn and I inn ′ are not equal.
ここで、数式1は図5における正側電流のアンバランス成分ΔIinpを示し、数式2は負側電流のアンバランス成分ΔIinnを示している。
[数式1]
ΔIinp=Iinp’−Iinp
[数式2]
ΔIinn=Iinn’−Iinn
Here,
[Formula 1]
ΔI inp = I inp '−I inp
[Formula 2]
ΔI inn = I inn '−I inn
これらの電流アンバランス成分ΔIinp,ΔIinnは、回路内の各構成部品における発熱の不均一、電力変換損失の増加、更には、スイッチング素子やダイオードのスイッチング時に発生するサージ電圧の増加などを引き起こすため、有意な値にならないように抑制する必要がある。
電流アンバランスの一般的な抑制方法としては、第1チョッパ及び第2チョッパを流れる電流を検出してスイッチング素子のON/OFF時間を適切に制御する方法が知られており、そのためにはΔIinp,ΔIinnを検出する必要がある。
These current imbalance components ΔI inp and ΔI inn cause non-uniform heat generation in each component in the circuit, increase in power conversion loss, and increase in surge voltage generated when switching the switching elements and diodes. Therefore, it is necessary to suppress it so that it does not become a significant value.
As a general method for suppressing current imbalance, there is known a method for appropriately controlling the ON / OFF time of the switching element by detecting the current flowing through the first chopper and the second chopper. For this purpose, ΔI inp , ΔI inn need to be detected.
図6は、図5に電流アンバランス成分ΔIinp,ΔIinnの検出機能を付加した並列チョッパ装置の回路図である。
図6において、30,31,32は電流検出手段であり、これらの電流検出手段30,31,32により3箇所の電流値Iin,Iinp,Iinnを検出する。次に、これらの電流検出値Iin,Iinp,Iinnに対して数式3,4の差分演算を行えば、電流アンバランス成分ΔIinp,ΔIinnを間接的に検出することができる。
[数式3]
ΔIinp=(Iin−Iinp)−Iinp
[数式4]
ΔIinn=(Iin−Iinn)−Iinn
FIG. 6 is a circuit diagram of a parallel chopper device in which the function of detecting current imbalance components ΔI inp and ΔI inn is added to FIG.
In FIG. 6,
[Formula 3]
ΔI inp = (I in −I inp ) −I inp
[Formula 4]
ΔI inn = (I in −I inn ) −I inn
また、図7は、電流検出箇所が図6と異なる並列チョッパ装置の回路図である。
図6では、電流検出手段30により全体の入力電流Iinを検出すると共に、電流検出手段31,32により第1チョッパの正側入力電流Iinp及び負側入力電流Iinnをそれぞれ検出するのに対し、図7の回路では、電流検出手段41,42により、第1チョッパ,第2チョッパの正側入力電流Iinp,Iinp’による差分磁束と負側入力電流Iinn,Iinn’ による差分磁束とをそれぞれ検出している。
FIG. 7 is a circuit diagram of a parallel chopper device in which the current detection location is different from that in FIG.
In FIG. 6, the current detection means 30 detects the entire input current I in and the current detection means 31 and 32 detect the positive side input current I inp and the negative side input current I inn of the first chopper, respectively. On the other hand, in the circuit of FIG. 7, the current detection means 41, 42 causes the difference magnetic flux due to the positive side input currents I inp , I inp ′ of the first chopper and the second chopper and the difference due to the negative side input currents I inn , I inn ′. Magnetic flux is detected respectively.
図7における電流検出手段41,42としては、電気的に絶縁した状態で電流を測定可能な検出手段、例えばホール素子を用いた電流検出手段を想定している。
これらの電流検出手段41,42は、互いに逆方向に流れる正側入力電流Iinp,Iinp’、及び、互いに逆方向に流れる負側入力電流Iinn,Iinn’から差分磁束をそれぞれ検出し、一方の電流検出手段41はIinp,Iinp’による差分磁束に基づいて電流アンバランス成分ΔIinpを検出し、他方の電流検出手段42はIinn,Iinn’による差分磁束に基づいて電流アンバランス成分ΔIinnを検出するものである。
As the current detection means 41 and 42 in FIG. 7, a detection means capable of measuring a current in an electrically insulated state, for example, a current detection means using a Hall element is assumed.
These current detection means 41 and 42 detect differential magnetic fluxes from positive side input currents I inp and I inp ′ flowing in opposite directions and negative side input currents I inn and I inn ′ flowing in opposite directions, respectively. One current detection means 41 detects the current unbalance component ΔI inp based on the differential magnetic flux due to I inp , I inp ′, and the other current detection means 42 detects the current based on the differential magnetic flux due to I inn , I inn ′. An unbalance component ΔI inn is detected.
図7では、電流バランス制御に必要な電流検出手段の数が2つで済み、図6よりも少なくなる。ただし、DC/DCコンバータの入力電流を制御する上で、図7の回路でも入力電流Iinを検出することが必要であるため、全体的な電流検出手段の数は図6と同様に合計3つとなる。 In FIG. 7, the number of current detection means required for the current balance control is only two, which is smaller than that in FIG. However, in order to control the input current of the DC / DC converter, it is necessary to detect the input current I in in the circuit of FIG. 7 as well, so that the total number of current detection means is 3 as in FIG. Become one.
なお、二つのチョッパからなる並列チョッパ装置(多重チョッパ装置)において、各チョッパ間の電流アンバランスを解消するようにした従来技術が、特許文献3に記載されている。
図8は、特許文献3に記載された多重チョッパ装置の構成図であり、100は直流電源、101,102はそれぞれ第1チョッパ,第2チョッパ、101a,102aはリアクトル、101b,101c,102b,102cはスイッチング素子、101d,102dはドライバ、103,104は平滑コンデンサ、105は電流検出手段、200は負荷、301,302は電流抽出回路、301a,302aは増幅回路、301b,302bはフィルタ、301c,302cはスイッチ、303は演算比較回路、304は制御回路、305は補正回路、306,307はサンプリング回路である。
FIG. 8 is a configuration diagram of the multiple chopper device described in
図8に示した多重チョッパ装置では、各チョッパ101,102の下アームのスイッチング素子101c,102cのオフ期間に同期したサンプリング回路306,307の出力信号によりスイッチ301c,302cをそれぞれオンし、電流検出手段105による電流検出値I3を増幅して演算比較回路303に入力する。
ここで、多重チョッパ装置の昇圧比が2倍以上である場合には、下アームのスイッチング素子101c,102cがそれぞれオフとなる期間が重なることはないため、電流検出手段105による電流検出値I3は、スイッチング素子101cのオフ期間に第1チョッパ101の出力電流I1に等しく、また、スイッチング素子102cのオフ期間に第2チョッパ102の出力電流I2に等しくなる。
よって、演算比較回路303により電流抽出回路301,302の出力の差を求めれば、第1チョッパ101及び第2チョッパ102の出力電流I1,I2のアンバランスを検出することができる。
In the multiple chopper device shown in FIG. 8, the
Here, when the step-up ratio of the multi-chopper device is more than twice, since the
Therefore, if the difference between the outputs of the
図6,図7の従来技術において、電流アンバランス成分ΔIinp,ΔIinnを検出するために必要な電流検出手段の数は、少なくとも2つであり、装置全体のコストの削減や小型化のためには、電流検出手段の数を更に少なくすることが求められている。
これに対し、図8に示した従来技術によれば、電流検出手段が単一で済む利点がある。しかし、電流を抽出するためのサンプリング回路306,307やスイッチ301c,302cによって回路構成が複雑化すると共に、昇圧比が2倍未満である場合には、下アームのスイッチング素子101c,102cのオフ期間が重ならないように、補正回路305によって電流のサンプリングタイミングをずらす等の処理が必要である。
このため、電流検出手段の削減が可能であるとしても、周辺回路や演算処理が複雑化するという問題を生じていた。
6 and 7, the number of current detection means required to detect the current imbalance components ΔI inp and ΔI inn is at least two, so that the overall cost of the apparatus can be reduced and the size can be reduced. Therefore, it is required to further reduce the number of current detection means.
On the other hand, according to the conventional technique shown in FIG. However, when the
For this reason, even if the current detection means can be reduced, there has been a problem that the peripheral circuit and the arithmetic processing become complicated.
そこで、本発明の解決課題は、簡単な構成で電流アンバランス成分を検出可能とし、コストの低減を図った並列チョッパ装置を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a parallel chopper device that can detect a current imbalance component with a simple configuration and reduce costs.
上記課題を解決するため、請求項1に係る発明は、第1のダイオード,第1の半導体スイッチング素子,第2の半導体スイッチング素子,第2のダイオードを順次直列に接続した直列回路と、第3のダイオード,第3の半導体スイッチング素子,第4の半導体スイッチング素子,第4のダイオードを順次直列に接続した直列回路と、第1,第2の平滑コンデンサを直列に接続した直列回路とを、一対の直流出力端子間に互いに並列に接続し、
前記第1のダイオードと前記第1の半導体スイッチング素子との接続点を第1のリアクトルを介して第1の正側直流入力端子に接続すると共に、前記第2の半導体スイッチング素子と前記第2のダイオードとの接続点を第2のリアクトルを介して第1の負側直流入力端子に接続し、かつ、前記第3のダイオードと前記第3の半導体スイッチング素子との接続点を第3のリアクトルを介して第2の正側直流入力端子に接続すると共に、前記第4の半導体スイッチング素子と前記第4のダイオードとの接続点を第4のリアクトルを介して第2の負側直流入力端子に接続し、
前記正側直流入力端子と前記負側直流入力端子との間に直流電源電圧が印加される並列チョッパ装置であって、前記第1〜第4の半導体スイッチング素子のON/OFFにより前記直流電源電圧の大きさを変換して出力する並列チョッパ装置において、
前記第1,第2の半導体スイッチング素子同士の接続点と前記第1,第2の平滑コンデンサ同士の接続点との間を流れる電流と、前記第3,第4の半導体スイッチング素子同士の接続点と前記第1,第2の平滑コンデンサ同士の接続点との間を流れる電流と、の差分値を検出する電流検出手段を備えたものである。
In order to solve the above-mentioned problem, the invention according to
A connection point between the first diode and the first semiconductor switching element is connected to a first positive DC input terminal via a first reactor, and the second semiconductor switching element and the second semiconductor switching element are connected to each other. A connection point between the diode and the first negative DC input terminal is connected via a second reactor, and a connection point between the third diode and the third semiconductor switching element is connected to the third reactor. And a connection point between the fourth semiconductor switching element and the fourth diode is connected to a second negative DC input terminal via a fourth reactor. And
A parallel chopper device in which a DC power supply voltage is applied between the positive DC input terminal and the negative DC input terminal, wherein the DC power supply voltage is turned on / off by the first to fourth semiconductor switching elements. In a parallel chopper device that converts and outputs the size of
A current flowing between a connection point between the first and second semiconductor switching elements and a connection point between the first and second smoothing capacitors, and a connection point between the third and fourth semiconductor switching elements And a current detecting means for detecting a difference value between the current flowing between the first and second smoothing capacitors.
請求項2に係る発明は、請求項1に記載した並列チョッパ装置において、前記第1,第3の半導体スイッチング素子がONし、かつ、前記第2,第4の半導体スイッチング素子がOFFしているときに、前記電流検出手段による電流検出値に基づいて、前記第1のリアクトルと前記第3のリアクトルとを流れる電流の差分値を検出し、前記第1,第3の半導体スイッチング素子がOFFし、かつ、前記第2,第4の半導体スイッチング素子がONしているときに、前記電流検出手段による電流検出値に基づいて、前記第2のリアクトルと前記第4のリアクトルとを流れる電流の差分値を検出するものである。
The invention according to
請求項3に係る発明は、請求項1または2に記載した並列チョッパ装置において、前記第1,第2のリアクトル同士、及び、前記第3,第4のリアクトル同士が、それぞれ磁気的に結合されていることを特徴とする。
The invention according to
本発明によれば、二つのチョッパを並列接続した場合に発生する電流アンバランス成分を、単一の電流検出手段によって検出することができる。特に、特許文献3のように昇圧比に応じて電流のサンプリングタイミングをずらす等の煩雑な処理が不要であり、電流アンバランスの検出を低コストにて実現可能である。
According to the present invention, a current unbalance component generated when two choppers are connected in parallel can be detected by a single current detection means. In particular, complicated processing such as shifting the current sampling timing in accordance with the step-up ratio as in
以下、図に沿って本発明の実施形態を説明する。
図1は、この実施形態に係る並列チョッパ装置の回路図であり、図4における各部と同一の機能を有するものには同一の符号を付してある。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a circuit diagram of a parallel chopper device according to this embodiment. Components having the same functions as those in FIG. 4 are denoted by the same reference numerals.
図1において、直流出力端子21,22の間には、ダイオード3とスイッチング素子4,5とダイオード6が直列に接続され、ダイオード3とスイッチング素子4との接続点はリアクトル1を介して正側の直流入力端子11に接続されると共に、スイッチング素子5とダイオード6との接続点はリアクトル2を介して負側の直流入力端子12に接続されている。
同様に、直流出力端子21,22の間には、ダイオード3’とスイッチング素子4’,5’とダイオード6’が直列に接続され、ダイオード3’とスイッチング素子4’との接続点はリアクトル1’を介して正側の直流入力端子11’に接続されると共に、スイッチング素子5’とダイオード6’との接続点はリアクトル2’を介して負側の直流入力端子12’に接続されている。
上記のスイッチング素子4,4’,5,5’は、前述した図8のスイッチング素子101b,101c,102b,102cと同様に、逆並列接続された還流ダイオードを備えていて双方向に電流を通流可能な素子である。
In FIG. 1, a
Similarly, a
The
上記構成において、リアクトル1,2、ダイオード3,6、スイッチング素子4,5により第1チョッパが構成され、リアクトル1’,2’、ダイオード3’,6’、スイッチング素子4’,5’により第2チョッパが構成されている。
なお、直流入力端子11,11’は単一の直流電源(図示せず)の正極に接続され、直流入力端子12,12’は前記直流電源の負極に接続されている。また、リアクトル1,2やリアクトル1’,2’は、それぞれ互いに磁気結合されていても良い。
In the above configuration, the first chopper is constituted by the
The
ここで、直流入力端子11,11’は請求項における第1,第2の正側直流入力端子に、直流入力端子12,12’は請求項における第1,第2の負側直流入力端子に、リアクトル1,2は第1,第2のリアクトルに、リアクトル1’,2’は第3,第4のリアクトルに、ダイオード3,6,3’,6’は第1〜第4のダイオードに、スイッチング素子4,5,4’,5’は第1〜第4のスイッチング素子に、コンデンサ7,8は第1,第2のコンデンサに、それぞれ相当している。
Here, the
また、直流出力端子21,22の間には平滑コンデンサ7,8が直列に接続されており、平滑コンデンサ7,8同士の接続点と、スイッチング素子4,5同士の接続点及びスイッチング素子4’,5’同士の接続点との間には、電流検出手段40が接続されている。
この電流検出手段40には、図7における電流検出手段41,42と同様に、電気的に絶縁した状態で電流を測定可能なホール素子等が用いられており、互いに逆方向に流れる後述の電流Im,Im’から差分磁束を検出し、この差分磁束に基づいて差分値ΔImひいてはチョッパ間の電流アンバランス成分を検出する。
Further, smoothing
The current detection means 40 uses a Hall element or the like that can measure a current in an electrically insulated state, like the current detection means 41 and 42 in FIG. A differential magnetic flux is detected from I m and I m ′, and based on this differential magnetic flux, a difference value ΔI m and, in turn, a current unbalance component between choppers is detected.
なお、図1に示すように、第1チョッパにおける流入電流,流出電流をそれぞれIinp,Iinnとし、第2チョッパにおける流入電流,流出電流をそれぞれIinp’,Iinn’とする。また、スイッチング素子4,5同士の接続点から平滑コンデンサ7,8同士の接続点に向かって流れる電流をImとし、スイッチング素子4’,5’同士の接続点から平滑コンデンサ7,8同士の接続点に向かって流れる電流をIm’とする。これらの電流Im,Im’ の差分値ΔImは、電流検出手段40において、数式5により検出可能である。
[数式5]
ΔIm=Im’−Im
As shown in FIG. 1, the inflow current and the outflow current in the first chopper are I inp and I inn , respectively, and the inflow current and the outflow current in the second chopper are I inp ′ and I inn ′, respectively. Further, the current flowing toward the connecting point of the smoothing
[Formula 5]
ΔI m = I m '−I m
次に、この実施形態の動作を、図2,図3を参照しつつ説明する。
図2は、スイッチング素子4,4’,5,5’のON/OFF状態に対するIm,Im’,ΔImの推移を示している。ここでは、第1チョッパと第2チョッパとの間で電流アンバランスが発生しており、各チョッパの流入電流,流出電流の大小関係は、Iinp<Iinp’かつIinn<Iinn’であると仮定する。
Next, the operation of this embodiment will be described with reference to FIGS.
FIG. 2 shows changes in I m , I m ′, and ΔI m with respect to the ON / OFF states of the
スイッチング素子4,4’,5,5’の通流率は、図2(a)が50[%]未満(以下、降圧モードという)であり、図2(b)が50[%]以上(以下、昇圧モードという)である。なお、降圧モードではVin>Voutであり、昇圧モードではVin<Voutである。
降圧モード・昇圧モードを含めて、スイッチング素子4,4’,5,5’のON/OFF状態の組み合わせは4通り存在し、それぞれの組み合わせごとに、平滑コンデンサ7,8同士の接続点を流れる電流Im,Im’も変化する。なお、スイッチング素子4,4’は同時にON/OFFし、同5,5’も同時にON/OFFする。
The flow rates of the
There are four combinations of ON / OFF states of the
図3(a)〜(d)は、スイッチング素子4,4’,5,5’の4通りのON/OFF状態に対する電流経路の推移を示す図である。なお、図3(a)〜(d)では電流検出手段40が簡略的に図示されているが、その構成は図1における電流検出手段40と同一である。
スイッチング素子4,4’または同5,5’がONしている図3(a),(b)ではIm,Im’が流れ、スイッチング素子4,4’,5,5’がすべてOFFである図3(c)やすべてONである図3(d)ではIm,Im’が流れない。
FIGS. 3A to 3D are diagrams showing the transition of the current path with respect to the four ON / OFF states of the
In FIGS. 3A and 3B in which the
このうち、図3(a)は、スイッチング素子4,4’がON、同5,5’がOFFの状態であり、Im=Iinp,Im’=Iinp’である。また、図3(b)は、スイッチング素子4,4’がOFF、同5,5’がONの状態であり、Im=−Iinn,Im’=−Iinn’である。
Among these, FIG. 3A shows a state in which the
電流検出手段40は、前述した数式5に従って差分値ΔImを検出する。前述したごとく、Iinp<Iinp’かつIinn<Iinn’であるため、スイッチング素子4,4’,5,5’のON/OFF状態の組み合わせに対するIm,Im’,ΔImは、下記の表1のようになる。
なお、表1において、ΔIinp>0,ΔIinn>0であり、電流検出手段40は、数式6,数式7に示すように、スイッチング素子4,4’がONであって同5,5’がOFFの時に、ΔImとしてΔIinpを検出し、スイッチング素子4,4’がOFFであって同5,5’がONの時に、ΔImとして−ΔIinnを検出する(言い換えれば、−ΔImとしてΔIinnを検出する)ことになる。
In Table 1, ΔI inp > 0, ΔI inn > 0, and the current detection means 40 is configured so that the
[数式6]
ΔIinp=ΔIm (スイッチング素子4,4’:ON,同5,5’:OFF)
[数式7]
ΔIinn=−ΔIm (スイッチング素子4,4’:OFF,同5,5’:ON)
[Formula 6]
ΔI inp = ΔI m (switching
[Formula 7]
ΔI inn = −ΔI m (switching
従って、この実施形態では、第1チョッパ及び第2チョッパの上アームまたは下アームのスイッチング素子をONさせた状態で、単一の電流検出手段40のみを用いて電流アンバランス成分ΔIinp,ΔIinnを検出することができる。なお、この実施形態では、一スイッチング周期において少なくとも2回の電流検出処理を行うことにより、ΔIinp,ΔIinnの検出が可能になる。
このようにして、電流検出手段40の出力に基づいて電流アンバランス成分ΔIinp,ΔIinnが検出された場合には、アラームを発生させる、スイッチング素子4,4’,5,5’のON/OFFのタイミングを調整してアンバランスを解消する、等の処理を行えば良い。
Therefore, in this embodiment, the current unbalance components ΔI inp , ΔI inn using only the single current detection means 40 with the switching elements of the upper arm or the lower arm of the first chopper and the second chopper turned on. Can be detected. In this embodiment, ΔI inp and ΔI inn can be detected by performing current detection processing at least twice in one switching period.
In this way, when the current imbalance components ΔI inp and ΔI inn are detected based on the output of the current detection means 40, the ON / OFF of the
1,1’,2,2’:リアクトル
3,3’,6,6’:ダイオード
4,4’,5,5’:半導体スイッチング素子
7,8:平滑コンデンサ
11,11’,12,12’:直流入力端子
21,22:直流出力端子
40:電流検出手段
1, 1 ', 2, 2':
Claims (3)
前記第1のダイオードと前記第1の半導体スイッチング素子との接続点を第1のリアクトルを介して第1の正側直流入力端子に接続すると共に、前記第2の半導体スイッチング素子と前記第2のダイオードとの接続点を第2のリアクトルを介して第1の負側直流入力端子に接続し、かつ、前記第3のダイオードと前記第3の半導体スイッチング素子との接続点を第3のリアクトルを介して第2の正側直流入力端子に接続すると共に、前記第4の半導体スイッチング素子と前記第4のダイオードとの接続点を第4のリアクトルを介して第2の負側直流入力端子に接続し、
前記第1,第2の正側直流入力端子と前記第1,第2の負側直流入力端子との間に印加された直流電源電圧を、前記第1〜第4の半導体スイッチング素子のON/OFFにより所定値に変換して出力する並列チョッパ装置において、
前記第1,第2の半導体スイッチング素子同士の接続点と前記第1,第2の平滑コンデンサ同士の接続点との間を流れる電流と、前記第3,第4の半導体スイッチング素子同士の接続点と前記第1,第2の平滑コンデンサ同士の接続点との間を流れる電流と、の差分値を検出する電流検出手段を備えたことを特徴とする並列チョッパ装置。 A first diode, a first semiconductor switching element, a second semiconductor switching element, a series circuit in which the second diodes are connected in series, a third diode, a third semiconductor switching element, and a fourth semiconductor switching; A series circuit in which the element and the fourth diode are sequentially connected in series, and a series circuit in which the first and second smoothing capacitors are connected in series are connected in parallel between the pair of DC output terminals,
A connection point between the first diode and the first semiconductor switching element is connected to a first positive DC input terminal via a first reactor, and the second semiconductor switching element and the second semiconductor switching element are connected to each other. A connection point between the diode and the first negative DC input terminal is connected via a second reactor, and a connection point between the third diode and the third semiconductor switching element is connected to the third reactor. And a connection point between the fourth semiconductor switching element and the fourth diode is connected to a second negative DC input terminal via a fourth reactor. And
A DC power supply voltage applied between the first and second positive DC input terminals and the first and second negative DC input terminals is used to turn ON / OFF the first to fourth semiconductor switching elements. In the parallel chopper device that converts to a predetermined value by OFF and outputs it,
A current flowing between a connection point between the first and second semiconductor switching elements and a connection point between the first and second smoothing capacitors, and a connection point between the third and fourth semiconductor switching elements A parallel chopper device comprising current detection means for detecting a difference value between the current flowing between the first and second smoothing capacitors and a connection point between the first and second smoothing capacitors.
前記第1,第3の半導体スイッチング素子がONし、かつ、前記第2,第4の半導体スイッチング素子がOFFしているときに、前記電流検出手段による電流検出値に基づいて、前記第1のリアクトルと前記第3のリアクトルとを流れる電流の差分値を検出し、
前記第1,第3の半導体スイッチング素子がOFFし、かつ、前記第2,第4の半導体スイッチング素子がONしているときに、前記電流検出手段による電流検出値に基づいて、前記第2のリアクトルと前記第4のリアクトルとを流れる電流の差分値を検出することを特徴とする並列チョッパ装置。 In the parallel chopper device according to claim 1,
When the first and third semiconductor switching elements are ON and the second and fourth semiconductor switching elements are OFF, the first detection circuit is based on the current detection value by the current detection means. Detecting the difference value of the current flowing through the reactor and the third reactor,
When the first and third semiconductor switching elements are turned off and the second and fourth semiconductor switching elements are turned on, the second detection signal is generated based on the current detection value by the current detection means. A parallel chopper device that detects a difference value between currents flowing through a reactor and the fourth reactor.
前記第1,第2のリアクトル同士、及び、前記第3,第4のリアクトル同士が、それぞれ磁気的に結合されていることを特徴とする並列チョッパ装置。 In the parallel chopper device according to claim 1 or 2,
The parallel chopper device, wherein the first and second reactors and the third and fourth reactors are magnetically coupled to each other.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015212003A JP6573167B2 (en) | 2015-10-28 | 2015-10-28 | Parallel chopper device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015212003A JP6573167B2 (en) | 2015-10-28 | 2015-10-28 | Parallel chopper device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017085787A JP2017085787A (en) | 2017-05-18 |
JP6573167B2 true JP6573167B2 (en) | 2019-09-11 |
Family
ID=58712218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015212003A Active JP6573167B2 (en) | 2015-10-28 | 2015-10-28 | Parallel chopper device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6573167B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107241069A (en) * | 2017-06-06 | 2017-10-10 | 绵阳市维博电子有限责任公司 | A kind of transformer coupled isolated amplifier of connection in series-parallel chopper-type |
JP6907855B2 (en) * | 2017-09-22 | 2021-07-21 | 富士電機株式会社 | 3-level chopper and its control circuit |
-
2015
- 2015-10-28 JP JP2015212003A patent/JP6573167B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017085787A (en) | 2017-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8917077B2 (en) | Multi-phase switching regulator and droop circuit therefor | |
KR101973676B1 (en) | Three-level unit inverter | |
US9130481B2 (en) | Power converting appartatus | |
JP6525364B2 (en) | Power converter | |
US9568376B2 (en) | Temperature detecting circuit and method thereof | |
US20190131789A1 (en) | Converter with series inductor | |
JP2012060796A (en) | Multiphase dc/dc converter circuit | |
JP6573167B2 (en) | Parallel chopper device | |
US20160172996A1 (en) | Rectification device | |
JP2010246174A (en) | Ac-ac direct converter and method of controlling commutation of the same | |
JP4884131B2 (en) | AC / AC direct converter controller | |
JP5764517B2 (en) | Switching power supply device and power supply system using the same | |
JP4939580B2 (en) | DC / DC power converter | |
JP6575928B2 (en) | Parallel chopper device | |
JP2014079055A (en) | Power supply device | |
JP7485095B2 (en) | Power System Unit | |
JP5824339B2 (en) | Three-phase rectifier | |
JP6157599B2 (en) | Power conversion apparatus, motor drive apparatus including the same, blower including the same, compressor, air conditioner including them, refrigerator, and refrigerator | |
JPWO2018199223A1 (en) | Power supply circuit | |
JP7405041B2 (en) | Converter equipment and power supply equipment | |
JP7352130B2 (en) | polyphase converter | |
JP2018166376A (en) | Switching power supply device and method for controlling the same | |
JP2016015847A (en) | Multilevel power converter | |
JP6049593B2 (en) | Power converter | |
JP2019138867A (en) | Current detector and switching power source device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190719 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190801 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6573167 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |