JP6564802B2 - 基板処理装置、半導体装置の製造方法およびプログラム - Google Patents

基板処理装置、半導体装置の製造方法およびプログラム Download PDF

Info

Publication number
JP6564802B2
JP6564802B2 JP2017055907A JP2017055907A JP6564802B2 JP 6564802 B2 JP6564802 B2 JP 6564802B2 JP 2017055907 A JP2017055907 A JP 2017055907A JP 2017055907 A JP2017055907 A JP 2017055907A JP 6564802 B2 JP6564802 B2 JP 6564802B2
Authority
JP
Japan
Prior art keywords
processing chamber
substrate
frequency processing
frequency
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017055907A
Other languages
English (en)
Other versions
JP2018160507A (ja
Inventor
島本　聡
聡 島本
芦原　洋司
洋司 芦原
豊田　一行
一行 豊田
大橋　直史
直史 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP2017055907A priority Critical patent/JP6564802B2/ja
Priority to TW106127446A priority patent/TWI666335B/zh
Priority to KR1020170107171A priority patent/KR101993981B1/ko
Priority to US15/687,950 priority patent/US20180277405A1/en
Priority to CN201710766303.8A priority patent/CN108630512B/zh
Publication of JP2018160507A publication Critical patent/JP2018160507A/ja
Application granted granted Critical
Publication of JP6564802B2 publication Critical patent/JP6564802B2/ja
Priority to US16/560,266 priority patent/US20190393057A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/517—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using a combination of discharges covered by two or more of groups C23C16/503 - C23C16/515
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32733—Means for moving the material to be treated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32899—Multiple chambers, e.g. cluster tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67748—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a single workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67754—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a batch of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma Technology (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、基板処理装置、半導体装置の製造方法およびプログラムに関する。
近年、半導体装置は高集積化の傾向にある。それを実現する方法の一つとして、電極等を三次元的に配列する三次元構造が提案されている。このような半導体装置は、例えば特許文献１に開示されている。
特開２０１５−５０４６６
フラッシュメモリの三次元構造を形成する過程では、絶縁膜と犠牲膜とを交互に積層する必要がある。ところが、絶縁膜と犠牲膜との熱膨張率の違い等の理由から、シリコンウエハにストレスがかかり、形成する過程において積層膜が破壊される現象がある。このような現象が半導体装置の特性の低下につながる恐れがある。
そこで本発明は、三次元構造のフラッシュメモリにおいても、良好な特性の半導体装置を形成可能な技術を提供することを目的とする。
上記課題を解決するために、処理モジュール内に設けられ、絶縁膜が形成された基板を処理する第一周波処理室と、前記処理モジュール内で前記一周波処理室に隣接し、前記一周波処理室で処理された基板を処理する二周波処理室と、前記第一周波処理室と前記二周波処理室それぞれに、少なくともシリコンと不純物とを含むシリコン含有ガスを供給するガス供給部と、前記第一周波処理室と前記二周波処理室それぞれに接続されるプラズマ生成部と、前記二周波処理室に接続されるイオン制御部と、前記処理モジュール内に設けられ、前記一周波処理室と前記二周波処理室との間で基板を搬送する基板搬送部と、少なくとも前記ガス供給部と、前記プラズマ生成部と、前記イオン制御部と、前記基板搬送部とを制御する制御部とを有する技術を提供する。
本発明に係る技術によれば、三次元構造のフラッシュメモリにおいても、良好な特性の半導体装置を形成可能な技術を提供することができる。
実施形態に係る半導体装置の製造フローを説明する説明図である。 実施形態に係るウエハの処理状態を説明する説明図である。 実施形態に係るウエハの処理状態を説明する説明図である。 実施形態に係るウエハの処理状態を説明する説明図である。 実施形態に係るウエハの処理状態を説明する説明図である。 実施形態に係るウエハの処理状態を説明する説明図である。 実施形態に係るウエハの処理状態を説明する説明図である。 実施形態に係るウエハの処理状態を説明する説明図である。 実施形態に係る基板処理装置を説明する説明図である。 実施形態に係る基板処理装置を説明する説明図である。 実施形態に係る基板処理装置を説明する説明図である。 実施形態に係る基板処理装置を説明する説明図である。 実施形態に係る基板処理装置を説明する説明図である。 実施形態に係る基板処理装置を説明する説明図である。 実施形態に係るウエハの処理状態を説明する説明図である。 比較例に係るウエハの処理状態を説明する説明図である。 比較例に係るウエハの処理状態を説明する説明図である。 実施形態に係る基板処理装置を説明する説明図である。 実施形態に係るウエハの処理状態を説明する説明図である。
（第一の実施形態）
以下に本発明の実施形態について説明する。
図1を用いて、半導体装置の製造工程の一工程を説明する。この工程では、電極を三次元的に構成した三次元構造の半導体装置を形成する。この半導体装置は、図８に記載のように、基板としてのウエハ１００上に絶縁膜１０２と電極１１２とを交互に積層する積層構造を有する。以下に具体的なフローを説明する。
（Ｓ１０２）
第一絶縁膜形成工程Ｓ１０２について、図２を用いて説明する。図２は、ウエハ１００に形成する絶縁膜１０２を説明した図である。ウエハ１００は、共通ソースライン（ＣＳＬ、Ｃｏｍｍｏｎ Ｓｏｕｒｃｅ Ｌｉｎｅ）１０１が形成されている。絶縁膜１０２は第一絶縁膜とも呼ぶ。
ここではウエハ１００上に絶縁膜１０２を形成する。絶縁膜１０２はシリコン酸化（ＳｉＯ）膜で構成される。絶縁膜１０２は、ウエハ１００を所定温度に加熱すると共に、シリコン成分を主成分とするシリコン含有ガスと酸素成分を主成分とする酸素含有ガスとをウエハ１００上に供給し形成する。この処理は、一般的な装置で構成される酸化膜形成装置にて形成される。
（Ｓ１０４）
犠牲膜形成工程Ｓ１０４について、図３を用いて説明する。ここでは絶縁膜１０２上に犠牲膜１０４を形成する。犠牲膜１０４は、後述する犠牲膜除去工程Ｓ１１４にて除去されるものであり、絶縁膜１０２に対してエッチングの選択性を有するものである。エッチングの選択性を有するとは、エッチング液に晒された際、犠牲膜はエッチングされやすく、絶縁膜はエッチングされにくい性質を示す。
犠牲膜１０４は、例えばシリコン窒化（ＳｉＮ）膜で構成される。犠牲膜１０４は、ウエハ１００を所定温度に加熱すると共に、シリコン成分を主成分とするシリコン含有ガスと窒素成分を主成分とする窒素含有ガスとをウエハ１００上に供給し形成する。シリコン含有ガスは、後述するように例えば塩素等の不純物を含む。詳細は後述する。ところで、形成メカニズムの違いにより、犠牲膜形成工程Ｓ１０４におけるウエハ１００の加熱温度は絶縁膜形成工程Ｓ１０２と異なる。本工程にて使用するシリコン含有ガスと窒素含有ガスとをまとめて犠牲膜形成ガス、もしくは単に処理ガスと呼ぶ。
犠牲膜１０４を形成する際は、犠牲膜１０４の膜応力を絶縁膜１０２の膜応力に近づけるよう処理する。
以下に、膜応力を近づける理由について、比較例である図１７を用いて説明する。図１７では、犠牲膜を犠牲膜１２０とし、膜応力を絶縁膜１０２に近づけない場合の例を示す。即ち、本工程を行わずに、絶縁膜１０２と犠牲膜１２０を交互に積層したものである。絶縁膜１０２は、下方から順に絶縁膜１０２（１）、絶縁膜１０２（２）、・・・、絶縁膜１０２（８）が構成されている。また、犠牲膜１２０は、下方から順に犠牲膜１２０（１）、犠牲膜１２０（２）、・・・、犠牲膜１２０（８）が構成されている。前述したように、絶縁膜１０２を形成する際は、ウエハ１００を所定温度に加熱すると共に、シリコン含有ガスと酸素含有ガスとをウエハ１００上に供給し形成する。また、犠牲膜１２０を形成する際は、ウエハ１００を、絶縁膜１０２とは異なる所定温度に加熱すると共に、シリコン含有ガスと窒素含有ガスとをウエハ１００上に供給し形成する。
ところで、一般的に、ＳｉＯ膜は圧縮応力が高く、ＳｉＮ膜は引張応力が高いことが知られている。即ち、ＳｉＯ膜とＳｉＮ膜は、膜応力に関して逆の特性を有する。これらの応力の性質は、膜が加熱された場合に顕著となる。
図１７においては、ＳｉＯ膜で構成される絶縁膜１０２の形成とＳｉＮ膜で構成される犠牲膜１２０の形成を繰り返すが、一部の膜では絶縁膜１０２と犠牲膜１２０が同時に存在した状態でウエハ１００を加熱処理する。したがって絶縁膜１０２と犠牲膜１２０との間での応力差が顕著となり、例えば絶縁膜１０２と犠牲膜１２０との間で膜はがれ等が発生し、それが半導体装置の破壊や歩留まりの低下、特性の劣化につながる恐れがある。
例えば犠牲膜１２０（５）を形成する際、ウエハ１００を、ＳｉＮ膜を形成する温度に加熱する。その際、犠牲膜１２０（５）よりも下方に設けられた絶縁膜１０２（１）から絶縁膜１０２（５）は圧縮応力が高くなり、犠牲膜１２０（１）から犠牲膜１２０（４）は引っ張り応力が高くなる。従って、絶縁膜１０２と犠牲膜１２０との間で応力差が発生する。その応力差は半導体装置の破壊等につながる恐れがある。
このような応力差を低減するために、犠牲膜形成工程Ｓ１０４では犠牲膜１０４の膜応力を絶縁膜１０２の膜応力に近づけるよう処理する。この処理方法の詳細は後述する。
（Ｓ１０６）
ここでは、上述の絶縁膜形成工程Ｓ１０２から犠牲膜形成工程Ｓ１０４の組み合わせが所定回数実施されたか否かを判断する。即ち、図４における絶縁膜１０２と犠牲膜１０４の組み合わせが所定数積層されたか否かを判断する。本実施形態においては、例えば８層とし、絶縁膜１０２を８層（絶縁膜１０２（１）から絶縁膜１０２（８））、犠牲膜１０４を８層（犠牲膜１０４（１）から犠牲膜１０４（８））を交互に形成する。なお、犠牲膜１０４は、下方から順に、犠牲膜１０４（１）、犠牲膜１０４（２）、・・・、犠牲膜１０４（８）が構成される。
所定回数実施していないと判断されたら、「ＮＯ」を選択し、第一絶縁膜形成工程Ｓ１０２に移行する。所定回数実施したと判断されたら、即ち所定層数形成されたと判断されたら、「ＹＥＳ」を選択し、第二絶縁膜形成工程Ｓ１０８に移行する。なお、ここでは絶縁膜１０２と犠牲膜１０４を８層ずつ形成した例を説明したが、それに限るものではなく、９層以上であってもよい。
（Ｓ１０８）
続いて第二絶縁膜形成工程Ｓ１０８について説明する。ここでは図４に記載の絶縁膜１０５を形成する。絶縁膜１０５は絶縁膜１０２と同様の方法で形成するものであり、最も上の犠牲膜１０４上に形成する。
（Ｓ１１０）
続いて図５を用いて、ホール形成工程Ｓ１１０を説明する。図５（ａ）は、図４と同様側面から見た図であり、図５（ｂ）は図５（ａ）の構成を上方から見た図である。なお、図５（ｂ）におけるα−α’における断面図が図５（ａ）に相当する。
ここでは、絶縁膜１０２、１０５と犠牲膜１０４の積層構造に対して、ホール１０６を形成する。図５（ａ）に記載のように、ホール１０６はＣＳＬ１０１を露出させるように形成される。ホール１０６は図５（ｂ）に記載のように絶縁膜１０５の面内に複数設けられる。
（Ｓ１１２）
続いて、図６を用いてホール充填工程Ｓ１１２を説明する。ここでは、Ｓ１１０で形成したホール１０６の内側を積層膜１０８等で充填する工程である。ホール１０６内には、外周側から順に保護膜１０７、ゲート電極間絶縁膜-電荷トラップ膜-トンネル絶縁膜の積層膜１０８、チャネルポリシリコン膜１０９、充填絶縁膜１１０が形成される。各膜は筒状に構成される。
例えば、保護膜１０７はＳｉＯやメタル酸化膜で構成され、ゲート電極間絶縁膜-電荷トラップ膜-トンネル絶縁膜の積層膜１０８はＳｉＯ-ＳｉＮ-ＳｉＯ膜で構成される。犠牲膜１０４を除去する際に積層膜１０８にダメージが入るのを避けるべく、ホール１０６の内壁表面に、保護膜１０７を設け保護している。
（Ｓ１１４）
続いて、図７を用いて犠牲膜除去工程Ｓ１１４を説明する。犠牲膜除去工程Ｓ１１４では、犠牲膜１０４をウエットエッチングで除去する。除去した結果、犠牲膜１０４が形成されていた位置に空隙１１１が形成される。ここでは、下方から順に、空隙１１１（１）、空隙１１１（２）、・・・、空隙１１１（８）が形成される。
（Ｓ１１６）
続いて図８を用いて導電膜形成工程Ｓ１１６を説明する。導電膜形成工程Ｓ１１６では、電極となる導電膜１１２を空隙１１１に形成する。導電膜は例えばタングステン等で構成される。ここでは、導電膜１１２は、下方から順に、導電膜１１２（１）、導電膜１１２（２）、・・・、導電膜１１２（８）が構成される。
続いて、犠牲膜形成工程Ｓ１０４で使用する基板処理装置２００および形成方法を説明する。基板処理装置２００に関しては図９から図１４を用いて説明する。犠牲膜の形成方法については、図１５を用いて説明する。
（基板処理装置）
（処理容器）
図例のように、基板処理装置２００は、容器２０２を備えている。容器２０２は処理モジュールとも呼ぶ。容器２０２は、例えば横断面が角形であり扁平な密閉容器として構成されている。また、容器２０２は、例えばアルミニウム（Ａｌ）やステンレス（ＳＵＳ）などの金属材料により構成されている。容器２０２内には、シリコンウエハ等のウエハ１００を処理する処理室２０１と、ウエハ１００を処理室２０１に搬送する際にウエハ１００が通過する搬送室２０６とが形成されている。処理室２０１は、後述するシャワーヘッド２３０、基板載置部２１０等で構成される。また、搬送空間２０６は回転トレー２２２と処理容器２０２の底部２０４とで構成される。
容器２０２の側面には、ゲートバルブ２０８に隣接した基板搬入出口２０５が設けられており、ウエハ１００は基板搬入出口２０５を介して図示しない搬送室との間を移動する。底部２０４には、リフトピン２０７が複数設けられている。
処理室２０１には、ウエハ１００を支持する基板載置部２１０が配される。基板載置部２１０は複数設けられる。複数の基板載置部２１０の配置について、図１０を用いて説明する。図１０は基板処理装置２００であって、特に回転トレー２２２付近を上方から見た図である。アーム２４０は、処理容器２０２の外部に配され、ウエハ１００を処理容器２０２の内外に移載する機能を有する。なお、Ｂ−Ｂ’における縦断面図が図９に相当する。
基板載置部２１０の一構成である基板載置台２１２は少なくとも４個設けられる。具体的には、基板搬入出口２０５と対向する位置から時計回りに基板載置台２１２ａ、基板載置台２１２ｂ、基板載置台２１２ｃ、基板載置台２１２ｄが配置される。従って、容器２０２に搬入されたウエハ１００は、基板載置台２１２ａ、基板載置台２１２ｂ、基板載置台２１２ｃ、基板載置台２１２ｄの順に移動される。
基板載置部２１０は、それぞれウエハ１００を載置する基板載置面２１１（基板載置面２１１ａから基板載置面２１１ｄ）と、基板載置面２１１を表面に持つ基板載置台２１２（基板載置台２１２ａから基板載置台２１２ｄ）、バイアス電極２１５（バイアス電極２１５ａからバイアス電極２１５ｄ）、基板載置台２１２を支持するシャフト２１７（シャフト２１７ａからシャフト２１７ｂ）を主に有する。更には、加熱源としてのヒータ２１３（２１３ａから２１３ｄ）を有する。基板載置台２１２には、リフトピン２０７が貫通する貫通孔が、リフトピン２０７と対応する位置にそれぞれ設けられている。
それぞれの基板載置台２１２（基板載置台２１２ａから２１２ｄ）は、シャフト２１７（シャフト２１７ａから２１７ｄ）によって支持される。シャフト２１７は、処理容器２０２の底部２０４を貫通しており、さらに処理容器２０２の外部でそれぞれ対応する昇降部２１８（昇降部２１８ａから２１８ｄ）に接続されている。シャフト２１７は処理容器２０２と絶縁されている。
昇降部２１８はシャフト２１７および基板載置台２１２を昇降させることが可能である。なお、それぞれのシャフト２１７下端部の周囲はベローズ２１９（ベローズ２１９ａから２１９ｄ）により覆われており、これにより容器２０２内は気密に保持されている。
ウエハ１００を搬送する際には、基板載置面２１１、回転トレー２２２が基板搬入出口２０５に対向する位置となるよう、基板載置台２１２を下降させる。ウエハ１００を処理する際には、図９で示されるように、ウエハ１００が処理空間２０９内の処理位置となるまで基板載置台２１２を上昇させる。
処理容器２０２の蓋部２０３であって、それぞれの基板載置面２１１と対向する位置には、ガス分散機構としてのシャワーヘッド２３０（２３０ａから２３０ｄ）がそれぞれ設けられている。上方から見ると、図１１に記載のように、複数のシャワーヘッド２３０が配される。シャワーヘッド２３０は、絶縁リング２３２（２３２ａから２３２ｄ）を介して蓋２０３に支持される。絶縁リング２３２によってシャワーヘッド２３０と処理容器２０２は絶縁される。それぞれのシャワーヘッド２３０（２３０ａから２３０ｄ）の蓋にはガス導入孔２３１（２３１ａから２３１ｄ）が設けられる。それぞれのガス導入孔２３１は後述する共通ガス供給管３０１と連通される。なお、図１１におけるＡ−Ａ’線における縦断面図が図９に相当する。
後述するアシストガス供給部を接続する場合は、シャワーヘッド２３０ｂ、シャワーヘッド２０３ｃそれぞれにガス導入孔２３３を設ける。具体的には図１１に記載のように、シャワーヘッド２３０ｂにはガス導入孔２３３ｂを設け、シャワーヘッド２３０ｃにはガス導入孔２３３ｃを設ける。このような構造とすることで、後述する二周波処理室にアシストガスを供給可能とする。
各シャワーヘッド２３０と各基板載置面２１１の間の空間を処理空間２０９と呼ぶ。本実施形態においては、シャワーヘッド２３０ａと基板載置面２１１ａの間の空間を処理空間２０９ａと呼ぶ。シャワーヘッド２３０ｂと基板載置面２１１ｂの間の空間を処理空間２０９ｂと呼ぶ。シャワーヘッド２３０ｃと基板載置面２１１ｃの間の空間を処理空間２０９ｃと呼ぶ。シャワーヘッド２３０ｄと基板載置面２１１ｄの間の空間を処理空間２０９ｄと呼ぶ。
また、処理空間２０９を構成する構造を処理室２０１と呼ぶ。本実施形態においては、処理空間２０９ａを構成し、少なくともシャワーヘッド２３０ａと基板載置面２１１ａを有する構造を処理室２０１ａと呼ぶ。処理空間２０９ｂを構成し、少なくともシャワーヘッド２３０ｂと基板載置面２１１ｂを有する構造を処理室２０１ｂと呼ぶ。処理空間２０９ｃを構成し、少なくともシャワーヘッド２３０ｃと基板載置面２１１ｃを有する構造を処理室２０１ｃと呼ぶ。処理空間２０９ｄを構成し、少なくともシャワーヘッド２３０ｄと基板載置面２１１ｄを有する構造を処理室２０１ｄと呼ぶ。
なお、ここでは、処理室２０１は少なくともシャワーヘッド２３０ａと基板載置面２１１ａを有すると記載したが、ウエハ１００を処理する処理空間２０９を構成する構造であればよく、装置構造によっては、シャワーヘッド２３０構造等にこだわらないことは言うまでもない。
各基板載置部２１０は、図１０に記載のように、基板回転部２２０の軸２２１を中心に配置される。軸２２１上には、回転トレー２２２が設けられる。また、軸２２１は処理容器２０２の底部２０４を貫通するよう構成され、処理容器２０２の外側であって、回転トレーと異なる側には回転昇降部２２３が設けられる。回転昇降部２２３は、軸２２１を昇降させたり、回転させたりする。回転昇降部２２３によって、各基板載置部２１０と独立した昇降が可能となる。軸２２１の下端の周囲であって、処理容器２０２の外側には、ベローズ２２４が設けられる。回転方向は、例えば図１０における矢印２２５の方向（時計回り方向）に回転される。軸２２１、回転トレー２２２、回転昇降部２２３をまとめて基板回転部と呼ぶ。なお、基板回転部２２０は基板搬送部とも呼ぶ。
回転トレー２２２は例えば円状に構成される。回転トレー２２２の外周端には、少なくとも基板載置面２１１と同程度の径を有する穴部２２４（２２４ａから２２４ｄ）が、基板載置部２１０と同数設けられる。更に、回転トレー２２２は、穴部２２４の内側に向かって突き出た爪を複数有する。爪はウエハ１００裏面を支持するよう構成される。本実施形態において、ウエハ１００を穴部２２４に載置するとは、爪に載置されることを示す。
軸２２１が上昇することで、基板載置面２１１よりも高い位置に回転トレー２２２が位置され、このとき基板載置面２１１上に載置されたウエハ１００が爪によりピックアップされる。更に、軸２２１が回転することで、回転トレー２２２が回転され、ピックアップされたウエハ１００が次の基板載置面２１１上に移動される。例えば、基板載置面２１１ｂに載置されていたウエハ１００は、基板載置面２１１ｃ上に移動される。その後、軸２２１を下降させ回転トレー２２２を下降させる。この時、穴部２２４が基板載置面２１１よりも下方に位置するまで下降させ、基板載置面２１１上にウエハ１００を載置する。
（排気系）
容器２０２の雰囲気を排気する排気系２６０を説明する。容器２０２には、処理室２０１に連通するよう、排気管２６２が接続される。排気管２６２には、処理室２０１内を所定の圧力に制御する圧力制御器であるＡＰＣ（ＡｕｔｏＰｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）２６６が設けられる。ＡＰＣ２６６は開度調整可能な弁体（図示せず）を有し、コントローラ２８０からの指示に応じて排気管２６２のコンダクタンスを調整する。また、排気管２６２においてＡＰＣ２６６の上流側にはバルブ２６７が設けられる。排気管２６２とバルブ２６７、ＡＰＣ２６６をまとめて排気系２６０と呼ぶ。
更に、ＤＰ（Ｄｒｙ Ｐｕｍｐ。ドライポンプ）２６９が設けられる。ＤＰ２６９は、排気管２６２を介して処理室２０１の雰囲気を排気する。
（ガス供給部）
（処理ガス供給部）
続いて、図１２を用いて処理ガス供給部３００を説明する。ここでは各ガス導入孔２３１に接続される処理ガス供給部３００を説明する。なお、処理ガス供給部３００のみ、あるいは処理ガス供給部３００と後述するアシストガス供給部３４０をまとめてガス供給部と呼ぶ。
ガス導入孔２３１と共通ガス供給管が連通するよう、シャワーヘッド３２０は、バルブ３０２（３０２ａから３０２ｄ）、マスフローコントローラ３０３（３０３ａから３０３ｄ）を介して、共通ガス供給管３０１に接続される。各処理室へのガス供給量は、バルブ３０２（３０２ａから３０２ｄ）、マスフローコントローラ３０３（３０３ａから３０３ｄ）を用いて調整される。共通ガス供給管３０１には、第一ガス供給管３１１、第二ガス供給管３２１、第三ガス供給管３３１が接続されている。
（第一ガス供給系）
第一ガス供給管３１１には、上流方向から順に、第一ガス源３１２、流量制御器（流量制御部）であるマスフローコントローラ（ＭＦＣ）３１３、及び開閉弁であるバルブ３１４が設けられている。
第一ガス源３１２は第一元素を含有する第一ガス（「第一元素含有ガス」とも呼ぶ。）源である。第一元素含有ガスは、原料ガス、すなわち、処理ガスの一つである。ここで、第一元素は、シリコン（Ｓｉ）である。すなわち、第一元素含有ガスは、シリコン含有ガスである。具体的には、シリコン含有ガスとして、ジクロロシラン（ＳｉＨ２Ｃｌ２。ＤＣＳとも呼ぶ）やヘキサクロロジシラン（Ｓｉ２Ｃｌ６。ＨＣＤＳとも呼ぶ。）ガスが用いられる。
主に、第一ガス供給管３１１、マスフローコントローラ３１３、バルブ３１４により、第一ガス供給系３１０（シリコン含有ガス供給系ともいう）が構成される。
（第二ガス供給系）
第二ガス供給管３２１には、上流方向から順に、第二ガス源３２２、流量制御器（流量制御部）であるマスフローコントローラ（ＭＦＣ）３２３、及び開閉弁であるバルブ３２４が設けられている。
第二ガス源３２２は第二元素を含有する第二ガス（以下、「第二元素含有ガス」とも呼ぶ。）源である。第二元素含有ガスは、処理ガスの一つである。なお、第二元素含有ガスは、反応ガスとして考えてもよい。
ここで、第二元素含有ガスは、第一元素と異なる第二元素を含有する。第二元素は、例えば、窒素（Ｎ）である。本実施形態では、第二元素含有ガスは、例えば窒素含有ガスである。具体的には、窒素含有ガスとして、アンモニア（ＮＨ３）ガスが用いられる。
主に、第二ガス供給管３２１、マスフローコントローラ３２３、バルブ３２４により、第二ガス供給系３２０（反応ガス供給系ともいう）が構成される。
（第三ガス供給系）
第三ガス供給管３３１には、上流方向から順に、第三ガス源３３２、流量制御器（流量制御部）であるマスフローコントローラ（ＭＦＣ）３３３、及び開閉弁であるバルブ３３４が設けられている。
第三ガス源３３２は不活性ガス源である。不活性ガスは、例えば、窒素（Ｎ２）ガスである。
主に、第三ガス供給管３３１、マスフローコントローラ３３３、バルブ３３４により、第三ガス供給系３３０が構成される。
第三ガス源３３２から供給される不活性ガスは、基板処理工程では、容器２０２やシャワーヘッド２３０内に留まったガスをパージするパージガスとして作用する。
なお、第一ガス供給系、第二ガス供給系、第三ガス供給系のいずれか、もしくはその組み合わせを処理ガス供給部３００と呼ぶ。
（アシストガス供給部）
続いて、図１３を用いてガス導入孔２３３ｂ、２３３ｃに連通されるアシスト処理ガス供給部３４０を説明する。
シャワーヘッド３２０には、ガス導入孔２３３ｂ、ガス導入孔２３３ｃと連通するよう第四ガス供給管３４１が接続される。
第四ガス供給管３４１には、上流からアシストガス源３４２、マスフローコントローラ３４３、バルブ３４４（３４４ｂ、３４４ｃ）を介して、が設けられる。アシストガスとしては、例えば、アルゴン（Ａｒ）等、分子サイズの大きいガスが用いられる。ガス供給管３４１、マスフローコントローラ３４３、バルブ３４４をまとめてアシストガス供給部３４０と呼ぶ。なお、アシストガス供給部３４０に、アシストガス源３４２を含めても良い。
（プラズマ生成部）
続いて図９、図１０、図１１に戻って、プラズマ生成部４００を説明する。
プラズマ生成部４００は各処理空間２０９（２０９ａから２０９ｄ）中にプラズマを生成するものである。本実施形態においては、プラズマ生成部４００は、処理空間２０９ａ中にプラズマを生成する第一プラズマ生成部４００ａ、処理空間２０９ｂ中にプラズマを生成する第二プラズマ生成部４００ｂ、処理空間２０９ｃ中にプラズマを生成する第三プラズマ生成部４００ｃ、処理空間２０９ｄ中にプラズマを生成する第四プラズマ生成部４００ｄを有する。
続いて、各プラズマ生成部４００の具体的構成について説明する。なお、第一プラズマ生成部４００ａ、第二プラズマ生成部４００ｂ、第三プラズマ生成部４００ｃ、第四プラズマ生成部４００ｄは同様の構成であるので、ここではプラズマ生成部４００として、その具体的構成を説明する。
各プラズマ生成部４００の一構成である高周波電力供給線４０１（４０１ａから４０１ｄ）はシャワーヘッド２３０（２３０ａから２３０ｄ）に接続される。高周波電力供給線４０１には、上流から順に高周波電源４０２（４０２ａから４０２ｄ）、整合器４０３（４０３ａから４０３ｄ）が設けられる。高周波電源４０２はアース４０４に接続される。
シャワーヘッド２３０と対向する基板載置部２１０のバイアス電極２１５（２１５ａから２１５ｄ）には、高周波電力出力線４０５（４０５ａから４０５ｄ）が接続される。高周波電力出力線４０５には、ハイパスフィルタ（ｈｉｇｈ ｐａｓｓ ｆｉｌｔｅｒ、以下ＨＰＦと呼ぶ。）４０６（４０６ａから４０６ｄ）が設けられる。ハイパスフィルタ４０６はアース４０４に接続される。
主に高周波電力供給線４０１（４０１ａから４０１ｄ）、高周波電源４０２（４０２ａから４０２ｄ）、高周波電力出力線４０５（４０５ａから４０５ｄ）をまとめてプラズマ生成部４００（４００ａから４００ｄ）と呼ぶ。また、高周波電力の供給側である高周波電力供給線４０１（４０１ａから４０１ｄ）、高周波電源４０２（４０２ａから４０２ｄ）をまとめて高周波電力供給部４０７（４０７ａから４０７ｄ）と呼び、出力側である高周波電力出力線４０５（４０５ａから４０５ｄ）を高周波電力出力部４０８（４０８ａから４０８ｄ）と呼ぶ。なお、高周波電力出力部４０８（４０８ａから４０８ｄ）にＨＰＦ４０６（４０６ａから４０６ｄ）を含めてもよい。
（イオン制御部）
続いてイオン制御部４１０を説明する。イオン制御部４１０は後述する第二層１０３（ｎ２）、第三層１０３（ｎ３）を形成する処理空間２０９に低周波電力を供給可能なよう構成される。例えば、本実施形態においては、第二層１０３（ｎ２）を形成する処理室２０１ｂ、第三層１０３（ｎ３）を形成する処理室２０１ｃに接続する。
なお、プラズマ生成部４００が接続され、イオン制御部４１０は接続されない処理室２０１（本実施形態では処理室２０１ａ、２０１ｄ）は、一周波処理室とも呼ぶ。プラズマ生成部４００、イオン制御部４１０の両方が接続された処理室（本実施形態では処理室２０１ｂ、２０１ｃ）を二周波処理室とも呼ぶ。
以下に具体的例を説明する。二周波処理室（処理室２０１ｂ、処理室２０１ｃ）におけるバイアス電極２１５（２１５ｂ、２１５ｃ）には、イオン制御部４１０の一部を構成する低周波電力供給線４１１（４１１ｂ、４１１ｃ）が電気的に接続されている。本実施形態においては、バイアス電極２１５ｂにはイオン制御部４１０ｂの低周波電力供給線４１１ｂが接続され、バイアス電極２１５ｃにはイオン制御部４１０ｃの低周波電力供給線４１１ｃが接続される。
低周波電力供給線４１１（４１１ｂ、４１１ｃ）には、上流から順に低周波電源４１２（４１２ｂ、４１２ｃ）、整合器４１３（４１３ｂ、４１３ｃ）が設けられる。低周波電源４１２（４１２ｂ、４１２ｃ）はアース４１４に接続される。低周波電力供給線４１１ｂの場合、上流から順に低周波電源４１２ｂ、整合器４１３ｂが設けられる。低周波電源４１２ｂはアース４１４に接続される。また、低周波電力供給線４１１ｃの場合、上流から順に低周波電源４１２ｃ、整合器４１３ｃが設けられる。低周波電源４１２ｃはアース４１４に接続される。
シャワーヘッド２３０ｂ、２３０ｃそれぞれには低周波電力出力線４１５（４１５ｂ、４１５ｃ）が接続される。低周波電力出力線４１５には、イオン制御部４１０の一部であるローパスフィルタ（ｌｏｗ ｐａｓｓ ｆｉｌｔｅｒ、以下ＬＰＦと呼ぶ。）４１６（４１６ｂ、４１６ｃ）が設けられる。ＬＰＦ４１６は、アース４１４に接続される。
主に低周波電力供給線４１１（４１１ｂ、４１１ｃ）、低周波電源４１２（４１２ｂ、４１２ｃ）、低周波電力出力線４１５（４１５ｂ、４１５ｃ）をまとめてイオン制御部４１０（４１０ｂ、４１０ｃ）と呼ぶ。また、低周波電力の供給側である低周波電力供給線４１１（４１１ｂ、４１１ｃ）、低周波電源４１２（４１２ｂ、４１２ｃ）をまとめて低周波電力供給部４１７（４１７ｂ、４１７ｃ）と呼び、出力側である低周波電力出力線４１５（４１５ｂ、４１５ｃ）を低周波電力出力部４１８（４１８ｂ、４１８ｃ）と呼ぶ。なお、低周波電力出力部４１８にＬＰＦ４１６（４１６ｂ、４１６ｃ）を含めてもよい。
例えば低周波とは１から４００ＫＨｚ程度を示し、高周波とは１３．５６ＭＨｚ程度を示す。
（コントローラ）
基板処理装置２００は、基板処理装置２００の各部の動作を制御するコントローラ２８０を有している。コントローラ２８０は、図１４に記載のように、演算部（ＣＰＵ）２８０ａ、一時記憶部（ＲＡＭ）２８０ｂ、記憶部２８０ｃ、Ｉ／Ｏポート２８０ｄを少なくとも有する。コントローラ２８０は、Ｉ／Ｏポート２８０ｄを介して基板処理装置２００の各構成に接続され、上位装置２７０や使用者の指示に応じて記憶部２８０ｃからプログラムやレシピを呼び出し、その内容に応じてイオン制御部４１０やプラズマ生成部４００等の各構成の動作を制御する。送受信制御は、例えば演算部２８０ａ内の送受信指示部２８０ｅが行う。なお、コントローラ２８０は、専用のコンピュータとして構成してもよいし、汎用のコンピュータとして構成してもよい。例えば、上述のプログラムを格納した外部記憶装置（例えば、磁気テープ、フレキシブルディスクやハードディスク等の磁気ディスク、ＣＤやＤＶＤ等の光ディスク、ＭＯ等の光磁気ディスク、ＵＳＢメモリ（ＵＳＢ Ｆｌａｓｈ Ｄｒｉｖｅ）やメモリカード等の半導体メモリ）２８２を用意し、外部記憶装置２８２を用いて汎用のコンピュータにプログラムをインストールすることにより、本実施形態に係るコントローラ２８０を構成することができる。また、コンピュータにプログラムを供給するための手段は、外部記憶装置２８２を介して供給する場合に限らない。例えば、インターネットや専用回線等の通信手段を用いても良いし、上位装置２８０から受信部２８３を介して情報を受信し、外部記憶装置２８２を介さずにプログラムを供給するようにしてもよい。また、キーボードやタッチパネル等の入出力装置２８１を用いて、コントローラ２８０に指示をしても良い。
なお、記憶部２８０ｃや外部記憶装置２８２は、コンピュータ読み取り可能な記録媒体として構成される。以下、これらを総称して、単に記録媒体ともいう。なお、本明細書において記録媒体という言葉を用いた場合は、記憶部２８０ｃ単体のみを含む場合、外部記憶装置２８２単体のみを含む場合、または、その両方を含む場合がある。
続いて、図１における犠牲膜形成工程Ｓ１０４の詳細について説明する。
（犠牲膜形成工程Ｓ１０４）
以下、第一の処理ガスとしてＨＣＤＳガスを用い、第二の処理ガスとしてアンモニア（ＮＨ３）ガスを用いて、犠牲膜１０４を形成する例について説明する。犠牲膜は、シリコン窒化膜（ＳｉＮ膜）で構成される。
ここで、本実施形態にて形成する犠牲膜１０４について、図１５を用いて説明する。図１５はウエハ１００の処理状態を説明する図である。（ａ）は図３と同内容の図であり、（ｂ）は（ａ）の一部分を拡大した図である。具体的には、絶縁膜１０２と犠牲膜１０４の一部を拡大した図である。なお、（ｂ）におけるシリコン窒化層１０３（ｎ１）、シリコン窒化層１０３（ｎ２）、シリコン窒化層１０３（ｎ３）、シリコン窒化層１０３（ｎ４）は犠牲膜１０４を構成する層を示したものである。即ち、犠牲膜１０４は、複数のシリコン窒化層１０３で構成される。シリコン窒化層１０３（ｎ１）は第一シリコン窒化層、シリコン窒化層１０３（ｎ２）は第二シリコン窒化層、シリコン窒化層１０３（ｎ３）は第三シリコン窒化層、シリコン窒化層１０３（ｎ４）は第四シリコン窒化層とも呼ぶ。
ところで、例えばＨＣＤＳガスとプラズマ状態のＮＨ３ガスを用いて犠牲膜１０４を形成する場合、処理室２０１では、分解されたＨＣＤＳガスとプラズマ状態のＮＨ３ガスが存在する。即ち、処理室２０１にはＳｉ、塩素（Ｃｌ）、窒素（Ｎ）、水素（Ｈ）の各成分が混合した状態で存在する。この中で、主にＳｉと窒素が結合することで、ＳｉＮ膜で構成される犠牲膜１０４が形成される。
犠牲膜１０４を形成する際、処理室２０１内には主成分であるＳｉとＮのほかに、不純物としての塩素（Ｃｌ）、水素（Ｈ）の各成分が同時に存在する。従って、ＳｉＮ膜が形成される過程では、ＳｉがＣｌやＨと結合したり、Ｓｉと結合したＮがＣｌやＨと結合したりしてしまう。それらはＳｉＮ膜中に入り込む。発明者による鋭意研究の結果、不純物との結合が引張応力の一因であることを見出した。
前述のように、犠牲膜１０４の引張応力は絶縁膜１０２との応力差につながるものである。そこで本実施形態においては、犠牲膜１０４を形成する際、引張応力を絶縁膜１０２の膜応力に近づけるようにする。具体的には、図１５のように、少なくとも薄いシリコン窒化層１０３（ｎ１）と厚いシリコン窒化層１０３（ｎ２）を形成すると共に、応力に対して支配的なシリコン窒化層１０３（ｎ２）の引張応力を絶縁膜１０２の膜応力に近づける。更には、シリコン窒化層１０３（ｎ３）の引張応力を絶縁膜１０２の膜応力に近づける。
（Ｓ２０１）
まずウエハ１００を容器２０２内に搬入する基板搬入する工程Ｓ２０１を説明する。
なお、ウエハ１００を搬入する前の状態は、穴部２２４ａが基板搬入出口２０５に隣接した状態である。従って、穴部２２４ａは基板載置面２１１ａ上に配されている。また、本実施形態においては、容器２０２内にて４枚のウエハ１００を処理する例について説明する。説明においては、最初に容器２０２に投入されるウエハ１００を第一のウエハ１００、二回目に投入されるウエハ１００を第二のウエハ１００、三回目に投入されるウエハ１００を第三のウエハ１００、四回目に投入されるウエハ１００を第四のウエハ１００と表現する。
以下詳細を説明する。
アーム２４０は基板搬入出口２０５から処理室２０１内に進入し、絶縁膜１０２が形成されたウエハ１００を回転トレー２２０の穴部２２４に載置する。本実施形態では、第一のウエハ１００を基板搬入出口２０５に隣接する穴部２２４ａに載置する。
第一のウエハ１００を載置後、回転トレー２２０を下降させる。このとき、回転トレー２２０表面よりも高い位置に、各基板載置面２１１を相対的に上昇させる。この動作によって第一のウエハ１００は基板載置面２１１ａ上に載置される。第一のウエハ１００を基板載置面２１１ａ上に載置したら、ゲートバルブ２０８を閉じて容器２０２内を密閉する。
ウエハ１００を各基板載置台２１２の上に載置する際は、基板載置台２１２の内部に埋め込まれた各ヒータ２１３に電力を供給し、ウエハ１００の表面が所定の温度となるよう制御される。ウエハ１００の温度は、例えば室温以上８００℃以下であり、好ましくは、室温以上であって７００℃以下である。この際、ヒータ２１３の温度は、図示しない温度センサにより検出された温度情報に基づいてコントローラ２８０が制御値を抽出し、図示しない温度制御部によってヒータ２１３への通電具合を制御することによって調整される。
（Ｓ２０２）
ここでは、絶縁膜１０２表面に、シリコン窒化層１０３（ｎ１）を形成する工程Ｓ２０２を説明する。ウエハ１００が所定の温度に維持されたら、第一ガス供給系３１０から処理室２０１ａにＨＣＤＳガスを供給するのと併行して、第二ガス供給系３２０からＮＨ３ガスを供給する。
次に、処理室２０１ａ内が所定の圧力に到達したら、プラズマ生成部４００は処理室２０１ａ内に高周波を供給する。具体的には、高周波電源４０２ａを稼動させ、電力を供給する。処理室２０１ａ内の処理ガスの一部が電離してプラズマ状態とされる。プラズマ状態となったＨＣＤＳガスとＮＨ３ガスは互いに処理室２０１ａ内で反応し、絶縁膜１０２上に供給される。
高周波の供給開始から所定時間経過したら、図１５に記載のように、絶縁膜１０２上に反応物が堆積し、緻密なシリコン窒化層１０３（ｎ１）が形成される。シリコン窒化層１０３（ｎ１）は第一のシリコン窒化層とも呼ぶ。シリコン窒化層１０３（ｎ１）は、犠牲膜の応力に影響が無い程度の厚みであり、少なくともシリコン窒化層１０３（ｎ２）よりも薄い膜である。
（Ｓ２０３）
ここでは第一のウエハ１００を移動すると共に第二のウエハ１００を搬入する工程Ｓ２０３について説明する。所定時間経過し、第一のウエハ１００にシリコン窒化層１０３（ｎ１）が形成されたら、処理ガスの供給を停止する。その後、回転トレー２２４を上昇させて基板載置面２１１ａから第一のウエハ１００を離間させる。離間させた後、穴部２２４ａが基板載置面２１１ｂ上に移動するよう、回転トレー２２４を時計回り方向に９０度回転させる。回転が完了すると、基板載置面２１１ｂ上に穴部２２４ａが配され、基板載置面２１１ａ上に穴部２２４ｄが配される。回転が完了したら、ゲートバルブ２０８を開放し、第二のウエハ１００を穴部２２４ｄに載置する。各ウエハ１００を載置後、各基板載置面２１１を相対的に上昇させ、穴部２２４ａのウエハ１００を基板載置面２１１ｂに載置し、穴部２２４ｄのウエハ１００を基板載置面２１１ａに載置する。
（Ｓ２０４）
ここでは、処理室２０１ａ、処理室２０１ｂでウエハ１００を処理する工程Ｓ２０４について説明する。
（処理室２０１ａでの処理）
処理室２０１ａでは、Ｓ２０２と同様の処理を行い、第二のウエハ１００の絶縁膜１０２上にシリコン窒化層１０３（ｎ１）が形成される。
（処理室２０１ｂでの処理）
処理室２０１ｂでは、第一のウエハ１００に形成されたシリコン窒化層１０３（ｎ１）上にシリコン窒化層１０３（ｎ２）が形成される。
以下に、具体的な方法を説明する。
第二のウエハ１００が所定の温度に維持されたら、第一ガス供給系３１０から処理室２０１ｂにＨＣＤＳガスを供給すると共に、第二ガス供給系３２０からＮＨ３ガスを供給する。
次に、処理室２０１ｂ内が所定の圧力に到達したら、プラズマ生成部４００は処理室２０１内に高周波の供給を開始する。処理室２０１ｂ内の処理ガスの一部が電離してプラズマ状態とされる。更に、コントローラ２８０はイオン制御部４１０の低周波電源４１２ｂを稼動させ、処理室２０１ｂ内に低周波の供給を開始する。
処理ガスは、高周波によって高密度のプラズマ状態にされると共に、低周波によってプラズマ中のイオンが基板載置面２１１ｂ上のウエハ１００に照射される。
プラズマ状態とされたガスのうち、主にＳｉと窒素が結合して絶縁膜１０２上に供給されることで、シリコン窒化層１０３（ｎ２）が形成される。それと並行して、不純物結合が、処理室２０１ｂ内に発生する。この不純物結合は、シリコン窒化層１０３（ｎ２）中に取り込まれる恐れがある。なお、不純物結合には、例えば、ＳｉとＣｌが結合したＳｉ-Ｃｌ結合、ＳｉとＨが結合したＳｉ-Ｈ結合、Ｓｉ-ＮとＣｌが結合したＳｉ-ＮＣｌ結合、Ｓｉ-ＮとＨが結合したＳｉ-ＮＨ結合、等の少なくともいずれかを有する。
本工程においては、低周波によって、窒素等のイオン成分が形成過程のシリコン窒化層１０３（ｎ２）中の不純物結合等に供給され、結合を切断する。それらの結合が切断されることで、圧縮性の応力を有するシリコン窒化層１０３（ｎ２）が形成される。
更には、高周波によって高密度のプラズマ状態とされ、更には低周波によって窒素イオンがウエハ１００に照射されるので、Ｓ２０２のような高周波のみに比べて膜形成レートを高めることができる。従って、シリコン窒化層１０３（ｎ２）を早期に形成することが可能となる。
また、より良くは、Ｓ２０４における処理室２０１ｂの処理では処理ガスにアルゴン（Ａｒ）等の不純物結合の切断をアシストするアシストガスを含めてもよい。Ａｒは窒素に比べ分子サイズが大きいため、シリコン窒化層１０３（ｎ２）を形成する際に発生した不純物結合の結合部の切断を促進できる。このとき、応力を調整するために、アルゴンの供給量を調整してもよい。調整する際は、マスフローコントローラ３４３やバルブ３４４を制御する。例えば、応力を低くする場合はアルゴンの供給量を増やし、応力を高くする場合はアルゴンの供給量を減らすよう制御する。
このようにして、不純物との結合を切断することで、シリコン窒化層１０３（ｎ２）の膜応力である引張応力を低減させる。
ところで、本工程では不純物との結合だけでなく、Ｓｉ−Ｎ結合も切断する可能性がある。仮に切断されると、膜密度が低下したり、エッチングレートが高くなったりするなど、膜質が悪くなることが考えられる。しかしながら、図７に記載のように、犠牲膜１０４は後の犠牲膜除去工程Ｓ１１４にて除去されるので、膜質が悪くなっても問題ない。
より良くは、低周波の供給は、パルス状に供給することが望ましい。これは、低周波をかけ続けることで窒素等の高エネルギーのイオンや電子がウエハ１００に常に衝突して反応が起こるため、シリコン窒化層１０３（ｎ２）の温度が急激に上昇し、他の膜に影響を及ぼす可能性があるためである。パルス状に供給することで、常に反応することを防止できるため、シリコン窒化層１０３（ｎ２）の温度上昇を抑制できる。
（Ｓ２０５）
ここでは第一のウエハ１００、第二のウエハ１００を移動すると共に、第三のウエハ１００を搬入する工程Ｓ２０５について説明する。所定時間経過し、第一のウエハ１００にシリコン窒化層１０３（ｎ２）が形成され、第二のウエハ１００にシリコン窒化層１０３（ｎ１）が形成されたら、処理ガスの供給を停止する。その後、回転トレー２２４を上昇させて基板載置面２１１ａ、基板載置面２１１ｂから基板を離間させ、Ｓ２０３と同様の方法で第一のウエハ１００を基板載置面２１１ｃ上に載置し、第二のウエハ１００を基板載置面２１１ｂに載置する。更には、第三のウエハ１００を搬入して穴部２２４ｃに載置し、他のウエハ１００と同様、基板載置面２１１ａ上に第三のウエハ１００を載置する。
（Ｓ２０６）
ここでは、ウエハ１００が存在する処理室２０１ａ、処理室２０１ｂ、処理室２０１ｃで基板を処理する工程Ｓ２０６について説明する。
（処理室２０１ａでの処理）
処理室２０１ａでは、Ｓ２０２と同様の処理を行い、第三のウエハ１００の絶縁膜１０２上にシリコン窒化層１０３（ｎ１）を形成する。
（処理室２０１ｂでの処理）
処理室２０１ｂでは、Ｓ２０４と同様の処理を行い、第二のウエハ１００のシリコン窒化層１０３（ｎ１）上にシリコン窒化層１０３（ｎ２）を形成する。
（処理室２０１ｃでの処理）
処理室２０１ｃでは、Ｓ２０４における処理室２０１ｂでの処理と同様の処理を行い、第一のウエハ１００のシリコン窒化層１０３（ｎ２）上にシリコン窒化層１０３（ｎ３）を形成する。ここでは高周波、低周波共に処理室２０１ｂと同様のレベルで供給し、シリコン窒化層１０３（ｎ２）と同様に膜応力の低い膜が形成される。
（Ｓ２０７）
ここでは第一のウエハ１００、第二のウエハ１００、第三のウエハ１００を移動すると共に、第四のウエハ１００を搬入する工程Ｓ２０７について説明する。
所定時間経過し、第一のウエハ１００にシリコン窒化層１０３（ｎ３）が形成され、第二のウエハ１００にシリコン窒化層１０３（ｎ２）が形成され、第三のウエハ１００にシリコン含有層（ｎ１）が形成されたら、処理ガスの供給を停止する。その後、回転トレー２２４を上昇させて基板載置面２１１ａ、基板載置面２１１ｂ、基板載置面２１１ｃから基板を離間させ、Ｓ２０３、Ｓ２０５と同様の方法で第一のウエハ１００を基板載置面２１１ｄ上に載置し、第二のウエハ１００を基板載置面２１１ｃに載置し、第三のウエハ１００を基板載置面２１１ｂに載置する。更には、第四のウエハ１００を搬入して穴部２２４ｂに載置し、他のウエハ１００同様、基板載置面２１１ａ上に第三のウエハ１００を載置する。
（Ｓ２０８）
ここでは、ウエハ１００が存在する処理室２０１ａ、処理室２０１ｂ、処理室２０１ｃ、処理室２０１ｄで基板を処理する工程Ｓ２０８について説明する。
（処理室２０１ａでの処理）
処理室２０１ａでは、Ｓ２０２と同様の処理を行い、第四のウエハ１００の絶縁膜１０２上にシリコン窒化層１０３（ｎ１）を形成する。
（処理室２０１ｂでの処理）
処理室２０１ｂでは、Ｓ２０４と同様の処理を行い、第三のウエハ１００のシリコン窒化層１０３（ｎ１）上にシリコン窒化層１０３（ｎ２）を形成する。
（処理室２０１ｃでの処理）
処理室２０１ｃでは、Ｓ２０６と同様の処理を行い、第二のウエハ１００のシリコン窒化層１０３（ｎ２）上にシリコン窒化層１０３（ｎ３）を形成する。
（処理室２０１ｄでの処理）
処理室２０１ｄでは、処理室２０１ａと同様の処理を行い、第一のウエハ１００のシリコン窒化層１０３（ｎ３）上にシリコン窒化層１０３（ｎ４）を形成する。
（Ｓ２０９）
ここでは第一のウエハ１００、第二のウエハ１００、第三のウエハ１００、第四のウエハ１００を移動すると共に、第一のウエハ１００と新たに処理するウエハ１００を入れ替える工程Ｓ２０９について説明する。
膜形成が終了したら、回転トレー２２２を相対的に上昇させて各ウエハ１００を基板載置部２１１から離間させると共に、９０度回転させる。ウエハ１００が基板載置面１００ａ上に移動したら、ゲートバルブ２０８を開放し、第一のウエハ１００を新しいウエハ１００と置き換える。以下、所定枚数の基板処理が完了するまでＳ２０２からＳ２０９の処理を繰り返す。
このように、シリコン窒化層１０３（ｎ２）、シリコン窒化層１０３（ｎ３）の圧縮応力を低減させた犠牲膜１０４を形成することで、図４から図６のように絶縁膜１０２と犠牲膜１０４を交互に積層したとしても、応力差等に起因する半導体装置の破壊や歩留まりの低下を抑制することができる。
ところで、シリコン窒化層（ｎ１）、シリコン窒化層１０３（ｎ２）、シリコン窒化層１０３（ｎ３）、シリコン窒化層１０３（ｎ４）で構成される犠牲膜１０４は、図４に記載のように、上下に絶縁膜１０２が構成される。
絶縁膜１０２には酸素成分が混入しており、ウエハ１００を加熱した場合、酸素成分が犠牲膜１０４に移動することが考えられる。特にシリコン窒化層１０３（ｎ２）、１０３（ｎ３）のように結合を切断した膜に対しては、移動した酸素成分が浸透しやすいことが考えられる。
そこで、本実施形態においては、下方の絶縁膜１０２とシリコン窒化層１０３（ｎ２）の間に、緻密な窒化層であるシリコン窒化層１０３（ｎ１）を形成した。緻密な窒化層とは結合度が高い窒化層をいう。結合度が高いとは、主要成分であるＳｉとＮの結合や、不純物結合の結合が多い状態を示す。即ち、シリコン窒化層１０３（ｎ２）よりも結合度が高い状態を示す。このような場合、シリコン窒化層１０３（ｎ１）が壁となるため、シリコン窒化層１０３（ｎ１）下方に設けられた絶縁膜１０２の酸素成分がシリコン窒化層（ｎ２）に移動することを防ぐ。
また、本実施形態においては、上方の絶縁膜１０２とシリコン窒化層１０３（ｎ３）の間に、緻密な窒化層であるシリコン窒化層１０３（ｎ４）を形成した。シリコン窒化層１０３（ｎ４）が壁となるため、シリコン窒化層１０３（ｎ４）上方に設けられた絶縁膜１０２の酸素成分がシリコン窒化層１０３（ｎ３）に移動することを防ぐ。
このように積層膜全体の応力を低減する役割であるシリコン窒化層１０３（ｎ２）、シリコン窒化層１０３（ｎ３）の膜密度が低く酸化しやすい状態であることから、絶縁膜１０２とシリコン窒化層１０３（ｎ２）の間に緻密なシリコン窒化層１０３（ｎ１）やシリコン窒化層１０３（ｎ４）を形成するのがよい。
仮に、本実施形態と異なり、シリコン窒化層１０３（ｎ１）やシリコン窒化層１０３（ｎ４）を形成しない場合を考える。この場合、犠牲膜１０４に絶縁膜１０２の酸素成分が浸透し、犠牲膜１０４が酸化してしまう。この酸化は意図的ではないので、不均一に酸化することが考えられる。
ところで、一般的に知られているように、シリコン窒化層が酸化するとエッチングレートが低くなったりしてしまう。このような状態でデバイスを製造した場合、例えば次のような問題が発生する。犠牲膜除去工程Ｓ１１４にて犠牲膜１０４をエッチングしようとしても、酸化された一部の犠牲膜１０４をエッチングできないため、エッチング量のばらつきが起きる恐れがある。
これについて、比較例である図１６を用いて説明する。図１６（ａ）は、酸化された犠牲膜１０４をエッチングした後の状態の図である。図１６（ｂ）は図１６（ａ）の一部を拡大した図であり、前述のエッチング量のばらつきを説明する図である。このように、エッチング量のばらつきが起きると、図１６（ｂ）に記載のように、絶縁膜１０２の上下に犠牲膜１０４の酸化部分が残留してしまう。
犠牲膜１０４の酸化部分のばらつきとは、水平方向における高さのばらつきである。例えば絶縁膜１０２（４）（もしくは残留した犠牲膜１０４（４））と絶縁膜１０４（５）（もしくは残留した犠牲膜１０４（５））との間の距離ｈ１、ｈ２のばらつきをいう。もしくは、垂直方向におけるばらつきである。例えば絶縁膜１０２（４）（もしくは残留した犠牲膜１０４（４））との距離ｈ１と、絶縁膜１０２（３）（もしくは残留した犠牲膜１０４（３））と絶縁膜１０２（４）（もしくは残留した犠牲膜１０４（４））との距離ｈ３のばらつきをいう。このような状態でデバイスを製造した場合、導電膜１１２間で、電気的容量や抵抗値等の特性のばらつきが発生する。
これに対して、本実施形態のように、絶縁膜１０２上に緻密なシリコン窒化層１０３（ｎ１）を形成することで、シリコン窒化層１０３（ｎ２）の酸化を抑制することができる。
なお、本実施形態においては、犠牲膜１０４を４つの層に分けて形成したが、密度の低いシリコン窒化層を緻密なシリコン窒化層で挟めればよく、３層や、５層以上であってもよい。この場合、形成する層数に応じて処理室数や回転数を調整すればよい。
（第二の実施形態）
続いて第二の実施形態について図１８、図１９を用いて説明する。
図１８は図１０に相当する構造である。図１０との相違点は、基板搬入出口２０５の大きさが異なる点である。具体的には、図１８に開示の構造は、基板搬入出口２０５が図１０の構造に比べて水平方向に広く、ウエハ１００を同時に二枚搬送可能なアーム２４１が進入可能な構造である。それに関連して、ゲートバルブ２０８の大きさやアーム２４１の構造が異なるが、他の構成は図１０と同様である。
続いて、第二の実施形態における基板処理方法について説明する。
（Ｓ３０１）
ここでは、アーム２４１に搭載された二枚のウエハ１００（第一のウエハ１００、第二のウエハ１００）を搬入する工程Ｓ３０１について説明する。なお、ウエハ１００を搬入する前の状態は、穴部２２４ａ、穴部２２４ｄが基板搬入出口２０５に隣接した状態である。従って、穴部２２４ａは基板載置面２１１ａ上に配され、穴部２２４ｄは基板載置面２１１ｄ上に配されている。
アーム２４１は基板搬入出口２０５から処理室２０１内に進入し、絶縁膜１０２が形成された第一のウエハ１００、第二のウエハ１００を穴部２２４ａ、穴部２２４ｄに載置する。その後、前述のＳ２０１と同様の処理により、第一のウエハ１００を基板載置面２１１ａ、基板載置面２１１ｄそれぞれにウエハ１００を載置する。
（Ｓ３０２）
ここでは、絶縁膜１０２表面に、シリコン窒化層１０３（ｎ１）を形成する工程Ｓ３０２を説明する。Ｓ２０２の処理と同様に、ウエハ１００が所定の温度に維持されたら、処理室２０１ａに第一ガス供給系３１０からＨＣＤＳガスを供給すると共に、第二ガス供給系３２０からＮＨ３ガスを供給する。更に、処理室２０１ｂも同様に、第一ガス供給系３１０からＨＣＤＳガスを供給すると共に、第二ガス供給系３２０からＮＨ３ガスを供給する。
次に、処理室２０１内が所定の圧力に到達したら、プラズマ生成部４００は処理室２０１内に高周波の供給を開始し、処理室２０１ａ、処理室２０１ｄにプラズマを生成する。プラズマ状態となったＨＣＤＳガスとＮＨ３ガスは互いに処理室２０１ａ内で反応し、絶縁膜１０２上に供給され、第一のウエハ１００、第二のウエハ１００それぞれに、緻密なシリコン窒化層１０３（ｎ１）が形成される。
シリコン窒化層１０３（ｎ１）は、犠牲膜の応力に影響が無い程度の厚みであり、少なくとも後に形成されるシリコン窒化層１０３（ｎ２）よりも薄い膜である。
（Ｓ３０３）
ここでは第一のウエハ１００、第二のウエハ１００を移動すると共に第三のウエハ１００、第四のウエハ１００を搬入する工程Ｓ３０３について説明する。
第一のウエハ１００、第二のウエハ１００それぞれにシリコン窒化層１０３（ｎ１）が形成されたら、処理ガスの供給を停止する。その後、Ｓ２０２と同様の方法でウエハ１００を離間させる。離間させた後、穴部２２４ａが基板載置面２１１ｃ上に、穴部２２４ｄが基板載置面２１１ｂ上になるよう、回転トレー２２４を時計回り方向に１８０°回転させる。回転が完了したら、ゲートバルブ２０８を開放し第三のウエハ１００を穴部２２４ｃに、第四のウエハ１００を穴部２４４ｂに載置する。各ウエハ１００を対応する穴部２２４に載置後、各基板載置面２１１を相対的に上昇させ、穴部２２４ａの第一のウエハ１００を基板載置面２１１ｃに載置し、穴部２２４ｄの第二のウエハ１００を基板載置面２１１ｂに載置し、穴部２２４ｃの第三のウエハ１００を基板載置面２１１ａに載置し、穴部２２４ｂの第四のウエハ１００を基板載置面２１１ｄに載置する。
（Ｓ３０４）
ここでは、処理室２０１ａ、処理室２０１ｂ、処理室２０１ｃ、処理室２０１ｄで基板を処理する工程Ｓ３０４について説明する。
（処理室２０１ａ、処理室２０１ｄでの処理）
処理室２０１ａでは、Ｓ３０２と同様の処理を行い、第三のウエハ１００、第四のウエハ１００の絶縁膜１０２上にシリコン窒化層１０３（ｎ１）を形成する。
（処理室２０１ｂ、処理室２０１ｃでの処理）
処理室２０１ｂ、処理室２０１ｃでは、Ｓ２０６と同様の方法で高周波と低周波を供給し、第一のウエハ１００のシリコン窒化層１０３（ｎ１）上に、図１９のようなシリコン窒化層１０３（ｎ２’）を形成する。第二のウエハ１００も同様に、処理室２０１ｂで高周波と低周波を供給し、シリコン窒化層１０３（ｎ１）上にシリコン窒化層１０３（ｎ２’）を形成する。低周波によって、窒素等のイオン成分が形成過程のシリコン窒化層１０３（ｎ２）中の、不純物結合等に供給され、結合が切断されるので、圧縮性の応力を有するシリコン窒化層１０３（ｎ２’）が形成される。
（Ｓ３０５）
ここでは第一のウエハ１００、第二のウエハ１００、第三のウエハ１００、第四のウエハ１００を移動する工程Ｓ３０５について説明する。
各処理室で所望のシリコン窒化層１０３（ｎ１）、１０３（ｎ２’）が形成されたら、処理ガスの供給を停止する。その後、Ｓ３０２と同様の方法でウエハ１００を離間させる。離間させた後、穴部２２４ａが基板載置面２１１ａ上に、穴部２２４ｄが基板載置面２１１ｄ上になるよう、回転トレー２２４を時計回り方向に１８０°回転させる。このとき、穴部２２４ｂは基板載置面２１１ｂ上に、穴部２２４ｃは基板載置面２１１ｃ上に配される。
（Ｓ３０６）
ここでは、処理室２０１ａ、処理室２０１ｂ、処理室２０１ｃ、処理室２０１ｄで基板を処理する工程Ｓ３０６について説明する。
移動が完了したら、Ｓ３０５と同様の処理を行い、第一のウエハ１００、第二のウエハ１００上にシリコン窒化層１０３（ｎ４）を形成する。更には、第三のウエハ１００、第四のウエハ１００上にシリコン窒化層１０３（ｎ２’）を形成する。
（Ｓ３０７）
ここでは第一のウエハ１００、第二のウエハ１００を搬出する工程Ｓ３０７について説明する。
Ｓ３０６の処理が完了したら、ゲートバルブ２０８を開放し、第一のウエハ１００と第二のウエハ１００を搬出する。このとき、次に処理するウエハ１００があれば、それらのウエハ１００を穴部２２４ａ、２２４ｄに載置する。以下、所定枚数の基板処理が完了するまでＳ３０２からＳ３０７の処理を繰り返す。
このように、シリコン窒化層１０３（ｎ２）の圧縮応力を低減させた犠牲膜１０４を形成することで、図４から図６のように絶縁膜１０２と犠牲膜１０４を交互に積層したとしても、応力差等に起因する半導体装置の破壊や歩留まりの低下を抑制することができる。
なお、上記実施形態においては、二周波処理室では、高周波電源４０２（４０２ｂ、４０２ｃ）から供給する高周波の電力を、一周波処理室よりも大きくすることが望ましい。電力を大きくすることで、分解を促進することができるので、膜形成レートを更に向上させることができる。したがって、一周波処理室と同じ時間処理する場合であっても、一周波処理室で形成するシリコン窒化層よりも厚いシリコン窒化層を形成することができる。
また、各シリコン窒化層１０３を形成する際は、各処理室へのシリコン含有ガスの供給量を調整してもよい。例えば、各バルブ３０２、マスフローコントローラ３０３を制御して、一周波処理室へのシリコン含有ガスの供給時間を二周波処理室への供給時間よりも短くして、供給量を調整する。このようにすることで、各シリコン窒化層の厚みをより正確に制御することができる。
またより良くは、二周波処理室における処理では、処理ガスにアルゴン（Ａｒ）等の不純物結合の切断をアシストするアシストガスを含めてもよい。Ａｒは窒素に比べ分子サイズが大きいため、シリコン窒化層１０３（ｎ２）やシリコン窒化層１０３（ｎ３）を形成する際に発生した不純物結合の結合部の切断を促進できる。このとき、応力を調整するために、アルゴンの供給量を調整してもよい。調整する際は、マスフローコントローラ３４３やバルブ３４４を調整する。例えば、応力を低くする場合はアルゴンの供給量を増やし、応力を高くする場合はアルゴンの供給量を減らすよう調整する。
このようにして、不純物との結合を切断することで、シリコン窒化層１０３（ｎ２）やシリコン窒化層（ｎ３）、シリコン窒化層１０３（ｎ２’）の膜応力である引張応力を低減させる。
より良くは、低周波の供給は、パルス状に供給することが望ましい。これは、低周波をかけ続けることで窒素等の高エネルギーのイオンや電子がウエハ１００に常に衝突して反応が起こるため、シリコン窒化層１０３（ｎ２）やシリコン窒化層（ｎ３）の温度が急激に上昇し、他の膜に影響を及ぼす可能性があるためである。パルス状に供給することで、常に反応することを防止し、シリコン窒化層１０３（ｎ２）やシリコン窒化層（ｎ３）の温度上昇を抑制できる。
また、上記実施形態においては、絶縁膜と犠牲膜の熱膨張率差により、半導体装置の破壊が起きる例について説明したが、それに限るものではない。例えば、図５に記載のホール１０６を形成した際に、絶縁膜または犠牲膜の膜応力の問題から、半導体装置の破壊が起きる恐れがある。しかしながら、上記実施形態のように、絶縁膜の膜応力を低減、あるいは犠牲膜の膜応力を低減することで、ホール１０６を形成した際の半導体装置の破壊を防ぐことができる。
また、上記実施形態では、シャワーヘッド２３０にガス導入孔２３３を設けた構造を説明したが、二周波処理室にアシストガスを供給可能な構造であればそれに限るものではない。例えば、バルブ３４４ｂの下流側がバルブ３０２ｂの下流と連通され、バルブ３４４ｃの下流側がバルブ３０２ｃの下流側と連通するよう構成されてもよい。
また、犠牲膜を形成する際、二つのガスを同時に処理室に供給して形成したが、それに限るものではなく、例えば交互にガスを供給する交互供給処理を行い、絶縁膜１０２上で膜を形成しても良い。具体的には、絶縁膜１０２上にＨＣＤＳガスを供給してシリコンを主とする層を形成し、その後アンモニアを供給して分解して、シリコンを主とする層と反応させ、ＳｉＮ層を形成しても良い。より良くは、緻密な膜が求められているＳ２０１では上記の交互供給処理を行い、高い成膜レートが求められているＳ２０２では上記実施例のように同時に処理室に供給して形成しても良い。ここでは、ＨＣＤＳガス、ＮＨ３ガスのいずれか、もしくは両方を活性化させ、反応を促進してもよい。
また、本実施形態では、イオン制御部４１０の一構成として低周波電源を用いたが、イオン成分を引き寄せられればそれに限るものではなく、例えば高周波電源でもよい。ただし、各電源の性質上、高周波電源に比べ低周波電源のほうがイオンを大きく移動させるよう制御することが可能であるので、低周波を用いることが望ましい。
なお、図４等では絶縁膜１０２と犠牲膜１０４を交互に８層形成したが、それに限るものではなく、８層よりも多くの層であっても良い。層が増えるほど応力の影響を受けやすいので、それに応じて本実施形態で説明した技術がより有効となる。
１００ ウエハ（基板）
１０２ 絶縁膜
１０４ 犠牲膜
２００ 基板処理装置

Claims (7)

  1. 処理モジュール内に設けられ、絶縁膜が形成された基板を処理する一周波処理室と、前記処理モジュール内で前記一周波処理室に隣接し、前記一周波処理室で処理された基板を処理する二周波処理室と、前記一周波処理室と前記二周波処理室それぞれに、少なくともシリコンと不純物とを含むシリコン含有ガスを供給するガス供給部と、前記一周波処理室と前記二周波処理室それぞれに接続されるプラズマ生成部と、前記二周波処理室に接続されるイオン制御部と、前記処理モジュール内に設けられ、前記一周波処理室と前記二周波処理室との間で基板を搬送する基板搬送部と、少なくとも前記ガス供給部と、前記プラズマ生成部と、前記イオン制御部と、前記基板搬送部とを制御する制御部とを有する基板処理装置。
  2. 前記一周波処理室は複数設けられ、第一の前記一周波処理室は、前記二周波処理室から見て前記基板の移動方向の上流に設けられ、更に第二の前記一周波処理室は、前記二周波処理室から見て前記基板の移動方向の下流に設けられる請求項１に記載の基板処理装置。
  3. 前記基板搬送部は、回転軸と、複数の前記基板が円周状に載置される回転トレーとを有する請求項１または請求項２に記載の基板処理装置。
  4. 前記イオン制御部は低周波電源を有し、前記制御部は前記二周波処理室にパルス状の低周波を供給するよう前記低周波電源を制御する請求項１から請求項３のうち、いずれか一項に記載の基板処理装置。
  5. 前記二周波処理室には、更にアルゴンを供給する請求項１から請求項４のうち、いずれか一項に記載の基板処理装置。
  6. 絶縁膜が形成された基板を処理モジュール内に設けられた一周波処理室に搬送する工程と、前記一周波処理室に少なくともシリコンと不純物とを含むシリコン含有ガスを供給すると共に、プラズマ生成部が前記一周波処理室に高周波を供給し、前記絶縁膜上に第一シリコン窒化層を形成する工程と、前記処理モジュール内に設けられ、前記一周波処理室と前記二周波処理室との間で基板を搬送する基板搬送部によって、前記基板を、前記処理モジュール内で前記一周波処理室に隣接する二周波処理室に搬送する工程と、前記二周波処理室に前記シリコン含有ガスを供給すると共に、前記プラズマ生成部が前記二周波処理室に高周波を供給し、イオン制御部が低周波を供給して、前記第一シリコン窒化層上に、前記第一シリコン窒化層よりも応力が低く更に前記絶縁膜の応力に近い第二シリコン窒化層を形成する工程とを有する半導体装置の製造方法。
  7. 絶縁膜が形成された基板を処理モジュール内に設けられた一周波処理室に搬送する手順と、前記一周波処理室に少なくともシリコンと不純物とを含むシリコン含有ガスを供給すると共に、プラズマ生成部が前記一周波処理室に高周波を供給し、前記絶縁膜上に第一シリコン窒化層を形成する手順と、前記処理モジュール内に設けられ、前記一周波処理室と前記二周波処理室との間で基板を搬送する基板搬送部によって、前記基板を、前記処理モジュール内で前記一周波処理室に隣接する二周波処理室に搬送する手順と、前記二周波処理室に前記シリコン含有ガスを供給すると共に、前記プラズマ生成部が前記二周波処理室に高周波を供給し、イオン制御部が低周波を供給して、前記第一シリコン窒化層上に、前記第一シリコン窒化層よりも応力が低く更に前記絶縁膜の応力に近い第二シリコン窒化層を形成する手順とをコンピュータによって基板処理装置に実行させるプログラム。


JP2017055907A 2017-03-22 2017-03-22 基板処理装置、半導体装置の製造方法およびプログラム Active JP6564802B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2017055907A JP6564802B2 (ja) 2017-03-22 2017-03-22 基板処理装置、半導体装置の製造方法およびプログラム
TW106127446A TWI666335B (zh) 2017-03-22 2017-08-14 基板處理裝置、半導體裝置之製造方法及程式
KR1020170107171A KR101993981B1 (ko) 2017-03-22 2017-08-24 기판 처리 장치, 반도체 장치의 제조 방법 및 기억 매체
US15/687,950 US20180277405A1 (en) 2017-03-22 2017-08-28 Substrate processing apparatus
CN201710766303.8A CN108630512B (zh) 2017-03-22 2017-08-30 衬底处理装置、半导体器件的制造方法及存储介质
US16/560,266 US20190393057A1 (en) 2017-03-22 2019-09-04 Substrate processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017055907A JP6564802B2 (ja) 2017-03-22 2017-03-22 基板処理装置、半導体装置の製造方法およびプログラム

Publications (2)

Publication Number Publication Date
JP2018160507A JP2018160507A (ja) 2018-10-11
JP6564802B2 true JP6564802B2 (ja) 2019-08-21

Family

ID=63582896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017055907A Active JP6564802B2 (ja) 2017-03-22 2017-03-22 基板処理装置、半導体装置の製造方法およびプログラム

Country Status (5)

Country Link
US (2) US20180277405A1 (ja)
JP (1) JP6564802B2 (ja)
KR (1) KR101993981B1 (ja)
CN (1) CN108630512B (ja)
TW (1) TWI666335B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6883620B2 (ja) * 2019-07-30 2021-06-09 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法およびプログラム
JP7005690B2 (ja) 2020-06-17 2022-02-10 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法、およびプログラム
JP7042880B1 (ja) 2020-09-24 2022-03-28 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法、およびプログラム

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666298B2 (ja) * 1983-02-03 1994-08-24 日電アネルバ株式会社 ドライエッチング装置
JP2641385B2 (ja) * 1993-09-24 1997-08-13 アプライド マテリアルズ インコーポレイテッド 膜形成方法
JP3663392B2 (ja) * 1996-03-01 2005-06-22 株式会社日立製作所 プラズマエッチング処理装置
KR20010059057A (ko) * 1999-12-30 2001-07-06 박종섭 반도체 소자의 대머신 전도라인 형성 방법
US7030041B2 (en) * 2004-03-15 2006-04-18 Applied Materials Inc. Adhesion improvement for low k dielectrics
US20060105106A1 (en) * 2004-11-16 2006-05-18 Applied Materials, Inc. Tensile and compressive stressed materials for semiconductors
US8383001B2 (en) * 2009-02-20 2013-02-26 Tokyo Electron Limited Plasma etching method, plasma etching apparatus and storage medium
JP2011023718A (ja) * 2009-07-15 2011-02-03 Asm Japan Kk ＰＥＡＬＤによってＳｉ−Ｎ結合を有するストレス調節された誘電体膜を形成する方法
US8709551B2 (en) * 2010-03-25 2014-04-29 Novellus Systems, Inc. Smooth silicon-containing films
JP2011249626A (ja) * 2010-05-28 2011-12-08 Mitsubishi Heavy Ind Ltd 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置
US20120064682A1 (en) * 2010-09-14 2012-03-15 Jang Kyung-Tae Methods of Manufacturing Three-Dimensional Semiconductor Memory Devices
TW201341569A (zh) * 2012-02-14 2013-10-16 Novellus Systems Inc 用於半導體元件應用之氮化矽膜
WO2013123143A1 (en) * 2012-02-14 2013-08-22 Novellus Systems, Inc. Silicon nitride films for semiconductor device applications
JP6011417B2 (ja) * 2012-06-15 2016-10-19 東京エレクトロン株式会社 成膜装置、基板処理装置及び成膜方法
JP5857896B2 (ja) * 2012-07-06 2016-02-10 東京エレクトロン株式会社 成膜装置の運転方法及び成膜装置
KR20140028548A (ko) * 2012-08-29 2014-03-10 에스케이하이닉스 주식회사 반도체 메모리 소자의 제조방법
US9157730B2 (en) * 2012-10-26 2015-10-13 Applied Materials, Inc. PECVD process
JP5939147B2 (ja) * 2012-12-14 2016-06-22 東京エレクトロン株式会社 成膜装置、基板処理装置及び成膜方法
US8941218B1 (en) * 2013-08-13 2015-01-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Passivation for group III-V semiconductor devices having a plated metal layer over an interlayer dielectric layer
KR102130558B1 (ko) 2013-09-02 2020-07-07 삼성전자주식회사 반도체 장치
JP2015180768A (ja) * 2014-03-06 2015-10-15 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法並びに記録媒体
US9214333B1 (en) * 2014-09-24 2015-12-15 Lam Research Corporation Methods and apparatuses for uniform reduction of the in-feature wet etch rate of a silicon nitride film formed by ALD
US10354860B2 (en) * 2015-01-29 2019-07-16 Versum Materials Us, Llc Method and precursors for manufacturing 3D devices

Also Published As

Publication number Publication date
KR20180107693A (ko) 2018-10-02
CN108630512A (zh) 2018-10-09
TW201843330A (zh) 2018-12-16
CN108630512B (zh) 2021-06-18
US20190393057A1 (en) 2019-12-26
US20180277405A1 (en) 2018-09-27
JP2018160507A (ja) 2018-10-11
TWI666335B (zh) 2019-07-21
KR101993981B1 (ko) 2019-06-27

Similar Documents

Publication Publication Date Title
KR101250057B1 (ko) 절연막의 플라즈마 개질 처리 방법 및 플라즈마 처리 장치
JP6564802B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
TWI407507B (zh) Plasma processing method
US7811945B2 (en) Selective plasma processing method
KR101130086B1 (ko) 어모퍼스 카본막의 처리 방법, 그것을 이용한 반도체 장치의 제조 방법 및 그와 관련된 컴퓨터 판독 가능한 기억 매체
CN102737977A (zh) 等离子体氮化处理方法
TW202015130A (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
JP2012216632A (ja) プラズマ処理方法、及び素子分離方法
KR20220070294A (ko) 기판 처리 방법, 기판 처리 장치 및 나노 와이어 또는 나노 시트의 트랜지스터의 제조 방법
JP6419762B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US10115583B2 (en) Method of manufacturing semiconductor device
KR102092760B1 (ko) 층간 폴리실리콘 유전체 캡 및 그것을 형성하는 방법
TWI312572B (en) Method of processing semiconductor substrate
JP4764841B2 (ja) 半導体装置の製造方法
JP2019056132A (ja) 基板処理装置、半導体装置の製造方法およびプログラム
US20200185229A1 (en) Etching method and substrate processing apparatus
US20240105445A1 (en) Film forming method and substrate processing system
JP2008182194A (ja) 半導体装置の製造方法
TW202101774A (zh) 半導體裝置之製造方法、基板處理裝置及程式
JP2009246210A (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
WO2009123325A1 (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180322

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190729

R150 Certificate of patent or registration of utility model

Ref document number: 6564802

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250