JP6563599B2 - 電源装置、および、電源装置の制御方法 - Google Patents
電源装置、および、電源装置の制御方法 Download PDFInfo
- Publication number
- JP6563599B2 JP6563599B2 JP2018524608A JP2018524608A JP6563599B2 JP 6563599 B2 JP6563599 B2 JP 6563599B2 JP 2018524608 A JP2018524608 A JP 2018524608A JP 2018524608 A JP2018524608 A JP 2018524608A JP 6563599 B2 JP6563599 B2 JP 6563599B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- power supply
- voltage
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
- H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/70—Regulating power factor; Regulating reactive current or power
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/12—Arrangements for reducing harmonics from ac input or output
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dc-Dc Converters (AREA)
- Rectifiers (AREA)
Description
本発明は、電源装置、および、電源装置の制御方法に関する発明である。
例えば、従来の電源装置には、力率改善(PFC:Power Factor Correction)回路を含むものがある(例えば、特許文献1参照。)。
そして、力率改善回路の制御には、電流検出制御とオン時間制御がある。このオン時間制御は、電流検出閾値を入力電圧波形により生成するため、電流検出制御と比較して、マルチプライアが不要となり、制御のための集積回路の回路面積を縮小して安価にできるというメリットがある。
一方、このオン時間制御は、電流検出制御と比較して、全高調波歪み(THD:Total Harmonic Distortion)が大きくなる問題がある。
本発明では、オン時間制御を適用しつつ、全高調波歪みの低減を図ることが可能な電源装置を提供することを目的とする。
本発明の一態様に係る実施例に従った電源装置は、
力率改善回路を含み、負荷に電源を供給する電源装置であって、
交流電圧を第1の入力端子と第2の入力端子との間に出力する交流電源と、
前記第1の入力端子と前記第2の入力端子との間に接続され、前記交流電源から供給された交流電圧を整流した電源電圧を、第1の電源端子と第2の電源端子との間に出力する整流回路と、
前記負荷の高電位側の端子が接続される第1の負荷端子、および、前記第2の電源端子に接続され且つ前記負荷の低電位側の端子が接続される第2の負荷端子と、
前記第1の電源端子と前記第2の電源端子との間に接続され、前記電源電圧に基づいて入力側検出電圧を検出する入力側電圧検出回路と、
前記第1の負荷端子と前記第2の負荷端子との間に接続され、前記第1の負荷端子と前記第2の負荷端子との間の出力電圧に基づいて出力側検出電圧を検出する出力側電圧検出回路と、
一端が前記第1の電源端子に接続され、トランスを構成する一次側巻線と、
一端が前記第2の電源端子に接続され、前記トランスを構成する二次側巻線と、
一端が前記一次側巻線の他端に接続され、他端が前記第2の負荷端子に接続されたメインスイッチと、
前記出力側検出電圧と予め設定された基準電圧との差に応じた誤差電圧を出力する誤差アンプと、
前記誤差電圧から前記入力側検出電圧を減算した結果に基づいた減算結果信号を出力する減算器と、
前記減算結果信号とタイマ信号とを比較した結果に応じた比較結果信号を出力する出力コンパレータと、
セット端子に前記二次側巻線の他端の信号が入力され、リセット端子に前記比較結果信号が入力され、出力端子から前記メインスイッチのオン/オフを制御する制御信号を出力するフリップフロップ回路と、を備えることを特徴とする。
力率改善回路を含み、負荷に電源を供給する電源装置であって、
交流電圧を第1の入力端子と第2の入力端子との間に出力する交流電源と、
前記第1の入力端子と前記第2の入力端子との間に接続され、前記交流電源から供給された交流電圧を整流した電源電圧を、第1の電源端子と第2の電源端子との間に出力する整流回路と、
前記負荷の高電位側の端子が接続される第1の負荷端子、および、前記第2の電源端子に接続され且つ前記負荷の低電位側の端子が接続される第2の負荷端子と、
前記第1の電源端子と前記第2の電源端子との間に接続され、前記電源電圧に基づいて入力側検出電圧を検出する入力側電圧検出回路と、
前記第1の負荷端子と前記第2の負荷端子との間に接続され、前記第1の負荷端子と前記第2の負荷端子との間の出力電圧に基づいて出力側検出電圧を検出する出力側電圧検出回路と、
一端が前記第1の電源端子に接続され、トランスを構成する一次側巻線と、
一端が前記第2の電源端子に接続され、前記トランスを構成する二次側巻線と、
一端が前記一次側巻線の他端に接続され、他端が前記第2の負荷端子に接続されたメインスイッチと、
前記出力側検出電圧と予め設定された基準電圧との差に応じた誤差電圧を出力する誤差アンプと、
前記誤差電圧から前記入力側検出電圧を減算した結果に基づいた減算結果信号を出力する減算器と、
前記減算結果信号とタイマ信号とを比較した結果に応じた比較結果信号を出力する出力コンパレータと、
セット端子に前記二次側巻線の他端の信号が入力され、リセット端子に前記比較結果信号が入力され、出力端子から前記メインスイッチのオン/オフを制御する制御信号を出力するフリップフロップ回路と、を備えることを特徴とする。
前記電源装置において、
前記制御信号に基づいて、前記タイマ信号を出力するタイマ回路と、を備える
ことを特徴とする。
前記制御信号に基づいて、前記タイマ信号を出力するタイマ回路と、を備える
ことを特徴とする。
前記電源装置において、
前記タイマ回路は、
出力が前記出力コンパレータの反転入力端子に接続され且つ定電流を出力する定電流源と、
一方の入出力端子が前記出力コンパレータの反転入力端子に接続され、他方の入出力端子が接地され、制御端子が前記フリップフロップ回路の反転出力端子に接続されたタイマ用スイッチと、
一端が前記タイマ用スイッチの一方の入出力端子に接続されたタイマ用コンデンサと、を備える
ことを特徴とする。
前記タイマ回路は、
出力が前記出力コンパレータの反転入力端子に接続され且つ定電流を出力する定電流源と、
一方の入出力端子が前記出力コンパレータの反転入力端子に接続され、他方の入出力端子が接地され、制御端子が前記フリップフロップ回路の反転出力端子に接続されたタイマ用スイッチと、
一端が前記タイマ用スイッチの一方の入出力端子に接続されたタイマ用コンデンサと、を備える
ことを特徴とする。
前記電源装置において、
前記減算器は、
一端が前記入力側電圧検出回路に接続された第1の抵抗と、
一端が前記誤差アンプの出力に接続された第2の抵抗と、
反転出力端子が前記第1の抵抗の他端に接続され且つ非反転入力端子に前記第2の抵抗の他端に接続され、出力端子が前記出力コンパレータの反転入力端子に接続されたアンプと、
一端が前記アンプの反転入力端子に接続され且つ他端が前記アンプの出力端子に接続された第3の抵抗と、
一端が前記アンプの非反転入力端子に接続され且つ他端が接地された第4の抵抗と、を備える
ことを特徴とする。
前記減算器は、
一端が前記入力側電圧検出回路に接続された第1の抵抗と、
一端が前記誤差アンプの出力に接続された第2の抵抗と、
反転出力端子が前記第1の抵抗の他端に接続され且つ非反転入力端子に前記第2の抵抗の他端に接続され、出力端子が前記出力コンパレータの反転入力端子に接続されたアンプと、
一端が前記アンプの反転入力端子に接続され且つ他端が前記アンプの出力端子に接続された第3の抵抗と、
一端が前記アンプの非反転入力端子に接続され且つ他端が接地された第4の抵抗と、を備える
ことを特徴とする。
前記電源装置において、
力率改善回路を含み、負荷に電源を供給する電源装置であって、
交流電圧を第1の入力端子と第2の入力端子との間に出力する交流電源と、
前記第1の入力端子と前記第2の入力端子との間に接続され、前記交流電源から供給された交流電圧を整流した電源電圧を、第1の電源端子と第2の電源端子との間に出力する整流回路と、
前記負荷の高電位側の端子が接続される第1の負荷端子、および、前記第2の電源端子に接続され且つ前記負荷の低電位側の端子が接続される第2の負荷端子と、
前記第1の電源端子と前記第2の電源端子との間に接続され、前記電源電圧に基づいて入力側検出電圧を検出する入力側電圧検出回路と、
前記第1の負荷端子と前記第2の負荷端子との間に接続され、前記第1の負荷端子と前記第2の負荷端子との間の出力電圧に基づいて出力側検出電圧を検出する出力側電圧検出回路と、
一端が前記第1の電源端子に接続され、トランスを構成する一次側巻線と、
一端が前記第2の電源端子に接続され、前記トランスを構成する二次側巻線と、
一端が前記一次側巻線の他端に接続され、他端が前記第2の負荷端子に接続されたメインスイッチと、
前記出力側検出電圧と予め設定された基準電圧との差に応じた誤差電圧を出力する誤差アンプと、
タイマ信号と前記入力側検出電圧を加算した結果に基づいた加算結果信号を出力する加算器と、
前記加算結果信号と前記誤差電圧とを比較した結果に応じた比較結果信号を出力する出力コンパレータと、
セット端子に前記二次側巻線の他端の信号が入力され、リセット端子に前記比較結果信号が入力され、出力端子から前記メインスイッチのオン/オフを制御する制御信号を出力するフリップフロップ回路と、を備える
ことを特徴とする。
力率改善回路を含み、負荷に電源を供給する電源装置であって、
交流電圧を第1の入力端子と第2の入力端子との間に出力する交流電源と、
前記第1の入力端子と前記第2の入力端子との間に接続され、前記交流電源から供給された交流電圧を整流した電源電圧を、第1の電源端子と第2の電源端子との間に出力する整流回路と、
前記負荷の高電位側の端子が接続される第1の負荷端子、および、前記第2の電源端子に接続され且つ前記負荷の低電位側の端子が接続される第2の負荷端子と、
前記第1の電源端子と前記第2の電源端子との間に接続され、前記電源電圧に基づいて入力側検出電圧を検出する入力側電圧検出回路と、
前記第1の負荷端子と前記第2の負荷端子との間に接続され、前記第1の負荷端子と前記第2の負荷端子との間の出力電圧に基づいて出力側検出電圧を検出する出力側電圧検出回路と、
一端が前記第1の電源端子に接続され、トランスを構成する一次側巻線と、
一端が前記第2の電源端子に接続され、前記トランスを構成する二次側巻線と、
一端が前記一次側巻線の他端に接続され、他端が前記第2の負荷端子に接続されたメインスイッチと、
前記出力側検出電圧と予め設定された基準電圧との差に応じた誤差電圧を出力する誤差アンプと、
タイマ信号と前記入力側検出電圧を加算した結果に基づいた加算結果信号を出力する加算器と、
前記加算結果信号と前記誤差電圧とを比較した結果に応じた比較結果信号を出力する出力コンパレータと、
セット端子に前記二次側巻線の他端の信号が入力され、リセット端子に前記比較結果信号が入力され、出力端子から前記メインスイッチのオン/オフを制御する制御信号を出力するフリップフロップ回路と、を備える
ことを特徴とする。
前記電源装置において、
前記制御信号に基づいて、前記タイマ信号を出力するタイマ回路と、を備える
ことを特徴とする。
前記制御信号に基づいて、前記タイマ信号を出力するタイマ回路と、を備える
ことを特徴とする。
前記電源装置において、
前記タイマ回路は、
出力が前記加算器の入力に接続され且つ定電流を出力する定電流源と、
一方の入出力端子が前記加算器の入力に接続され、他方の入出力端子が接地され、制御端子が前記フリップフロップ回路の反転出力端子に接続されたスイッチと、
一端が前記スイッチの一方の入出力端子に接続されたタイマ用コンデンサと、を備える
ことを特徴とする。
前記タイマ回路は、
出力が前記加算器の入力に接続され且つ定電流を出力する定電流源と、
一方の入出力端子が前記加算器の入力に接続され、他方の入出力端子が接地され、制御端子が前記フリップフロップ回路の反転出力端子に接続されたスイッチと、
一端が前記スイッチの一方の入出力端子に接続されたタイマ用コンデンサと、を備える
ことを特徴とする。
前記電源装置において、
前記加算器は、
一端が接地された第1の抵抗と、
一端が前記入力側電圧検出回路に接続された第2の抵抗と、
一端が前記タイマ回路の出力に接続された第3の抵抗と、
反転出力端子が前記第1の抵抗の他端に接続され且つ非反転入力端子に前記第2及び第3の抵抗の他端に接続され、出力端子が前記出力コンパレータの反転入力端子に接続されたアンプと、
一端が前記アンプの反転入力端子に接続され且つ他端が前記アンプの出力端子に接続された第4の抵抗と、
一端が前記アンプの非反転入力端子に接続され且つ他端が接地された第5の抵抗と、を備える
ことを特徴とする。
前記加算器は、
一端が接地された第1の抵抗と、
一端が前記入力側電圧検出回路に接続された第2の抵抗と、
一端が前記タイマ回路の出力に接続された第3の抵抗と、
反転出力端子が前記第1の抵抗の他端に接続され且つ非反転入力端子に前記第2及び第3の抵抗の他端に接続され、出力端子が前記出力コンパレータの反転入力端子に接続されたアンプと、
一端が前記アンプの反転入力端子に接続され且つ他端が前記アンプの出力端子に接続された第4の抵抗と、
一端が前記アンプの非反転入力端子に接続され且つ他端が接地された第5の抵抗と、を備える
ことを特徴とする。
本発明の一態様に係る実施例に従った電源装置の制御方法は、
力率改善回路を含み、負荷に電源を供給する電源装置であって、交流電圧を第1の入力端子と第2の入力端子との間に出力する交流電源と、前記第1の入力端子と前記第2の入力端子との間に接続され、前記交流電源から供給された交流電圧を整流した電源電圧を、第1の電源端子と第2の電源端子との間に出力する整流回路と、前記負荷の高電位側の端子が接続される第1の負荷端子、および、前記第2の電源端子に接続され且つ前記負荷の低電位側の端子が接続される第2の負荷端子と、前記第1の電源端子と前記第2の電源端子との間に接続され、前記電源電圧に基づいて入力側検出電圧を検出する入力側電圧検出回路と、前記第1の負荷端子と前記第2の負荷端子との間に接続され、前記第1の負荷端子と前記第2の負荷端子との間の出力電圧に基づいて出力側検出電圧を検出する出力側電圧検出回路と、一端が前記第1の電源端子に接続され、トランスを構成する一次側巻線と、一端が前記第2の電源端子に接続され、前記トランスを構成する二次側巻線と、一端が前記一次側巻線の他端に接続され、他端が前記第2の負荷端子に接続されたメインスイッチと、前記出力側検出電圧と予め設定された基準電圧との差に応じた誤差電圧を出力する誤差アンプと、前記誤差電圧から前記入力側検出電圧を減算した結果に基づいた減算結果信号を出力する減算器と、前記減算結果信号とタイマ信号とを比較した結果に応じた比較結果信号を出力する出力コンパレータと、セット端子に前記二次側巻線の他端の信号が入力され、リセット端子に前記比較結果信号が入力され、出力端子から前記メインスイッチのオン/オフを制御する制御信号を出力するフリップフロップ回路と、を備える電源装置の制御方法であって、
前記減算器により、前記誤差電圧から前記入力側検出電圧を減算した結果に基づいた前記減算結果信号を出力し、
前記出力コンパレータにより、前記減算結果信号と前記タイマ信号とを比較した結果に応じた前記比較結果信号を出力する
ことを特徴とする。
力率改善回路を含み、負荷に電源を供給する電源装置であって、交流電圧を第1の入力端子と第2の入力端子との間に出力する交流電源と、前記第1の入力端子と前記第2の入力端子との間に接続され、前記交流電源から供給された交流電圧を整流した電源電圧を、第1の電源端子と第2の電源端子との間に出力する整流回路と、前記負荷の高電位側の端子が接続される第1の負荷端子、および、前記第2の電源端子に接続され且つ前記負荷の低電位側の端子が接続される第2の負荷端子と、前記第1の電源端子と前記第2の電源端子との間に接続され、前記電源電圧に基づいて入力側検出電圧を検出する入力側電圧検出回路と、前記第1の負荷端子と前記第2の負荷端子との間に接続され、前記第1の負荷端子と前記第2の負荷端子との間の出力電圧に基づいて出力側検出電圧を検出する出力側電圧検出回路と、一端が前記第1の電源端子に接続され、トランスを構成する一次側巻線と、一端が前記第2の電源端子に接続され、前記トランスを構成する二次側巻線と、一端が前記一次側巻線の他端に接続され、他端が前記第2の負荷端子に接続されたメインスイッチと、前記出力側検出電圧と予め設定された基準電圧との差に応じた誤差電圧を出力する誤差アンプと、前記誤差電圧から前記入力側検出電圧を減算した結果に基づいた減算結果信号を出力する減算器と、前記減算結果信号とタイマ信号とを比較した結果に応じた比較結果信号を出力する出力コンパレータと、セット端子に前記二次側巻線の他端の信号が入力され、リセット端子に前記比較結果信号が入力され、出力端子から前記メインスイッチのオン/オフを制御する制御信号を出力するフリップフロップ回路と、を備える電源装置の制御方法であって、
前記減算器により、前記誤差電圧から前記入力側検出電圧を減算した結果に基づいた前記減算結果信号を出力し、
前記出力コンパレータにより、前記減算結果信号と前記タイマ信号とを比較した結果に応じた前記比較結果信号を出力する
ことを特徴とする。
前記電源装置の制御方法において、
力率改善回路を含み、負荷に電源を供給する電源装置であって、交流電圧を第1の入力端子と第2の入力端子との間に出力する交流電源と、前記第1の入力端子と前記第2の入力端子との間に接続され、前記交流電源から供給された交流電圧を整流した電源電圧を、第1の電源端子と第2の電源端子との間に出力する整流回路と、前記負荷の高電位側の端子が接続される第1の負荷端子、および、前記第2の電源端子に接続され且つ前記負荷の低電位側の端子が接続される第2の負荷端子と、前記第1の電源端子と前記第2の電源端子との間に接続され、前記電源電圧に基づいて入力側検出電圧を検出する入力側電圧検出回路と、前記第1の負荷端子と前記第2の負荷端子との間に接続され、前記第1の負荷端子と前記第2の負荷端子との間の出力電圧に基づいて出力側検出電圧を検出する出力側電圧検出回路と、一端が前記第1の電源端子に接続され、トランスを構成する一次側巻線と、一端が前記第2の電源端子に接続され、前記トランスを構成する二次側巻線と、一端が前記一次側巻線の他端に接続され、他端が前記第2の負荷端子に接続されたメインスイッチと、前記出力側検出電圧と予め設定された基準電圧との差に応じた誤差電圧を出力する誤差アンプと、タイマ信号と前記入力側検出電圧を加算した結果に基づいた加算結果信号を出力する加算器と、前記加算結果信号と前記誤差電圧とを比較した結果に応じた比較結果信号を出力する出力コンパレータと、セット端子に前記二次側巻線の他端の信号が入力され、リセット端子に前記比較結果信号が入力され、出力端子から前記メインスイッチのオン/オフを制御する制御信号を出力するフリップフロップ回路と、を備える電源装置の制御方法であって、
前記加算器により、前記タイマ信号と前記入力側検出電圧を加算した結果に基づいた前記加算結果信号を出力し、
前記出力コンパレータにより、前記加算結果信号と前記誤差電圧とを比較した結果に応じた前記比較結果信号を出力する
ことを特徴とする。
力率改善回路を含み、負荷に電源を供給する電源装置であって、交流電圧を第1の入力端子と第2の入力端子との間に出力する交流電源と、前記第1の入力端子と前記第2の入力端子との間に接続され、前記交流電源から供給された交流電圧を整流した電源電圧を、第1の電源端子と第2の電源端子との間に出力する整流回路と、前記負荷の高電位側の端子が接続される第1の負荷端子、および、前記第2の電源端子に接続され且つ前記負荷の低電位側の端子が接続される第2の負荷端子と、前記第1の電源端子と前記第2の電源端子との間に接続され、前記電源電圧に基づいて入力側検出電圧を検出する入力側電圧検出回路と、前記第1の負荷端子と前記第2の負荷端子との間に接続され、前記第1の負荷端子と前記第2の負荷端子との間の出力電圧に基づいて出力側検出電圧を検出する出力側電圧検出回路と、一端が前記第1の電源端子に接続され、トランスを構成する一次側巻線と、一端が前記第2の電源端子に接続され、前記トランスを構成する二次側巻線と、一端が前記一次側巻線の他端に接続され、他端が前記第2の負荷端子に接続されたメインスイッチと、前記出力側検出電圧と予め設定された基準電圧との差に応じた誤差電圧を出力する誤差アンプと、タイマ信号と前記入力側検出電圧を加算した結果に基づいた加算結果信号を出力する加算器と、前記加算結果信号と前記誤差電圧とを比較した結果に応じた比較結果信号を出力する出力コンパレータと、セット端子に前記二次側巻線の他端の信号が入力され、リセット端子に前記比較結果信号が入力され、出力端子から前記メインスイッチのオン/オフを制御する制御信号を出力するフリップフロップ回路と、を備える電源装置の制御方法であって、
前記加算器により、前記タイマ信号と前記入力側検出電圧を加算した結果に基づいた前記加算結果信号を出力し、
前記出力コンパレータにより、前記加算結果信号と前記誤差電圧とを比較した結果に応じた前記比較結果信号を出力する
ことを特徴とする。
本発明の一態様に係る電源装置は、力率改善回路を含み、負荷に電源を供給する電源装置であって、交流電圧を第1の入力端子と第2の入力端子との間に出力する交流電源と、第1の入力端子と第2の入力端子との間に接続され、交流電源から供給された交流電圧を整流した電源電圧を、第1の電源端子と第2の電源端子との間に出力する整流回路と、負荷の高電位側の端子が接続される第1の負荷端子、および、第2の電源端子に接続され且つ負荷の低電位側の端子が接続される第2の負荷端子と、第1の電源端子と第2の電源端子との間に接続され、電源電圧に基づいて入力側検出電圧を検出する入力側電圧検出回路と、第1の負荷端子と第2の負荷端子との間に接続され、第1の負荷端子と第2の負荷端子との間の出力電圧に基づいて出力側検出電圧を検出する出力側電圧検出回路と、一端が第1の電源端子に接続され、トランスを構成する一次側巻線と、一端が第2の電源端子に接続され、トランスを構成する二次側巻線と、一端が一次側巻線の他端に接続され、他端が第2の負荷端子に接続されたメインスイッチと、出力側検出電圧と予め設定された基準電圧との差に応じた誤差電圧を出力する誤差アンプと、誤差電圧から入力側検出電圧を減算した結果に基づいた減算結果信号を出力する減算器と、減算結果信号とタイマ信号とを比較した結果に応じた比較結果信号を出力する出力コンパレータと、セット端子に二次側巻線の他端の信号が入力され、リセット端子に比較結果信号が入力され、出力端子からメインスイッチのオン/オフを制御する制御信号を出力するフリップフロップ回路と、を備える。
このように、入力電圧(電源電圧)値を入力側電圧検出回路で検出し、メインスイッチのオン時間を決定するためのオンタイマ(タイマ信号)と比較するための比較電圧(誤差電圧)を、該入力電圧値に応じて減算する。これにより、入力電圧波形(電源電圧波形)を整形して全高調波歪みを低減することができる。
すなわち、本発明に係る電源装置はオン時間制御を適用しつつ、全高調波歪みの低減を図ることができる。
以下、本発明に係る各実施例について図面に基づいて説明する。
図1は、本発明の一態様である第1の実施形態に係る電源装置100の構成の一例を示す図である。また、図2は、図1に示す電源装置100の減算器Zの具体的な構成の一例を示す図である。また、図3は、図1に示す電源装置100のタイマ回路TCの具体的な構成の一例を示す図である。また、図4は、図1に示す電源装置100の各動作波形の一例を示す波形図である。
この電源装置100は、例えば、図1に示すように、力率改善回路を含み、負荷Loadに電源を供給するようになっている。
この電源装置100は、例えば、図1に示すように、交流電源ACSと、第1の入力端子TI1と、第2の入力端子TI2と、整流回路REと、第1の電源端子TS1と、第2の電源端子TS2と、入力コンデンサCIと、第1の負荷端子TL1と、第2の負荷端子TL2と、入力側電圧検出回路DIと、出力側電圧検出回路DOと、出力コンデンサCOと、トランスT(一次側巻線L1、二次側巻線L2)と、整流素子Dと、メインスイッチSWと、減算器Zと、出力コンパレータX2と、フリップフロップ回路FFと、タイマ回路TCと、誤差アンプX1と、を備える。
この電源装置100は、例えば、図1に示すように、交流電源ACSと、第1の入力端子TI1と、第2の入力端子TI2と、整流回路REと、第1の電源端子TS1と、第2の電源端子TS2と、入力コンデンサCIと、第1の負荷端子TL1と、第2の負荷端子TL2と、入力側電圧検出回路DIと、出力側電圧検出回路DOと、出力コンデンサCOと、トランスT(一次側巻線L1、二次側巻線L2)と、整流素子Dと、メインスイッチSWと、減算器Zと、出力コンパレータX2と、フリップフロップ回路FFと、タイマ回路TCと、誤差アンプX1と、を備える。
例えば、交流電源ACSは、交流電圧VAC(図4)を、第1の入力端子TI1と第2の入力端子TI2との間に、出力するようになっている。
また、整流回路REは、例えば、図1に示すように、第1の入力端子TI1と第2の入力端子TI2との間に接続されている。この整流回路REは、交流電源ACSから供給された交流電圧VACを整流した電源電圧VI(図4)を、第1の電源端子TS1と第2の電源端子TS2との間に出力するようになっている。
また、第1の負荷端子TL1は、例えば、図1に示すように、該負荷Loadの高電位側の端子が接続されている。
また、第2の負荷端子TL2は、例えば、図1に示すように、第2の電源端子TS2に接続され且つ該負荷Loadの低電位側の端子が接続されている。この第2の負荷端子TL2は、接地されている。
また、入力側電圧検出回路DIは、第1の電源端子TS1と第2の電源端子TS2との間に接続されている。この入力側電圧検出回路DIは、第1の電源端子TS1と第2の電源端子TS2との間の電源電圧VIに基づいて、入力側検出電圧SDIを検出し、この入力側検出電圧SDIを入力側分圧ノードNIから出力するようになっている。ここでは、入力側検出電圧SDIは、例えば、図1に示すように、電源電圧VIの分圧電圧である(図4)。
この入力側電圧検出回路DIは、例えば、図1に示すように、第1の入力側分圧抵抗RI1と、第2の入力側分圧抵抗RI2と、を備える。
第1の入力側分圧抵抗RI1は、一端が第1の電源端子TS1に接続され且つ他端が入力側分圧ノードNIに接続されている。
また、第2の入力側分圧抵抗RI2は、一端が第2の電源端子TS2に接続され且つ他端が入力側分圧ノードNIに接続されている。
このように、入力側電圧検出回路DIは、例えば、電源電圧VIの分圧電圧である入力側検出電圧SDIを入力側分圧ノードNIから出力する入力側分圧回路である。
また、出力側電圧検出回路DOは、第1の負荷端子TL1と第2の負荷端子TL2との間に接続されている。この出力側電圧検出回路DOは、第1の負荷端子TL1と第2の負荷端子TL2との間の出力電圧Voutに基づいて、出力側検出電圧VDOを検出し、この出力側検出電圧VDOを出力側分圧ノードNOから出力するようになっている。ここでは、出力側検出電圧VDOは、例えば、図1に示すように、第1の負荷端子TL1と第2の負荷端子TL2との間の出力電圧Voutの分圧電圧である。
この出力側電圧検出回路DOは、例えば、図1に示すように、第1の出力側分圧抵抗RO1と、第2の出力側分圧抵抗RO2と、を備える。
第1の出力側分圧抵抗RO1は、一端が第1の負荷端子TL1に接続され且つ他端が出力側分圧ノードNOに接続されている。
また、第2の出力側分圧抵抗RO2は、一端が第2の負荷端子TL2に接続され且つ他端が出力側分圧ノードNOに接続されている。
このように、出力側電圧検出回路DOは、例えば、出力電圧Voutの分圧電圧である出力側検出電圧VDOを出力側分圧ノードNOから出力する出力側分圧回路である。
また、出力コンデンサCOは、第1の負荷端子TL1と第2の負荷端子TL2との間に接続されている。この出力コンデンサCOは、出力電圧Voutを平滑化するようになっている。
また、一次側巻線L1は、一端が第1の電源端子TS1に接続され、トランスTを構成する。
また、二次側巻線L2は、一端が第2の電源端子TS2に接続され、一次側巻線L1とともにトランスTを構成する。
また、整流素子Dは、一端が一次側巻線L1の他端に接続され、他端が第1の負荷端子TL1に接続されている。この整流素子Dは、一次側巻線L1の他端から第1の負荷端子TL1に向かう方向が順方向となる。
この整流素子Dは、例えば、図1に示すように、アノードが一次側巻線L1の他端に接続され、カソードが第1の負荷端子TL1に接続されたダイオードである。
メインスイッチSWは、一端が一次側巻線L1の他端に接続され、他端が第2の負荷端子TL2に接続されている。すなわち、このメインスイッチSWは、制御信号であるパルス信号SQにより、オン/オフが制御されるようになっている。
このメインスイッチSWは、例えば、図1に示すように、ドレインが一次側巻線L1の他端に接続され、ソースが第2の負荷端子TL2に接続され、ゲートにパルス信号SQが印加されるnMOSトランジスタである。このメインスイッチSWは、例えば、図4に示すパルス信号SQが“High”レベルのとき、オンし、パルス信号SQが“Low”レベルのときオフするようになっている。本実施形態ではメインスイッチSWにnMOSトランジスタを用いているが、例えば、SiCパワーデバイス、GaNパワーデバイス、シリコンパワーデバイス、IGBTなども想定できる。
また、制御コンデンサCMは、一端がメインスイッチSWの一端(ドレイン)に接続され、他端がメインスイッチSWの他端(ソース)に接続されている。
また、誤差アンプX1は、出力側検出電圧VDOと予め設定された基準電圧VBとの差に応じた誤差電圧SX1を出力するようになっている。
この誤差アンプX1は、例えば、図1に示すように、反転入力端子に出力側検出電圧VDOが供給され、非反転入力端子に基準電圧VBが供給されるようになっている。
なお、図4の例では、誤差アンプX1が出力するSX1は、出力電圧Vout(出力側検出電圧VDO)が一定であるため、一定である。
また、減算器Zは、誤差電圧SX1から入力側検出電圧SDIを減算した結果に基づいた減算結果信号SZを出力するようになっている(図4)。
この減算器Zは、例えば、図2に示すように、アンプXZと、第1の抵抗R1と、第2の抵抗R2と、第3の抵抗R3と、第4の抵抗R4と、を備える。
また、第1の抵抗R1は、一端が入力側電圧検出回路DIの入力側分圧ノードNI(減算器Zの入力端子Za)に接続されている。
また、第2の抵抗R2は、一端が誤差アンプX1の出力(減算器Zの入力端子Zb)に接続されている。
また、アンプXZは、反転出力端子が第1の抵抗R1の他端に接続され且つ非反転入力端子に第2の抵抗R2の他端に接続され、出力端子が出力コンパレータX2の反転入力端子(減算器Zの出力端子Zc)に接続されている。
また、第3の抵抗R3は、一端がアンプXZの反転入力端子に接続され且つ他端がアンプXZの出力端子に接続されている。
また、第4の抵抗R4は、一端がアンプXZの非反転入力端子に接続され且つ他端が接地されている。
既述のように、この図2に示すような構成を有する減算器Zは、入力端子Zbに供給された誤差電圧SX1から、入力端子Zaに供給された入力側検出電圧SDIを減算した、減算結果信号SZを、出力端子Zcから出力するようになっている。
また、出力コンパレータX2は、減算結果信号SZとタイマ信号STCとを比較した結果に応じた比較結果信号SX2を出力するようになっている。
この出力コンパレータX2は、例えば、図1に示すように、非反転入力端子にタイマ回路TCの出力端子TCbを介してタイマ信号STCが供給されるとともに、反転入力端子に減算器Zの出力端子Zcを介して減算結果信号SZが供給されるようになっている。
この出力コンパレータX2は、例えば、タイマ信号STCの電圧が減算結果信号SZの電圧未満の場合は、“Low”レベルの比較結果信号SX2を出力する。一方、出力コンパレータX2は、タイマ信号STCの電圧が減算結果信号SZの電圧以上の場合は、“High”レベルの比較結果信号SX2を出力する。
また、フリップフロップ回路FFは、例えば、図1に示すように、セット端子Sが二次側巻線L2の他端に接続され、リセット端子Rが出力コンパレータX2の出力に接続されている。そして、フリップフロップ回路FFは、セット端子Sに二次側巻線L2の他端の信号が入力され、リセット端子Rに出力コンパレータX2から比較結果信号SX2が入力されるようになっている。なお、上記二次側巻線L2の他端の信号は、一次側巻線L1に流れる電流(すなわち、メインスイッチSWに流れる電流ISW(図4))に応じて変化する。
さらに、フリップフロップ回路FFの非反転出力端子Qは、メインスイッチSWの制御端子(ゲート)に接続され、フリップフロップ回路FFの反転出力端子/Qは、タイマ回路TCの入力端子TCaに接続されている。そして、フリップフロップ回路FFは、出力端子QからメインスイッチSWのオン/オフを制御するパルス信号SQを出力するとともに、反転出力端子/Qから反転信号/SQを出力するようになっている。
また、タイマ回路TCは、パルス信号SQの論理を反転させた反転信号/SQに基づいて、タイマ信号STCを出力するようになっている。
このタイマ回路TCは、例えば、図3に示すように、定電流源ISと、スイッチ(タイマ用スイッチ)TRと、タイマ用コンデンサCXと、を備える。
定電流源ISは、出力が出力コンパレータX2の非反転入力端子(タイマ回路TCの出力端子TCb)に接続され、定電流を出力するようになっている。
スイッチTRはnMOSトランジスタであり(以下、「スイッチTR」を「nMOSトランジスタTR」に置き換える。)、nMOSトランジスタTRは、ドレインが出力コンパレータX2の非反転入力端子に接続され、ソースが接地され、ゲートがフリップフロップ回路FFの反転出力端子/Q(タイマ回路TCの入力端子TCa)に接続されている。本実施形態ではスイッチTRにnMOSトランジスタを用いているが、例えば、SiCパワーデバイス、GaNパワーデバイス、シリコンパワーデバイス、IGBTなども想定できる。
タイマ用コンデンサCXは、一端がnMOSトランジスタTRのドレイン(タイマ回路TCの出力端子TCb)に接続されている。
なお、本実施形態では以上のようにタイマ回路TCを構成してあるが、例えば、タイマ用抵抗を設け、一端をタイマ用コンデンサCXの他端に接続し且つ他端をnMOSトランジスタTRのソース(接地)に接続することも可能である。また、タイマ用抵抗の代わりに電源電圧を設けることも可能である。さらに、タイマ用抵抗や電源電圧をnMOSトランジスタTRのソースとタイマ用コンデンサCXとの接続点と、接地との間に設けることも可能である。
このタイマ回路TCは、例えば、図4に示すように、反転信号/SQ(“Low”レベル)によりnMOSトランジスタTRがオフしている期間、定電流源ISが出力する定電流によりタイマ用コンデンサCXに充電された電圧に応じて、タイマ信号STCを出力する。そして、反転信号/SQのパルス(“High”レベル)によりnMOSトランジスタTRがオンすると、タイマ用コンデンサCXに充電された電荷が放電されて、リセットされ、タイマ信号STCが接地電圧になる。
次に、以上のような構成を有する電源装置100の動作の一例について説明する。
例えば、既述のように、誤差アンプX1は、出力側検出電圧VDOと予め設定された基準電圧VBとの差に応じた誤差電圧SX1を出力する。なお、図4の例では、誤差アンプX1が出力するSX1は、出力電圧Vout(出力側検出電圧VDO)が一定であるため、一定である。
そして、減算器Zは、入力端子Zbに供給された誤差電圧SX1から、入力端子Zaに供給された入力側検出電圧SDIを減算した、減算結果信号SZを、出力端子Zcから出力する(図4)。
そして、出力コンパレータX2は、減算結果信号SZとタイマ信号STCとを比較した結果に応じた比較結果信号SX2を出力する。
そして、フリップフロップ回路FFは、セット端子Sに二次側巻線L2の他端の信号(電流ISWに応じた信号)が入力され、リセット端子Rに比較結果信号SX2が入力され、メインスイッチSWのオン/オフを制御するパルス信号SQを出力するとともに、タイマ信号STCを制御する反転信号/SQを出力する。
このように、入力電圧(電源電圧VI)値を入力側電圧検出回路DIで検出し、メインスイッチSWのオン時間を決定するためのオンタイマ(タイマ信号STC)と比較するための比較電圧(誤差電圧SX1)を、該入力電圧値に応じて減算する。これにより、入力電圧波形(電源電圧VI波形)を整形して全高調波歪みを低減することができる(図4)。
すなわち、電源装置100はオン時間制御を適用しつつ、全高調波歪みの低減を図ることができる。
以上のように、本発明の一態様に係る電源装置は、交流電圧VACを第1の入力端子TI1と第2の入力端子TI2との間に出力する交流電源ACSと、第1の入力端子TI1と第2の入力端子TI2との間に接続され、交流電源ACSから供給された交流電圧VACを整流した電源電圧VIを、第1の電源端子TS1と第2の電源端子TS2との間に出力する整流回路REと、第1の電源端子TS1と第2の電源端子TS2との間に接続された入力コンデンサCIと、負荷Loadの高電位側の端子が接続される第1の負荷端子TL1、および、第2の電源端子TS2に接続され且つ負荷Loadの低電位側の端子が接続される第2の負荷端子TL2と、第1の電源端子TS1と第2の電源端子TS2との間に接続され、電源電圧VIに基づいて入力側検出電圧SDIを検出する入力側電圧検出回路DIと、第1の負荷端子TL1と第2の負荷端子TL2との間に接続され、第1の負荷端子TL1と第2の負荷端子TL2との間の出力電圧に基づいて出力側検出電圧VDOを検出する出力側電圧検出回路DOと、第1の負荷端子TL1と第2の負荷端子TL2との間に接続された出力コンデンサと、一端が第1の電源端子TS1に接続され、トランスを構成する一次側巻線L1と、一端が一次側巻線L1の他端に接続され、他端が第1の負荷端子TL1に接続され、一次側巻線L1の他端から第1の負荷端子TL1に向かう方向が順方向となる整流素子Dと、一端が第2の電源端子TS2に接続され、トランスを構成する二次側巻線L2と、一端が一次側巻線L1の他端に接続され、他端が第2の負荷端子TL2に接続されたメインスイッチSWと、入力側検出電圧SDIと予め設定された基準電圧との差に応じた誤差電圧SX1を出力する誤差アンプX1と、誤差電圧SX1から出力側検出電圧VDOを減算した結果に基づいた減算結果信号SZを出力する減算器Zと、減算結果信号SZとタイマ信号STCとを比較した結果に応じた比較結果信号SX2を出力する出力コンパレータX2と、セット端子に二次側巻線L2の他端の信号が入力され、リセット端子に比較結果信号SX2が入力され、出力端子からメインスイッチSWのオン/オフを制御するパルス信号SQを出力するフリップフロップ回路FFと、パルス信号SQの論理を反転させた反転信号に基づいて、タイマ信号STCを出力するタイマ回路TCと、を備える。
このように、入力電圧(電源電圧VI)値を入力側電圧検出回路DIで検出し、メインスイッチSWのオン時間を決定するためのオンタイマ(タイマ信号STC)と比較するための比較電圧(誤差電圧SX1)を、該入力電圧値に応じて減算する。これにより、入力電圧波形(電源電圧VI波形)を整形して全高調波歪みを低減することができる。
すなわち、本発明に係る電源装置はオン時間制御を適用しつつ、全高調波歪みの低減を図ることができる。
図5は、本発明の一態様である第2の実施形態に係る電源装置200の構成の一例を示す図である。また、図6は、図5に示す電源装置200のタイマ回路TC2の具体的な構成の一例を示す図である。また、図7は、図4に示す電源装置200の加算器Z2の具体的な構成の一例を示す図である。また、図8は、図5に示す電源装置200の各動作波形の一例を示す波形図である。なお、図5において、図1と同じ符号は、第1の実施形態と同様の構成を示す。
図5に示すように、電源装置200は、交流電源ACSと、第1の入力端子TI1と、第2の入力端子TI2と、整流回路REと、第1の電源端子TS1と、第2の電源端子TS2と、入力コンデンサCIと、第1の負荷端子TL1と、第2の負荷端子TL2と、入力側電圧検出回路DIと、出力側電圧検出回路DOと、出力コンデンサCOと、トランスT(一次側巻線L1、二次側巻線L2)と、整流素子Dと、メインスイッチSWと、加算器Z2と、出力コンパレータX2と、フリップフロップ回路FFと、タイマ回路TC2と、誤差アンプX1と、を備える。
すなわち、図5に示す第2の実施形態に係る電源装置200は、図1に示す電源装置100と比較して、減算器Zに代えて、加算器Z2を備えている。
ここで、誤差アンプX1は、出力側検出電圧VDOと予め設定された基準電圧VBとの差に応じた誤差電圧SX1を出力するようになっている。
この誤差アンプX1は、例えば、図5に示すように、反転入力端子に出力側検出電圧VDOが供給され、非反転入力端子に基準電圧VBが供給されるようになっている。
なお、図8の例では、誤差アンプX1が出力するSX1は、出力電圧Vout(出力側検出電圧VDO)が一定であるため、一定である。
また、タイマ回路TC2は、制御信号であるパルス信号SQの論理を反転させた反転信号/SQに基づいて、タイマ信号STC2を出力するようになっている。
このタイマ回路TC2は、例えば、図6に示すように、定電流源IS2と、スイッチ(タイマ用スイッチ)TR2と、タイマ用コンデンサCX2と、を備える。
定電流源IS2は、出力が加算器Z2の入力(タイマ回路TC2の出力端子TC2b)に接続され、定電流を出力するようになっている。
また、スイッチTR2はnMOSトランジスタであり(以下、「スイッチTR2」を「nMOSトランジスタTR2」に置き換える。)、nMOSトランジスタTR2は、ドレインが加算器Z2の入力に接続され、ソースが接地され、ゲートがフリップフロップ回路FFの反転出力端子/Q(タイマ回路TC2の入力端子TC2a)に接続されている。本実施形態ではスイッチTR2にnMOSトランジスタを用いているが、例えば、SiCパワーデバイス、GaNパワーデバイス、シリコンパワーデバイス、IGBTなども想定できる。
また、タイマ用コンデンサCX2は、一端がnMOSトランジスタTR2のドレイン(タイマ回路TC2の出力端子TC2b)に接続されている。
なお、本実施形態においても、タイマ回路TC2に、例えば、タイマ用抵抗を設け、一端をタイマ用コンデンサCX2の他端に接続し且つ他端をnMOSトランジスタTR2のソース(接地)に接続することも可能である。また、タイマ用抵抗の代わりに電源電圧を設けることも可能である。さらに、タイマ用抵抗や電源電圧をnMOSトランジスタTR2のソースとタイマ用コンデンサCX2との接続点と、接地との間に設けることも可能である。
このタイマ回路TC2は、例えば、図8に示すように、反転信号/SQ(“Low”レベル)によりnMOSトランジスタTR2がオフしている期間、定電流源IS2が出力する定電流によりタイマ用コンデンサCX2に充電された電圧に応じて、タイマ信号STC2を出力する。そして、反転信号/SQのパルス(“High”レベル)によりnMOSトランジスタTR2がオンすると、タイマ用コンデンサCX2に充電された電荷が放電されて、リセットされ、タイマ信号STC2が接地電圧になる。
また、加算器Z2は、タイマ信号STC2と入力側検出電圧SDIを加算した結果に基づいた加算結果信号SZ2を出力するようになっている。
この加算器Z2は、例えば、図7に示すように、第1の抵抗R12と、第2の抵抗R22と、第3の抵抗R32と、第4の抵抗R42と、アンプXZ2と、第5の抵抗R52と、を備える。
第1の抵抗R12は、一端が接地されている。
また、第2の抵抗R22は、一端が、入力側電圧検出回路DIの入力側分圧ノードNI(加算器Z2の入力端子Z2a)に接続されている。
また、第3の抵抗R32は、一端がタイマ回路TCの出力(加算器Z2の入力端子Z2b)に接続されている。
アンプXZ2は、反転出力端子が第1の抵抗R12の他端に接続され且つ非反転入力端子に第2及び第3の抵抗R22、R32の他端に接続され、出力端子が出力コンパレータX2の反転入力端子(加算器Z2の出力端子Z2c)に接続されている。
また、第4の抵抗R42は、一端がアンプXZ2の反転入力端子(第1の抵抗R12の他端)に接続され且つ他端がアンプXZ2の出力端子(加算器Z2の出力端子Z2c)に接続されている。
また、第5の抵抗R52は、一端がアンプXZ2の非反転入力端子(第2及び第3の抵抗R22、R32の他端)に接続され且つ他端が接地されている。
既述のように、この図7に示すような構成を有する加算器Z2は、入力端子Z2bに供給されたタイマ信号STCに、入力端子Z2aに供給された入力側検出電圧SDIを加算した、加算結果信号SZ2を、出力端子Z2cから出力するようになっている。
また、出力コンパレータX2は、加算結果信号SZ2と誤差電圧SX1とを比較した結果に応じた比較結果信号SX2を出力するようになっている。
この出力コンパレータX2は、例えば、図5に示すように、非反転入力端子に加算器Z2の出力端子Z2cを介して加算結果信号SZ2が供給されるとともに、反転入力端子に出力コンパレータX1が出力した誤差信号SX1が供給されるようになっている。
この出力コンパレータX2は、例えば、加算結果信号SZ2の電圧が誤差信号SX1の電圧未満の場合は、“Low”レベルの比較結果信号SX2を出力する。一方、出力コンパレータX2は、加算結果信号SZ2の電圧が誤差信号SX1の電圧以上の場合は、“High”レベルの比較結果信号SX2を出力する。
また、フリップフロップ回路FFは、例えば、図5に示すように、セット端子Sが二次側巻線L2の他端に接続され、リセット端子Rが出力コンパレータX2の出力に接続されている。そして、フリップフロップ回路FFは、セット端子Sに二次側巻線L2の他端の信号が入力され、リセット端子Rに出力コンパレータX2から比較結果信号SX2が入力されるようになっている。なお、上記二次側巻線L2の他端の信号は、一次側巻線L1に流れる電流(すなわち、メインスイッチSWに流れる電流ISW(図8))に応じて変化する。
さらに、フリップフロップ回路FFの非反転出力端子Qは、メインスイッチSWの制御端子(ゲート)に接続され、フリップフロップ回路FFの反転出力端子/Qは、タイマ回路TCの入力端子TCaに接続されている。そして、フリップフロップ回路FFは、出力端子QからメインスイッチSWのオン/オフを制御するパルス信号SQを出力するとともに、反転出力端子/Qから反転信号/SQを出力するようになっている。
この電源装置200のその他の構成は、図1に示す第1の実施形態に係る電源装置100と同様である。
次に、以上のような構成を有する電源装置200の動作の一例について説明する。
例えば、既述のように、誤差アンプX1は、出力側検出電圧VDOと予め設定された基準電圧VBとの差に応じた誤差電圧SX1を出力する。なお、図8の例では、誤差アンプX1が出力するSX1は、出力電圧Vout(出力側検出電圧VDO)が一定であるため、一定である。
そして、加算器Z2は、タイマ信号STC2と入力側検出電圧SDIを加算した結果に基づいた加算結果信号SZ2を出力する。
そして、出力コンパレータX2は、加算結果信号SZ2と誤差電圧SX1とを比較した結果に応じた比較結果信号SX2を出力する。
そして、フリップフロップ回路FFは、セット端子Sに二次側巻線L2の他端の信号(電流ISWに応じた信号)が入力され、リセット端子Rに比較結果信号SX2が入力され、メインスイッチSWのオン/オフを制御するパルス信号SQを出力するとともに、タイマ信号STCを制御する反転信号/SQを出力する。
このように、入力電圧(電源電圧VI)値を入力側電圧検出回路DIで検出し、比較電圧(誤差電圧SX1)と比較するためのメインスイッチSWのオン時間を決定するためのオンタイマ(タイマ信号STC)を、該入力電圧値に応じて加算する。これにより、入力電圧波形(電源電圧VI波形)を整形して全高調波歪みを低減することができる(図8)。
すなわち、本実施形態に係る電源装置200は、第1の実施形態と同様に、オン時間制御を適用しつつ、全高調波歪みの低減を図ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
100、200 電源装置
ACS 交流電源
TI1 第1の入力端子
TI2 第2の入力端子
RE 整流回路
TS1 第1の電源端子
TS2 第2の電源端子
CI 入力コンデンサ
TL1 第1の負荷端子
TL2 第2の負荷端子
DI 入力側電圧検出回路
DO 出力側電圧検出回路
CO 出力コンデンサ
T トランス
L1 一次側巻線
L2 二次側巻線
D 整流素子
SW メインスイッチ
Z 減算器
Z2 加算器
X2 出力コンパレータ
FF フリップフロップ回路
TC タイマ回路
X1 誤差アンプ
ACS 交流電源
TI1 第1の入力端子
TI2 第2の入力端子
RE 整流回路
TS1 第1の電源端子
TS2 第2の電源端子
CI 入力コンデンサ
TL1 第1の負荷端子
TL2 第2の負荷端子
DI 入力側電圧検出回路
DO 出力側電圧検出回路
CO 出力コンデンサ
T トランス
L1 一次側巻線
L2 二次側巻線
D 整流素子
SW メインスイッチ
Z 減算器
Z2 加算器
X2 出力コンパレータ
FF フリップフロップ回路
TC タイマ回路
X1 誤差アンプ
Claims (12)
- 力率改善回路を含み、負荷に電源を供給する電源装置であって、
交流電圧を第1の入力端子と第2の入力端子との間に出力する交流電源と、
前記第1の入力端子と前記第2の入力端子との間に接続され、前記交流電源から供給された交流電圧を整流した電源電圧を、第1の電源端子と第2の電源端子との間に出力する整流回路と、
前記負荷の高電位側の端子が接続される第1の負荷端子、および、前記第2の電源端子に接続され且つ前記負荷の低電位側の端子が接続される第2の負荷端子と、
前記第1の電源端子と前記第2の電源端子との間に接続され、前記電源電圧に基づいて入力側検出電圧を検出する入力側電圧検出回路と、
前記第1の負荷端子と前記第2の負荷端子との間に接続され、前記第1の負荷端子と前記第2の負荷端子との間の出力電圧に基づいて出力側検出電圧を検出する出力側電圧検出回路と、
一端が前記第1の電源端子に接続され、トランスを構成する一次側巻線と、
一端が前記第2の電源端子に接続され、前記トランスを構成する二次側巻線と、
一端が前記一次側巻線の他端に接続され、他端が前記第2の負荷端子に接続されたメインスイッチと、
前記出力側検出電圧と予め設定された基準電圧との差に応じた誤差電圧を出力する誤差アンプと、
前記誤差電圧から前記入力側検出電圧を減算した結果に基づいた減算結果信号を出力する減算器と、
前記減算結果信号とタイマ信号とを比較した結果に応じた比較結果信号を出力する出力コンパレータと、
セット端子に前記二次側巻線の他端の信号が入力され、リセット端子に前記比較結果信号が入力され、出力端子から前記メインスイッチのオン/オフを制御する制御信号を出力するフリップフロップ回路と、を備えることを特徴とする電源装置。 - 前記制御信号に基づいて、前記タイマ信号を出力するタイマ回路と、を備える
ことを特徴とする請求項1に記載の電源装置。 - 前記タイマ回路は、
出力が前記出力コンパレータの反転入力端子に接続され且つ定電流を出力する定電流源と、
一方の入出力端子が前記出力コンパレータの反転入力端子に接続され、他方の入出力端子が接地され、制御端子が前記フリップフロップ回路の反転出力端子に接続されたタイマ用スイッチと、
一端が前記タイマ用スイッチの一方の入出力端子に接続されたタイマ用コンデンサと、を備える
ことを特徴とする請求項2に記載の電源装置。 - 前記減算器は、
一端が前記入力側電圧検出回路に接続された第1の抵抗と、
一端が前記誤差アンプの出力に接続された第2の抵抗と、
反転出力端子が前記第1の抵抗の他端に接続され且つ非反転入力端子に前記第2の抵抗の他端に接続され、出力端子が前記出力コンパレータの反転入力端子に接続されたアンプと、
一端が前記アンプの反転入力端子に接続され且つ他端が前記アンプの出力端子に接続された第3の抵抗と、
一端が前記アンプの非反転入力端子に接続され且つ他端が接地された第4の抵抗と、を備える
ことを特徴とする請求項1に記載の電源装置。 - 前記入力側電圧検出回路は、
前記第1の電源端子と前記第2の電源端子との間に接続され、前記電源電圧の分圧電圧である入力側検出電圧を入力側分圧ノードから出力する入力側分圧回路であって、
一端が前記第1の電源端子に接続され且つ他端が前記入力側分圧ノードに接続された第1の入力側分圧抵抗と、
一端が前記第2の電源端子に接続され且つ他端が前記入力側分圧ノードに接続された第2の入力側分圧抵抗と、を備え、
前記出力側電圧検出回路は、
前記第1の負荷端子と前記第2の負荷端子との間に接続され、前記第1の負荷端子と前記第2の負荷端子との間の出力電圧の分圧電圧である出力側検出電圧を出力側分圧ノードから出力する出力側分圧回路であって、
一端が前記第1の負荷端子に接続され且つ他端が前記出力側分圧ノードに接続された第1の出力側分圧抵抗と、
一端が前記第2の負荷端子に接続され且つ他端が前記出力側分圧ノードに接続された第2の出力側分圧抵抗と、を備える
ことを特徴とする請求項1に記載の電源装置。 - 力率改善回路を含み、負荷に電源を供給する電源装置であって、
交流電圧を第1の入力端子と第2の入力端子との間に出力する交流電源と、
前記第1の入力端子と前記第2の入力端子との間に接続され、前記交流電源から供給された交流電圧を整流した電源電圧を、第1の電源端子と第2の電源端子との間に出力する整流回路と、
前記負荷の高電位側の端子が接続される第1の負荷端子、および、前記第2の電源端子に接続され且つ前記負荷の低電位側の端子が接続される第2の負荷端子と、
前記第1の電源端子と前記第2の電源端子との間に接続され、前記電源電圧に基づいて入力側検出電圧を検出する入力側電圧検出回路と、
前記第1の負荷端子と前記第2の負荷端子との間に接続され、前記第1の負荷端子と前記第2の負荷端子との間の出力電圧に基づいて出力側検出電圧を検出する出力側電圧検出回路と、
一端が前記第1の電源端子に接続され、トランスを構成する一次側巻線と、
一端が前記第2の電源端子に接続され、前記トランスを構成する二次側巻線と、
一端が前記一次側巻線の他端に接続され、他端が前記第2の負荷端子に接続されたメインスイッチと、
前記出力側検出電圧と予め設定された基準電圧との差に応じた誤差電圧を出力する誤差アンプと、
タイマ信号と前記入力側検出電圧を加算した結果に基づいた加算結果信号を出力する加算器と、
前記加算結果信号と前記誤差電圧とを比較した結果に応じた比較結果信号を出力する出力コンパレータと、
セット端子に前記二次側巻線の他端の信号が入力され、リセット端子に前記比較結果信号が入力され、出力端子から前記メインスイッチのオン/オフを制御する制御信号(例えば、PWM信号)を出力するフリップフロップ回路と、を備える
ことを特徴とする電源装置。 - 前記制御信号に基づいて、前記タイマ信号を出力するタイマ回路と、を備える
ことを特徴とする請求項6に記載の電源装置。 - 前記タイマ回路は、
出力が前記加算器の入力に接続され且つ定電流を出力する定電流源と、
一方の入出力端子が前記加算器の入力に接続され、他方の入出力端子が接地され、制御端子が前記フリップフロップ回路の反転出力端子に接続されたタイマ用スイッチと、
一端が前記タイマ用スイッチの一方の入出力端子に接続されたタイマ用コンデンサと、を備える
ことを特徴とする請求項7に記載の電源装置。 - 前記加算器は、
一端が接地された第1の抵抗と、
一端が前記入力側電圧検出回路に接続された第2の抵抗と、
一端が前記タイマ回路の出力に接続された第3の抵抗と、
反転出力端子が前記第1の抵抗の他端に接続され且つ非反転入力端子に前記第2及び第3の抵抗の他端に接続され、出力端子が前記出力コンパレータの反転入力端子に接続されたアンプと、
一端が前記アンプの反転入力端子に接続され且つ他端が前記アンプの出力端子に接続された第4の抵抗と、
一端が前記アンプの非反転入力端子に接続され且つ他端が接地された第5の抵抗と、を備える
ことを特徴とする請求項6に記載の電源装置。 - 前記入力側電圧検出回路は、
前記第1の電源端子と前記第2の電源端子との間に接続され、前記電源電圧の分圧電圧である入力側検出電圧を入力側分圧ノードから出力する入力側分圧回路であって、
一端が前記第1の電源端子に接続され且つ他端が前記入力側分圧ノードに接続された第1の入力側分圧抵抗と、
一端が前記第2の電源端子に接続され且つ他端が前記入力側分圧ノードに接続された第2の入力側分圧抵抗と、を備え、
前記出力側電圧検出回路は、
前記第1の負荷端子と前記第2の負荷端子との間に接続され、前記第1の負荷端子と前記第2の負荷端子との間の出力電圧の分圧電圧である出力側検出電圧を出力側分圧ノードから出力する出力側分圧回路であって、
一端が前記第1の負荷端子に接続され且つ他端が前記出力側分圧ノードに接続された第1の出力側分圧抵抗と、
一端が前記第2の負荷端子に接続され且つ他端が前記出力側分圧ノードに接続された第2の出力側分圧抵抗と、を備える
ことを特徴とする請求項6に記載の電源装置。 - 力率改善回路を含み、負荷に電源を供給する電源装置であって、交流電圧を第1の入力端子と第2の入力端子との間に出力する交流電源と、前記第1の入力端子と前記第2の入力端子との間に接続され、前記交流電源から供給された交流電圧を整流した電源電圧を、第1の電源端子と第2の電源端子との間に出力する整流回路と、前記負荷の高電位側の端子が接続される第1の負荷端子、および、前記第2の電源端子に接続され且つ前記負荷の低電位側の端子が接続される第2の負荷端子と、前記第1の電源端子と前記第2の電源端子との間に接続され、前記電源電圧に基づいて入力側検出電圧を検出する入力側電圧検出回路と、前記第1の負荷端子と前記第2の負荷端子との間に接続され、前記第1の負荷端子と前記第2の負荷端子との間の出力電圧に基づいて出力側検出電圧を検出する出力側電圧検出回路と、一端が前記第1の電源端子に接続され、トランスを構成する一次側巻線と、一端が前記第2の電源端子に接続され、前記トランスを構成する二次側巻線と、一端が前記一次側巻線の他端に接続され、他端が前記第2の負荷端子に接続されたメインスイッチと、前記出力側検出電圧と予め設定された基準電圧との差に応じた誤差電圧を出力する誤差アンプと、前記誤差電圧から前記入力側検出電圧を減算した結果に基づいた減算結果信号を出力する減算器と、前記減算結果信号とタイマ信号とを比較した結果に応じた比較結果信号を出力する出力コンパレータと、セット端子に前記二次側巻線の他端の信号が入力され、リセット端子に前記比較結果信号が入力され、出力端子から前記メインスイッチのオン/オフを制御する制御信号を出力するフリップフロップ回路と、を備える電源装置の制御方法であって、
前記減算器により、前記誤差電圧から前記入力側検出電圧を減算した結果に基づいた前記減算結果信号を出力し、
前記出力コンパレータにより、前記減算結果信号と前記タイマ信号とを比較した結果に応じた前記比較結果信号を出力する
ことを特徴とする電源装置の制御方法。 - 力率改善回路を含み、負荷に電源を供給する電源装置であって、交流電圧を第1の入力端子と第2の入力端子との間に出力する交流電源と、前記第1の入力端子と前記第2の入力端子との間に接続され、前記交流電源から供給された交流電圧を整流した電源電圧を、第1の電源端子と第2の電源端子との間に出力する整流回路と、前記負荷の高電位側の端子が接続される第1の負荷端子、および、前記第2の電源端子に接続され且つ前記負荷の低電位側の端子が接続される第2の負荷端子と、前記第1の電源端子と前記第2の電源端子との間に接続され、前記電源電圧に基づいて入力側検出電圧を検出する入力側電圧検出回路と、前記第1の負荷端子と前記第2の負荷端子との間に接続され、前記第1の負荷端子と前記第2の負荷端子との間の出力電圧に基づいて出力側検出電圧を検出する出力側電圧検出回路と、一端が前記第1の電源端子に接続され、トランスを構成する一次側巻線と、一端が前記第2の電源端子に接続され、前記トランスを構成する二次側巻線と、一端が前記一次側巻線の他端に接続され、他端が前記第2の負荷端子に接続されたメインスイッチと、前記出力側検出電圧と予め設定された基準電圧との差に応じた誤差電圧を出力する誤差アンプと、タイマ信号と前記入力側検出電圧を加算した結果に基づいた加算結果信号を出力する加算器と、前記加算結果信号と前記誤差電圧とを比較した結果に応じた比較結果信号を出力する出力コンパレータと、セット端子に前記二次側巻線の他端の信号が入力され、リセット端子に前記比較結果信号が入力され、出力端子から前記メインスイッチのオン/オフを制御する制御信号を出力するフリップフロップ回路と、を備える電源装置の制御方法であって、
前記加算器により、前記タイマ信号と前記入力側検出電圧を加算した結果に基づいた前記加算結果信号を出力し、
前記出力コンパレータにより、前記加算結果信号と前記誤差電圧とを比較した結果に応じた前記比較結果信号を出力する
ことを特徴とする電源装置の制御方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2016/069065 WO2018002998A1 (ja) | 2016-06-28 | 2016-06-28 | 電源装置、および、電源装置の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018002998A1 JPWO2018002998A1 (ja) | 2018-12-20 |
JP6563599B2 true JP6563599B2 (ja) | 2019-08-21 |
Family
ID=60787084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018524608A Active JP6563599B2 (ja) | 2016-06-28 | 2016-06-28 | 電源装置、および、電源装置の制御方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20190089242A1 (ja) |
EP (1) | EP3477841B1 (ja) |
JP (1) | JP6563599B2 (ja) |
CN (1) | CN108781041A (ja) |
WO (1) | WO2018002998A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7199913B2 (ja) * | 2018-02-19 | 2023-01-06 | ローム株式会社 | スイッチング電源 |
CN109617224B (zh) * | 2018-12-04 | 2022-04-26 | 中车大连机车研究所有限公司 | 一种列车智能控制***冗余电源 |
US11018587B2 (en) * | 2019-07-12 | 2021-05-25 | Texas Instruments Incorporated | Methods and apparatus to reduce switching losses in power converters |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06165497A (ja) * | 1992-11-20 | 1994-06-10 | Matsushita Electric Works Ltd | 電源装置 |
JP3253901B2 (ja) * | 1997-10-09 | 2002-02-04 | 株式会社東芝 | デジタル/アナログ変換器 |
KR101026248B1 (ko) * | 2004-09-21 | 2011-03-31 | 페어차일드코리아반도체 주식회사 | 역률 보상 회로 |
WO2009025517A2 (en) * | 2007-08-22 | 2009-02-26 | Silicon Mitus, Inc. | Power factor correction circuit |
US7884588B2 (en) * | 2008-04-10 | 2011-02-08 | Stmicroelectronics S.R.L. | Control method and device for a system of interleaved converters using a designated master converter |
JP5163283B2 (ja) * | 2008-05-22 | 2013-03-13 | サンケン電気株式会社 | 力率改善回路 |
JP2010068676A (ja) * | 2008-09-12 | 2010-03-25 | Shindengen Electric Mfg Co Ltd | スイッチング電源 |
US8136983B2 (en) * | 2009-01-01 | 2012-03-20 | Mahmoud Razzaghi | Sensor and control system |
JP5402469B2 (ja) * | 2009-09-28 | 2014-01-29 | サンケン電気株式会社 | 電力変換装置及び制御回路 |
US10439508B2 (en) * | 2010-07-27 | 2019-10-08 | Stmicroelectronics S.R.L. | Control device of a switching power supply |
TWI459175B (zh) * | 2012-01-11 | 2014-11-01 | Richtek Technology Corp | 用於功率因數修正電路的追蹤升壓裝置及方法 |
ITMI20120088A1 (it) * | 2012-01-26 | 2013-07-27 | Dora Spa | Dispositivo di controllo per un alimentatore a commutazione. |
CN202818089U (zh) * | 2012-08-31 | 2013-03-20 | 杭州士兰微电子股份有限公司 | 功率因数校正电路 |
-
2016
- 2016-06-28 US US16/084,295 patent/US20190089242A1/en not_active Abandoned
- 2016-06-28 JP JP2018524608A patent/JP6563599B2/ja active Active
- 2016-06-28 WO PCT/JP2016/069065 patent/WO2018002998A1/ja active Application Filing
- 2016-06-28 EP EP16907231.1A patent/EP3477841B1/en active Active
- 2016-06-28 CN CN201680083403.4A patent/CN108781041A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
EP3477841A1 (en) | 2019-05-01 |
EP3477841A4 (en) | 2019-07-24 |
US20190089242A1 (en) | 2019-03-21 |
EP3477841B1 (en) | 2020-07-29 |
WO2018002998A1 (ja) | 2018-01-04 |
JPWO2018002998A1 (ja) | 2018-12-20 |
CN108781041A (zh) | 2018-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102231095B1 (ko) | 소프트 스타트 회로 및 이를 포함하는 벅 컨버터 | |
US10128762B2 (en) | Semiconductor device for controlling power source | |
US9531277B2 (en) | Switching converter, control circuit thereof, AC/DC converter, power adapter and electronic device | |
JP6561612B2 (ja) | スイッチング電源の制御装置 | |
JP5169135B2 (ja) | スイッチング電源装置 | |
JP6285235B2 (ja) | デジタル制御電源回路の制御回路、制御方法およびそれを用いたデジタル制御電源回路、ならびに電子機器および基地局 | |
US9647528B2 (en) | Switch control circuit and resonant converter including the same | |
JP6563599B2 (ja) | 電源装置、および、電源装置の制御方法 | |
JP6632400B2 (ja) | 電圧電流変換回路及びこれを備えたスイッチングレギュレータ | |
TW201703415A (zh) | 用於調節電源變換系統的系統控制器和方法 | |
US9941797B2 (en) | Switch control circuit and power supply device including the same | |
JP5270713B2 (ja) | スイッチング電源装置 | |
JP6787505B2 (ja) | スイッチング電源装置の制御方法および制御回路 | |
US9374007B2 (en) | DC/DC converter | |
JP5912726B2 (ja) | 同期整流型ブリッジ | |
US10811966B1 (en) | Digital constant on-time controller adaptable to a DC-to-DC converter | |
JP6455180B2 (ja) | 電源制御用半導体装置 | |
JP6177813B2 (ja) | Dc−dcコンバータ | |
KR20150037192A (ko) | 전원 공급 장치 | |
JP6280782B2 (ja) | スイッチング電源装置 | |
KR101607506B1 (ko) | Ac-dc 변환 회로 | |
JP7338139B2 (ja) | スイッチング制御回路、電源回路 | |
JP7208068B2 (ja) | パルス信号発生回路 | |
JP6635513B2 (ja) | スイッチング電源装置 | |
JP6575075B2 (ja) | スイッチング電源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190724 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6563599 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |