JP6562687B2 - 画像変形装置、画像処理方法、およびプログラム - Google Patents
画像変形装置、画像処理方法、およびプログラム Download PDFInfo
- Publication number
- JP6562687B2 JP6562687B2 JP2015082858A JP2015082858A JP6562687B2 JP 6562687 B2 JP6562687 B2 JP 6562687B2 JP 2015082858 A JP2015082858 A JP 2015082858A JP 2015082858 A JP2015082858 A JP 2015082858A JP 6562687 B2 JP6562687 B2 JP 6562687B2
- Authority
- JP
- Japan
- Prior art keywords
- coordinates
- image
- pixels
- coordinate system
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
Description
本発明は画像変形処理を行うための画像処理装置、画像処理方法、およびプログラムに関する。
画像処理装置においては画像変形処理が必要とされる場合が多々ある。例えばプロジェクタ製品においてはキーストーン(台形)補正処理と呼ばれる画像変形処理が行われている。具体的に説明すると、プロジェクタの出力光がスクリーンに投影されると、スクリーン上に投影される有効領域はプロジェクタの設置傾き角や、光学的なレンズシフトなどに起因して台形状に歪みが生じる。この台形状の歪みがあるままではユーザにとって見づらいため、逆台形状に有効領域を画像変形し、スクリーン上に投影される有効領域が矩形状になるよう画像変形する処理が行われている。この画像変形処理はキーストーン(台形)補正処理として一般に知られている。
キーストーン(台形)補正処理などの目的で画像変形処理を行うためには、入力画像をフレームメモリに記憶した後に、出力画像の各座標に対応する入力画像座標の近傍画素から、出力画像の各座標を補間して生成する必要がある。この補間方法として、例えばバイキュービック補間方式などの方法が一般に知られている。
ところで映像に対する変形処理として、拡大縮小等のスケーリング、回転等のアフィン変形、プロジェクタのキーストーン(台形)補正、レンズ歪み補正、樽型歪曲補正、糸巻き型歪曲補正、円柱・角柱投影時の歪み補正等の種々の変形処理が知られている。これらの変形処理を行うためには、入力画像における座標と、出力される変形画像における座標の変換処理が必要となる。このような変形処理の実現方法としては、必要とされる変形処理ごとに座標変換処理を実装する方法があるが、この方法では予め決められた変形処理しか出来ないという課題がある。
これに対し、特許文献1には、画像を格子状に区切って格子の交差する点(以降、格子点と呼ぶ)を予め与え、変形装置の座標変換処理ではこれらの格子点を参照して内部の座標を補間計算によって得る方法が開示されている。この方法によれば、画像の画素数に対して格子点数は間引かれているので計算時間が短縮され、ソフトウエアによる実装が可能になる。また、変形装置の座標変換処理は格子点から各画素の変形前座標を補間計算するというシンプルな構成で済むのでハードウエアで実装可能となる。この結果、ソフトウエアによって必要な座標変換処理を実装すれば、多様な座標変換処理に対応できるという利点がある。
しかしながらこの方法にも課題がある。前述の画像を格子状に分割して格子点間に存在する座標を補間演算する方法は、構成が容易な反面、格子点が保持すべきデータ量が比較的大きい。そのため、変形装置の座標変換処理のために必要な記憶装置のサイズが増大するという課題がある。
この課題に対し、特許文献2には、格子点が保持する変形前座標を、原点からの座標値ではなく、変形後座標からの相対座標とすることにより、保持すべきデータサイズを削減できることが記載されている。具体的には、仮に、格子点が保持するx、y座標が、それぞれ符号1bit、整数13bit、小数10bitの計26bitで表された値であったのを従来例とする。これに対し、相対座標で整数2bitまで変形を許容するとするなら、格子点が保持するx、y座標は、それぞれ符号1bit、整数2bit、小数10bitの計13bitで表された値となり、格子点が保持すべきデータサイズが半減できる。
近年、映像処理装置の高解像度化や高フレームレート化に伴い、LSIの動作周波数に対する画像処理の処理レート(ドットクロック)は相対的に増大している。高い処理レートを低い動作周波数で満たすための方法としては並列化があるが、N並列の実装には基本的にN倍のリソースが必要になる。変形装置の座標変換処理に必要となる記憶装置のサイズは前述のとおり比較的大きく、並列処理数に比例したリソースをLSI上に確保することは困難になってきている。
本発明は上述の課題を解決するためのものであり、画像変形処理を行う装置において、回路量を低減しつつ並列処理数を増加させることを目的とする。
上記目的を達成するための一手段として、本発明の画像処理装置は以下の構成を有する。すなわち、入力画像に対して変形処理を行うことにより変形画像を出力する画像処理装置であって、前記変形画像の座標系において、複数の画素を包含するように配置された格子点の座標を、該格子点の座標に対応する前記入力画像の座標系における座標と関連付けて記憶する記憶手段と、前記記憶手段に記憶される前記格子点の座標に基づいて、前記変形画像の座標系におけるP個(Pは自然数)の着目画素の座標に対応する前記入力画像の座標系における座標を補間演算により生成する生成手段とを有し、前記変形画像の座標系において前記P個の着目画素はM個(Mは自然数)の格子点により形成される領域に包含され、前記記憶手段は、該M個の格子点の座標を、M並列にアクセス可能に記憶することを特徴とする。
本発明によれば、画像変形処理を行う装置において、回路量を低減しつつ並列処理数を増加させることが可能になる。
以下、添付の図面を参照して、本発明をその好適な実施形態に基づいて詳細に説明する。なお、以下の実施形態において示す構成は一例に過ぎず、本発明は図示された構成に限定されるものではない。
[実施形態1]
図1に、実施形態1における画像処理装置101の構成の一例を示す。画像処理装置101は、入力画像100に対して画像変形処理を行い、変形画像102を出力する。具体的には、画像処理装置101は、変形後座標系において変形画像102を走査することにより、変形画像102の各画素の座標を取得する。そして、取得された変形画像102の各画素の座標値に対応する、変形前である入力画像100の座標を求め、求められた座標値の近傍画素に基づいて補間演算して変形画像102の各画素を生成する。以降、画像処理装置101の処理の流れを、順を追って説明する。なお、以降では説明のために、入力画像100の座標系を変形前の座標系、変形画像102の座標系を変形後の座標系と呼ぶ。
図1に、実施形態1における画像処理装置101の構成の一例を示す。画像処理装置101は、入力画像100に対して画像変形処理を行い、変形画像102を出力する。具体的には、画像処理装置101は、変形後座標系において変形画像102を走査することにより、変形画像102の各画素の座標を取得する。そして、取得された変形画像102の各画素の座標値に対応する、変形前である入力画像100の座標を求め、求められた座標値の近傍画素に基づいて補間演算して変形画像102の各画素を生成する。以降、画像処理装置101の処理の流れを、順を追って説明する。なお、以降では説明のために、入力画像100の座標系を変形前の座標系、変形画像102の座標系を変形後の座標系と呼ぶ。
画像処理装置101において、まず、走査部103は、変形後の座標系を走査し、該座標系において、並列処理される画素数であるP個(Pは自然数)の画素を1つの組とする着目画素を生成する。この処理を図2を用いて説明する。図2は、変形後の座標系200において、格子点座標201と着目画素202の関係の一例を示す図である。格子点座標201には、変形後の座標系200の各座標位置に関連付けられる変形前の座標系における座標位置が記憶されている。本実施形態では、図2に示すように、格子点座標201は領域毎にA〜Dの4つに分類され、これらは記憶部105において保持される。記憶部105は、A〜Dで分類される4つの群の格子点座標201を並列にアクセス可能である。このようにすることで、変形後の座標系200において、いずれの着目画素202が選択された場合でも、記憶部105は、着目画素202を包含する4つの格子点座標201を並列にアクセス可能となる。
走査部103は、4つの格子点座標201で形成される領域内に存在するように、着目画素202を生成する。格子点は、複数の画素を挟むように配置されている。図2は、格子点間隔(格子点座標201間の間隔)が4画素の例を示しており、また、走査部103が、X軸方向に2画素(P=2)を1つの組として着目画素をラスタ順に走査する場合を示している。すなわち、本実施形態では、格子点間隔はPの整数倍である。この場合、走査部103は、4つの格子点座標201で形成される領域の中で、原点(左上)の側にある座標から右下の画素の順に、具体的には、数字1〜8で示されるラスタ順に着目画素202を生成する。
2個の着目画素202の選び方は必ずしも図2に示したとおりでなくともよく、Y軸方向に2画素連続する2つの画素が1つの組として選択されても良い。また、2個の着目画素は隣接している必要もないので、市松状に離れた2画素が選択されても良い。またPは、特定の数に限定されない。ただし、走査部103は、P個の着目画素202を、M個(Mは自然数)に分割された格子点座標201で形成される1つの領域に収まるように決定する。
一方、図3は、変形後の座標系300において、格子点座標301と着目画素302の関係の他の一例を示す図である。図3では、並列に選択されるP個の着目画素302が、M個に分類された格子点座標301(A,B,C,D)で形成される1つの領域に収まらない例が示されている。この例では、X軸方向に隣接する着目画素202が、2つの格子の領域にまたがっている。走査部103は、図3のようにならないように、着目画素を決定する。
再度図1に戻って説明を続ける。走査部103は、P個の着目画素それぞれの座標を参照部104へ出力する。参照部104は、P個の着目画素の座標に基づいて、P個の着目画素を包含する格子点座標の識別子を決定し、記憶部105に対する読出しアドレスとして出力する。この処理を図9を用いて説明する。
図9は、参照部104の処理を説明する図である。図9には、変形後座標系900、格子点座標901、着目画素902の関係が示されている。なお、図9においては、格子点座標901を識別するために、括弧内にx、y方向の識別子が付与されている。すなわち、格子点座標901は、A〜D[y][x]の形式で示されており、例えばA[0][1]は、格子点座標AのX軸方向1番目、Y軸方向0番目であることを示す。図9において着目画素902の位置が選択された場合は、参照部104は、「NN」で示される組の着目画素902の座標を包含する格子点座標を決定する。具体的には、参照部104は、着目画素902の座標を包含する格子点座標の識別子として、D[0][0]、C[0][1]、B[0][1]、A[1][1]を選択する。参照部104は、選択した識別子を、P個の着目画素の座標(以下、着目座標)を包含する読出しアドレスとして出力する。
記憶部105は、入力されたP個の着目座標を包含する格子点座標の読出しアドレスに対応する格子点座標で保持される変形前座標を出力する。図9において説明すると、記憶部105は、着目画素902を包含する4つの格子点座標、D[0][0]、C[0][1]、B[0][1]、A[1][1]のそれぞれで保持される変形前座標を生成部106へ出力する。
生成部106は、4つの格子点座標で保持される変形前座標と、P個の着目座標に基づいて、P個の着目座標に対応する変形前座標を補間演算によって生成する。この処理を図4を用いて説明する。図4は、変形前座標の生成処理を説明する図である。生成部106は、着目画素404に対し、格子点座標401A〜Dから、まずY軸方向の変形前座標を補間演算により求める。具体的には、生成部106は、格子点座標401のAとCから第1の補間点402を、格子点座標401のBとDから第2の補間点403を、それぞれ補間演算により求める。次に生成部106は、第1の補間点402と第2の補間点403とから着目画素404の変形前座標を、X軸方向において補間演算により求める。
このとき、本実施形態では、生成部106が着目画素404の並ぶ方向と垂直の方向の補間演算を最初に行うことを特徴とする。この処理により、回路リソースが削減される。仮に、生成部106が着目画素404の並ぶ方向と同じ方向の補間演算を先に行った場合は、まずX軸方向の補間点の計算が、上端、下端に対して、それぞれ着目画素404の画素の数、すなわち並列処理画素数分必要になる。具体的には、図4の例では、並列処理画素数P=2であるから、それぞれ上端、下端について、計2×2=4回の補間演算が必要になる。次に、個々の画素に対してY軸方向の補間演算が必要となるので、加えてP=2回の補間演算が必要となり、計4+2=6回の補間演算が必要になる。このことを一般化すると、並列処理画素数をPとした場合に、補間演算の回数は2P+P=3P回となる。
一方、生成部106が着目画素404の並ぶ方向と垂直の方向の補間演算を最初に行った場合の補間演算の回数は、並列処理画素数Pによらず垂直方向分は2回である。これに加えて、水平方向分の補間演算がP回必要となる。従って、補間演算の回数は、2+P回となる。2つの演算方法を比較すると、並列処理画素数P=1のときは、演算回数は両者同じであるが、並列処理画素数P>2のときは、着目画素404の並ぶ方向とは垂直方向の補間演算を最初に行う演算方法の方が補間計算回数が少ない、という利点がある。
生成部106は、上述のように生成した、P個の着目座標に対応する変形前座標を画像バッファ107と補間部108へ出力する。画像バッファ107には、入力画像100とP個の着目座標に対応する変形前座標が入力され、画像バッファ107は、入力画像100において、入力された変形前座標により指示される座標を中心とする参照画素を決定し、補間部108へ出力する。参照画素のサイズは、一般的に知られるバイキュービック法を用いる場合は4×4の16画素であり、同様に公知技術のバイリニア法を用いる場合は2×2の4画素である。
補間部108は、画像バッファ107から入力された参照画素と、生成部106から入力された変形前座標の画素に基づいて、ピクセル補間処理により変形画像を算出して出力する。ピクセル補間処理として、例えばバイキュービック法やバイリニア法があるが、いずれも公知技術であるため説明を割愛する。補間部108は、得られた変形画像102を出力し、画像処理装置101は一連の処理を終える。
次に、図5〜図8を用いて、図1に示す各構成要素の処理フローを説明する。図5は、走査部103の処理フローを示す。走査部103の処理は、Start(ステップ500)から開始し、走査部103は、変形後座標系において全ピクセルに対して以下の繰り返し処理を行う(ステップ501〜506)。すなわち、走査部103は、記憶部105の並列アクセス可能な領域に包含されるよう着目座標を生成する処理(ステップ503)をP回並列に繰り返す(ステップ502〜504)。次に、走査部103は、生成したP個の着目座標を並列出力する(ステップ505)。走査部103は、ステップ502〜505の処理を変形後座標系において全ピクセルに繰り返し実施する。その後、走査部103の処理はEnd(ステップ507)で終了する。
図6は、参照部104の処理フローを示す。参照部104の処理は、Start(ステップ600)から開始し、参照部104は、入力されたP個の着目座標を包含する4つの格子点座標に対応する読出しアドレスを特定・出力する処理(ステップ602)を、走査部103から出力された着目座標すべてについて繰り返す(ステップ601〜603)。その後、参照部104の処理はEnd(ステップ604)で終了する。
図7は、記憶部105の処理フローを示す。記憶部105の処理は、Start(ステップ700)から開始し、記憶部105は、入力されたアドレスにもとづき、変形前座標をM並列で取得、出力する処理(ステップ702)を、参照部104から出力された読出しアドレスすべてについて繰り返す(ステップ701〜703)。その後、記憶部105の処理はEnd(ステップ704)で終了する。
図8は、生成部106の処理フローを示す。生成部106の処理は、Start(ステップ800)から開始し、生成部106は、P個の着目座標を包含する格子点座標で保持される変形前座標と、着目座標から、着目画素の変形前座標を生成する処理を(ステップ803)をP回並列に繰り返す(ステップ802〜ステップ804)。次に、生成部106は、生成したP個の変形前座標を並列出力する(ステップ805)。生成部106は、この処理を、走査部103から出力された着目座標すべてについて繰り返す(ステップ801〜806)。その後、生成部106の処理はEnd(ステップ807)で終了する。
このように、本実施形態における画像処理装置は、上述の処理により入力画像100から変形画像102を生成する。この処理に際して、記憶部105で保持されるべきデータ量は、1並列処理の時と同じままでP並列処理が可能となる。また、生成部106において、補間演算処理の順番を着目画素の並びに応じて変えることで、補間演算に必要となる回路リソースを削減できる。
なお比較のために、着目画素P個を並列に変形処理する画像処理装置の構成を図10に示す。図10について、本実施形態における画像処理装置101の構成を示した図1との差分を説明する。走査部1003は、着目画素P個を並列に出力する。この際、走査部103は、図1の走査部103とは異なり、4つの格子点座標で囲まれる1つの領域に包含されるよう着目画素P個を生成する制御をしない。こうして出力されたP個の着目画素は、P個の座標変換ブロック1010に各々入力される。個々の座標変換ブロック1010は、参照部1004、記憶部1005、生成部1006とから成り、これらは図1においてそれぞれ対応するブロックに対して1並列で処理を行うという差異がある。これらのブロックの中で、記憶部1005は比較的大きなサイズの回路規模を要する。
仮に、画像サイズが4096×2400画素、格子点間隔が16画素、個々の格子点に保持するビット精度を26bitでx、yの変形前座標を保持し、4並列処理を行うと仮定すると、少なくとも7,987,200 bitの記憶容量が必要となる。この計算は以下のとおりである。
7,987,200
= 4096 × 2400 / 162 × 26 × 2 × 4
7,987,200
= 4096 × 2400 / 162 × 26 × 2 × 4
画像処理装置1001においては上記の記憶容量を実現するための回路量が全体において支配的である。これに対し図1に示す実施形態1では、記憶部105は1並列時と同じ記憶容量で実現が可能であるため、仮に同条件で4並列処理を想定するならば、従来例に対して1/4の記憶容量で済むという利点がある。このことにより図10の画像処理装置1001の回路量において支配的であった記憶容量のサイズを少なくとも1/4に低減し、結果として全体の回路量の削減に寄与する。
このように本実施形態における画像処理装置では、記憶部へのM並列のアクセスを許容することにより、回路量を増やさずに、画像変形処理をM並列に行うことが可能となる。
[その他の実施形態]
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
本発明は画像変形処理を行うための画像処理装置に関する。利用用途の例としては、拡大縮小等のスケーリング処理、回転等のアフィン変形処理、プロジェクタのキーストーン(台形)補正処理、樽型歪曲補正処理、糸巻き型歪曲補正処理などの画像変形処理全般が挙げられる。
100 入力画像、101 画像処理装置、102 変形画像、103 走査部、104 参照部、105 記憶部、106 変形前座標、107 生成部、108 生成部106、109 補間部、200 変形後座標系、201 格子点座標、202 着目画素、300 変形後座標系、301 格子点座標、302 着目画素、400 変形後座標系、401 格子点座標、402 第1の補間点、403 第2の補間点、404 着目画素、900 変形後座標系、901 格子点座標、902 着目画素
Claims (10)
- 入力画像に対して変形処理を行うことにより変形画像を出力する画像処理装置であって、
前記変形画像の座標系において、複数の画素を包含するように配置された格子点の座標を、該格子点の座標に対応する前記入力画像の座標系における座標と関連付けて記憶する記憶手段と、
前記記憶手段に記憶される前記格子点の座標に基づいて、前記変形画像の座標系におけるP個(Pは自然数)の着目画素の座標に対応する前記入力画像の座標系における座標を補間演算により生成する生成手段と
を有し、
前記変形画像の座標系において前記P個の着目画素はM個(Mは自然数)の格子点により形成される領域に包含され、前記記憶手段は、該M個の格子点の座標を、M並列にアクセス可能に記憶することを特徴とする画像処理装置。 - 前記M個の格子点により形成される領域内に前記P個の着目画素を決定する決定手段を更に有することを特徴とする請求項1に記載の画像処理装置。
- 前記決定手段は、前記変形画像の座標系における画素をラスタ順に走査し、前記P個の着目画素を決定することを特徴とする請求項2に記載の画像処理装置。
- 前記M個の格子点の座標を前記記憶手段から読み出すための前記記憶手段におけるアドレスを、前記決定手段により決定された前記P個の着目画素のうちの少なくとも一つの位置から特定する特定手段を更に有し、
前記記憶手段は前記特定手段により特定された前記アドレスに対応する前記格子点の座標を前記生成手段へ出力することを特徴とする請求項2または3に記載の画像処理装置。 - 前記入力画像における前記生成手段により生成された前記座標の画素を用いて補間処理を行うことにより、前記変形画像の画素を生成する補間手段を更に有することを特徴とする請求項1から4のいずれか1項に記載の画像処理装置。
- 前記入力画像において前記生成手段により生成された前記座標で指示される座標を中心とする画素を参照画素として生成する画像バッファを更に有し、
前記補間手段は、前記画像バッファにより取得した前記参照画素と前記生成手段により生成された前記座標の画素を用いて、補間処理により前記変形画像の画素を生成することを特徴とする請求項5に記載の画像処理装置。 - 前記P個の着目画素が前記変形画像の座標系の第1の軸に沿って並列に並んでいる場合、前記生成手段は、前記第1の軸の方向と垂直の第2の方向の補間演算を行い、その後に、前記第1の方向の補間演算を行うことを特徴とする請求項1から6のいずれか1項に記載の画像処理装置。
- 前記変形画像の座標系において、格子は前記P個の画素の整数倍の間隔で並ぶことを特徴とする請求項1から7のいずれか1項に記載の画像処理装置。
- 入力画像に対して変形処理を行うことにより変形画像を出力する画像処理装置の制御方法であって、
前記変形画像の座標系において、複数の画素を包含するように配置された格子点の座標を、該格子点の座標に対応する前記入力画像の座標系における座標と関連付けて記憶手段に記憶する記憶工程と、
前記記憶手段に記憶される格子点の座標に基づいて、前記変形画像の座標系におけるP個(Pは自然数)の着目画素の座標に対応する前記入力画像の座標系における座標を補間演算により生成する生成工程と
を有し、
前記変形画像の座標系において前記P個の着目画素はM個(Mは自然数)の格子点により形成される領域に包含され、前記記憶工程では、該M個の格子点の座標を、M並列にアクセス可能に前記記憶手段に記憶することを特徴とする制御方法。 - 請求項1から8のいずれか1項に記載の画像処理装置の各手段としてコンピュータを機能させるプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015082858A JP6562687B2 (ja) | 2015-04-14 | 2015-04-14 | 画像変形装置、画像処理方法、およびプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015082858A JP6562687B2 (ja) | 2015-04-14 | 2015-04-14 | 画像変形装置、画像処理方法、およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016201078A JP2016201078A (ja) | 2016-12-01 |
JP6562687B2 true JP6562687B2 (ja) | 2019-08-21 |
Family
ID=57423029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015082858A Active JP6562687B2 (ja) | 2015-04-14 | 2015-04-14 | 画像変形装置、画像処理方法、およびプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6562687B2 (ja) |
-
2015
- 2015-04-14 JP JP2015082858A patent/JP6562687B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016201078A (ja) | 2016-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1055437A (ja) | 拡大宛先画像のピクセル値の生成方法 | |
JP5455213B2 (ja) | 画像描画装置、画像描画方法およびプログラム | |
US10325345B2 (en) | Device for performing image transformation processing and method thereof | |
JP2013218654A (ja) | 画像処理装置 | |
US9332238B2 (en) | Image processing apparatus and image processing method | |
JP2018026007A (ja) | 画像処理装置、画像処理方法及びプログラム | |
JP5947143B2 (ja) | 魚眼画像の補正装置及び補正方法 | |
JP4594848B2 (ja) | 内接矩形検出装置および内接矩形検出プログラム | |
JP6562687B2 (ja) | 画像変形装置、画像処理方法、およびプログラム | |
JP2008228251A (ja) | 画像処理装置、画像処理方法、及び画像処理プログラム | |
JP6324174B2 (ja) | 画像処理装置および画像処理方法 | |
TWI627603B (zh) | 影像視角轉換方法及其系統 | |
US20120328214A1 (en) | Image processing apparatus and image processing method | |
US9454801B2 (en) | Image processing apparatus, method for processing image, and program | |
JP6273881B2 (ja) | 画像処理装置、画像処理方法、及びプログラム | |
JP4504861B2 (ja) | 画像処理方法及び画像処理装置 | |
JP6467940B2 (ja) | 画像処理装置、画像処理方法及びプログラム | |
JP2017049783A (ja) | 画像処理装置及び画像処理方法 | |
JP2013257665A (ja) | 映像処理装置、映像処理装置の制御方法 | |
US10672107B2 (en) | Image processing apparatus and method of controlling the same | |
JP2012015982A (ja) | 映像間のシフト量の決定方法 | |
JP2009042338A (ja) | 画素数変換方法、画素数変換装置及び画素数変換プログラム | |
JP6563358B2 (ja) | 画像処理装置及び画像処理方法 | |
JP6465669B2 (ja) | 画像処理装置および画像処理方法 | |
JP2015069272A (ja) | 画像変形装置および画像変形方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190624 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190723 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6562687 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |