JP6557814B2 - 半導体素子搭載用基板及びその製造方法、並びに半導体装置の製造方法 - Google Patents

Description

本発明は、半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法に関する。

近年、携帯電話に代表されるように電子機器の小型・軽量化が急速に進み、それに用いられる半導体装置も小型・軽量化・高機能化が要求されている。特に、半導体装置の厚みについては薄型化が要求されている。それらの要求に応えるため、QFP(Quad Flat Package)等の金属材料を加工したリードフレームを用いた半導体装置から、以下のような製造方法により製造される半導体装置が開発されてきている。

導電性を有する基材の一面側に、所定のパターニングを施したレジストマスクを形成し、レジストマスクから露出した基材に導電性金属をめっきして半導体素子搭載用のダイパッド部と外部と接続するためのリード部とを形成する。そして、そのレジストマスクを除去することで半導体素子搭載用基板を形成する。更に、形成した半導体素子搭載用基板に半導体素子を搭載してワイヤボンディングを行い、樹脂封止を行った後、導電性基板を除去して、ダイパッド部やリード部を露出させる。これにより、半導体装置が完成する。かかる半導体装置及びその製造方法によれば、リード部等をめっき加工で形成し、導電性基板を樹脂封止後除去することで、半導体装置の厚みを薄くすることができる。

この種の半導体装置では、樹脂封止を行った後、導電性基板を除去しているが、導電性基板の除去方法には、エッチング液等で導電性基板を溶解除去する方法と、導電性基板を引き剥がし除去する方法がある。溶解除去方法は、エッチング液等により導電性基板を板厚分全てエッチング除去する必要があり、生産性が低く、またエッチング液の管理等が煩雑である。よって、比較的簡単の装置で生産が可能な引き剥がし除去方法が多く用いられている。

但し、引き剥がし除去方法では、引き剥がしの際、リード部と導電性基板の密着力あるいは、リード部と封止樹脂部との密着力が適度になるように管理することが重要となる。リード部と導電性基板の密着力が強すぎると、基板を引き剥がし除去する際、リード部が封止樹脂部から抜け、リード部が導電性基板に残る不具合が発生する。逆に、リード部と導電性基板の密着力が弱いと、樹脂封止前の半導体搭載工程やボンディング工程で、リード部等が導電性基板から脱落する不具合が発生する。そこで、引き剥がし除去方法では、リード部と封止樹脂の密着性を向上させる提案がなされている（例えば、特許文献１、２参照）。

特許文献１には、形成したレジストマスクを超えて導電性金属を電着させることで、半導体素子搭載用の金属層と外部と接続するための電極層の上端部周縁に張り出し部を有する半導体素子搭載用基板を得る半導体装置の製造方法が記載されている。かかる半導体装置では、樹脂封止の際に金属層と電極層の張り出し部が樹脂に食い込む形となって確実に電極層が樹脂側に残るように構成されている。

特許文献２には、レジストマスクを形成する際に散乱紫外光を用いてレジストマスクを逆台形に形成することで、ダイパッド部あるいはリード部を逆台形の形状に形成する配線方法及びその製造方法が記載されている。

特開２０１３−１６８６８６号公報 特開２００７−１０３４５０号公報 特開２０１３−１８３０５５号公報

しかしながら、特許文献１に記載された、レジストマスクを超えて導電性金属を電着させる方法は、めっき層を、レジストマスクをオーバーハングさせて形成する方法であり、オーバーハング量をコントロールすることが難しく、形成するめっき層の全てが同じ庇長さにならない問題や、張り出し部が大きくなると隣のめっき層と繋がってしまう問題があった。また、めっき層が薄くなると、張り出し部の幅も厚みも小さくなることから、樹脂との密着性が低下する問題も抱えていた。そして、オーバーハングさせためっき層の上面は、めっきの縦方向と横方向の成長比率の関係で球状となるために、ボンディングの信頼性を低下させる要因ともなった。

また、特許文献２に記載された、散乱紫外光を用いてレジスト層の開口部の断面形状を逆台形に形成する方法は、使用するレジスト層の厚みが２５μｍ程度までの厚みにのみ有効であり、形成するダイパッド部あるいはリード部の厚みが約２０μｍ程度までであった。例えば、レジスト層を厚くして５０μｍ程度とした場合、紫外光がレジストに吸収され、基材方向になるほど光が減衰していく。よって、開口部断面形状の逆台形の角度が９０度（すなわち長方形）近く、更にはこれより大きくなって下辺よりも上辺が短い普通の台形形状となり、ダイパッド部あるいはリード部の形状が逆台形を成さなくなるため、ダイパッド部あるいはリード部と樹脂との密着性が低下することとなった。

また、最近では、半導体装置の薄型化・小型化及び集積化により、リード形状が従来に比べ厚みが薄く、かつ小さくなってきており、上述のようなリード形状効果が発揮し難くなりつつある。更には、小型化に伴う端子サイズ縮小でめっき厚のリード間でのばらつきが大きくなってきている。また、リード形状が薄くなったことで、前記密着力向上の為の端子形状工夫の効果が低減され、この事がリード部と導電性基板との密着力に影響している。

上述のように、樹脂密着性を向上させるためリード部等の形状を工夫することにより、ある程度の向上は期待できるものの、リード部厚さの薄型化で効果が限定的でありまだ十分ではない状況である。また、最近の、半導体装置の薄型化・小型化及び集積化により、リード形状が従来に比べ厚みが薄く、かつ小さくなってきたことにより生じるリード部間のばらつきには、対応が取れていない状況であり、半導体装置の薄型化・小型化により、特許文献１及び２に示される端子形状が特異形状形成によるアンカー効果が薄まっている事が、結果的に基材と端子の密着力を優位にしてしまっている。この事で、端子の抜け不良が生じる事態を招いている。

そこで、本発明は、樹脂封止後、基板を引きはがし除去する時、リード部と樹脂部の密着性不足によるリード部の脱落や剥がれ等を防止することができる半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法を提供することを目的とする。

なお、引用文献３には、レジスト膜をマスクとしたエッチングにより、ダイアイランド用の孔及び電極端子用の孔の底部に露出した母基板に、溝を形成する工程を有する半導体装置の製造方法が記載されている。

上記目的を達成するため、本発明の一態様に係る半導体素子搭載用基板は、半導体素子搭載後に剥離除去可能な導電性基板と、
該導電性基板の表面上に設けられた半導体素子搭載領域と、
該半導体素子搭載領域の周囲の前記導電性基板の前記表面上の所定領域に設けられためっき層からなるリード部と、を有し、
該リード部が設けられた前記所定領域の前記導電性基板の前記表面は、加工変質層がエッチング加工により除去された加工変質層除去面である。

本発明の他の態様に係る半導体装置は、半導体素子搭載部と、
該半導体素子搭載部の周囲に設けられためっき層からなるリード部と、
前記半導体素子搭載部に搭載され、所定の電極を有する半導体素子と、
該半導体素子の前記所定の電極と前記リード部とを電気的に接続する接続手段と、
前記半導体素子搭載部及び前記リード部の底面のみが露出するように、前記半導体素子搭載部及び前記リード部の前記底面以外の領域と、前記半導体素子と、前記接続手段とを封止する封止樹脂と、を有し、
前記リード部の底面の表面の三次元中心面平均粗さＳＲａは、０．０８〜０．１８μｍの範囲内である。

本発明の他の態様に係る半導体素子搭載用基板の製造方法は、導電性基板の表面上に設けられた半導体素子搭載領域の周囲の前記導電性基板の前記表面上の所定領域に、めっき層からなるリード部が設けられた半導体素子搭載用基板の製造方法であって、
前記リード部が形成される前記導電性基板の前記表面上の少なくとも前記所定領域の酸化被膜を除去する酸化被膜除去工程と、
前記導電性基板の前記表面上の加工変質層を、少なくとも前記所定領域から除去するエッチング工程と、
該エッチング工程により、前記導電性基板の前記表面上の前記加工変質層を除去した領域に、めっき加工を施しめっき層を形成するめっき工程と、を有する。

本発明の他の態様に係る半導体装置の製造方法は、前記半導体素子搭載用基板の製造方法により製造された半導体素子搭載用基板の前記半導体素子搭載領域上に、半導体素子を搭載する半導体素子搭載工程と、
該半導体素子の電極と前記リード部とを電気的に接続する接続工程と、
前記半導体素子搭載領域及び前記リード部の底面が露出するように、前記半導体素子搭載領域及び前記リード部の前記底面以外の領域と、前記半導体素子と、前記リード部とを封止樹脂により封止する樹脂封止工程と、
前記導電性基板を前記封止樹脂から引き剥がす基板剥離工程と、を有する。

本発明によれば、樹脂封止後、導電性基板を引き剥がし除去する際、リード部と樹脂の密着性不足によるリード部の脱落や剥がれ等を防止することができる。

本発明の実施形態に係る半導体素子搭載用基板の一例を示した断面図である。 本発明の実施形態に係る半導体装置の一例の断面図である。 従来例の端子抜け不具合が発生する導電性基板の表面を示した写真である。 本発明の実施例で形成しためっき層が形成される導電性基板の表面の写真である。 圧延後のＳＵＳ材料からなる導電性基板１０の表面状態の一例を示した図である。 ＳＵＳ材料からなる導電性基板１０をエッチング加工した後の表面状態の一例を示した図である。 本発明の実施形態に係る半導体素子搭載用基板の製造方法の一例の前半の一連の工程を示した図である。図７（ａ）は、基板準備工程の一例を示した図である。図７（ｂ）は、レジスト被覆工程の一例を示した図である。図７（ｃ）は、レジストパターン形成工程の一例を示した図である。 本発明の実施形態に係る半導体素子搭載用基板の製造方法の一例の後半の一連の工程を示した図である。図８（ａ）は、酸処理工程の一例を示した図である。図８（ｂ）は、エッチング工程の一例を示した図である。図８（ｃ）は、めっき工程の一例を示した図である。図８（ｄ）は、レジスト剥離工程の一例を示した図である。 リード部を構成するめっき層の積層構成の一例を示した図である。図９（ａ）は、導電性基板側からＡｕめっき層、Ｎｉめっき層、ボンディング用貴金属めっき層の積層構成の一例を示した図である。図９（ｂ）は、導電性基板側からＰｄめっき層、Ａｕめっき層、Ｎｉめっき層、ボンディング用貴金属めっき層の積層構成の一例を示した図である。 本発明の実施形態に係る半導体装置の製造方法の一例の一連の工程を示した図である。図１０（ａ）は、半導体素子搭載工程の一例を示した図である。図１０（ｂ）は接続工程の一例を示した図である。図１０（ｃ）は、樹脂封止工程の一例を示した図である。図１０（ｄ）は、基板引き剥がし工程の一例を示した図である。

以下、図面を参照して、本発明を実施するための形態の説明を行う。

［半導体素子搭載用基板及び半導体装置］
図１を用いて、本発明に係る半導体素子搭載用基板について説明する。図１は、本発明の実施形態に係る半導体素子搭載用基板の一例を示した断面図である。

本発明の実施形態に係る半導体素子搭載用基板５０は、導電性基板１０と、その上に配置された半導体素子搭載用のダイパッド部２０と、外部機器と接続するためのリード部３０とで構成されている。ダイパッド部２０は、半導体素子（図１には図示せず）を搭載するための半導体素子搭載領域である。リード部３０は、半導体素子がダイパッド部２０上に搭載されたときに、搭載された半導体素子の電極とワイヤボンディング等で接続される接続端子である。なお、半導体素子搭載用基板５０のパターンによっては、半導体素子搭載領域を確保した上で、ダイパッド部２０を作製しないパターンもある。例えば、導電性基板１０に半導体素子を直接搭載するもの、あるいは、半導体素子の電極をリード部に直接接合するフリップチップ接続タイプ等がある。

以後の説明では、ダイパッド部２０がある実施形態について説明するが、本発明は、ダイパッド部２０が存在せず、半導体素子搭載領域のみが確保されたタイプの半導体素子搭載用基板にも適用可能である。

導電性基板１０は、ダイパッド部２０及びリード部３０を表面１１上に形成可能な基材として機能するとともに、形成後のダイパッド部２０及びリード部３０の支持部材として機能する。使用する導電性基板１０の材質は、ＳＵＳ（ステンレス鋼）合金又はＮｉ合金等が使用される。特にＳＵＳ材は、表面１１に酸化被膜が形成され易く、Ａｕめっき層と適切な密着性が得られることが知られており、モールド樹脂後の引き剥がし工程で比較的剥離し易いため、基板剥離タイプの半導体装置には多く用いられている。以後の実施形態では、導電性基板１０については、ＳＵＳ材を用いた事例について説明する。しかしながら、本発明で使用可能な導電性基板１０は、ＳＵＳ材に限定するものではない。

ダイパッド部２０及びリード部３０は、導電性基板１０の片面の表面１１上にめっき加工により形成されためっき層で構成される。

本発明の実施形態に係る半導体素子搭載用基板５０の特徴は、ダイパッド部２０及びリード部３０を形成する導電性基板１０の表面１１をエッチング加工し、導電性基板１０の表面１１にある圧延時の加工変質層を除去した面に、めっき層を形成することにある。なお、導電性基板１０の表面状態の詳細については、後述する。

ダイパッド部２０及びリード部３０の断面形状は、特に定めないが、例えば矩形、上部に張り出し形状を有する矩形、又は逆台形であってもよい。樹脂封止部からの抜け防止の観点からは、上部に張り出し形状を有する矩形、又は逆台形であることが好ましい。

次に、図２を用いて、本発明の実施形態に係る半導体装置について説明する。図２は、本発明の実施形態に係る半導体装置の一例の断面図である。本発明の実施形態に係る半導体装置は、図１に示した本発明の実施形態に係る半導体素子搭載用基板５０を用いて製造される。

図２に示される本発明の実施形態に係る半導体装置１００は、ダイパッド部２０上に半導体素子６０を搭載し、半導体素子６０の電極６１とリード部３０をボンディングワイヤ７０等で接続した後、半導体素子６０及びボンディングワイヤ７０を含めて封止樹脂８０を用いて樹脂封止を行い、最後に導電性基板１０を引き剥がし除去し、ダイパッド部２０及びリード部３０の底面を露出させることにより製造される。リード部３０の底面３７は、外部機器とのはんだ接合するための外部電極となる。

次に、本発明の実施形態に係る半導体素子搭載用基板５０及び半導体装置１００の特徴である、ダイパッド部２０及びリード部３０が形成される導電性基板１０の表面１１の状態について説明する。本発明の発明者等は、ＳＵＳ材の表面の加工変質層の有無及び表面粗さ等を改善することで、樹脂封止後、導電性基板１０を引き剥がし除去する際、リード部３０等が導電性基板１０側に残る抜け不具合を防止できることを見出した。以下、その詳細について説明する。

上述の様に、樹脂封止後、導電性基板１０を引き剥がし除去するタイプの半導体装置１００においては、リード部３０と導電性基板１０の密着力が適度になるように管理することが重要である。樹脂封止工程までは、リード部３０が導電性基板１０から脱落しない程度の密着力を有し、かつ、樹脂封止後の導電性基板引き剥がし工程では、リード部３０が封止樹脂８０から抜けない（引き剥がしの際、リード部３０が導電性基板１０の表面１１上に残らない）程度の力で導電性基板１０が剥離される必要がある。この点、上述の様に、リード部３０の形状を、逆テーパー形状等の樹脂に引っ掛かり易い形状に工夫することにより、ある程度の改善は行われた。しかしながら、半導体装置１００の薄型化・小型化及び集積化により、リード形状が従来に比べて厚みが薄く、かつ小さくなってきている。そのため、リード形状の工夫を行ったリード部３０においても、引き剥がしの際、リード部３０等が導電性基板１０に残る現象（以後、端子抜け不具合と呼ぶ）が発生している。特にリード形状が逆テーパー形状の場合、リード厚みが５０μｍ以下のリード部３０に端子抜け不具合の発生が多く、１シート内でもある一ヶ所に集中するのではなく、ばらつくのが特徴である。

発明者等は、上述の状況を踏まえ、端子抜け不具合を解消すべく、本発明の創出に至った。一般に、樹脂封止後、導電性基板１０を引き剥がし除去するタイプの半導体装置１００においては、めっき層を形成する前に、酸化被膜除去工程を行っている。導電性基板１０は、一般的にＳＵＳ材が使用されている。ＳＵＳ材は、表面に酸化被膜が形成されやすく、ＳＵＳ材表面のめっき層と適度な密着性が得られる。そこで、これら半導体装置１００では、めっき層を形成する前に、必要に応じて、酸化被膜除去を行っている。例えば、特許文献１には、「必要に応じて化学エッチングによる表面酸化被膜除去や薬品による周知の化学処理等の表面活性化処理を行う」旨の記載がある。また、特許文献２には、「露出された部分にエッチング処理を行い、導電性基材１上に均一にめっき層を形成することが出来るようになる。また、前記露出された部分に、メッキが剥がれやすいように、クロム酸等で酸化被膜を形成する酸化処理や、凹凸を形成する表面処理を行っても良い。」と記載されている。特許文献３には、「レジスト膜をマスクとしたエッチングにより・・・溝を形成する。溝の深さは、例えば３μｍである。」との記載がある。

これらの方法では、一般的に、ＳＵＳ材表面の表面酸化膜を除去するために、めっき前にリード部３０やダイパッド部２０が形成される領域を３μｍ程度エッチング加工することで、ＳＵＳ材とめっき層の密着性を調整している。さらに、樹脂封止後の引き剥がし工程で、めっき層が剥がれにくい場合は、酸化被膜を付加するクロム酸処理や表面に凹凸を形成するサンドブラスト処理等を行い、引き剥がし力を調整していた。しかし、上述のように、半導体装置１００が薄型化・小型化し、ダイパッド部２０及びリード部３０の形状が小さくなったため、上述の調整を行っても、引き剥がし除去時、リード部３０等がＳＵＳ材側に残る端子抜け不具合が複数発生するケースが増加してきた。更に、１シートの内、一ヶ所に端子抜け不具合が集中するのでなく、リード部３０等によりばらつきが生じる場合もあった。

図３は、端子抜け不具合が発生する導電性基板の表面を示した写真である。図３の中央部に、表面が滑らかな凸部１３が見られ、その他の部分には細かいサメ肌状の組織１２が見られる。表面が滑らかな凸部１３は、ＳＵＳ材の表面の加工変質層がエッチングで除去できずに残ったものと思われる。細かなサメ肌状の組織１２は、ＳＵＳ材の結晶粒界による模様ではなく、フェライトの同一な結晶方位により、エッチング時にできた模様と考えられる。また、このＳＵＳ面のエッチング面の表面粗さ（三次元中心面平均粗さＳＲａ）を確認した所、０．２３μｍであった。

発明者等は、試行錯誤の結果、端子抜け不具合は、このＳＵＳ材の表面粗さ及びＳＵＳ材表面の加工変質層の残りが影響していることを確認し、本発明に至った。

本発明の特徴は、めっき層が形成される導電性基板１０の表面は導電性基板１０の加工変質層が除去されていることを特徴としている。

図４は、本発明の実施例で形成しためっき層が形成される導電性基板１０の表面１１の写真である。図３の中央部にあった凸部１３は形成されず、滑らかなサメ肌１２のみの組織であることが分かる。

ＳＵＳ材の表面層は、圧延により、結晶粒界の物理的な破壊と展延が行われるので、その結晶粒が非常に小さく、結晶配向性もバラバラになるため、深さ３μｍ程度の浅いエッチング加工時においては、滑らかな面は得られず、非常に粗い為にＳＵＳ材表面と端子との密着性が上がる。

更には、加工変質層の上にめっきを施した場合、表面の粗さにより密着性が上昇する。さらに、微小で複雑な結晶粒界と不均一な配向性のために、金属の拡散も進みやすく、熱履歴によるＡｕめっき層のＳＵＳ材表面に残留した加工変質層への熱拡散等で更に密着性が上がる要因となっている。このため、この加工変質層を残さないことが、リードの密着強度の抑制及び安定化に繋がる。

図３に示されるように、中央部に表面が滑らかな凸部１３が見られ、細かいサメ肌状の組織１２がその他の部分に見られるのは、当然エッチング時の加工の差で生じるものであるが、発明者等は、この差は、ＳＵＳ材特有の酸化被膜の影響で生じることを見出した。従来、一回のエッチング加工で酸化被膜を除去すると同時に、ＳＵＳ材の表面をエッチング加工してきたが、それでは、酸化被膜の影響により、エッチング速度にバラツキが生じることが解った。つまり、酸化被膜の濃淡で酸化被膜がエッチング加工を阻害するためバラツキが生じ、エッチング加工後の仕上がり面で粗さにムラが生じていた。そこで、エッチング加工前に、酸処理による酸化被膜除去工程を設け、その直後にエッチング工程を行うこととした。酸化被膜除去工程と隣接してエッチング工程を設ける等で対応する。発明者等は、酸処理による酸化被膜除去工程と、加工変質層を除去するエッチング工程とを連続して行うことで、加工変質層を残さず除去できることを見出した。

図５は、圧延後のＳＵＳ材料からなる導電性基板１０の表面状態の一例を示した図である。図５に示されるように、圧延後の導電性基板１０の表面１１は平坦であるが、表面１１付近に加工変質層１４が形成されている。
図６は、ＳＵＳ材料からなる導電性基板１０をエッチング加工した後の表面状態の一例を示した図である。１回のエッチング加工でＳＵＳ材料からなる導電性基板１０の表面１１をエッチング加工すると、酸化被膜の影響により、エッチング加工にムラが生じ、加工変質層１４が残存するとともに、残存箇所が凸部１３となり、図３に示した状態となる。よって、加工変質層１４が残存した凸部１３を発生させること無く、表面を平坦にエッチング加工できる加工方法が必要となる。

酸化被膜は、厚さが数十Åなので、酸処理で十分除去できる。また、エッチング工程では、酸処理により酸化被膜が除去されているため、均一にエッチング加工され、加工変質層を残さずに除去することが可能となる。

エッチング工程におけるエッチングの深さは、３μｍ〜６μｍが好ましい。上述の加工変質層は、２〜３μｍ前後の厚さである。なお、加工変質層の除去は、例えば、エッチング加工を通常より深くすることによって行うこともできる。但し、本発明の実施形態のように、エッチング加工前に酸化被膜除去工程を設けずにエッチング深さを深くすると、加工変質層自体は除去可能であるが、エッチング速度にバラツキが生じるので、その表面形状は、凹凸形状がそのまま残り、表面粗さは大きい状態のままとなる。また、半導体装置１００として完成した場合、リード部３０やダイパッド部２０は封止樹脂８０から突出する形状になってしまう。よって、エッチング深さが６μｍを超えると、加工面の表面粗さが大きくなり、リード部と導電性基材１０の密着力が上がって端子抜け不具合が増加するおそれがある。

逆に、エッチング加工をせずに、酸処理のみを行った場合、ＳＵＳ材の加工変質層は表面に残ったままになる。ＳＵＳ材表面の酸化被膜を除去することで、Ａｕめっきの成長を確実なものにすることはできるものの、加工変質層の圧延材料製造時の微細バリやカエリを残したままだとＳＵＳ材表面へのめっき密着性が低下し、樹脂封止工程前にリード部の脱落が生じる恐れがある。

また、この時の表面粗さ（三次元中心面平均粗さ）ＳＲａは、０．１８μｍ以下が好ましい。０．１８μｍを超えた場合、加工変質層が残っている場合がある。図３に示されるように、端子抜け不具合が発生するＳＵＳ材表面状態では、表面が滑らかな凸部１３（加工変質層１４が残った部分）が見られるとともに、その他の部分に細かいサメ肌状の組織１２が見られる。この細かいサメ肌状の組織１２の部分は、加工変質層以外の部分のエッチング加工面である。よって、表面が滑らかな凸部１３（加工変質層１４が残った部分）が残っていると、面全体の表面粗さも大きくなる。三次元中心面平均粗さＳＲａは、０．０８〜０．１８μｍの範囲であることがより好ましい。

一般的に、リード部の表面粗さは、特許文献２にあるように、サンドブラスト等により表面粗さを粗くすることにより引き剥がしが容易になるとされてきたが、このように、リード部が小型化されたパターンでは、表面粗さがより小さい方が、引き剥がし時のばらつきを改善できる。

なお、上述の半導体素子搭載用基板５０を使用して作製される半導体装置１００については、上述の表面粗さを有する導電性基板１０の表面１１上にめっき層を形成する。半導体装置１００のリード部分の最表面層は、このめっき層になり、このめっき層は、導電性基板の表面粗さが転写される。よって、半導体装置１００のリード部分の最表面層は、ＳＵＳ材表面粗さとほぼ同等になる。

また、本発明の実施形態に係る半導体素子搭載基板５０及びそれを用いて作製された半導体装置１００は、加速（加熱）試験の結果、従来品に比べ、２００℃か４００℃までの高温でも端子抜け不具合を抑制できる。従来品では、２００℃で端子抜け不具合が多発しているのに対し、本発明品では、２００℃〜３５０℃までの耐熱性を有している。一般的なめっき構成は、ＳＵＳ材表面よりＡｕめっき、Ｎｉめっきの順にめっきを施している。この内、Ａｕめっきは、熱を加えることにより、ＡｕがＳＵＳ側に拡散してＳＵＳ材とＡｕめっきの密着性を上昇させる。これは、各加熱条件でＳＵＳ材を封止樹脂から引き剥がすピール強度測定するとよく解る。ピール強度は、加熱温度に従い上昇する傾向にあり、３５０℃で極端に上昇する傾向にある。

表１は、本発明の実施例に係る半導体素子搭載用基板５０及び半導体装置１００の耐熱性を示している。

本発明の実施例１〜５に係る半導体素子搭載用基板５０及び半導体装置１００では、表１に示すように２００℃〜３５０℃まで耐熱性を有している。従来、リード部３０やダイパッド部２０の端子抜け不具合は、ＳＵＳ材とリード部等の密着力に起因してこの密着力（上記ピール強度）依存していると思われてきた。しかし、本発明の実施例に係る半導体素子搭載基板５０及び半導体装置１００では、ＳＵＳ材とリード部の密着力ではなく、ＳＵＳ材の表面粗さと加工変質層１４の有無に起因し、加工変質層１４を除去し、かつ、表面粗さを均一にすることにより、端子抜け不具合を抑制できる。このため、高温でボンディングする品種やフリップチップ方式実装で３００℃〜３５０℃で加熱実装する品種においても、端子抜け不具合を防止できる。他には、一単位のリードフレームに多列配列された全ての取り個数間の表面粗さのバラツキを防止することで、半導体装置完成後の外部接続用端子表面の色調ムラの均一化を図ることができる。

［半導体素子搭載用基板の製造方法］
次に、図７及び図８を参照して、本発明の実施形態に係る半導体素子搭載用基板の製造方法について説明する。図７は、本発明の実施形態に係る半導体素子搭載用基板の製造方法の一例の前半の一連の工程を示した図である。なお、今まで説明した構成要素については、同一の参照符号を付し、その説明を省略する。

図７（ａ）は、基板準備工程の一例を示した図である。基板準備工程においては、導電性基板１０を用意する。使用する導電性基板１０の材質は、導電性が得られるものであれば特に限定はないが、一般的にＳＵＳ材を用いる。また、導電性基板１０は、Ｎｉ合金、または、銅合金材等にＮｉあるいはＮｉ合金等のめっきが施されたものであってもよい。

図７（ｂ）は、レジスト被覆工程の一例を示した図である。レジスト被覆工程においては、導電性基板１０の両面を、レジスト４０で覆う。使用するレジスト４０としては、ドライフィルムレジストのラミネート、若しくは液状レジストの塗布、乾燥によるレジスト層の被覆等、従来からの公知の方法を用いて行うことができる。

図７（ｃ）は、レジストパターン形成工程の一例を示した図である。レジストパターン形成工程は、より詳細には、露光工程と現像工程を含む。露光工程においては、前のレジスト被覆工程でレジスト４０の被覆をした後、そのレジスト４０表面側に所望のダイパッド部２０やリード部３０のパターンが形成されたマスク（紫外光遮蔽ガラスマスク）を被せ、裏面は全面をレジストが覆うようにマスクを形成し露光を行う。なお、露光工程は、図７（ｃ）には示されていない。

次いで、現像工程を行う。現像工程では、レジスト４０を現像することにより、めっき層を形成する部分（未硬化部分）を除去して開口４１を形成し、導電性基板１０の表面１１を露出させる。

図８は、本発明の実施形態に係る半導体素子搭載用基板の製造方法の一例の後半の一連の工程を示した図である。

図８（ａ）は、酸処理工程の一例を示した図である。酸処理工程は、酸化膜除去を除去することを目的にハロゲンを含む酸性液による酸処理にて行われる。それ以外には、電解酸処理でもよい。酸処理工程では、導電性基板１０の表面１１上に、酸性液が供給される。酸性液の供給は、スプレー等による噴霧供給であってもよいし、酸性液に導電性基板１０を浸漬させることにより供給してもよい。

図８（ｂ）は、エッチング工程の一例を示した図である。この工程は、前の酸化膜除去工程後、連続して行うことが重要である。エッチング加工は、３μｍ〜６μｍが好ましい。加工変質層１４を除去することが重要である。エッチング工程は、エッチング液を導電性基板１０の表面１１上に供給することにより行う。酸処理工程と同様、エッチング液の供給は、例えば、スプレー等による噴霧供給により行われる。酸化膜除去工程後に連続してエッチング工程を行うことにより、加工変質層１４が除去され、凸部１３を発生させること無く、サメ肌状の組織１２を導電性基板１０の表面１１に形成することができる。なお、このエッチング加工の図は、深さが浅いため図８（ｂ）もそれ以降も凹み形状は図も示されていないがエッチング加工されている状態である。

図８（ｃ）は、めっき工程の一例を示した図である。めっき工程においては、露出部分めっき前処理として導電性基板１０の表面１１の活性化処理を行い、その後、めっきを施して、ダイパッド部２０及びリード部３０に該当するめっき層を形成する。

図９は、リード部３０を構成するめっき層３０ａ、３０ｂの積層構成の一例を示した図である。図９（ａ）に示されるように、めっき層３０ａは、導電性基板１０の表面１１から、Ａｕめっき層３１、Ｎｉめっき層３２、ボンディング用貴金属めっき層３３を順に層状に積み重ね、積層めっき層としてもよい。

あるいは、図９（ｂ）に示されるように、めっき層３０ｂは、導電性基板１０の表面１１上に、Ｐｄめっき層３４、Ａｕめっき層、Ｎｉめっき層３２、ボンディング用貴金属めっき層３３を順に層状に積み重ねるように構成してもよい。

ボンディング用貴金属めっき層は、ボンディングワイヤ７０との結合性の良好な、Ａｕ、Ｐｄ、Ａｇめっきの単層めっき層、あるいは、Ａｕ、Ｐｄ、Ａｇのうち２種類以上のめっき層で構成された積層めっき層であってもよい。

なお、リード部３０のみならず、必要に応じてダイパッド部２０も、リード部３０と同様のめっき層に構成してもよい。

図８（ｄ）は、レジスト剥離工程の一例を示した図である。レジスト剥離工程においては、硬化しているレジスト４０を剥離する。これにより、導電性基板１０の表面１１上にダイパッド部２０及びリード部３０を形成する。

この後、ダイパッド部２０やリード部３０が形成された導電性基板１０を必要に応じて所望の寸法に切断することにより、本発明の実施形態に係る半導体素子搭載用基板５０が得られる。

上述の各工程を順に経ることにより、本発明の実施形態に係る半導体素子搭載用基板５０が作製される。

［半導体装置の製造方法］
図１０を用いて、本発明の実施形態に係る半導体装置の製造方法について説明する。図１０は、本発明の実施形態に係る半導体装置の製造方法の一例の一連の工程を示した図である。本発明の実施形態に係る半導体装置１００は、本発明の実施形態に係る半導体素子搭載用基板５０を用いて製造されるため、図１０は、図７及び図８に示した半導体素子搭載用基板５０の製造方法から連続した工程である。

図１０（ａ）は、半導体素子搭載工程の一例を示した図である。半導体素子搭載工程においては、ダイパッド部２０上に半導体素子６０が搭載される。

図１０（ｂ）は、接続工程の一例を示した図である。接続工程においては、半導体素子６０の電極６１が、ワイヤボンディング等によりボンディングワイヤ７０等を介してリード部３０に電気的に接続される。図８（ｄ）で説明したように、リード部３０の表面には、ワイヤボンディングに適したボンディング用貴金属めっき層が形成されているので、ボンディングワイヤ７０をスムーズかつ確実に接続することができる。

なお、ボンディングワイヤ７０による接続ではなく、半田バンプ等を用いて直接的にリード部３０上に半導体素子６０を搭載するとともに、電極６１とリード部３０との電気的接続を行うフリップチップ方式を採用してもよい。

図１０（ｃ）は、樹脂封止工程の一例を示した図である。樹脂封止工程においては、導電性基板１０の半導体素子６０を搭載した表面１１を、封止樹脂８０により樹脂封止する。

図１０（ｄ）は、基板引き剥がし工程の一例を示した図である。基板引き剥がし工程においては、封止樹脂８０の下面から導電性基板１０を引き剥がし除去する。この時、めっき工程前に導電性基板のレジストで開口されためっき範囲を酸処理して酸化膜を除去し、エッチング加工して加工変質層を除去した事で半導体装置の製造に用いた加熱処理での影響を受けず導電性基板を容易に引き剥がすことが出来る。よって、端子が封止樹脂から抜ける端子抜け不具合を防止することが出来る。

最後に、所定の半導体装置の寸法になるように切断し、半導体装置を完成させる。

［実施例］
次に、実施例を用いて半導体素子搭載用基板及び半導体装置を作製して本発明をより詳細に説明する。

［実施例１］
導電性基板として板厚０．２ｍｍのＳＵＳ材（ＳＵＳ４３０）を幅１４０ｍｍの長尺板状に加工し、次に厚み０．０２５ｍｍの感光性ドライフィルムレジストを導電性基板の両面に貼り付けた。

次に、半導体素子搭載用のダイパッド部と外部と接続するためのリード部の所望のパターンを形成したガラスマスクをドライフィルムレジストの上に被せ、紫外光で露光した。

その後、炭酸ナトリウム溶液を用いて、紫外光の照射が遮られて感光しなかった未硬化のドライフィルムレジストを溶かす現像処理を行った。なお、リード形状は、大きさが０．２ｍｍ×０．２ｍｍとし、リード外周部に４５度のテーパーが形成されるようにレジスト層を形成した。テーパーを形成する方法は、従来技術である散乱光を使用した方法で行った。

次に、現像処理によりレジスト層の開口部より露出したＳＵＳ材の表面において、塩酸によりＳＵＳ材表面にある酸化被膜を除去した。その後、すぐに、エッチング液において、約３μｍのエッチング加工を行った。

次にエッチング加工された導電性基板の露出部の表面に電気めっきを行った。

まず、Ａｕめっきを０．０３μｍ、Ｎｉめっきを２６μｍ、ボンディング用貴金属めっきとて、パラジウムめっきを０．０２μｍ、Ａｇめっき２．５μｍの順番に施した。

最後に水酸化ナトリウム溶液でドライフィルムレジストを剥離して、導電性基板上のダイパッド部及びリード部を形成した。

その後、所定寸法に切断することにより、本発明の実施例１に係る半導体素子搭載用基板を得た。

また、実施例１に係る半導体素子搭載用基板を使用し、半導体素子搭載用基板に、半導体素子を搭載し、半導体素子とリード部をワイヤボンディングで接続した。次いで、半導体素子が搭載されている面を樹脂封止した後、樹脂封止部から基材を除去した。最後に、所定の半導体装置の寸法になるように切断し、半導体装置を完成させた。

また、下記加速試験においては、半導体素子搭載及びボンディング工程をせず、半導体素子搭載基板を指定の加熱条件で加熱し、樹脂封止を行い、サンプルを作製している。

［実施例２〜６及び比較例１〜２］
表２は、実施例１〜６及び比較例１〜２のＮｉめっきの厚さ及び実施結果を示している。

実施例２〜５では、めっき層の内、Ｎｉめっきの厚さを表１の厚さの設定で行った。その他は、実施例１と同一である。実施例６は、エッチングの条件、例えばエッチング液温度等を調整し、表面粗さを変更した。その他は、実施例１と同一である。比較例１〜２では、レジスト形成後、酸処理による酸化被膜除去工程を行わず、そのままエッチングを行い、続いてめっき工程を行った。エッチングの条件、例えばエッチング液の吐出圧力を調整し、表面粗さを変更した。その他は、実施例１と同一である。

実施例１〜６、比較例１〜２に対し次の評価を行った。その結果を表１に併せて示す。

加工変質層の有無は、めっき工程前の導電性基板の表面をＳＥＭで観察し加工変質層の有無を下記した。

表面粗さは、上記と同時にめっき工程前の導電性基板の表面を測定した。測定器はオリンパス社製ＯＬＳ３０００（走査型レーザー顕微鏡）にて、三次元中心面平均粗さ（ＳＲａ）を用いた。６か所測定しその最大と最少を表面粗さの測定値とした。

端子抜け不具合については、半導体素子を搭載し、樹脂封止後、導電性基板を引き剥がし時、端子抜け不具合の発生数を確認した。１シート、ダイパッド部、リード部計５９５２ヶ所を確認し、発生した数を確認した。

その結果を表２に記載する。表２から判るように、実施例１〜６については、端子抜け不具合の発生はなかった。これに対し、実施例１〜２では、端子抜け不具合が発生していることが判る。

次に、加速（加熱）試験を実施した。これは、半導体素子搭載及びボンディング工程をせず、半導体素子搭載基板をホットプレートにて加熱した。加熱条件は、まず、加熱温度１６０℃２時間を行い、その後、表２に示した加熱条件で加熱した。その後樹脂封止を行い、サンプルを作製している。導電性基板を引き剥がし時、リード部取られの発生数を確認した。端子抜け不具合の評価と同様、１シート、ダイパッド部、リード部計５９５２ヶ所を確認し、発生した数を確認した。評価は、○：取られ不具合無し、△：取られ２０ヶ所未満、×：取られ２０ヶ所以上にて評価とした。サンプルは、実施例１〜５及び比較例１〜２にて行った。

その結果を表２に記載する。実施例１〜５は、実施例１では、３００℃まで、実施例２〜５では３５０℃まで端子抜け不具合は発生していない。これに対し、比較例１〜２では、２００℃で端子抜け不具合が発生している。

また、はんだ濡れ性に関しては実施例、比較例とも良好であった。

以上、本発明の好ましい実施形態及び実施例について詳説したが、本発明は、上述した実施形態及び実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施形態及び実施例に種々の変形及び置換を加えることができる。

１０ 導電性基板
１１ 表面
１２ サメ肌状組織
１３ 凸部
１４ 加工変質層
２０ ダイパッド部
３０ リード部
３０ａ、３０ｂ めっき層
４０ レジスト
５０ 半導体素子搭載用基板
６０ 半導体素子
６１ 電極
７０ ボンディングワイヤ
８０ 封止樹脂
１００ 半導体装置

Claims (9)

1. 半導体素子搭載後に剥離除去可能な導電性基板と、
   該導電性基板の表面上に設けられた半導体素子搭載領域と、
   該半導体素子搭載領域の周囲の前記導電性基板の前記表面上の所定領域に設けられためっき層からなるリード部と、を有し、
   該リード部が設けられた前記所定領域の前記導電性基板の前記表面は、加工変質層がエッチング加工により除去された加工変質層除去面である半導体素子搭載用基板。
2. 前記リード部が設けられた前記所定領域の前記導電性基板の前記表面の三次元中心面平均粗さＳＲａは、０．０８〜０．１８μｍの範囲内である請求項１に記載の半導体素子搭載用基板。
3. 前記加工変質層除去面は、前記加工変質層が前記エッチング加工により除去される前に前記表面上の酸化膜が除去された酸化膜除去面である請求項１又は２に記載の半導体素子搭載用基板。
4. 前記半導体素子搭載領域は、前記リード部を構成する前記めっき層と同一の積層構成を有するめっき層からなり、
   前記半導体素子搭載領域を構成する該めっき層が設けられた前記導電性基板の前記表面は、前記加工変質層が前記エッチング加工により除去された加工変質層除去面である請求項１乃至３のいずれか一項に記載の半導体素子搭載用基板。
5. 前記半導体素子搭載領域における前記加工変質層除去面の三次元中心面平均粗さＳＲａは、０．０８〜０．１８μｍの範囲内である請求項４に記載の半導体素子搭載用基板。
6. 前記半導体素子搭載領域における前記加工変質層除去面は、前記加工変質層が前記エッチング加工により除去される前に前記表面上の酸化膜が除去された酸化膜除去面である請求項４又は５に記載の半導体素子搭載用基板。
7. 導電性基板の表面上に設けられた半導体素子搭載領域の周囲の前記導電性基板の前記表面上の所定領域に、めっき層からなるリード部が設けられた半導体素子搭載用基板の製造方法であって、
   前記リード部が形成される前記導電性基板の前記表面上の少なくとも前記所定領域の酸化被膜を除去する酸化被膜除去工程と、
   前記導電性基板の前記表面上の加工変質層を、少なくとも前記所定領域から除去するエッチング工程と、
   該エッチング工程により、前記導電性基板の前記表面上の前記加工変質層を除去した領域に、めっき加工を施しめっき層を形成するめっき工程と、を有する半導体素子搭載用基板の製造方法。
8. 前記酸化被膜は、酸処理により除去される請求項７に記載の半導体素子搭載用基板の製造方法。
9. 請求項７又は８に記載された半導体素子搭載用基板の製造方法により製造された半導体素子搭載用基板の前記半導体素子搭載領域上に、半導体素子を搭載する半導体素子搭載工程と、
   該半導体素子の電極と前記リード部とを電気的に接続する接続工程と、
   前記半導体素子搭載領域及び前記リード部の底面が露出するように、前記半導体素子搭載領域及び前記リード部の前記底面以外の領域と、前記半導体素子と、前記リード部とを封止樹脂により封止する樹脂封止工程と、
   前記導電性基板を前記封止樹脂から引き剥がす基板引き剥がし工程と、を有する半導体装置の製造方法。