JP6554942B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP6554942B2 JP6554942B2 JP2015131521A JP2015131521A JP6554942B2 JP 6554942 B2 JP6554942 B2 JP 6554942B2 JP 2015131521 A JP2015131521 A JP 2015131521A JP 2015131521 A JP2015131521 A JP 2015131521A JP 6554942 B2 JP6554942 B2 JP 6554942B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- output
- voltage
- circuit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、昇圧コンバータと絶縁ハーフブリッジコンバータとを備えたスイッチング電源装置に関するものである。
ＤＣ−ＤＣコンバータとして、スイッチング素子をオン、オフすることにより直流入力を昇圧する昇圧コンバータと、２つのスイッチング素子をそれぞれ交互にオン、オフすることにより昇圧コンバータで昇圧された直流を交流に変換するハーフブリッジコンバータと、ハーフブリッジコンバータの出力を整流及び平滑して直流出力する変換部とを備えた構成が提案されている（例えば、特許文献１参照）。しかし、このＤＣ−ＤＣコンバータは、２つのコンバータを使用するので制御回路が複雑になる。また、ハーフブリッジコンバータで出力電圧を制御するので、トランスの利用率が悪くなり、変換効率が低下するという欠点を有する。
そこで、ＤＣ−ＤＣコンバータを昇圧コンバータと絶縁ハーフブリッジコンバータとで構成し、絶縁ハーフブリッジコンバータを固定オンデューティ比、かつ、固定スイッチング周波数で駆動し、昇圧コンバータで絶縁ハーフブリッジコンバータに印加される電圧を制御することで、出力電圧を調整する技術が提案されている（例えば、特許文献２参照）。
しかしながら、特許文献２に記載の従来技術では、昇圧コンバータの平滑コンデンサに溜めた電荷（エネルギー）を絶縁ハーフブリッジコンバータによって２次側に出力している。従って、昇圧コンバータの平滑コンデンサの電圧は、負荷に応じて変動する。特に、絶縁ハーフブリッジコンバータにおいて、トランスの利用率を最良とするため、デューティーを５０％で動作させる場合には、平滑コンデンサの電圧を高く設定することになり、平滑コンデンサを大型化すると共に、スイッチング素子を高耐圧化する必要があった。
本発明の目的は、上記の課題に鑑み、昇圧コンバータの後段に設けた絶縁ハーフブリッジコンバータを５０％デューティーで動作させても、昇圧コンバータの平滑コンデンサを小型化することができると共に、スイッチング素子の低耐圧化を実現することができるスイッチング電源装置を提供することにある。
本発明に係るスイッチング電源装置は、上記の目的を達成するため、次のように構成される。
本発明のスイッチング電源装置は、第１スイッチング素子と第２スイッチング素子とを直列に接続して構成された第１アームと、一方端が直流入力端子に接続され、他方端が前記第１アームの中点に接続されたリアクトルと、前記第１アームに並列に接続された平滑コンデンサと、前記第１アームに並列に接続され、第３スイッチング素子と第４スイッチング素子とを直列に接続して構成された第２アームと、前記第１アームの中点と前記第２アームの中点との間に接続され、共振コンデンサと共振リアクトルとトランスの１次巻線とを直列に接続して構成された直列回路と、前記トランスの２次巻線に接続され、前記２次巻線に発生する電圧を整流平滑して直流出力を取り出す整流平滑回路と、前記第１スイッチング素子と前記第２スイッチング素子とを交互にオンオフ制御する第１制御回路と、前記第３スイッチング素子と前記第４スイッチング素子とを交互にオンオフを制御する第２制御回路と、前記直流出力と所定の基準電圧を比較して得られる誤差信号を発生する誤差増幅器と、第２電圧から当該第２電圧よりも大きい第３電圧まで変動する第１のこぎり波を生成する第１三角波発生器と、前記第２電圧よりも小さい第１電圧から前記第２電圧まで変動する、前記第１のこぎり波の数倍の周波数を有し、立下りが同期した第２のこぎり波を生成する第２三角波発生器とを具備し、定常負荷時に、前記第１制御回路は、前記誤差信号と前記第１のこぎり波とを比較することで、前記第１スイッチング素子と前記第２スイッチング素子とを可変デューティーで交互にオンオフさせると共に、前記第２制御回路は、前記第３スイッチング素子と前記第４スイッチング素子とを５０％デューティーで交互にオンオフさせ、軽負荷時に、前記第１制御回路は、前記第１スイッチング素子をゼロデューティーに制御すると共に、前記第２制御回路は、前記誤差信号と前記第２のこぎり波とを比較することで、前記第３スイッチング素子と前記第４スイッチング素子とを可変デューティーで交互にオンオフさせることを特徴とする。
さらに、本発明に係るスイッチング電源装置において、定常負荷時に、前記第１スイッチング素子のターンオンと前記第３スイッチング素子のターンオンとを同期させると共に、前記第２スイッチング素子のターンオフと前記第４スイッチング素子のターンオフとを同期させる同期回路を備えていても良い。
さらに、本発明に係るスイッチング電源装置において、過負荷時に、前記直流出力から出力される電流に応じて前記誤差信号を低下させる信号低下回路を備えていても良い。
さらに、本発明に係るスイッチング電源装置において、起動時に、ソフトスタート信号に応じて前記誤差信号を調整する調整回路を備えていても良い。
本発明のスイッチング電源装置は、第１スイッチング素子と第２スイッチング素子とを直列に接続して構成された第１アームと、一方端が直流入力端子に接続され、他方端が前記第１アームの中点に接続されたリアクトルと、前記第１アームに並列に接続された平滑コンデンサと、前記第１アームに並列に接続され、第３スイッチング素子と第４スイッチング素子とを直列に接続して構成された第２アームと、前記第１アームの中点と前記第２アームの中点との間に接続され、共振コンデンサと共振リアクトルとトランスの１次巻線とを直列に接続して構成された直列回路と、前記トランスの２次巻線に接続され、前記２次巻線に発生する電圧を整流平滑して直流出力を取り出す整流平滑回路と、前記第１スイッチング素子と前記第２スイッチング素子とを交互にオンオフ制御する第１制御回路と、前記第３スイッチング素子と前記第４スイッチング素子とを交互にオンオフを制御する第２制御回路と、前記直流出力と所定の基準電圧を比較して得られる誤差信号を発生する誤差増幅器と、第２電圧から当該第２電圧よりも大きい第３電圧まで変動する第１のこぎり波を生成する第１三角波発生器と、前記第２電圧よりも小さい第１電圧から前記第２電圧まで変動する、前記第１のこぎり波の数倍の周波数を有し、立下りが同期した第２のこぎり波を生成する第２三角波発生器とを具備し、定常負荷時に、前記第１制御回路は、前記誤差信号と前記第１のこぎり波とを比較することで、前記第１スイッチング素子と前記第２スイッチング素子とを可変デューティーで交互にオンオフさせると共に、前記第２制御回路は、前記第３スイッチング素子と前記第４スイッチング素子とを５０％デューティーで交互にオンオフさせ、軽負荷時に、前記第１制御回路は、前記第１スイッチング素子をゼロデューティーに制御すると共に、前記第２制御回路は、前記誤差信号と前記第２のこぎり波とを比較することで、前記第３スイッチング素子と前記第４スイッチング素子とを可変デューティーで交互にオンオフさせることを特徴とする。
さらに、本発明に係るスイッチング電源装置において、定常負荷時に、前記第１スイッチング素子のターンオンと前記第３スイッチング素子のターンオンとを同期させると共に、前記第２スイッチング素子のターンオフと前記第４スイッチング素子のターンオフとを同期させる同期回路を備えていても良い。
さらに、本発明に係るスイッチング電源装置において、過負荷時に、前記直流出力から出力される電流に応じて前記誤差信号を低下させる信号低下回路を備えていても良い。
さらに、本発明に係るスイッチング電源装置において、起動時に、ソフトスタート信号に応じて前記誤差信号を調整する調整回路を備えていても良い。
本発明によれば、共振リアクトルの励磁エネルギーが大きく平滑コンデンサの電圧を上昇させるようなエネルギーであっても、平滑コンデンサに電荷（エネルギー）が溜まるだけでなく同時にトランスを介して出力されるため、平滑コンデンサの電圧が抑えられ、昇圧コンバータの後段に設けた絶縁ハーフブリッジコンバータを５０％デューティーで動作させても、スイッチング素子を高耐圧化する必要がなく、且つ平滑コンデンサを小型化することができるという効果を奏する。
次に、本発明の実施の形態を、図面を参照して具体的に説明する。なお、各図において、同一の構成には、同一の符号を付して一部説明を省略している。
（第１の実施の形態）
第１の実施の形態のスイッチング電源装置１は、図１を参照すると、スイッチング素子Ｑ１とスイッチング素子Ｑ２とを直列に接続した第１アームを備えた昇圧コンバータと、スイッチング素子Ｑ３とスイッチング素子Ｑ４とを直列に接続した第２アームを備えた絶縁ハーフブリッジコンバータと、昇圧コンバータ及び絶縁ハーフブリッジコンバータを制御する制御回路１０とを有している。
第１の実施の形態のスイッチング電源装置１は、図１を参照すると、スイッチング素子Ｑ１とスイッチング素子Ｑ２とを直列に接続した第１アームを備えた昇圧コンバータと、スイッチング素子Ｑ３とスイッチング素子Ｑ４とを直列に接続した第２アームを備えた絶縁ハーフブリッジコンバータと、昇圧コンバータ及び絶縁ハーフブリッジコンバータを制御する制御回路１０とを有している。
昇圧コンバータは、同期整流型の昇圧回路であり、リアクトルＬｒ１と、主制御スイッチとして機能するスイッチング素子Ｑ１と、副制御スイッチ（同期整流スイッチ）として機能するスイッチング素子Ｑ２と、コンデンサＣ１と、スイッチング素子Ｑ１とスイッチング素子Ｑ２とを交互にオンオフ制御する第１制御回路１１とで構成されている。
直流電源Ｖｉｎの両端には、リアクトルＬｒ１と、スイッチング素子Ｑ１とを直列に接続して構成された直列回路が接続されている。そして、スイッチング素子Ｑ１とスイッチング素子Ｑ２とを直列に接続した第１アームの両端には、コンデンサＣ１が接続されている。
絶縁ハーフブリッジコンバータは、主制御スイッチとして機能するスイッチング素子Ｑ３と、副制御スイッチとして機能するスイッチング素子Ｑ４と、コンデンサＣ２、Ｃ３と、トランスＴと、ダイオードＤ１、Ｄ２と、リアクトルＬｒ２、Ｌｒ３と、スイッチング素子Ｑ３とスイッチング素子Ｑ４とを交互にオンオフ制御する第２制御回路１２とで構成されている。
スイッチング素子Ｑ１とスイッチング素子Ｑ２とを直列に接続した第１アームの両端には、スイッチング素子Ｑ３とスイッチング素子Ｑ４とを直列に接続した第２アームが、コンデンサＣ１と並列に接続されている。なお、スイッチング素子Ｑ２側にはスイッチング素子Ｑ３が、スイッチング素子Ｑ１側にはスイッチング素子Ｑ４がそれぞれ接続されている。
スイッチング素子Ｑ１〜Ｑ４は、ＭＯＳＦＥＴからなる。スイッチング素子Ｑ１〜Ｑ４のドレイン―ソース間にはダイオードＤａ〜ＤｄとコンデンサＣａ〜Ｃｄとの並列回路が接続されている。なお、ダイオードＤａ〜Ｄｄは還流ダイオードであってスイッチング素子Ｑ１〜Ｑ４の寄生ダイオードでも良い。また、コンデンサＣａ〜Ｃｄは共振用コンデンサであってスイッチング素子Ｑ１〜Ｑ４の寄生コンデンサでも良い。
スイッチング素子Ｑ１とスイッチング素子Ｑ２との接続点（第１アームの中点）と、スイッチング素子Ｑ３とスイッチング素子Ｑ４との接続点（第２アームの中点）との間には、コンデンサＣ２とリアクトルＬｒ２とトランスＴの一次巻線Ｐ１とを直列に接続して構成された直列回路が接続されている。なお、リアクトルＬｒ２は、トランスＴの一次巻線Ｐ１と二次巻線Ｓ１、Ｓ２との間のリーケージインダクタンス（漏れインダクタンス）でも良い。この構成により、主制御スイッチとして機能するスイッチング素子Ｑ１、Ｑ３がオフ期間でも、スイッチング素子スイッチＱ２、Ｑ４やダイオードＤａ、Ｄｃを介して常に回生電流を流す経路を確保できるため、スイッチング素子Ｑ１〜Ｑ４がゼロ電圧スイッチング（ＺＶＳ）動作を行うことができる。
トランスＴの二次巻線Ｓ１と二次巻線Ｓ２とは直列に接続され、二次巻線Ｓ１の一端はダイオードＤ１のアノードに接続され、二次巻線Ｓ２の一端はダイオードＤ２のアノードに接続されている。ダイオードＤ１、Ｄ２のカソードはリアクトルＬｒ３の一端に接続され、リアクトルＬｒ３の他端はコンデンサＣ３の一端に接続され、コンデンサＣ３の他端は、二次巻線Ｓ１と二次巻線Ｓ２との接続点に接続されている。そして、コンデンサＣ３の両端から出力電圧Ｖｏが出力される。ダイオードＤ１、Ｄ２、リアクトルＬｒ３と、コンデンサＣ３とで整流平滑回路を構成している。
制御回路１０は、第１制御回路１１と、第２制御回路１２と、同期回路１３とで構成されている。図２を参照すると、第１制御回路１１は、誤差増幅器ＡＭＰ１と、三角波発生器１４と、コンパレータＣＭＰ１と、バッファ回路ＢＵＦ１と、インバータＩＮＶ１と、デッドタイム生成回路１５ａとで構成されている。また、第２制御回路１２は、バッファ回路ＢＵＦ２と、インバータＩＮＶ２と、デッドタイム生成回路１５ｂとで構成されている。
同期回路１３は、第１制御回路１１の動作タイミングと第２制御回路１２の動作タイミングとの同期を行なう回路であり、図３（ａ）に示す矩形波信号Ｔｓｑを第１制御回路１１及び第２制御回路１２に出力する。
第１制御回路１１において、誤差増幅器ＡＭＰ１は、コンデンサＣ３からの出力電圧＋Ｖｏと基準電圧Ｖｒｅｆ１との誤差電圧を増幅して、この誤差増幅信号ＥＡＳをコンパレータＣＭＰ１の非反転入力端子（＋）に出力する。
三角波発生器１４は、同期回路１３からの矩形波信号Ｔｓｑに基づいて図３（ｂ）に示すのこぎり波信号Ｔｒｉａを発生させ、のこぎり波信号ＴｒｉａをコンパレータＣＭＰ１の反転入力端子（−）に出力する。のこぎり波信号Ｔｒｉａは、矩形波信号Ｔｓｑと同期した同一周期Ｔの信号である。
コンパレータＣＭＰ１の入力ＣＭＰ１ｉｎは、図３（ｃ）に示すように、誤差増幅器ＡＭＰ１から誤差増幅信号ＥＡＳが入力されると共に、三角波発生器１４からのこぎり波信号Ｔｒｉａが入力される。コンパレータＣＭＰ１は、誤差増幅信号ＥＡＳがのこぎり波信号Ｔｒｉａ以上であるとき、コンパレータＣＭＰ１からバッファ回路ＢＵＦ１及びインバータＩＮＶ１にＨレベルが出力され、誤差増幅信号ＥＡＳがのこぎり波信号Ｔｒｉａ未満であるとき、コンパレータＣＭＰ１からバッファ回路ＢＵＦ１及びインバータＩＮＶ１にＬレベルが出力される。
バッファ回路ＢＵＦ１は、コンパレータＣＭＰ１の出力をデッドタイム生成回路１５ａに出力する。インバータＩＮＶ１は、コンパレータＣＭＰ１の出力を反転して、デッドタイム生成回路１５ａに出力する。デッドタイム生成回路１５ａは、バッファ回路ＢＵＦ１及びインバータＩＮＶ１からの信号の立ち上がりを所定時間（ｔｄ）それぞれ遅延させる回路である。デッドタイム生成回路１５ａは、バッファ回路ＢＵＦ１からの信号の立ち上がりを所定時間（ｔｄ）遅延させ、図３（ｄ）に示す、スイッチング素子Ｑ１のゲートに印加するゲート信号Ｑ１ｇを出力する。また、デッドタイム生成回路１５ａは、インバータＩＮＶ１からの信号の立ち上がりを所定時間（ｔｄ）遅延させ、図３（ｅ）に示す、スイッチング素子Ｑ２のゲートに印加するゲート信号Ｑ２ｇを出力する。この構成により、出力電圧＋Ｖｏに応じてスイッチング素子Ｑ１のオン期間が制御され、昇圧コンバータにおいて、二次側に伝達するエネルギーが制御される。
第２制御回路１２において、バッファ回路ＢＵＦ２は、同期回路１３からの矩形波信号Ｔｓｑをデッドタイム生成回路１５ｂに出力する。インバータＩＮＶ１は、同期回路１３からの矩形波信号Ｔｓｑを反転して、デッドタイム生成回路１５ｂに出力する。デッドタイム生成回路１５ｂは、バッファ回路ＢＵＦ２及びインバータＩＮＶ２からの信号の立ち上がりをデッドタイム生成回路１５ａと同様に所定時間（ｔｄ）それぞれ遅延させる回路である。デッドタイム生成回路１５ｂは、バッファ回路ＢＵＦ２からの信号の立ち上がりを所定時間（ｔｄ）遅延させ、図３（ｆ）に示す、スイッチング素子Ｑ３のゲートに印加するゲート信号Ｑ３ｇを出力する。また、デッドタイム生成回路１５ｂは、インバータＩＮＶ２からの信号の立ち上がりを所定時間（ｔｄ）遅延させ、図３（ｇ）に示す、スイッチング素子Ｑ４のゲートに印加するゲート信号Ｑ４ｇを出力する。この構成により、スイッチング素子Ｑ３とスイッチング素子Ｑ４とは、矩形波信号Ｔｓｑによってオンオフされるため、スイッチング素子Ｑ３のオン期間とスイッチング素子Ｑ４のオン期間とが等しくなり、絶縁ハーフブリッジコンバータは、５０％デューティーで駆動される。
この構成により、矩形波信号Ｔｓｑの立ち上がりで、ゲート信号Ｑ２ｇが立ち下がると共に、のこぎり波信号Ｔｒｉａが急降下して誤差増幅信号ＥＡＳ以下となって、ゲート信号Ｑ４ｇが立ち下がる。これにより、スイッチング素子Ｑ２のゲート信号Ｑ２ｇの立ち下がりエッジ（ターンオフ）と、スイッチング素子Ｑ４のゲート信号Ｑ４ｇの立ち下がりエッジ（ターンオフ）とが同期する。また、矩形波信号Ｔｓｑの立ち上がりから所定時間（ｔｄ）後に、ゲート信号Ｑ１ｇが立ち上がると共に、のこぎり波信号Ｔｒｉａが急降下して誤差増幅信号ＥＡＳ以下となって所定時間（ｔｄ）後に、ゲート信号Ｑ３ｇが立ち下がる。これにより、スイッチング素子Ｑ１のゲート信号Ｑ１ｇの立ち上がりエッジ（ターンオン）と、スイッチング素子Ｑ３のゲート信号Ｑ３ｇの立ち上がりエッジ（ターンオン）とが同期する。
次に、第１の実施の形態のスイッチング電源装置１の動作について図４を参照して詳細に説明する
図４は、図１に示す各部の信号波形及び動作波形を示したもので、（ａ）はスイッチング素子Ｑ１を流れる電流Ｉｄ１、（ｂ）はスイッチング素子Ｑ１のドレインソース間電圧Ｖｄｓ１、（ｃ）はスイッチング素子Ｑ２を流れる電流Ｉｄ２、（ｄ）はスイッチング素子Ｑ２のドレインソース間電圧Ｖｄｓ２、（ｅ）はスイッチング素子Ｑ３を流れる電流Ｉｄ３、（ｆ）はスイッチング素子Ｑ３のドレインソース間電圧Ｖｄｓ３、（ｇ）はスイッチング素子Ｑ４を流れる電流Ｉｄ４、（ｈ）はスイッチング素子Ｑ４のドレインソース間電圧Ｖｄｓ４、（ｉ）はダイオードＤ１、Ｄ２を流れるそれぞれの電流Ｉａ１、Ｉａ２をそれぞれ示している。なお、図４では、ダイオードＤａ〜Ｄｄをスイッチング素子Ｑ１〜Ｑ４の寄生ダイオードとし、ダイオードＤａ〜Ｄｄに流れる電流もスイッチング素子Ｑ１〜Ｑ４を流れる電流Ｉｄ１〜Ｉｄ４として示されている。
図４は、図１に示す各部の信号波形及び動作波形を示したもので、（ａ）はスイッチング素子Ｑ１を流れる電流Ｉｄ１、（ｂ）はスイッチング素子Ｑ１のドレインソース間電圧Ｖｄｓ１、（ｃ）はスイッチング素子Ｑ２を流れる電流Ｉｄ２、（ｄ）はスイッチング素子Ｑ２のドレインソース間電圧Ｖｄｓ２、（ｅ）はスイッチング素子Ｑ３を流れる電流Ｉｄ３、（ｆ）はスイッチング素子Ｑ３のドレインソース間電圧Ｖｄｓ３、（ｇ）はスイッチング素子Ｑ４を流れる電流Ｉｄ４、（ｈ）はスイッチング素子Ｑ４のドレインソース間電圧Ｖｄｓ４、（ｉ）はダイオードＤ１、Ｄ２を流れるそれぞれの電流Ｉａ１、Ｉａ２をそれぞれ示している。なお、図４では、ダイオードＤａ〜Ｄｄをスイッチング素子Ｑ１〜Ｑ４の寄生ダイオードとし、ダイオードＤａ〜Ｄｄに流れる電流もスイッチング素子Ｑ１〜Ｑ４を流れる電流Ｉｄ１〜Ｉｄ４として示されている。
図４に示す期間ｔ１は、スイッチング素子Ｑ１とスイッチング素子Ｑ３とがオン期間で、スイッチング素子Ｑ２とスイッチング素子Ｑ４とがオフ期間である。
期間ｔ１では、スイッチング素子Ｑ１のオン期間により、直流電源ＶｉｎからリアクトルＬｒ１を介して、スイッチング素子Ｑ１に電流が流れ、リアクトルＬｒ１が励磁される。スイッチング素子Ｑ３のオン期間により、コンデンサＣ１から、コンデンサＣ１→スイッチング素子Ｑ３→トランスＴの一次巻線Ｐ１→リアクトルＬｒ２→コンデンサＣ２→スイッチング素子Ｑ１→コンデンサＣ１の経路で電流１ｄ３が流れ、リアクトルＬｒ２がこの向きに励磁される。従って、スイッチング素子Ｑ１を流れる電流Ｉｄ１は、リアクトルＬｒ１の励磁電流と、スイッチング素子Ｑ３の電流Ｉｄ３との合計電流となる。
期間ｔ１では、スイッチング素子Ｑ１のオン期間により、直流電源ＶｉｎからリアクトルＬｒ１を介して、スイッチング素子Ｑ１に電流が流れ、リアクトルＬｒ１が励磁される。スイッチング素子Ｑ３のオン期間により、コンデンサＣ１から、コンデンサＣ１→スイッチング素子Ｑ３→トランスＴの一次巻線Ｐ１→リアクトルＬｒ２→コンデンサＣ２→スイッチング素子Ｑ１→コンデンサＣ１の経路で電流１ｄ３が流れ、リアクトルＬｒ２がこの向きに励磁される。従って、スイッチング素子Ｑ１を流れる電流Ｉｄ１は、リアクトルＬｒ１の励磁電流と、スイッチング素子Ｑ３の電流Ｉｄ３との合計電流となる。
次に、スイッチング素子Ｑ３がオン期間中に、スイッチング素子Ｑ１がターンオフされ、スイッチング素子Ｑ２がターンオンされるまでのデッドタイム（ｔｄ）では、リアクトルＬｒ１とリアクトルＬｒ２の放電エネルギーが、スイッチング素子Ｑ２のコンデンサＣｂの電荷を引き抜き始める。これにより、直流電源Ｖｉｎ→リアクトルＬｒ１→スイッチング素子Ｑ２のコンデンサＣｂ→コンデンサＣ１→直流電源Ｖｉｎの経路で電流が流れる。また、リアクトルＬｒ２→コンデンサＣ２→スイッチング素子Ｑ２のコンデンサＣｂ→スイッチング素子Ｑ３→トランスＴの一次巻き線Ｐ１→リアクトルＬｒ２の経路でも電流１ｄ３が流れる。そして、スイッチング素子Ｑ２のコンデンサＣｂの電荷が引き抜かれ、これが負電位になり、スイッチング素子Ｑ２のダイオードＤｂの順方向電圧に達すると、直流電源Ｖｉｎ→リアクトルＬｒ１→スイッチング素子Ｑ２のダイオードＤｂ→コンデンサＣ１→直流電源Ｖｉｎの経路で電流が流れる。また、リアクトルＬｒ２→コンデンサＣ２→スイッチング素子Ｑ２のダイオードＤｂ→スイッチング素子Ｑ３→トランスＴの一次巻き線Ｐ１→リアクトルＬｒ２の経路でも電流１ｄ３が流れる。
これにより、スイッチング素子Ｑ２のターンオン時には、スイッチング素子Ｑ２のドレインソース間電圧Ｖｄｓ２が立ち下がり、スイッチング素子Ｑ２のゼロ電圧スイッチング（ＺＶＳ）を実現することができる。
図４に示す期間ｔ２は、スイッチング素子Ｑ２とスイッチング素子Ｑ３とがオン期間で、スイッチング素子Ｑ１とスイッチング素子Ｑ４とがオフ期間である。
期間ｔ２では、期間ｔ１でリアクトルＬｒ１に蓄積されたエネルギーが、リアクトルＬｒ１→スイッチング素子Ｑ２→コンデンサＣ１→直流電源Ｖｉｎ→リアクトルＬｒ１の経路で放出され、コンデンサＣ１を充電する。同時に、コンデンサＣ１と並列になるスイッチング素子Ｑ３→トランスＴの一次巻線Ｐ１→リアクトルＬｒ２→コンデンサＣ２→スイッチング素子Ｑ２の経路にも電流が流れ、２次側にエネルギーを伝達する。
期間ｔ２では、期間ｔ１でリアクトルＬｒ１に蓄積されたエネルギーが、リアクトルＬｒ１→スイッチング素子Ｑ２→コンデンサＣ１→直流電源Ｖｉｎ→リアクトルＬｒ１の経路で放出され、コンデンサＣ１を充電する。同時に、コンデンサＣ１と並列になるスイッチング素子Ｑ３→トランスＴの一次巻線Ｐ１→リアクトルＬｒ２→コンデンサＣ２→スイッチング素子Ｑ２の経路にも電流が流れ、２次側にエネルギーを伝達する。
次に、スイッチング素子Ｑ２がオン期間中に、スイッチング素子Ｑ３がターンオフされ、スイッチング素子Ｑ４がターンオンされるまでのデッドタイム（ｔｄ）では、リアクトルＬｒ２の放電エネルギーによって、リアクトルＬｒ２→コンデンサＣ２→スイッチング素子Ｑ２→コンデンサＣ１→スイッチング素子Ｑ４のコンデンサＣｄ→トランスＴの一次巻線Ｐ１→リアクトルＬｒ２の経路で電流が流れ、スイッチング素子Ｑ４のコンデンサＣｄの電荷を引き抜き始める。そして、スイッチング素子Ｑ４のコンデンサＣｄの電荷が引き抜かれ、これが負電位になり、スイッチング素子Ｑ４のダイオードＤｄの順方向電圧に達すると、リアクトルＬｒ２→コンデンサＣ２→スイッチング素子Ｑ２→コンデンサＣ１→スイッチング素子Ｑ４のダイオードＤｂ→トランスＴの一次巻き線Ｐ１→リアクトルＬｒ２の経路で電流１ｄ４が流れる。なお、リアクトルＬｒ１に蓄積されたエネルギーによるコンデンサＣ１の充電は継続されている。
これにより、スイッチング素子Ｑ４のターンオン時には、スイッチング素子Ｑ４のドレインソース間電圧Ｖｄｓ４が立ち下がり、スイッチング素子Ｑ４のゼロ電圧スイッチング（ＺＶＳ）を実現することができる。
図４に示す期間ｔ３、期間ｔ４は、スイッチング素子Ｑ２とスイッチング素子Ｑ４とがオン期間で、スイッチング素子Ｑ１とスイッチング素子Ｑ３とがオフ期間である。
期間ｔ３では、スイッチング素子Ｑ３がオフ期間、スイッチング素子Ｑ４がオン期間になるので、トランスＴの一次巻線Ｐ１に流れる電流が、トランスＴの一次巻線Ｐ１→リアクトルＬｒ２→コンデンサＣ２→スイッチング素子Ｑ２→コンデンサＣ１→スイッチング素子Ｑ４→トランスＴの一次巻線Ｐ１の経路に変わる。この電流は、トランスＴの一次巻線Ｐ１、リアクトルＬｒ２、コンデンサＣ２の共振動作により減少し、やがて反転して期間ｔ４になる。
期間ｔ３では、スイッチング素子Ｑ３がオフ期間、スイッチング素子Ｑ４がオン期間になるので、トランスＴの一次巻線Ｐ１に流れる電流が、トランスＴの一次巻線Ｐ１→リアクトルＬｒ２→コンデンサＣ２→スイッチング素子Ｑ２→コンデンサＣ１→スイッチング素子Ｑ４→トランスＴの一次巻線Ｐ１の経路に変わる。この電流は、トランスＴの一次巻線Ｐ１、リアクトルＬｒ２、コンデンサＣ２の共振動作により減少し、やがて反転して期間ｔ４になる。
期間ｔ４では、トランスＴの一次巻線Ｐ１→スイッチング素子Ｑ４→コンデンサＣ１→スイッチング素子Ｑ２→コンデンサＣ２→リアクトルＬｒ２→トランスＴの一次巻線Ｐ１の経路で電流が流れ、トランスＴの二次側にエネルギーが伝達される。このときコンデンサＣ１は放電モードになるので、コンデンサＣ１が高い電圧になることはない。
次に、スイッチング素子Ｑ２とスイッチング素子Ｑ４がターンオフされ、スイッチング素子Ｑ１とスイッチング素子Ｑ３とがターンオンされるまでのデッドタイム（ｔｄ）では、リアクトルＬｒ２の放電エネルギーによって、リアクトルＬｒ２→トランスＴの一次巻線Ｐ１→スイッチング素子Ｑ３のコンデンサＣｃ→コンデンサＣ１→スイッチング素子Ｑ１のコンデンサＣａ→コンデンサＣ２→リアクトルＬｒ２の経路で電流が流れ、スイッチング素子Ｑ１のコンデンサＣａの電荷とスイッチング素子Ｑ３のコンデンサＣｃの電荷とを引き抜き始める。そして、スイッチング素子Ｑ１のコンデンサＣａの電荷とスイッチング素子Ｑ３のコンデンサＣｃの電荷とが引き抜かれ、これが負電位になり、スイッチング素子Ｑ１のダイオードＤａ及びスイッチング素子Ｑ３のダイオードＤｃの順方向電圧に達すると、リアクトルＬｒ２→トランスＴの一次巻線Ｐ１→スイッチング素子Ｑ３のダイオードＤｃ→コンデンサＣ１→スイッチング素子Ｑ１のダイオードＤａ→コンデンサＣ２→リアクトルＬｒ２の経路で電流が流れる。
これにより、スイッチング素子Ｑ１及びスイッチング素子Ｑ３のターンオン時には、スイッチング素子Ｑ１のドレインソース間電圧Ｖｄｓ１とスイッチング素子Ｑ３のドレインソース間電圧Ｖｄｓ３とが立ち下がり、スイッチング素子Ｑ１及びスイッチング素子Ｑ３のゼロ電圧スイッチング（ＺＶＳ）を実現することができる。
スイッチング素子Ｑ１がオン期間である期間ｔ１と、スイッチング素子Ｑ２がオン期間である期間ｔ２＋期間ｔ３＋期間ｔ４とは、昇圧コンバータのオンデューティとオフデューティとになり、可変デューティーで駆動される。すなわち、出力電圧＋Ｖｏに基づいてオンデューティである期間ｔ１を制御することで二次側に伝達するエネルギーが制御され、出力電圧＋Ｖｏが制御される。また、スイッチング素子Ｑ３がオン期間である期間ｔ１＋期間ｔ２と、スイッチング素子Ｑ４がオン期間である期間ｔ３＋期間ｔ４とは、絶縁ハーフブリッジコンバータのオンデューティとオフデューティとになり、５０％デューティー、すなわち同じ時間で駆動される。このため、トランスＴの利用率が高く高効率な変換が可能となる。また、５０％デューティーなので、コンデンサＣ２が直流充電されることがなく、電圧を有効にトランスＴの一次巻線Ｐ１に供給することができる。
また、重負荷ほどコンデンサＣ２のチャージ量が増え、リアクトルＬｒ２の電圧降下も増える分、コンデンサＣ１の電圧は高くなる傾向であるが、重負荷−軽負荷のようなダイナミックの場合、スイッチング素子Ｑ１はデューティーが絞られ、同期スイッチであるスイッチング素子Ｑ２のデューティーは拡がって入力側にコンデンサＣ１の電荷が回生される。すなわち、コンデンサＣ１の電圧を入力とする降圧チョッパになって、直ちにスイッチング素子Ｃ１の電荷を下げて出力電圧が維持される。
さらに、小パワー出力では、リアクトルＬｒ１の励磁エネルギーも小さく、コンデンサＣ１の電圧は上昇しない。そして、大パワー出力でも、リアクトルＬｒ１の励磁エネルギーが大きくコンデンサＣ１の電圧を上昇させるようなエネルギーであっても、コンデンサＣ１に電荷（エネルギー）が溜まるだけでなく同時にトランスＴを介して出力されるため、コンデンサＣ１の電圧が抑えられる。従って、コンデンサＣ１は入力の高低、負荷の軽重によってもほぼ一定の変動の小さい電圧になる。そしてコンデンサＣ１の電圧変動が小さいので２次側スイッチであるダイオードＤ１、Ｄ２も常にほぼ一定の電圧が掛るため低耐圧の導通損失の少ないスイッチを選択することができる。
なお、第１の実施の形態では、第１制御回路１１において、出力電圧＋Ｖｏに応じてスイッチング素子Ｑ１のオン期間が制御するように構成しているが、スイッチング素子Ｑ１に流れる電流Ｉｄ１を検出する電流検出抵抗を設け、電流Ｉｄ１に応じてスイッチング素子Ｑ１のオン期間が制御するようにしても良い。
以上説明したように、第１の実施の形態は、スイッチング素子Ｑ１とスイッチング素子Ｑ２とを直列に接続して構成された第１アームと、一方端が直流入力端子（直流電源Ｖｉｎ）に接続され、他方端が第１アームの中点に接続されたリアクトルＬｒ１と、第１アームに並列に接続されたコンデンサＣ１と、第１アームに並列に接続され、スイッチング素子Ｑ３とスイッチング素子Ｑ４とを直列に接続して構成された第２アームと、第１アームの中点と第２アームの中点との間に接続され、コンデンサＣ２とリアクトルＬｒ２とトランスＴの１次巻線Ｐ１とを直列に接続して構成された直列回路と、トランスＴの２次巻線Ｓ１、Ｓ２に接続され、２次巻線線Ｓ１、Ｓ２に発生する電圧を整流平滑して直流出力を取り出す整流平滑回路（ダイオードＤ１、Ｄ２、リアクトルＬｒ３、コンデンサＣ３）と、スイッチング素子Ｑ１とスイッチング素子Ｑ２とを可変デューティーで交互にオンオフさせ、直流出力を制御する第１制御回路１１と、第３スイッチング素子Ｑ３とスイッチング素子Ｑ４とを５０％デューティーで交互にオンオフさせる第２制御回路１２と、スイッチング素子Ｑ１のターンオンとスイッチング素子Ｑ３のターンオンとを同期させると共に、スイッチング素子Ｑ２のターンオフとスイッチング素子Ｑ４のターンオフとを同期させる同期回路１３とを備えている。
この構成により、大パワー出力で、リアクトルＬｒ１の励磁エネルギーが大きくコンデンサＣ１の電圧を上昇させるようなエネルギーであっても、コンデンサＣ１に電荷（エネルギー）が溜まるだけでなく同時にトランスＴを介して出力されるため、コンデンサＣ１の電圧が抑えられる。すなわち、コンデンサＣ１は平滑コンデンサとしての機能以外にクランプコンデンサとしての機能も併せ持つことになる。従って、コンデンサＣ１は入力の高低、負荷の軽重によってもほぼ一定の変動の小さい電圧になり、コンデンサＣ１を小型化することができ、数十ｎＦ〜数ｕＦのものを用いることができると共に、スイッチング素子Ｑ１〜Ｑ４の低耐圧化を実現することができる。このため、変動の大きい直流電源を入力とする電源、大容量の電源に最適である。
この構成により、大パワー出力で、リアクトルＬｒ１の励磁エネルギーが大きくコンデンサＣ１の電圧を上昇させるようなエネルギーであっても、コンデンサＣ１に電荷（エネルギー）が溜まるだけでなく同時にトランスＴを介して出力されるため、コンデンサＣ１の電圧が抑えられる。すなわち、コンデンサＣ１は平滑コンデンサとしての機能以外にクランプコンデンサとしての機能も併せ持つことになる。従って、コンデンサＣ１は入力の高低、負荷の軽重によってもほぼ一定の変動の小さい電圧になり、コンデンサＣ１を小型化することができ、数十ｎＦ〜数ｕＦのものを用いることができると共に、スイッチング素子Ｑ１〜Ｑ４の低耐圧化を実現することができる。このため、変動の大きい直流電源を入力とする電源、大容量の電源に最適である。
さらに、第１の実施の形態において、共振リアクトルＬｒ２はトランスＴの漏れインダクタンスで構成されている。
さらに、第１の実施の形態において、第１制御回路１１は、リアクトルＬｒ２の放電エネルギーによってスイッチング素子Ｑ１もしくはスイッチング素子Ｑ２の端子間電圧を立ち下げるデッドタイムを設けてスイッチング素子Ｑ１とスイッチング素子Ｑ２とを交互にオンオフさせ、第２制御回路１２は、リアクトルＬｒ２の放電エネルギーによってスイッチング素子Ｑ３もしくはスイッチング素子Ｑ４の端子間電圧を立ち下げるデッドタイムを設けてスイッチング素子Ｑ３とスイッチング素子Ｑ４とを交互にオンオフさせる。
この構成により、スイッチング素子Ｑ１〜Ｑ４をゼロ電圧スイッチング（ＺＶＳ）動作させることができる。
この構成により、スイッチング素子Ｑ１〜Ｑ４をゼロ電圧スイッチング（ＺＶＳ）動作させることができる。
（第２の実施の形態）
第２の実施の形態のスイッチング電源装置は、図１に示す昇圧コンバータ（スイッチング素子Ｑ１、Ｑ２）と絶縁ハーフブリッジコンバータ（スイッチング素子Ｑ３、Ｑ４）とを図５に示す制御回路１０ａによって制御する。
第２の実施の形態のスイッチング電源装置は、図１に示す昇圧コンバータ（スイッチング素子Ｑ１、Ｑ２）と絶縁ハーフブリッジコンバータ（スイッチング素子Ｑ３、Ｑ４）とを図５に示す制御回路１０ａによって制御する。
制御回路１０ａは、図５を参照すると、第１制御回路１１ａと、第２制御回路１２ａと、同期回路１３ａと、誤差増幅器ＡＭＰ１とで構成されている。第１制御回路１１ａは、コンパレータＣＭＰ１と、インバータＩＮＶ１と、アンド回路ＡＮＤ１、ＡＮＤ２と、デッドタイム生成回路１５ａとで構成されている。第２制御回路１２ａは、コンパレータＣＭＰ１と、インバータＩＮＶ２と、アンド回路ＡＮＤ３と、デッドタイム生成回路１５ｂとで構成されている。同期回路１３ａは、発振器１６ａと、同期発振器１６ｂと、Ｄ型のフリップフロップＦＦ１、Ｔ型のフリップフロップＦＦ２と、アンド回路ＡＮＤ４と、ナンド回路ＮＡＮＤ１と、第１三角波発生器１４ａと、第２三角波発生器１４ｂとで構成されている。なお、図５に示す制御回路１０ａの構成は、説明を簡単にするための回路構成であって、類似機能を以って実現しようとする場合も含まれる。
図６（ａ）は発振器１６ａの出力波形である。発振器１６ａは周波数ｆのパルスを出力する。発振器１６ａからのパルス出力は、フリップフロップＦＦ１のＣＫ端子と、フリップフロップＦＦ１のＴ端子と、第２三角波発生器１４ｂとに入力される。
図６（ｂ）はフリップフロップＦＦ１の出力Ｑの波形ＦＦ１ｏｕｔである。フリップフロップＦＦ１の反転出力Ｑ−は、自身のＤ端子に入力され、フリップフロップＦＦ１は発振器１６ａの立ち上りエッジにより１／２周波数の矩形波を生成する。フリップフロップＦＦ１の出力Ｑは、アンド回路ＡＮＤ４と、ナンド回路ＮＡＮＤ１との一方の入力端子にそれぞれ入力される。
図６（ｃ）はフリップフロップＦＦ２の出力Ｑの波形ＦＦ２ｏｕｔである。フリップフロップＦＦ２は発振器１６ａの立下りエッジにより１／２周波数の矩形波を生成する。フリップフロップＦＦ２の出力Ｑは、アンド回路ＡＮＤ４と、ナンド回路ＮＡＮＤ１との他方の入力端子にそれぞれ入力されると共に、第２制御回路１２ａにおけるアンド回路ＡＮＤ３の一方の入力端子に入力される。
図６（ｄ）はアンド回路ＡＮＤ４の出力ＡＮＤ４ｏｕｔである。発振器１６ａの出力はある程度のパルス幅を持っているため、フリップフロップＦＦ１の出力Ｑの立ち上りエッジとフリップフロップＦＦ２の出力Ｑの立下りエッジとの期間、またはＦＦ１の出力Ｑの立下りエッジとＦＦ２の出力Ｑの立ち上りエッジとの期間は、発振器１６ａのパルス幅と同じ幅を持っている。これによりアンド回路ＡＮＤ４の出力ＡＮＤ４ｏｕｔは発振器１６ａに同期しながらもｆ／２周波数の発振器となる。アンド回路ＡＮＤ４の出力ＡＮＤ４ｏｕｔは、同期発振器１６ｂに入力される。
図６（ｅ）はナンド回路ＮＡＮＤ１の出力ＮＡＮＤ１ｏｕｔである。ナンド回路ＮＡＮＤ１の出力ＮＡＮＤ１ｏｕｔは、アンド回路ＡＮＤ４の出力ＡＮＤ４ｏｕｔの反転した信号となる。ナンド回路ＮＡＮＤ１の出力ＮＡＮＤ１ｏｕｔは、第１制御回路１１ａにおけるアンド回路ＡＮＤ１とアンド回路ＡＮＤ２との一方の入力端子にそれぞれ入力される。
図６（ｆ）はコンパレータＣＭＰ１の入力ＣＭＰ１ｉｎであり、第１三角波発生器１４ａから出力される第１のこぎり波Ｔｒｉａ１と、誤差増幅器ＡＭＰ１からの誤差増幅信号ＥＡＳとが入力される。第１のこぎり波Ｔｒｉａ１は、アンド回路ＡＮＤ４の出力ＡＮＤ４ｏｕｔをトリガとして同期発振器１６ｂと第１三角波発生器１４ａによって、電圧ＶｂからＶｃ（Ｖｂ＜Ｖｃ）を振幅とする三角波（のこぎり波）として生成される。第１のこぎり波Ｔｒｉａ１は、第１制御回路１１ａにおけるコンパレータＣＭＰ１の反転入力端子（−）に入力される。
図６（ｇ）はコンパレータＣＭＰ１の入力ＣＭＰ２ｉｎであり、第２三角波発生器１４ｂから出力される第２のこぎり波Ｔｒｉａ２と、誤差増幅器ＡＭＰ１からの誤差増幅信号ＥＡＳとが入力される。第２のこぎり波Ｔｒｉａ２は、発振器１６ａの出力により電圧ＶａからＶｂ（Ｖａ＜Ｖｂ）を振幅とする三角波（のこぎり波）として生成される。第２のこぎり波Ｔｒｉａ２は、第２制御回路１２ａにおけるコンパレータＣＭＰ２の反転入力端子（−）に入力される。なお、第１のこぎり波Ｔｒｉａ１と、第２のこぎり波Ｔｒｉａ２とは同期しており、第１のこぎり波Ｔｒｉａ１の周期は、第２のこぎり波Ｔｒｉａ２の２倍に設定される。
図６（ｈ）はコンパレータＣＭＰ１の出力ＣＭＰ１ｏｕｔである。誤差増幅器ＡＭＰ１は、コンデンサＣ３からの出力電圧＋Ｖｏと基準電圧Ｖｒｅｆ１との誤差電圧を増幅して、この誤差増幅信号ＥＡＳを第１制御回路１１ａにおけるコンパレータＣＭＰ１の非反転入力端子（＋）と、第２制御回路１２ａにおけるコンパレータＣＭＰ２の非反転入力端子（＋）とに出力する。コンパレータＣＭＰ１は、第１のこぎり波Ｔｒｉａ１と誤差増幅信号ＥＡＳとを比較し、誤差増幅信号ＥＡＳが第１のこぎり波Ｔｒｉａ１よりも大きい時、出力ＣＭＰ１ｏｕｔはＨｉ電圧を出力する。コンパレータＣＭＰ１の出力ＣＭＰ１ｏｕｔは、アンド回路ＡＮＤ１の他方の入力端子に入力されると共に、インバータＩＮＶ１を介してアンド回路ＡＮＤ２の他方の入力端子に入力される。
図６（ｉ）はコンパレータＣＭＰ２の出力ＣＭＰ２ｏｕｔである。コンパレータＣＭＰ２は、第２のこぎり波Ｔｒｉａ２と誤差増幅信号ＥＡＳとを比較し、誤差増幅信号ＥＡＳが第２のこぎり波Ｔｒｉａ２よりも大きい時、出力ＣＭＰ２ｏｕｔはＨｉ電圧を出力する。コンパレータＣＭＰ２の出力ＣＭＰ２ｏｕｔは、アンド回路ＡＮＤ３の他方の入力端子に入力されると共に、インバータＩＮＶ１を介してデットタイム生成回路１５ｂに入力される。
図６（ｊ）はスイッチ素子Ｑ１の制御信号Ｑ１ｇである。制御信号Ｑ１ｇは、ナンド回路ＮＡＮＤ１の出力ＮＡＮＤ１ｏｕｔとコンパレータＣＭＰ１の出力ＣＭＰ１ｏｕｔとの論理積をデッドタイム生成器１５ａによって所定時間（ｔｄ）遅延させて得られる。
図６（ｋ）はスイッチ素子Ｑ２の制御信号Ｑ２ｇである。制御信号Ｑ２ｇは、ナンド回路ＮＡＮＤ１の出力ＮＡＮＤ１ｏｕｔとインバータＩＮＶ１の出力ＩＮＶ１ｏｕｔとの論理積をデッドタイム生成器１５ａによって所定時間（ｔｄ）遅延させて得られる。
図６（ｌ）はスイッチ素子Ｑ３の制御信号Ｑ３ｇである。制御信号Ｑ３ｇは、コンパレータＣＭＰ２の出力ＣＭＰ２ｏｕｔを反転させたインバータＩＮＶ２の出力をデッドタイム生成器１５ｂによって所定時間（ｔｄ）遅延させて得られる。
図６（ｍ）はスイッチ素子Ｑ４の制御信号Ｑ４ｇである。制御信号Ｑ４ｇは、フリップフロップＦＦ２の出力Ｑ（波形ＦＦ２ｏｕｔ）とコンパレータＣＭＰ２の出力ＣＭＰ１ｏｕｔとの論理積をデッドタイム生成器１５ｂによって所定時間（ｔｄ）遅延させて得られる。これによって制御信号Ｑ１ｇの立ち上りと制御信号Ｑ３ｇの立ち上りとが同期すると共に、制御信号Ｑ２ｇの立ち下りと制御信号Ｑ４ｇの立ち下りとが同期する。
図６（ｂ）はフリップフロップＦＦ１の出力Ｑの波形ＦＦ１ｏｕｔである。フリップフロップＦＦ１の反転出力Ｑ−は、自身のＤ端子に入力され、フリップフロップＦＦ１は発振器１６ａの立ち上りエッジにより１／２周波数の矩形波を生成する。フリップフロップＦＦ１の出力Ｑは、アンド回路ＡＮＤ４と、ナンド回路ＮＡＮＤ１との一方の入力端子にそれぞれ入力される。
図６（ｃ）はフリップフロップＦＦ２の出力Ｑの波形ＦＦ２ｏｕｔである。フリップフロップＦＦ２は発振器１６ａの立下りエッジにより１／２周波数の矩形波を生成する。フリップフロップＦＦ２の出力Ｑは、アンド回路ＡＮＤ４と、ナンド回路ＮＡＮＤ１との他方の入力端子にそれぞれ入力されると共に、第２制御回路１２ａにおけるアンド回路ＡＮＤ３の一方の入力端子に入力される。
図６（ｄ）はアンド回路ＡＮＤ４の出力ＡＮＤ４ｏｕｔである。発振器１６ａの出力はある程度のパルス幅を持っているため、フリップフロップＦＦ１の出力Ｑの立ち上りエッジとフリップフロップＦＦ２の出力Ｑの立下りエッジとの期間、またはＦＦ１の出力Ｑの立下りエッジとＦＦ２の出力Ｑの立ち上りエッジとの期間は、発振器１６ａのパルス幅と同じ幅を持っている。これによりアンド回路ＡＮＤ４の出力ＡＮＤ４ｏｕｔは発振器１６ａに同期しながらもｆ／２周波数の発振器となる。アンド回路ＡＮＤ４の出力ＡＮＤ４ｏｕｔは、同期発振器１６ｂに入力される。
図６（ｅ）はナンド回路ＮＡＮＤ１の出力ＮＡＮＤ１ｏｕｔである。ナンド回路ＮＡＮＤ１の出力ＮＡＮＤ１ｏｕｔは、アンド回路ＡＮＤ４の出力ＡＮＤ４ｏｕｔの反転した信号となる。ナンド回路ＮＡＮＤ１の出力ＮＡＮＤ１ｏｕｔは、第１制御回路１１ａにおけるアンド回路ＡＮＤ１とアンド回路ＡＮＤ２との一方の入力端子にそれぞれ入力される。
図６（ｆ）はコンパレータＣＭＰ１の入力ＣＭＰ１ｉｎであり、第１三角波発生器１４ａから出力される第１のこぎり波Ｔｒｉａ１と、誤差増幅器ＡＭＰ１からの誤差増幅信号ＥＡＳとが入力される。第１のこぎり波Ｔｒｉａ１は、アンド回路ＡＮＤ４の出力ＡＮＤ４ｏｕｔをトリガとして同期発振器１６ｂと第１三角波発生器１４ａによって、電圧ＶｂからＶｃ（Ｖｂ＜Ｖｃ）を振幅とする三角波（のこぎり波）として生成される。第１のこぎり波Ｔｒｉａ１は、第１制御回路１１ａにおけるコンパレータＣＭＰ１の反転入力端子（−）に入力される。
図６（ｇ）はコンパレータＣＭＰ１の入力ＣＭＰ２ｉｎであり、第２三角波発生器１４ｂから出力される第２のこぎり波Ｔｒｉａ２と、誤差増幅器ＡＭＰ１からの誤差増幅信号ＥＡＳとが入力される。第２のこぎり波Ｔｒｉａ２は、発振器１６ａの出力により電圧ＶａからＶｂ（Ｖａ＜Ｖｂ）を振幅とする三角波（のこぎり波）として生成される。第２のこぎり波Ｔｒｉａ２は、第２制御回路１２ａにおけるコンパレータＣＭＰ２の反転入力端子（−）に入力される。なお、第１のこぎり波Ｔｒｉａ１と、第２のこぎり波Ｔｒｉａ２とは同期しており、第１のこぎり波Ｔｒｉａ１の周期は、第２のこぎり波Ｔｒｉａ２の２倍に設定される。
図６（ｈ）はコンパレータＣＭＰ１の出力ＣＭＰ１ｏｕｔである。誤差増幅器ＡＭＰ１は、コンデンサＣ３からの出力電圧＋Ｖｏと基準電圧Ｖｒｅｆ１との誤差電圧を増幅して、この誤差増幅信号ＥＡＳを第１制御回路１１ａにおけるコンパレータＣＭＰ１の非反転入力端子（＋）と、第２制御回路１２ａにおけるコンパレータＣＭＰ２の非反転入力端子（＋）とに出力する。コンパレータＣＭＰ１は、第１のこぎり波Ｔｒｉａ１と誤差増幅信号ＥＡＳとを比較し、誤差増幅信号ＥＡＳが第１のこぎり波Ｔｒｉａ１よりも大きい時、出力ＣＭＰ１ｏｕｔはＨｉ電圧を出力する。コンパレータＣＭＰ１の出力ＣＭＰ１ｏｕｔは、アンド回路ＡＮＤ１の他方の入力端子に入力されると共に、インバータＩＮＶ１を介してアンド回路ＡＮＤ２の他方の入力端子に入力される。
図６（ｉ）はコンパレータＣＭＰ２の出力ＣＭＰ２ｏｕｔである。コンパレータＣＭＰ２は、第２のこぎり波Ｔｒｉａ２と誤差増幅信号ＥＡＳとを比較し、誤差増幅信号ＥＡＳが第２のこぎり波Ｔｒｉａ２よりも大きい時、出力ＣＭＰ２ｏｕｔはＨｉ電圧を出力する。コンパレータＣＭＰ２の出力ＣＭＰ２ｏｕｔは、アンド回路ＡＮＤ３の他方の入力端子に入力されると共に、インバータＩＮＶ１を介してデットタイム生成回路１５ｂに入力される。
図６（ｊ）はスイッチ素子Ｑ１の制御信号Ｑ１ｇである。制御信号Ｑ１ｇは、ナンド回路ＮＡＮＤ１の出力ＮＡＮＤ１ｏｕｔとコンパレータＣＭＰ１の出力ＣＭＰ１ｏｕｔとの論理積をデッドタイム生成器１５ａによって所定時間（ｔｄ）遅延させて得られる。
図６（ｋ）はスイッチ素子Ｑ２の制御信号Ｑ２ｇである。制御信号Ｑ２ｇは、ナンド回路ＮＡＮＤ１の出力ＮＡＮＤ１ｏｕｔとインバータＩＮＶ１の出力ＩＮＶ１ｏｕｔとの論理積をデッドタイム生成器１５ａによって所定時間（ｔｄ）遅延させて得られる。
図６（ｌ）はスイッチ素子Ｑ３の制御信号Ｑ３ｇである。制御信号Ｑ３ｇは、コンパレータＣＭＰ２の出力ＣＭＰ２ｏｕｔを反転させたインバータＩＮＶ２の出力をデッドタイム生成器１５ｂによって所定時間（ｔｄ）遅延させて得られる。
図６（ｍ）はスイッチ素子Ｑ４の制御信号Ｑ４ｇである。制御信号Ｑ４ｇは、フリップフロップＦＦ２の出力Ｑ（波形ＦＦ２ｏｕｔ）とコンパレータＣＭＰ２の出力ＣＭＰ１ｏｕｔとの論理積をデッドタイム生成器１５ｂによって所定時間（ｔｄ）遅延させて得られる。これによって制御信号Ｑ１ｇの立ち上りと制御信号Ｑ３ｇの立ち上りとが同期すると共に、制御信号Ｑ２ｇの立ち下りと制御信号Ｑ４ｇの立ち下りとが同期する。
誤差増幅器ＡＭＰ１から誤差増幅信号ＥＡＳは、出力電圧＋Ｖｏが大きくなるほど大きくなり、定常負荷時において、電圧ＶｂからＶｃの間に位置するように設定されている。すなわち重負荷時において、誤差増幅信号ＥＡＳは第１のこぎり波Ｔｒｉａ１との比較で制御され、スイッチ素子Ｑ１、Ｑ２は、誤差増幅信号ＥＡＳに応じてオン時間が調整され、スイッチ素子Ｑ３、Ｑ４はデューティー５０％で動作する。
また、軽負荷時において、誤差増幅器ＡＭＰ１から誤差増幅信号ＥＡＳは小さくなり、誤差増幅信号ＥＡＳが電圧ＶａからＶｂの間に存在することになる。これにより、制御信号Ｑ１ｇはパルス幅を絞り切ってしまいオフするが、誤差増幅信号ＥＡＳは第２のこぎり波Ｔｒｉａ２との比較で制御され、スイッチ素子Ｑ３、Ｑ４は誤差増幅信号ＥＡＳに応じてオン期間が調整され、絶縁ハーフブリッジコンバータは５０％デューティー動作から可変デューティー制御に切り替わる。
入力電圧上昇時、出力垂下時あるいは起動時などには、出力を抑制する必要がある。この場合に、スイッチ素子Ｑ１、Ｑ２のオン時間を誤差増幅信号ＥＡＳに応じて調整し、スイッチ素子Ｑ３、Ｑ４をデューティー５０％で動作するのでは十分に出力を抑制することができない。すなわち、スイッチ素子Ｑ１、Ｑ２は昇圧チョッパとして動作するので、入力電圧以下には低下しない。このため十分に出力を抑制することができない。
第２の実施の形態では、出力を抑制する必要がある場合に、誤差増幅信号ＥＡＳがＶｂ以下に減少するように設定されている。すると、上述のように、スイッチ素子Ｑ１はオフし、スイッチ素子Ｑ３、Ｑ４のオン時間が誤差増幅信号ＥＡＳに応じて調整されるので、誤差増幅信号ＥＡＳに応じて絶縁ハーフブリッジコンバータの出力を抑制することができる。このときスイッチ素子Ｑ１はオフ、スイッチ素子Ｑ２はほぼＯＮ状態であることから、第２の実施の形態のスイッチング電源装置は、図７に示す等価回路、すなわち、リアクトルＬｒ１とコンデンサＣ１を入力の高周波フィルタとする絶縁ハーフブリッジコンバータになる。これによって、絶縁ハーフブリッジコンバータの可変デューティー制御時においても、スイッチ素子Ｑ１、Ｑ２のスイッチングによる昇圧動作時同様に入力電流は直流電流になる。なお、図７では、説明を簡易にするためにコンデンサＣａ〜Ｃｄを図示していない。
このようにして第２の実施の形態では、差増幅信号ＥＡＳが二つののこぎり波（第１のこぎり波Ｔｒｉａ１、第２のこぎり波Ｔｒｉａ２）を自在に行き来することにより、あらゆる入出力条件においても適切な動作を行うことが可能となる。
図８乃至図１０は、第２の実施の形態の制御回路１０ａを用いた場合の図１に示す各部の信号波形及び動作波形を示したもので、（ａ）は制御信号Ｑ１ｇ、（ｂ）は制御信号Ｑ２ｇ、（ｃ）は制御信号Ｑ３ｇ、（ｄ）は制御信号Ｑ４ｇ、（ｅ）はスイッチング素子Ｑ１を流れる電流Ｉｄ１、（ｆ）はスイッチング素子Ｑ１のドレインソース間電圧Ｖｄｓ１、（ｇ）はスイッチング素子Ｑ２を流れる電流Ｉｄ２、（ｈ）はスイッチング素子Ｑ２のドレインソース間電圧Ｖｄｓ２、（ｉ）はスイッチング素子Ｑ３を流れる電流Ｉｄ３、（ｊ）はスイッチング素子Ｑ３のドレインソース間電圧Ｖｄｓ３、（ｋ）はスイッチング素子Ｑ４を流れる電流Ｉｄ４、（ｌ）はスイッチング素子Ｑ４のドレインソース間電圧Ｖｄｓ４、（ｍ）はダイオードＤ１を流れるそれぞれの電流Ｉａ１、（ｎ）はダイオードＤ２を流れるそれぞれの電流Ｉａ２をそれぞれ示している。なお、図８乃至図１０では、ダイオードＤａ〜Ｄｄをスイッチング素子Ｑ１〜Ｑ４の寄生ダイオードとし、ダイオードＤａ〜Ｄｄに流れる電流もスイッチング素子Ｑ１〜Ｑ４を流れる電流Ｉｄ１〜Ｉｄ４として示されている。
図８及び図９は、絶縁ハーフブリッジコンバータが５０％デューティーで動作して、スイッチ素子Ｑ１、Ｑ２が可変デューティー制御をしている状態の各部の信号波形及び動作波形であり、図８は０％＜スイッチ素子Ｑ１のデューティー≦５０％時を、図９は５０％≦スイッチ素子Ｑ１のデューティーをそれぞれ示している。また、図１０は、スイッチ素子Ｑ１のデューティー＝０で、且つ絶縁ハーフブリッジコンバータが可変デューティー制御されている状態の各部の信号波形及び動作波形が示されている。以下、図８乃至図１０の入出力特性をそれぞれ説明するのにあたり、図８及び図９におけるスイッチ素子Ｑ１、Ｑ２のデューティーサイクルをそれぞれＤ、１−Ｄとし、図１０におけるスイッチ素子Ｑ３、Ｑ４のデューティーサイクルをそれぞれＤ’，１−Ｄ’とする。また、コンデンサＣ１、Ｃ２の電圧をそれぞれＶｃ１、Ｖｃ２とし、トランスＴ１の１次巻線Ｐ１と２次側巻線Ｓ１、Ｓ２の巻数比をＮ：１：１、トランスＴ１の１次側の励磁インダクタンス成分をＬｐ、入力電圧をＶｉｎ、出力端子＋Ｖｏ、−Ｖｏでの出力電圧をＶｏとする。ただし以降の解析において、制御信号Ｑ１ｇ、Ｑ２ｇのデッドタイムｔｄと、制御信号Ｑ３ｇ、Ｑ４ｇのデッドタイムｔｄと、スイッチ素子Ｑ１〜Ｑ４及びダイオードＤ１、Ｄ２の導通時の電圧降下とは非常に小さいものとして無視する。また、トランスＴ１の１次巻線Ｐ１に流れる電流は巻始めを示すドット表示に対して、ドット表示のない方からドット表示のある方へ流れる向きを、便宜上、正とする。
まず、図８の入出力特性について説明する。
絶縁ハーフブリッジコンバータは５０％デューティー、昇圧コンバータは可変デューティー制御となっており、スイッチ素子Ｑ１のデューティーは５０％以下（Ｄ≦０．５）である。まず昇圧コンバータでは次式が成立つ。
絶縁ハーフブリッジコンバータは５０％デューティー、昇圧コンバータは可変デューティー制御となっており、スイッチ素子Ｑ１のデューティーは５０％以下（Ｄ≦０．５）である。まず昇圧コンバータでは次式が成立つ。
昇圧コンバータが安定して動作している場合、１周期間においてトランスＴ１のコアが励磁される量はリセットされる量と等しいから、インダクタンス成分Ｌｐに流れる励磁電流の合計は１周期間でゼロになる。すなわち、励磁電流の総和は次式で与えられる。
［数１］、［数２］から次式が導かれる。
トランスＴ１の１次巻線Ｐ１に掛る電圧は１／Ｎ倍されて２次側巻線Ｓ１、Ｓ２に出力される。ここで出力端子＋Ｖｏ，−Ｖｏでの出力電圧ＶｏはトランスＴ１の２次巻線Ｓ１、Ｓ２の電圧を１周期ＴにわたってリアクトルＬｒ３、コンデンサＣ３で構成される出力フィルタで平均化されたものであるから、次式が成り立つ。
［数１］、［数３］、［数４］からＤ≦０．５での入出力特性を示す次式が導かれる。
トランスＴ１の２次巻線Ｓ１、Ｓ２の電圧を個々に求める。ｔ１、ｔ２期間では２時巻線Ｓ２から出力され、ｔ３期間では二次巻線Ｓ１から出力される。各期間での２次巻線電圧は、［数１］、［数２］、巻数比Ｎから次式が導かれる。
ここでｔ３期間は上述したようにＳ１から出力されており、Ｓ１電圧が［数５］に等しいことを示している。トランス出力と出力端子＋Ｖｏ、−Ｖｏ間電圧Ｖｏが等しいことから、ｔ３期間中は定電流出力であると言える。Ｔ３期間は５０％デューティーであり、すなわち半周期は定電流出力であり、出力電流リプルは低減される。これは図８（ｍ）に示すダイオードＤ１の電流Ｉａ１が台形状の波形になっており、上辺の傾きが無いことで示されている。
次に、図９の入出力特性について説明する。
絶縁ハーフブリッジコンバータは５０％デューティー、昇圧コンバータ部は可変デューティー制御となっており、スイッチ素子Ｑ１デューティーは５０％以上（Ｄ≧０．５）である。昇圧コンバータは［数１］と同じである。このとき、トランスＴ１の励磁電流の１周期間での総和は次式で与えられる。
絶縁ハーフブリッジコンバータは５０％デューティー、昇圧コンバータ部は可変デューティー制御となっており、スイッチ素子Ｑ１デューティーは５０％以上（Ｄ≧０．５）である。昇圧コンバータは［数１］と同じである。このとき、トランスＴ１の励磁電流の１周期間での総和は次式で与えられる。
［数１］、［数７］から次式が導かれる。
出力端子＋Ｖｏ，−Ｖｏでの出力電圧Ｖｏは、次式が成り立つ。
［数１］、［数８］、［数９］からＤ≧０．５での入出力特性を示す次式が導かれる。
トランスＴ１の２次巻線Ｓ１、Ｓ２の電圧を個々に求める。ｔ１期間では２次巻線Ｓ２から出力され、ｔ２、ｔ３期間では２次巻線Ｓ１から出力される。各期間での２次巻線電圧は、［数１］、［数８］、巻数比Ｎから次式が導かれる。
ここでｔ１期間は上述したように２次巻線Ｓ２から出力されており、２次巻線Ｓ２の電圧が［数１０］に等しいことを示している。トランスＴの出力と出力端子＋Ｖｏ、−Ｖｏ間電圧Ｖｏとが等しいことから、ｔ１期間中は定電流出力であると言える。ｔ１期間は５０％デューティーであり、すなわち半周期は定電流出力であり、出力電流リプルは低減される。これは図９（ｎ）に示すようにダイオードＤ２を流れる電流Ｉａ２が台形状の波形になっており、上辺の傾きが無いことで示されている。
以上のように、スイッチ素子Ｑ１のデューティーサイクルＤが＜Ｄ≦０．５においては、後半５０％デューティーであるｔ３期間が定電流出力となり、スイッチ素子Ｑ１のデューティーサイクルＤが０．５≦Ｄにおいては、同様に前半５０％デューティー期間であるｔ１期間が定電流動作となる。このように必ず半周期は定電流出力となり、出力電流リプルを低減することができるという効果を得る。さらにはＤ＝０．５、すなわちすべてのスイッチがデューティー５０％動作すれば、ｔ２期間はなくなりｔ１、ｔ３期間しか存在せず、Ｄ＝０．５として［数５］、［数６］、［数１０］、［数１１］は全て等しく次式になる。すなわち、１周期全区間においてトランスＴ１の２次巻線Ｓ１、Ｓ２の電圧と出力端子＋Ｖｏ．−Ｖｏ間の出力電圧Ｖｏとが等しくなる定電流出力となり、リプル電流はゼロになる。
すなわちＤ＝０．５近傍においては、リプル電流は完全にキャンセル、あるいは非常に小さいものとなる。ここで、デューティーＤと入出力ゲインＶｏ／Ｖｉｎ特性は、簡単のため巻数比Ｎ＝１とすると、［数５］、［数１０］から図１１に示すグラフになる。図１１に示すデューティーＤと入出力ゲインＶｏ／Ｖｉｎ特性によると、Ｄ＝０のとき入出力ゲインＶｏ／Ｖｉｎ＝０．５になっており、スイッチ素子Ｑ１のデューティーをゼロに絞り切っても出力をゼロにできず、抑えきれないことを証明している。このときの入出力の関係は［数５］にＤ＝０を代入することで次式を得る。
第２の実施の形態の制御回路１０ａでは、スイッチ素子Ｑ１のデューティー＝０で、且つ絶縁ハーフブリッジコンバータが可変デューティー制御することで、出力を抑制することができる。すなわち、すなわち図１０に示すように、絶縁ハーフブリッジコンバータのスイッチ素子Ｑ４を可変デューティー制御し、スイッチ素子Ｑ３をその反転同期スイッチングさせる。
図１０の入出力特性について説明する。
トランスＴ１に流れる電流の向きは、コンバータが安定して動作している場合、１周期間においてトランスＴ１のコアが励磁される量はリセットされる量と等しいから、インダクタンス成分Ｌｐに流れる励磁電流の合計は１周期間でゼロになる。そこで、励磁電流の総和は次式で与えられる。
図１０の入出力特性について説明する。
トランスＴ１に流れる電流の向きは、コンバータが安定して動作している場合、１周期間においてトランスＴ１のコアが励磁される量はリセットされる量と等しいから、インダクタンス成分Ｌｐに流れる励磁電流の合計は１周期間でゼロになる。そこで、励磁電流の総和は次式で与えられる。
［数１４］から次式が導かれる。
出力端子＋Ｖｏ、−Ｖｏでの出力電圧Ｖｏは、次式が成り立つ。
［数１５］、［数１６］から絶縁ハーフブリッジコンバータの入出力特性を示す次式が導かれる。
［数１７］にＤ’＝０．５を代入したものは次式となり、［数５］にＤ＝０を代入した［数１３］と同じ式になる。
絶縁ハーフブリッジコンバータを５０％デューティー、昇圧コンバータを可変デューティー制御したものと、絶縁ハーフブリッジコンバータを可変デューティー制御したものは、［数１８］の入出力関係にある時に、動作が切り替わることが証明される。デューティーＤ’と入出力ゲインＶｏ／Ｖｉｎ特性は、簡単のため巻数比Ｎ＝１とすると、［数１７］から図１２に示すグラフとになる。図１２に示すに示すデューティーＤ’と入出力ゲインＶｏ／Ｖｉｎ特性によると、スイッチ素子Ｑ３のデューティーをゼロに絞ると出力をゼロになり、これによって入力電流上昇時、あるいは出力垂下時などで出力を抑えることができるようになる。注意しなければいけないのは、［数１７］はデューティーＤ’の２次方程式となっており、デューティーＤ’は二つの解を得ることができるが、絶縁ハーフブリッジとしてデューティーＤ’は最大０．５であるから、次の解を得ることができる。
以上説明したように、第２の実施の形態は、スイッチング素子Ｑ１とスイッチング素子Ｑ２とを直列に接続して構成された第１アームと、一方端が直流入力端子（直流電源Ｖｉｎ）に接続され、他方端が第１アームの中点に接続されたリアクトルＬｒ１と、第１アームに並列に接続されたコンデンサＣ１と、第１アームに並列に接続され、スイッチング素子Ｑ３とスイッチング素子Ｑ４とを直列に接続して構成された第２アームと、第１アームの中点と第２アームの中点との間に接続され、コンデンサＣ２とリアクトルＬｒ２とトランスＴの１次巻線Ｐ１とを直列に接続して構成された直列回路と、トランスＴの２次巻線Ｓ１、Ｓ２に接続され、２次巻線線Ｓ１、Ｓ２に発生する電圧を整流平滑して直流出力を取り出す整流平滑回路（ダイオードＤ１、Ｄ２、リアクトルＬｒ３、コンデンサＣ３）と、スイッチング素子Ｑ１とスイッチング素子Ｑ２とを交互にオンオフ制御する第１制御回路１１ａと、前記第３スイッチング素子と前記第４スイッチング素子とを交互にオンオフを制御する第２制御回路１２ａとを具備し、定常負荷時に、第１制御回路１１ａは、スイッチング素子Ｑ１とスイッチング素子Ｑ２とを可変デューティーで交互にオンオフさせると共に、第２制御回路１２ａは、第３スイッチング素子Ｑ３とスイッチング素子Ｑ４とを５０％デューティーで交互にオンオフさせ、軽負荷時に、第１制御回路１１ａは、第１スイッチング素子Ｑ１をゼロデューティーに制御すると共に、第２制御回路１２ａは、第３スイッチング素子Ｑ３とスイッチング素子Ｑ４とを可変デューティーで交互にオンオフさせる。
この構成により、スイッチ素子Ｑ１はオフし、スイッチ素子Ｑ３、Ｑ４のオン時間が誤差増幅信号ＥＡＳに応じて調整されるので、誤差増幅信号ＥＡＳに応じて絶縁ハーフブリッジコンバータの出力を抑制することができる。また、絶縁ハーフブリッジコンバータの可変デューティー制御時においても、スイッチ素子Ｑ１、Ｑ２のスイッチングによる昇圧動作時同様に入力電流は直流電流になる。
この構成により、スイッチ素子Ｑ１はオフし、スイッチ素子Ｑ３、Ｑ４のオン時間が誤差増幅信号ＥＡＳに応じて調整されるので、誤差増幅信号ＥＡＳに応じて絶縁ハーフブリッジコンバータの出力を抑制することができる。また、絶縁ハーフブリッジコンバータの可変デューティー制御時においても、スイッチ素子Ｑ１、Ｑ２のスイッチングによる昇圧動作時同様に入力電流は直流電流になる。
さらに、第２の実施の形態において、スイッチング素子Ｑ１のターンオンとスイッチング素子Ｑ３のターンオンとを同期させると共に、スイッチング素子Ｑ２のターンオフとスイッチング素子Ｑ４のターンオフとを同期させる同期回路１３ａを備えている。
この構成により、大パワー出力で、リアクトルＬｒ１の励磁エネルギーが大きくコンデンサＣ１の電圧を上昇させるようなエネルギーであっても、コンデンサＣ１に電荷（エネルギー）が溜まるだけでなく同時にトランスＴを介して出力されるため、コンデンサＣ１の電圧が抑えられる。
この構成により、大パワー出力で、リアクトルＬｒ１の励磁エネルギーが大きくコンデンサＣ１の電圧を上昇させるようなエネルギーであっても、コンデンサＣ１に電荷（エネルギー）が溜まるだけでなく同時にトランスＴを介して出力されるため、コンデンサＣ１の電圧が抑えられる。
さらに、第２の実施の形態において、直流出力と所定の基準電圧Ｖｒｅｆ１を比較して得られる誤差増幅信号ＥＡＳを発生する誤差増幅器ＡＭＰ１と、ＶｂからＶｃ（Ｖｂ＜Ｖｃ）まで変動する第１のこぎり波Ｔｒｉａ１を生成する第１三角波発生器１４ａと、ＶａからＶｂ（Ｖａ＜Ｖｂ）まで変動する、第１のこぎり波Ｔｒｉａ１の２倍の周波数を有し、立下りが同期した第２のこぎり波Ｔｒｉａ２を生成する第２三角波発生器１４ｂとを備え、定常負荷時に、第１制御回路１１ａは、誤差増幅信号ＥＡＳと第１のこぎり波Ｔｒｉａ１とを比較することで、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２とを可変デューティーで交互にオンオフさせ、軽負荷時に、第２制御回路１２ａは、誤差増幅信号ＥＡＳと第２のこぎり波Ｔｒｉａ２とを比較することで、第３スイッチング素子Ｑ３と第４スイッチング素子Ｑ４とを可変デューティーで交互にオンオフさせる。
この構成により、差増幅信号ＥＡＳが二つののこぎり波（第１のこぎり波Ｔｒｉａ１、第２のこぎり波Ｔｒｉａ２）を自在に行き来することにより、あらゆる入出力条件においても適切な動作を行うことが可能となる。
この構成により、差増幅信号ＥＡＳが二つののこぎり波（第１のこぎり波Ｔｒｉａ１、第２のこぎり波Ｔｒｉａ２）を自在に行き来することにより、あらゆる入出力条件においても適切な動作を行うことが可能となる。
（第３の実施の形態）
第３の実施の形態のスイッチング電源装置は、図１に示す昇圧コンバータ（スイッチング素子Ｑ１、Ｑ２）と絶縁ハーフブリッジコンバータ（スイッチング素子Ｑ３、Ｑ４）とを図１３に示す制御回路１０ｂによって制御する。制御回路１０ｂは、図１３を参照すると、第１制御回路１１ｂと、第２制御回路１２ｂと、同期回路１３ａと、誤差増幅器ＡＭＰ１と、誤差増幅器ＡＭＰ２とで構成されている。
第３の実施の形態のスイッチング電源装置は、図１に示す昇圧コンバータ（スイッチング素子Ｑ１、Ｑ２）と絶縁ハーフブリッジコンバータ（スイッチング素子Ｑ３、Ｑ４）とを図１３に示す制御回路１０ｂによって制御する。制御回路１０ｂは、図１３を参照すると、第１制御回路１１ｂと、第２制御回路１２ｂと、同期回路１３ａと、誤差増幅器ＡＭＰ１と、誤差増幅器ＡＭＰ２とで構成されている。
第１制御回路１１ｂには、第２の実施の形態の第１制御回路１１ａに加えて、コンパレータＣＭＰ３と、アンド回路ＡＮＤ５とが設けられている。コンパレータＣＭＰ３の反転入力端子（−）には第１三角波発生器１４ａから出力される第１のこぎり波Ｔｒｉａ１が入力される。また、Ｖｃ（第１のこぎり波Ｔｒｉａ１の最大電圧）よりも大きい基準電圧Ｖｒｅｆ２と接地端子との間には、抵抗Ｒ４とコンデンサＣ４とが直列に接続されており、抵抗Ｒ４とコンデンサＣ４との接続点の電圧がソフトスタート信号ＳＳとしてコンパレータＣＭＰ３の非反転入力端子（−）に入力される。コンパレータＣＭＰ１の出力ＣＭＰ１ｏｕｔと、コンパレータＣＭＰ３の出力ＣＭＰ３ｏｕｔとがアンド回路ＡＮＤ５のそれぞれの入力端子に入力され、アンド回路ＡＮＤ５の出力がアンド回路ＡＮＤ１の他方の入力端子に入力されると共に、インバータＩＮＶ１を介してアンド回路ＡＮＤ２の他方の入力端子に入力される。
また、第２制御回路１２ｂには、第２の実施の形態の第２制御回路１２ａに加えて、コンパレータＣＭＰ４と、アンド回路ＡＮＤ６とが設けられている。コンパレータＣＭＰ４の反転入力端子（−）には第２三角波発生器１４ｂから出力される第２のこぎり波Ｔｒｉａ２が入力される。また、Ｖｃ（第１のこぎり波Ｔｒｉａ１の最大電圧）よりも大きい基準電圧Ｖｒｅｆ２と雪駄端子との間には、抵抗Ｒ４とコンデンサＣ４とが直列に接続されており、抵抗Ｒ４とコンデンサＣ４との接続点の電圧がソフトスタート信号ＳＳとしてコンパレータＣＭＰ４の非反転入力端子（−）に入力される。コンパレータＣＭＰ２の出力ＣＭＰ２ｏｕｔと、コンパレータＣＭＰ４の出力ＣＭＰ４ｏｕｔとがアンド回路ＡＮＤ６のそれぞれの入力端子に入力され、アンド回路ＡＮＤ６の出力がアンド回路ＡＮＤ３の他方の入力端子に入力されると共に、インバータＩＮＶ１を介してデットタイム生成回路１５ｂに入力される。
この構成により、起動時には、基準電圧Ｖｒｅｆ２によってコンデンサＣ４が開始され、コンパレータＣＭＰ３では、０Ｖから徐々に上昇するソフトスタート信号ＳＳと第１のこぎり波Ｔｒｉａ１とが、コンパレータＣＭＰ４では、０Ｖから徐々に上昇するソフトスタート信号ＳＳと第２のこぎり波Ｔｒｉａ２とがそれぞれ比較される。従って、ソフトスタート信号ＳＳ＜Ｖｂの場合、スイッチ素子Ｑ１のデューティー＝０で、且つ絶縁ハーフブリッジコンバータがソフトスタート信号ＳＳもしくは誤差増幅信号ＥＡＳの小さい方の値に応じて可変デューティー制御される。Ｖｂ≦ソフトスタート信号ＳＳ≦Ｖｃで、誤差増幅信号ＥＡＳ＜Ｖｂの場合、スイッチ素子Ｑ１のデューティー＝０で、且つ絶縁ハーフブリッジコンバータが誤差増幅信号ＥＡＳに応じて可変デューティー制御される。Ｖｂ≦ソフトスタート信号ＳＳ≦Ｖｃで、Ｖｂ≦誤差増幅信号ＥＡＳ≦Ｖｃの場合、絶縁ハーフブリッジコンバータが５０％デューティーで動作して、スイッチ素子Ｑ１、Ｑ２がソフトスタート信号ＳＳもしくは誤差増幅信号ＥＡＳの小さい方の値に応じて可変デューティー制御される。
このように、第１制御回路１１ｂのコンパレータＣＭＰ３及びアンド回路ＡＮＤ５と、第２制御回路１２ｂのコンパレータＣＭＰ４及びアンド回路ＡＮＤ６とは、起動時に、ソフトスタート信号ＳＳに応じて前記誤差信号を調整する調整回路として機能する。
誤差増幅器ＡＭＰ２は、過負荷検出用に設けられている。誤差増幅器ＡＭＰ２は、出力電流（スイッチ素子Ｑ１〜Ｑ４のドレイン電流でも良く、スイッチ素子Ｑ４のドレイン電流が好適）に比例した電圧と基準電圧Ｖｒｅ３との誤差電圧を増幅して、この誤差増幅信号ＥＡＳを第１制御回路１１ａにおけるコンパレータＣＭＰ１の非反転入力端子（＋）と、第２制御回路１２ａにおけるコンパレータＣＭＰ２の非反転入力端子（＋）とに出力する。なお、誤差増幅器ＡＭＰ１と誤差増幅器ＡＭＰ２との出力端子は、それぞれ逆流防止ダイオードと抵抗Ｒ５とを介して基準電圧Ｖｒｅに接続されている。これにより、負荷時には、２次巻線線Ｓ１、Ｓ２に発生する電圧を整流平滑して直流出力から出力される電流に応じて誤差増幅信号ＥＡＳを低下させ、出力を抑制することができる。すなわち、誤差増幅器ＡＭＰ２は、過負荷時に、直流出力から出力される電流に応じて誤差増幅信号ＥＡＳを低下させる信号低下回路として機能する。
以上説明したように、第３の実施の形態は、過負荷時に、直流出力から出力される電流に応じて誤差増幅信号ＥＡＳを低下させる信号低下回路（誤差増幅器ＡＭＰ２）を備えている。
この構成により、過負荷時に、誤差増幅信号ＥＡＳに応じて絶縁ハーフブリッジコンバータの出力を抑制することができる。
この構成により、過負荷時に、誤差増幅信号ＥＡＳに応じて絶縁ハーフブリッジコンバータの出力を抑制することができる。
さらに、第３の実施の形態において、起動時に、ソフトスタート信号ＳＳに応じて誤差増幅信号ＥＡＳを調整する調整回路（第１制御回路１１ｂのコンパレータＣＭＰ３及びアンド回路ＡＮＤ５と、第２制御回路１２ｂのコンパレータＣＭＰ４及びアンド回路ＡＮＤ６）を備えている。
この構成により、起動時に、誤差増幅信号ＥＡＳに応じて絶縁ハーフブリッジコンバータの出力を抑制することができる。
この構成により、起動時に、誤差増幅信号ＥＡＳに応じて絶縁ハーフブリッジコンバータの出力を抑制することができる。
以上の実施の形態で説明された構成、形状、大きさおよび配置関係については本発明が理解・実施できる程度に概略的に示したものにすぎず、また数値および各構成の組成（材質）等については例示にすぎない。従って本発明は、説明された実施の形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。
ＡＮＤ１〜ＡＮＤ６ アンド回路
ＡＭＰ１、ＡＭＰ２ 誤差増幅器
ＢＵＦ１、ＢＵＦ２ バッファ回路
Ｃ１〜Ｃ４ コンデンサ
Ｃａ〜Ｃｄ コンデンサ
ＣＭＰ１〜ＣＭＰ４ コンパレータ
Ｄ１〜Ｄ４ ダイオード
Ｄａ〜Ｄｄ ダイオード
ＦＦ１、ＦＦ２ フリップフロップ
ＩＮＶ１、ＩＮＶ２ インバータ
ＮＡＮＤ１ ナンド回路
Ｌｒ１、Ｌｒ２、Ｌｒ３ リアクトル
Ｐ１ 一次巻線
Ｑ１〜Ｑ４ スイッチング素子
Ｒ１〜Ｒ５ 抵抗
Ｓ１、Ｓ２ 二次巻線
Ｔ トランス
Ｖｉｎ 直流電源
１ スイッチング電源装置
１０、１０ａ 制御回路
１１、１１ａ、１１ｂ 第１制御回路
１２、１２ａ、１２ｂ 第２制御回路
１３、１３ａ 同期回路
１４ 三角波発生器
１４ａ 第１三角波発生器
１４ｂ 第２三角波発生器
１５ａ、１５ｂ デッドタイム生成回路
１６ａ 発振器
１６ｂ 同期発振器
ＡＭＰ１、ＡＭＰ２ 誤差増幅器
ＢＵＦ１、ＢＵＦ２ バッファ回路
Ｃ１〜Ｃ４ コンデンサ
Ｃａ〜Ｃｄ コンデンサ
ＣＭＰ１〜ＣＭＰ４ コンパレータ
Ｄ１〜Ｄ４ ダイオード
Ｄａ〜Ｄｄ ダイオード
ＦＦ１、ＦＦ２ フリップフロップ
ＩＮＶ１、ＩＮＶ２ インバータ
ＮＡＮＤ１ ナンド回路
Ｌｒ１、Ｌｒ２、Ｌｒ３ リアクトル
Ｐ１ 一次巻線
Ｑ１〜Ｑ４ スイッチング素子
Ｒ１〜Ｒ５ 抵抗
Ｓ１、Ｓ２ 二次巻線
Ｔ トランス
Ｖｉｎ 直流電源
１ スイッチング電源装置
１０、１０ａ 制御回路
１１、１１ａ、１１ｂ 第１制御回路
１２、１２ａ、１２ｂ 第２制御回路
１３、１３ａ 同期回路
１４ 三角波発生器
１４ａ 第１三角波発生器
１４ｂ 第２三角波発生器
１５ａ、１５ｂ デッドタイム生成回路
１６ａ 発振器
１６ｂ 同期発振器
Claims (4)
- 第１スイッチング素子と第２スイッチング素子とを直列に接続して構成された第１アームと、
一方端が直流入力端子に接続され、他方端が前記第１アームの中点に接続されたリアクトルと、
前記第１アームに並列に接続された平滑コンデンサと、
前記第１アームに並列に接続され、第３スイッチング素子と第４スイッチング素子とを直列に接続して構成された第２アームと、
前記第１アームの中点と前記第２アームの中点との間に接続され、共振コンデンサと共振リアクトルとトランスの１次巻線とを直列に接続して構成された直列回路と、
前記トランスの２次巻線に接続され、前記２次巻線に発生する電圧を整流平滑して直流出力を取り出す整流平滑回路と、
前記第１スイッチング素子と前記第２スイッチング素子とを交互にオンオフ制御する第１制御回路と、
前記第３スイッチング素子と前記第４スイッチング素子とを交互にオンオフを制御する第２制御回路と、
前記直流出力と所定の基準電圧を比較して得られる誤差信号を発生する誤差増幅器と、
第２電圧から当該第２電圧よりも大きい第３電圧まで変動する第１のこぎり波を生成する第１三角波発生器と、
前記第２電圧よりも小さい第１電圧から前記第２電圧まで変動する、前記第１のこぎり波の数倍の周波数を有し、立下りが同期した第２のこぎり波を生成する第２三角波発生器とを具備し、
定常負荷時に、前記第１制御回路は、前記誤差信号と前記第１のこぎり波とを比較することで、前記第１スイッチング素子と前記第２スイッチング素子とを可変デューティーで交互にオンオフさせると共に、前記第２制御回路は、前記第３スイッチング素子と前記第４スイッチング素子とを５０％デューティーで交互にオンオフさせ、
軽負荷時に、前記第１制御回路は、前記第１スイッチング素子をゼロデューティーに制御すると共に、前記第２制御回路は、前記誤差信号と前記第２のこぎり波とを比較することで、前記第３スイッチング素子と前記第４スイッチング素子とを可変デューティーで交互にオンオフさせることを特徴とするスイッチング電源装置。 - 定常負荷時に、前記第１スイッチング素子のターンオンと前記第３スイッチング素子のターンオンとを同期させると共に、前記第２スイッチング素子のターンオフと前記第４スイッチング素子のターンオフとを同期させる同期回路とを具備することを特徴とする請求項１記載のスイッチング電源装置。
- 過負荷時に、前記直流出力から出力される電流に応じて前記誤差信号を低下させる信号低下回路を具備することを特徴とする請求項１又は２記載のスイッチング電源装置。
- 起動時に、ソフトスタート信号に応じて前記誤差信号を調整する調整回路を具備することを特徴とする請求項１乃至３のいずれかに記載のスイッチング電源装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014193589 | 2014-09-24 | ||
| JP2014193589 | 2014-09-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016067194A JP2016067194A (ja) | 2016-04-28 |
| JP6554942B2 true JP6554942B2 (ja) | 2019-08-07 |
Family
ID=55805991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015131521A Expired - Fee Related JP6554942B2 (ja) | 2014-09-24 | 2015-06-30 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6554942B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11095201B2 (en) | 2018-01-23 | 2021-08-17 | Shindengen Electric Manufacturing Co., Ltd. | Drive device and method for controlling drive device |
| JP6879436B2 (ja) * | 2018-10-04 | 2021-06-02 | 三菱電機株式会社 | 電源装置および磁気共鳴イメージング装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3370522B2 (ja) * | 1996-08-21 | 2003-01-27 | オリジン電気株式会社 | 昇圧型ブリッジインバータ回路及びその制御方法 |
| JP2007221892A (ja) * | 2006-02-15 | 2007-08-30 | Honda Motor Co Ltd | 電力変換装置 |
| JP4239111B2 (ja) * | 2007-06-14 | 2009-03-18 | サンケン電気株式会社 | Ａｃ−ｄｃコンバータ |
| JP5914989B2 (ja) * | 2011-05-30 | 2016-05-11 | サンケン電気株式会社 | スイッチング電源装置 |
| JP5594322B2 (ja) * | 2012-06-14 | 2014-09-24 | 株式会社村田製作所 | スイッチング電源装置 |
-
2015
- 2015-06-30 JP JP2015131521A patent/JP6554942B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016067194A (ja) | 2016-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6528561B2 (ja) | 高効率力率改善回路およびスイッチング電源装置 | |
| JP5722959B2 (ja) | スイッチング電力変換器用のハイブリッド適応力率補正方式 | |
| US9318960B2 (en) | High efficiency and low loss AC-DC power supply circuit and control method | |
| JP5914989B2 (ja) | スイッチング電源装置 | |
| WO2014034530A1 (ja) | スイッチング電源装置 | |
| JP5170241B2 (ja) | 絶縁型スイッチング電源装置 | |
| JP6070189B2 (ja) | スイッチング電源装置 | |
| JP2006067730A (ja) | 力率改善回路 | |
| KR101739552B1 (ko) | 홀드-업 타임 확장 회로 및 이를 포함하는 컨버터 | |
| CN103326580B (zh) | 直流-直流转换器、电力变换器及其控制方法 | |
| JP2009148111A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2011019371A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP6012822B1 (ja) | 電力変換装置 | |
| TWI505611B (zh) | 控制變壓器之控制器、電源轉換器及其負載驅動電路 | |
| JP2004201373A (ja) | スイッチング電源回路 | |
| JP2013236428A (ja) | 直流変換装置 | |
| JP2005287249A (ja) | スイッチング電源装置 | |
| JP6554942B2 (ja) | スイッチング電源装置 | |
| JP6452231B2 (ja) | スイッチング電源装置 | |
| KR100966965B1 (ko) | 다중출력 직류/직류 컨버터 | |
| JP6379877B2 (ja) | 高効率力率改善回路およびスイッチング電源装置 | |
| JP5012905B2 (ja) | 絶縁型ｄｃ−ｄｃコンバータ | |
| JP4148769B2 (ja) | 制御回路 | |
| JP2001309646A (ja) | スイッチング電源装置 | |
| JP4649729B2 (ja) | 電源装置及び放電灯点灯装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180202 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190121 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190417 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20190510 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190611 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190624 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6554942 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |