JP6554533B2 - 環境センサ - Google Patents

環境センサ Download PDF

Info

Publication number
JP6554533B2
JP6554533B2 JP2017503203A JP2017503203A JP6554533B2 JP 6554533 B2 JP6554533 B2 JP 6554533B2 JP 2017503203 A JP2017503203 A JP 2017503203A JP 2017503203 A JP2017503203 A JP 2017503203A JP 6554533 B2 JP6554533 B2 JP 6554533B2
Authority
JP
Japan
Prior art keywords
circuit
transistor
sensor
function
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017503203A
Other languages
English (en)
Other versions
JPWO2016139559A1 (ja
Inventor
小山　潤
潤 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2016139559A1 publication Critical patent/JPWO2016139559A1/ja
Application granted granted Critical
Publication of JP6554533B2 publication Critical patent/JP6554533B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q9/00—Arrangements in telecontrol or telemetry systems for selectively calling a substation from a main station, in which substation desired apparatus is selected for applying a control signal thereto or for obtaining measured values therefrom
    • G—PHYSICS
    • G08—SIGNALLING
    • G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
    • G08C17/00—Arrangements for transmitting signals characterised by the use of a wireless electrical link
    • G08C17/02—Arrangements for transmitting signals characterised by the use of a wireless electrical link using a radio link
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G11C11/4125—Cells incorporating circuit means for protecting against loss of information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2209/00—Arrangements in telecontrol or telemetry systems
    • H04Q2209/40—Arrangements in telecontrol or telemetry systems using a wireless architecture
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2209/00—Arrangements in telecontrol or telemetry systems
    • H04Q2209/80—Arrangements in the sub-station, i.e. sensing device
    • H04Q2209/88—Providing power supply at the sub-station

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明の一態様は、環境センサ、又は半導体装置に関する。
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、又は、製造方法に関するものである。又は、本発明の一態様は、プロセス、マシン、マニュファクチャ、又は、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装置、撮像装置、記憶装置、プロセッサ、電子機器、それらの駆動方法、それらの製造方法、それらの検査方法、又はそれらのシステムを一例として挙げることができる。
近年、建造物の安全管理、メンテナンス、環境情報の収集などに環境センサが用いられている。当該環境センサは、微細化、及び低消費電力など様々な面で改良が進められている。
低消費電力化、微細化などの高性能化を図る方法として、半導体装置に使われているトランジスタの半導体層（以下、活性層、チャネル層、チャネル形成領域という場合がある）を酸化物半導体にする提案がある。例えば、チャネル層にインジウム、ガリウム、及び亜鉛を含む酸化物（以下、Ｉｎ−Ｇａ−Ｚｎ酸化物という場合がある）を用いたトランジスタなどが挙げられる（特許文献１参照。）。
特表平１１−５０５３７７号公報 特開平６−２７５６９７号公報
日本国の高度経済成長期（１９５０年代から１９７０年代まで）に建築された構造物は近年寿命を迎えつつあり、その保全が重要な課題となっている。構造物の保全方法は、点検調査、補修や補強の作業などが挙げられる。特に、点検調査では、構造物各所の温度、湿度、歪み、及び劣化起因となる物質の量などの測定が行われ、それらは、今後の管理や保全を行う上で重要なデータとなる。それらのデータを収集する電子機器の一つに環境センサがある。
また、新規に建造された構造物においても、保全を行うため、あらかじめ構造物に環境センサを設置する場合がある。
環境センサは、高所やトンネルの中、橋の橋脚など、人の立ち入り難い場所にされることが多い。そのため、データ取得の方法は、ＲＦＩＣ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ、高周波集積回路）を内蔵した環境センサを用いて、無線通信を利用している場合が多い。この場合、環境センサと外部の送受信機との間で、相互に無線通信が行われ、環境センサ内に記録されたデータの取得が行われる。
ＲＦＩＣには、パッシブ型とアクティブ型がある。パッシブ型のＲＦＩＣとは、電池を内蔵せずに、受信された電波を電力に変換して動作するものを指す。アクティブ型のＲＦＩＣとは、電池を内蔵して、電池の起電力によって動作するものを指す。つまり、パッシブ型のＲＦＩＣを搭載した環境センサは、受信された電波を変換した電力で、環境センサの駆動と、ＲＦＩＣの駆動と、を行い、アクティブ型のＲＦＩＣを搭載した環境センサは、内蔵された電池の起電力で、環境センサの駆動と、ＲＦＩＣの駆動と、を行う。
パッシブ型のＲＦＩＣを内蔵した環境センサは、電池を有していないので、電波を受信しているときのみしか、通信ができない、且つセンシングができない。また、環境センサの動作電力は電波を受信することで得られるため、長距離の通信を行うには電力が不足する場合がある。
アクティブ型のＲＦＩＣを内蔵した環境センサは、電池を有しているので、電波を受信していないときでも、センシングを行うことができる。また、アクティブ型のＲＦＩＣは、電池だけでなく、受信アンプ、及び送信アンプを有している場合が多く、受信アンプ、及び送信アンプによって、パッシブ型のＲＦＩＣよりも長い距離の通信を実現することができる。しかし、アクティブ型のＲＦＩＣを内蔵した環境センサは、常に電波を受信できる状態でなくてはならないため、受信アンプを常時動作し続ける必要がある。また、環境センサの回路構成において、シリコン（Ｓｉ）をチャネル形成領域に持つトランジスタを使用したとき、トランジスタがオフ状態であってもオフ電流（リーク電流）が発生する場合がある。それらの理由により、アクティブ型のＲＦＩＣを内蔵した環境センサの消費電力は高くなる。つまり、電池の消耗が早くなり、その分電池の交換回数も多くなる。特に、環境センサは、高所、トンネルの中、橋の橋脚など、人の立ち入り難い危険な場所に設置される場合があるため、電池の交換作業や充電作業が安全に行うことができないことも多い。
更に、内蔵するＲＦＩＣがアクティブ型、パッシブ型を問わず、プログラム、データを格納するメモリにフラッシュメモリ、ＤＲＡＭなどを用いると環境センサの消費電力が大きくなる場合がある。また、環境センサ内の回路の数が増えると、その分消費電力も大きくなる。
上述の問題点から、電波を受信していないときでもセンシングが可能で、かつ消費電力の少ない環境センサが求められている。
本発明の一態様は、新規な半導体装置の提供することを課題の一つとする。又は、本発明の一態様は、新規な半導体装置を有する電子機器を提供することを課題の一とする。又は、本発明の一態様は、新規な半導体装置を有するモジュールを使用した電子機器による新規なシステムを提供することを課題の一とする。又は、本発明の一態様は、新規な電子機器、又は新規なシステムなどを提供することを課題の一とする。
又は、本発明の一態様は、電波を受信していないときでもセンシングが可能な半導体装置を提供することを課題の一とする。又は、本発明の一態様は、回路の数を低減した半導体装置を提供することを課題の一とする。又は、本発明の一態様は、消費電力の低い半導体装置を提供することを課題の一とする。又は、本発明の一態様は、電池の交換作業や充電作業の回数を低減できる半導体装置を提供することを課題の一とする。又は、本発明の一態様は、長距離通信の可能な半導体装置を提供することを課題の一とする。
なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した記載、及び他の課題のうち、少なくとも一つの課題を解決するものである。なお、本発明の一態様は、上記列挙した記載、及び他の課題の少なくとも一つについて、全ての課題を解決する必要はない。
（１）
本発明の一態様は、第１のセンサと、第２のセンサと、制御回路と、送信アンプと、変調回路と、記憶装置と、アナログデジタル変換回路と、第１のアンテナと、電池と、電源回路と、を有し、記憶装置は、第１のトランジスタと、第１の保持ノードと、を有し、アナログデジタル変換回路は、第２のトランジスタと、第２の保持ノードと、を有し、第１のトランジスタは、チャネル形成領域に酸化物半導体を有し、第２のトランジスタは、チャネル形成領域に酸化物半導体を有し、第１のトランジスタは、第１の保持ノードの充電及び放電を制御する機能を有し、第２のトランジスタは、第２の保持ノードの充電及び放電を制御する機能を有し、電池は、電源回路を介して、第１のセンサと、第２のセンサと、制御回路と、送信アンプと、変調回路と、記憶装置と、アナログデジタル変換回路と、に電力を供給する機能を有し、第２のセンサは、光を受光すると、トリガ信号を前記制御回路に出力する機能を有し、制御回路は、電気信号を受けることにより、第１のセンサと、記憶装置と、アナログデジタル変換回路と、変調回路と、送信アンプと、に制御信号を送る機能を有し、第１のセンサは、外界の物理量、又は化学量を第１のセンシングデータとして取得する機能を有し、アナログデジタル変換回路は、第１のセンシングデータをデジタル変換して、第２のセンシングデータを生成する機能を有し、記憶装置は、第２のセンシングデータを記憶する機能を有し、変調回路は、第２のセンシングデータを変調する機能を有し、送信アンプは、変調回路で変調された第２のセンシングデータを増幅する機能を有し、第１のアンテナは、送信アンプで増幅された第２のセンシングデータを第１の電磁波信号として送信する機能を有することを特徴とする環境センサである。
（２）
本発明の一態様は、受信回路と、第１のセンサと、制御回路と、送信アンプと、変調回路と、記憶装置と、アナログデジタル変換回路と、第１のアンテナと、電池と、電源回路と、を有し、記憶装置は、第１のトランジスタと、第１の保持ノードと、を有し、アナログデジタル変換回路は、第２のトランジスタと、第２の保持ノードと、を有し、第１のトランジスタは、チャネル形成領域に酸化物半導体を有し、第２のトランジスタは、チャネル形成領域に酸化物半導体を有し、第１のトランジスタは、第１の保持ノードの充電及び放電を制御する機能を有し、第２のトランジスタは、第２の保持ノードの充電及び放電を制御する機能を有し、電池は、電源回路を介して、第１のセンサと、受信回路と、制御回路と、送信アンプと、変調回路と、記憶装置と、アナログデジタル変換回路と、に電力を供給する機能を有し、受信回路は、外部からの信号を受信すると、トリガ信号を制御回路に出力する機能を有し、制御回路は、トリガ信号を受けることにより、第１のセンサと、記憶装置と、アナログデジタル変換回路と、変調回路と、送信アンプと、に制御信号を送る機能を有し、第１のセンサは、外界の物理量、又は化学量を第１のセンシングデータとして取得する機能を有し、アナログデジタル変換回路は、第１のセンシングデータをデジタル変換して、第２のセンシングデータを生成する機能を有し、記憶装置は、第２のセンシングデータを記憶する機能を有し、変調回路は、第２のセンシングデータを変調する機能を有し、送信アンプは、変調回路で変調された第２のセンシングデータを増幅する機能を有し、第１のアンテナは、送信アンプで増幅された第２のセンシングデータを第１の電磁波信号として送信する機能を有することを特徴とする環境センサである。
（３）
本発明の一態様は、前記（２）において、受信回路は、検波回路を有し、電池は、電源回路を介して、検波回路に電力を供給する機能を有し、第１のアンテナは、外部から第２の電磁波信号を受信する機能を有し、検波回路は、第２の電磁波信号を復調して、トリガ信号として制御回路に出力する機能を有する環境センサである。
（４）
本発明の一態様は、前記（２）において、受信回路は、第２のアンテナと、検波回路と、を有し、電池は、電源回路を介して、検波回路に電力を供給する機能を有し、第２のアンテナは、外部からの第２の電磁波信号を受信する機能を有し、検波回路は、第２の電磁波信号を復調して、トリガ信号として制御回路に出力する機能を有し、第１の電磁波信号の周波数と、第２の電磁波信号の周波数は、互いに異なることを特徴とする環境センサである。
（５）
本発明の一態様は、前記（１）乃至（４）のいずれか一において、センサは、物理量として、応力、歪み、温度、湿度、光量、電流、電圧、粒子の数、粒子の濃度の少なくともいずれか一を計測する機能を有することを特徴とする環境センサである。
（６）
本発明の一態様は、前記（１）乃至（４）のいずれか一において、第１のセンサは、化学量として、酸化物イオン、硫化物イオン、塩化物イオン、臭化物イオン、ヨウ化物イオン、水酸化物イオン、硫酸イオン、炭酸イオン、水素イオン、カルシウムイオンの少なくともいずれか一の量を計測する機能を有することを特徴とする環境センサである。
（７）
本発明の一態様は、前記（１）乃至（６）のいずれか一において、記憶装置は、更に、第１の容量素子を有し、第１の容量素子は、第１の保持ノードの電圧を保持する機能を有することを特徴とする環境センサである。
（８）
本発明の一態様は、前記（１）乃至（７）のいずれか一において、アナログデジタル変換回路は、更に、第２の容量素子を有し、第２の容量素子は、第２の保持ノードの電圧を保持する機能を有することを特徴とする環境センサである。
本発明の一態様によって、新規な半導体装置の提供することができる。又は、本発明の一態様によって、新規な半導体装置を有する電子機器を提供することができる。又は、本発明の一態様によって、新規な半導体装置を有するモジュールを使用した電子機器による新規なシステムを提供することを課題の一とする。又は、本発明の一態様によって、新規な電子機器又は新規なシステムなどを提供することができる。
又は、本発明の一態様によって、電波を受信していないときでもセンシングが可能な半導体装置を提供することができる。又は、本発明の一態様によって、回路の数を低減した半導体装置を提供することができる。又は、本発明の一態様によって、消費電力の低い半導体装置を提供することができる。又は、本発明の一態様によって、電池の交換作業や充電作業の回数を低減できる半導体装置を提供することができる。又は、本発明の一態様によって、長距離通信の可能な半導体装置を提供するができる。
なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、及び他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。
半導体装置を示すブロック図。 半導体装置を示すブロック図。 半導体装置の利用方法を説明する図。 半導体装置の利用方法を説明する図。 半導体装置の利用方法を説明する図。 半導体装置を示すブロック図。 半導体装置を示すブロック図。 半導体装置の利用方法を説明する図。 記憶装置の一例を示すブロック図。 メモリセルの一例を示す回路図。 メモリセルの一例を示す回路図。 アナログデジタル変換回路の一例を示すブロック図。 アナログデジタル変換回路の一例を示すブロック図。 アナログデジタル変換回路の一部を示すブロック図。 アナログデジタル変換回路の一部を示すブロック図とその動作を示すタイミングチャート。 アナログデジタル変換回路の一部を示す回路図。 アナログデジタル変換回路の一例を示すブロック図。 アナログデジタル変換回路の一部を示す回路図。 Ｉｎ−Ｍ−Ｚｎ酸化物の組成を説明する三角図。 トランジスタの構成例を示す上面図及び断面図。 トランジスタの構成例を示す断面図。 トランジスタの構成例を示す上面図及び断面図。 トランジスタの構成例を示す上面図及び断面図。 トランジスタの構成例を示す上面図及び断面図。 トランジスタの構成例を示す上面図及び断面図。 トランジスタの構成例を示す断面図。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、及びＣＡＡＣ−ＯＳの断面模式図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳ及び単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 半導体装置の作製方法の一例を示すフローチャート及び斜視図。
本明細書において、構造物とは、例えば、トンネル、橋、高架橋、電柱、鉄塔などを指し、建築物も含まれるものとする。建築物とは、例えば、住居（一軒家、集合住宅など）、商業施設（デパートメントストア、スーパーマーケット、ショッピングモール、オフィスビルなど）、工場などがある。
本明細書において、酸化物半導体をＯＳ（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と表記する場合がある。そのため、チャネル形成領域に酸化物半導体を有するトランジスタをＯＳトランジスタという場合がある。また、ＯＳトランジスタを用いたメモリをＯＳメモリという場合がある。また、ＯＳトランジスタを用いたアナログデジタル変換回路をＯＳアナログデジタル変換回路という場合がある。
本明細書において、本発明の一態様である環境センサは、受信回路、送信回路、電池、電源回路、制御回路、記憶装置、アナログデジタル変換回路に加え、物理量又は化学量をセンシングするセンサによって構成された半導体装置である。したがって、「環境センサ」と表記した場合、本発明の一態様である半導体装置を指す。したがって、環境センサを半導体装置、電子機器などと言い換える場合がある。そして、「センサ」「第１のセンサ」「第２のセンサ」などと表記した場合、それらは本発明の一態様の環境センサを指すものではなく、物理量又は化学量をセンシングするセンサを指すものとする。特に、「光センサ」と表記した場合、光センサは、外部からのレーザ光によって環境センサを駆動させるための受信回路を指すものとする。
（実施の形態１）
本発明の一態様である環境センサの説明をする。
＜構成例１＞
図１に、開示する発明の環境センサの一例を示す。環境センサ１００ａは、アクティブ型の環境センサである。環境センサ１００ａは、アンテナ１０１と、センサ回路１１０ａと、を有している。センサ回路１１０ａは、受信回路１１１と、電源回路１１２と、電池１１３と、制御回路１２０と、送信回路１３０と、記憶装置１１４と、アナログデジタル変換回路１１５と、センサ１１６と、を有している。制御回路１２０は、論理回路１２１と、メモリコントローラ１２２と、センサコントローラ１２３と、を有している。送信回路１３０は、変調回路１３１と、送信アンプ１３２と、を有している。
アンテナ１０１は、送信回路１３０と電気的に接続されている。送信アンプ１３２は、変調回路１３１と電気的に接続されている。論理回路１２１は、受信回路１１１と、変調回路１３１と、メモリコントローラ１２２と、センサコントローラ１２３と電気的に接続されている。メモリコントローラ１２２は、センサコントローラ１２３と、記憶装置１１４と電気的に接続されている。センサコントローラ１２３は、アナログデジタル変換回路１１５と、センサ１１６と電気的に接続されている。センサ１１６は、アナログデジタル変換回路１１５と電気的に接続されている。
電池１１３は、電源回路１１２と電気的に接続されている。電池１１３は、環境センサ１００ａの起電力として機能し、電源回路１１２に電位を供給する。電源回路１１２は、電池１１３から入力された電位から、安定した電源電圧を生成する。なお、図１には図示していないが、電源回路１１２は、各回路に電源電圧を供給するため、各回路と電気的に接続されている。また、電源回路１１２の内部にリセット信号生成回路を設けてもよい。リセット信号生成回路は、安定した電源電圧の立ち上がりを利用して、論理回路１２１のリセット信号を生成するための回路である。
電池１１３は、キャパシタ又は二次電池などの蓄電装置、一次電池などを用いることができる。二次電池として、例えば、鉛蓄電池、ニッケルカドミウム電池、ニッケル水素電池、リチウムイオン電池などを用いることができる。キャパシタとして、例えば、電気二重層キャパシタや、一対の電極のいずれか一方が電気二重層を構成し、他方が酸化還元反応を使用したハイブリッドキャパシタを用いることができる。ハイブリッドキャパシタには、例えば、正極が電気二重層を構成し、負極がリチウムイオン二次電池を構成している、リチウムイオンキャパシタが含まれる。
受信回路１１１は、外部からの信号を受信する機能を有する。受信回路１１１は、外部からの信号を受信することで、論理回路１２１に駆動信号を送り、環境センサ１００ａを駆動させることができる。
アンテナ１０１は、センシングデータを無線信号として外部へ送信するためのものである。論理回路１２１は、環境センサ１００ａを駆動するための回路であり、受信回路１１１からの駆動信号を受けることで、動作を開始する。変調回路１３１は、アンテナ１０１より出力するデータに応じて変調を行うための回路である。
送信アンプ１３２は、アンテナ１０１より出力するデータを増幅するための回路である。出力データを増幅させることにより、パッシブ型ＲＦＩＣよりも長い距離での通信が可能となる。
センサコントローラ１２３は、論理回路１２１からの命令信号に従って、センサ１１６、及びアナログデジタル変換回路１１５を制御する回路である。また、センサコントローラ１２３は、得られたセンシングデータの出力を行う機能も有する。
アナログデジタル変換回路１１５は、センサ１１６から送られてきたセンシングデータをデジタル変換する機能を有する。
メモリコントローラ１２２は、論理回路１２１からの命令信号に従って、記憶装置１１４を制御する回路である。また、記憶装置１１４へのセンシングデータの入力、記憶装置１１４からのセンシングデータの出力を行う機能も有する。
記憶装置１１４は、取得したセンシングデータを書き込んで保持する機能を有する。また、書き込んだセンシングデータを読み出して、論理回路１２１にデータを送る機能を有する。また、記憶装置１１４には、環境センサ１００ａの動作プログラムも格納されている。
＜動作例１＞
次に、環境センサ１００ａの動作について説明する。
受信回路１１１は外部からの信号を受信することで、論理回路１２１へ駆動信号の入力を行う。論理回路１２１は、受信回路１１１からの駆動信号を受けて、メモリコントローラ１２２とセンサコントローラ１２３を動作させる。受信回路１１１の出力信号は制御回路１２０を動かすためのトリガ信号となる。また、受信回路は、受信アンプと異なり常時動作せず、信号を受けたときに動作を行う。したがって環境センサ１００ａは消費電力を小さく抑えることができる。
センサコントローラ１２３は、センサ１１６によって取得したセンシングデータをアナログデジタル変換回路１１５でデジタル変換するように、アナログデジタル変換回路１１５及びセンサ１１６を制御する。デジタル化されたセンシングデータは、メモリコントローラ１２２を介して、記憶装置１１４に格納される。
センシング動作の終了時に、記憶装置１１４に格納されたセンシングデータの読み出しが行われる。読み出されたセンシングデータは、メモリコントローラ１２２と論理回路１２１を介して、変調回路１３１にて変調される。変調されたセンシングデータは、送信アンプ１３２によって増幅され、アンテナ１０１から送信される。また、タイマー（図示せず）を設けて定期的にセンシングやＡＤ変換を行い、取得したセンシングデータを記憶装置１１４に記憶し、トリガ信号を受けると送信回路１３０からセンシングデータを送信するようにしてもよい。
このように、環境センサ１００ａへ信号を送り、アンテナ１０１から出力された電波を受信することで、センサ１１６が取得したセンシングデータを得ることができる。
＜構成例２＞
図２に、開示する発明の環境センサの一例を示す。環境センサ１００ｂは、アクティブ型の環境センサである。環境センサ１００ｂは外部より入力される信号を光信号とし、受信回路を光センサ１１７とした例である。環境センサ１００ｂは、アンテナ１０１と、センサ回路１１０ｂと、を有している。センサ回路１１０ｂは、光センサ１１７と、電源回路１１２と、電池１１３と、制御回路１２０と、送信回路１３０と、ＯＳメモリ１４１と、ＯＳアナログデジタル変換回路１４２と、センサ１１６と、を有している。制御回路１２０は、論理回路１２１と、メモリコントローラ１２２と、センサコントローラ１２３と、を有している。送信回路１３０は、送信アンプ１３２と、変調回路１３１と、を有している。図２においては、環境センサ１００ａの有する記憶装置１１４を消費電力の低いＯＳメモリ１４１とし、環境センサ１００ａの有するアナログデジタル変換回路１１５を消費電力の低いＯＳアナログデジタル変換回路１４２としている。このような構成にすることによって、更なる低消費電力化を図ることができる。
アンテナ１０１は、送信アンプ１３２と電気的に接続されている。送信アンプ１３２は、変調回路１３１と電気的に接続されている。論理回路１２１は、光センサ１１７と、変調回路１３１と、メモリコントローラ１２２と、センサコントローラ１２３と電気的に接続されている。メモリコントローラ１２２は、センサコントローラ１２３と、ＯＳメモリ１４１と電気的に接続されている。センサコントローラ１２３は、ＯＳアナログデジタル変換回路１４２と、センサ１１６と電気的に接続されている。センサ１１６は、ＯＳアナログデジタル変換回路１４２と電気的に接続されている。
電池１１３は、電源回路１１２と電気的に接続されている。電池１１３は、環境センサ１００ｂの起電力として機能し、電源回路１１２に電位を供給する。電源回路１１２は、電池１１３から入力された電位から、安定した電源電圧を生成する。なお、図２には図示していないが、電源回路１１２は、各回路に電源電圧を供給するため、各回路と電気的に接続されている。また、電源回路１１２の内部にリセット信号生成回路を設けてもよい。リセット信号生成回路は、安定した電源電圧の立ち上がりを利用して、論理回路１２１のリセット信号を生成するための回路である。
電池１１３は、キャパシタ又は二次電池などの蓄電装置、一次電池などを用いることができる。二次電池として、例えば、鉛蓄電池、ニッケルカドミウム電池、ニッケル水素電池、リチウムイオン電池などを用いることができる。キャパシタとして、例えば、電気二重層キャパシタや、一対の電極のいずれか一方が電気二重層を構成し、他方が酸化還元反応を使用したハイブリッドキャパシタを用いることができる。ハイブリッドキャパシタには、例えば、正極が電気二重層を構成し、負極がリチウムイオン二次電池を構成している、リチウムイオンキャパシタが含まれる。
光センサ１１７は、外部からのレーザ光を受光する機能を有する。光センサ１１７は、レーザ光を受光することで、論理回路１２１に駆動信号を送り、環境センサ１００ｂを駆動させることができる。
アンテナ１０１は、センシングデータを無線信号として外部へ送信するためのものである。論理回路１２１は、環境センサ１００ｂを駆動するための回路であり、光センサ１１７からの駆動信号を受けることで、動作を開始する。変調回路１３１は、アンテナ１０１より出力するデータに応じて変調を行うための回路である。
送信アンプ１３２は、アンテナ１０１より出力するデータを増幅するための回路である。出力データを増幅させることにより、パッシブ型ＲＦＩＣよりも長い距離での通信が可能となる。
センサコントローラ１２３は、論理回路１２１からの命令信号に従って、センサ１１６、及びＯＳアナログデジタル変換回路１４２を制御する回路である。また、センサコントローラ１２３は、得られたセンシングデータの出力を行う機能も有する。
ＯＳアナログデジタル変換回路１４２は、酸化物半導体をチャネル形成領域に用いたトランジスタを搭載したアナログデジタル変換回路である。ＯＳアナログデジタル変換回路１４２は、センサ１１６から送られてきたセンシングデータをデジタル変換する機能を有する。
メモリコントローラ１２２は、論理回路１２１から命令信号に従って、ＯＳメモリ１４１を制御する回路である。また、ＯＳメモリ１４１へのセンシングデータの入力、ＯＳメモリ１４１からのセンシングデータの出力を行う機能も有する。
ＯＳメモリ１４１は、酸化物半導体をチャネル形成領域に用いたトランジスタを搭載したメモリである。ＯＳメモリ１４１は、取得したセンシングデータを書き込んで保持する機能を有する。また、書き込んだセンシングデータを読み出して、論理回路１２１にデータを送る機能を有する。また、ＯＳメモリには、環境センサ１００ｂの動作プログラムも格納されている。
＜動作例２＞
次に、環境センサ１００ｂの動作について説明する。
光センサ１１７は外部からのレーザ光を受光することで、論理回路１２１へ駆動信号の入力を行う。論理回路１２１は、光センサ１１７からの駆動信号を受けて、メモリコントローラ１２２とセンサコントローラ１２３を動作させる。つまり、光センサ１１７へのレーザ光は制御回路１２０を動かすためのトリガ信号となる。また、受信回路は信号を受けていないときは動作せず電力を消費しない。したがって環境センサ１００ｂは消費電力を小さく抑えることができる。
センサコントローラ１２３は、センサ１１６によって取得したセンシングデータをＯＳアナログデジタル変換回路１４２でデジタル変換するように、ＯＳアナログデジタル変換回路１４２及びセンサ１１６を制御する。デジタル化されたセンシングデータは、メモリコントローラ１２２を介して、ＯＳメモリ１４１に格納される。
センシング動作の終了時に、ＯＳメモリ１４１に格納されたセンシングデータの読み出しが行われる。読み出されたセンシングデータは、メモリコントローラ１２２と論理回路１２１を介して、変調回路１３１にて変調される。変調されたセンシングデータは、送信アンプ１３２によって増幅され、アンテナ１０１から送信される。
このように、環境センサ１００ｂへレーザ光を送り、アンテナ１０１から出力された電波を受信することで、センサ１１６が取得したセンシングデータを得ることができる。また、タイマー（図示せず）を設けて定期的にセンシングやＡＤ変換を行い、取得したセンシングデータをＯＳメモリ１４１に記憶し、トリガ信号を受けると送信回路１３０からセンシングデータを送信するようにしてもよい。
＜利用例１＞
環境センサ１００ｂの利用方法の一例について、説明する。
図３は、環境センサ１００ｂをトンネル内に設置した例である。環境センサ１００ｂ−１がトンネルの天井４０６に設けられ、自動車４０１のルーフ部分にＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）受信機４０３が設けられ、自動車４０１の車窓付近にレーザ光送信機４０４が設けられている。
環境センサ１００ｂ−１が有するアンテナ１０１及び光センサ１１７は、トンネルの天井４０６の面に設けられている。また、アンテナ１０１及び光センサ１１７は、場合によって、又は、状況によって、トンネルの天井４０６から吊り下げる形式にしてもよい。また、アンテナ１０１のみをトンネルの天井４０６の壁の内部に埋め込んでもよい。
環境センサ１００ｂ−１が有するセンサ回路１１０ｂは、センシングしたい情報によって取り付ける場所を適宜変更することができる。例えば、トンネルの天井４０６の壁の内部の歪み状態、腐食状態などを知りたい場合、図３に示す通り、天井４０６の壁の内部にセンサ回路１１０ｂを設ければよい。このとき、センサ回路１１０ｂの有するセンサ１１６としては、天井４０６の劣化原因となる物質をセンシングできるセンサを用いればよい。天井４０６がコンクリートで形成されていた場合、劣化原因となる物質としては、酸化物イオン、硫化物イオン、塩化物イオン、臭化物イオン、ヨウ化物イオン、水酸化物イオン、硫酸イオン、炭酸イオン、水素イオン、カルシウムイオンなどが挙げられるので、これらの物質量を測定できるセンサを用いればよい。
また、例えば、トンネルの天井４０６の表面のヒビ割れや欠損の状態を知りたい場合は、トンネルの天井４０６の表面付近にセンサ回路１１０ｂを設ければよい。このとき、センサ回路１１０ｂの有するセンサ１１６としては、上述と同様に天井４０６の劣化原因となる物質をセンシングできるセンサを用いればよい。また、光量をセンシングできるセンサを用いてもよい。天井４０６にヒビ割れや欠損が起きたとき、外界からの光がヒビ割れや欠損の箇所から天井４０６の壁の内部に入り込む場合がある。このような場合において、光量をセンシングするセンサを用いることにより、ヒビ割れや欠損をすぐに見つけることができる。
また、例えば、トンネルの天井４０６の保全調査以外の用途として、トンネル内部の空気清浄度の測定を行ってもよい。この場合、センサ回路１１０ｂは、トンネルの天井４０６の表面に設け（図示せず）、センサ回路１１０ｂの有するセンサ１１６としては、パーティクルなどの粒子数又はその濃度を測定できるセンサを用いればよい。粒子数又はその濃度の測定を行うことで、トンネル内部の換気機構が機能しているかどうか判定することができる。つまり、トンネルの換気機構を構成する換気機やジェットファンなどの機能調査を行うことができる。
自動車４０１がトンネルを通過する時、光センサ１１７に対してレーザ光送信機４０４からレーザ光を送信する。なお、光センサは、１００ｍ以上の距離が離れた光源からのレーザ光を検出することが可能である。
本実施の形態の環境センサ１００ｂは、アクティブ型の環境センサであるため、電源を別途電波で送る必要はない。環境センサ１００ｂは、電池１１３を内蔵しているので、パッシブ型においてアンテナが受信した信号を整流する処理が無い分、より早くセンシングを行うことができる。また、環境センサ１００ｂは、光センサがトリガとなる（環境センサを駆動させる）レーザ光を受信するだけなので、一度レーザ光を受光した後は、ＯＳメモリ１４１に内蔵されたプログラムに沿って動作を行うことができるため、レーザ光を長く受ける必要はない。
そのため、自動車４０１が特定の光センサの周辺を通過する短時間で、環境センサ１００ｂ−１へのレーザ光の受光と、環境センサ１００ｂ−１からの電波の送信が行われる。ＲＦ受信機４０３が、送信された電波を受信することにより、環境センサ１００ｂの測定したセンシングデータを取得することができる。
本発明の一態様である環境センサ１００ｂの利用方法は、利用例１のトンネルに限定されない。例えば、橋脚の保全調査として環境センサ１００ｂを用いてもよい。図４（Ａ）では、橋１０００の橋脚１００１に、環境センサ１００ｂ−２を設けた例について示している。具体的には、図４（Ｂ）に示すとおり、橋脚１００１の内部にセンサ回路１１０ｂを埋め込み、橋脚１００１の外部に光センサ１１７とアンテナ１０１を設けている。このような構成によって、レーザ光送信機とＲＦ受信機を備えた情報処理端末１００２を用いることにより、環境センサ１００ｂ−２と情報処理端末１００２との間の通信でセンシングデータを取得することができ、橋脚１００１の保全調査を容易に行うことができる。
また、例えば、電柱や信号機などの保全調査として環境センサ１００ｂを用いてもよい。図５では、信号機のある電柱１１００に環境センサ１００ｂ−３及び環境センサ１００ｂ−４を設けた例を示している。環境センサ１００ｂ−３は、電柱１１００の内部にセンサ回路１１０ｂを埋め込み、電柱１１００の外部に光センサ１１７とアンテナ１０１を設けた構成となっており、センサ回路１１０ｂは、光センサ１１７、及びアンテナ１０１と配線１１０１で電気的に接続されている。このような構成によって、レーザ光送信機とＲＦ受信機を備えた情報処理端末１１０４を用いることにより、環境センサ１００ｂ−３と情報処理端末１１０４との間の通信でセンシングデータを取得することができ、電柱１１００の保全調査を行うことができる。
また、環境センサ１００ｂ−４は、信号機１１０３の内部にセンサ回路１１０ｂを設け、電柱１１００の外部に光センサ１１７とアンテナ１０１を設けた構成となっており、センサ回路１１０ｂは、光センサ１１７、及びアンテナ１０１と配線１１０２で電気的に接続されている。このとき、センサ回路１１０ｂが有するセンサ１１６としては、信号機１１０３の内部の電流、電圧、光量などをセンシングするセンサを用いればよい。このような構成によって、レーザ光送信機とＲＦ受信機を備えた情報処理端末１１０４を用いることにより、環境センサ１００ｂ−４と情報処理端末１１０４との間の通信で信号機の情報を取得することができ、信号機１１０３の保全調査を容易に行うことができる。
また、信号機１１０３の保全調査以外でも、センサ１１６として、パーティクルなどの粒子数又はその濃度を測定できるセンサを用いることで、信号機１１０３を設けた箇所付近の空気洗浄度の測定を行うことができる。具体的には、パーティクル、排気ガス、花粉などの濃度の測定を行うことができる。
上述した以外でも、立ち入りの難しい箇所に環境センサ１００ｂを設けることで、設けられた構造物の保全調査を容易に行うことができる。
また、本実施の形態で使用する電磁波信号の周波数は、使用する状況、環境などに併せて適宜選択すればよい。例えば、通信距離がおよそ１０ｍで済む場合はＵＨＦ帯の周波数、具体的には、３００ＭＨｚ、また４３０ＭＨｚの周波数を用いればよい。また、通信距離がおよそ５０ｍ以上かつ７０ｍ以下の場合は、マイクロ波帯の周波数、例えば、２．４５ＧＨｚの周波数を用いればよい。なお、本実施の形態の構成例２において、受信回路を光センサとして用いた場合、１００ｍ以上離れた距離でも通信が可能なので、受信回路については、光センサを用いた構成が適している。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態２）
本発明の一態様である環境センサの説明をする。
＜構成例３＞
図６に、開示する発明の半導体装置の一例を示す。環境センサ１００ｃは、アクティブ型の環境センサである。環境センサ１００ｃは外部より入力される信号を電磁波信号とし、環境センサ１００ａの受信回路１１１を検波回路１１８とした例である。環境センサ１００ｃは、アンテナ１０２と、センサ回路１１０ｃと、を有している。センサ回路１１０ｃは、電源回路１１２と、電池１１３と、検波回路１１８と、制御回路１２０と、送信回路１３０と、ＯＳメモリ１４１と、ＯＳアナログデジタル変換回路１４２と、センサ１１６と、を有している。制御回路１２０は、論理回路１２１と、メモリコントローラ１２２と、センサコントローラ１２３と、を有している。送信回路１３０は、変調回路１３１と、送信アンプ１３２と、を有している。図６においては、環境センサ１００ａの有する記憶装置１１４を消費電力の低いＯＳメモリ１４１としている。また、環境センサ１００ａの有するアナログデジタル変換回路１１５を消費電力の低いＯＳアナログデジタル変換回路１４２としている。このような回路構成にすることによって、更なる低消費電力化を図ることができる。
アンテナ１０２は、検波回路１１８と、送信アンプ１３２と電気的に接続されている。送信アンプ１３２は、変調回路１３１と電気的に接続されている。論理回路１２１は、検波回路１１８と、変調回路１３１と、メモリコントローラ１２２と、センサコントローラ１２３と電気的に接続されている。メモリコントローラ１２２は、センサコントローラ１２３と、ＯＳメモリ１４１と電気的に接続されている。センサコントローラ１２３は、ＯＳアナログデジタル変換回路１４２と、センサ１１６と電気的に接続されている。
電池１１３は、電源回路１１２と電気的に接続されている。電池１１３は、環境センサ１００ｃの起電力として機能し、電源回路１１２に電位を供給する。電源回路１１２は、電池１１３から入力された電位から、安定した電源電圧を生成する。なお、図６には図示していないが、電源回路１１２は、各回路に電源電圧を供給するため、各回路と電気的に接続されている。また、電源回路１１２の内部にリセット信号生成回路を設けてもよい。リセット信号生成回路は、安定した電源電圧の立ち上がりを利用して、論理回路１２１のリセット信号を生成するための回路である。
アンテナ１０２は、外部からの無線信号を受信、又はセンシングデータを無線信号として外部へ送信するためのものである。また、検波回路１１８は、入力交流信号を包絡線検出することにより復調し、復調信号を生成するための回路である。論理回路１２１は、復調信号を解読し、処理を行うための回路である。変調回路１３１は、アンテナ１０２より出力するデータに応じて変調を行うための回路である。
送信アンプ１３２は、アンテナ１０２より出力するデータを増幅するための回路である。出力データを増幅させることにより、パッシブ型ＲＦＩＣよりも長い距離での通信が可能となる。
センサコントローラ１２３は、論理回路１２１からの命令信号に従って、センサ１１６、及びＯＳアナログデジタル変換回路１４２を制御する回路である。また、センサコントローラ１２３は、得られたセンシングデータの出力を行う機能も有する。
ＯＳアナログデジタル変換回路１４２は、酸化物半導体をチャネル形成領域に用いたトランジスタを搭載したアナログデジタル変換回路である。ＯＳアナログデジタル変換回路１４２は、センサ１１６から送られてきたセンシングデータをデジタル変換する機能を有する。
メモリコントローラ１２２は、論理回路１２１からの命令信号に従って、ＯＳメモリ１４１を制御する回路である。また、ＯＳメモリ１４１へのセンシングデータの入力、ＯＳメモリ１４１からのセンシングデータの出力を行う機能も有する。
ＯＳメモリ１４１は、酸化物半導体をチャネル形成領域に用いたトランジスタを搭載したメモリである。ＯＳメモリ１４１は、取得したセンシングデータを書き込んで保持する機能を有する。また、書き込んだセンシングデータを読み出して、論理回路１２１にデータを送る機能を有する。また、ＯＳメモリ１４１には、環境センサ１００ｃの動作プログラムも格納されている。
本実施の形態の構成については、図６に示す構成例に限定されない。例えば、図７に示す通り、アンテナ１０２とは別に、アンテナ１０１及びアンテナ１０３を有する環境センサ１００ｄであってもよい。アンテナ１０３は、検波回路１１８と電気的に接続され、アンテナ１０１は送信アンプ１３２と電気的に接続されている。すなわち、アンテナ１０３は受信用のアンテナとして、アンテナ１０１は送信用のアンテナとして設けている。これにより、送信用の信号は、受信用の信号と異なる周波数の電波として使用することができる。
本実施の形態の環境センサは、受信アンテナがトリガとなる（環境センサを駆動させる）信号を受信するだけなので、受信用の信号と送信用の信号の周波数は同じである必要はない。つまり、受信用のアンテナと送信用のアンテナを設けることで、受信用の信号と送信用の信号と、で異なる周波数の信号を用いてもよい。
＜動作例３＞
次に、環境センサ１００ｃの動作について説明する。
アンテナ１０２は外部からの信号を受信することで、該信号は検波回路１１８に入力される。該信号は検波回路１１８によって復調され、論理回路１２１に入力される。論理回路１２１は、復調された該信号を読み出して、メモリコントローラ１２２とセンサコントローラ１２３を動作させる。
センサコントローラ１２３は、センサ１１６によって取得したセンシングデータをＯＳアナログデジタル変換回路１４２でデジタル変換するように、ＯＳアナログデジタル変換回路１４２及びセンサ１１６を制御する。デジタル化されたセンシングデータは、メモリコントローラ１２２を介して、ＯＳメモリ１４１に格納される。
センシング動作の終了時に、ＯＳメモリ１４１に格納されたセンシングデータの読み出しが行われる。読み出されたセンシングデータは、メモリコントローラ１２２と論理回路１２１を介して、変調回路１３１にて変調される。変調されたセンシングデータは、送信アンプ１３２によって増幅され、アンテナ１０２から送信される。また、タイマー（図示せず）を設けて定期的にセンシングやＡＤ変換を行い、取得したセンシングデータをＯＳメモリ１４１に記憶し、トリガ信号を受けると送信回路１３０からセンシングデータを送信するようにしてもよい。
このように、環境センサ１００ｃと電波の送受信を行うことで、センサ１１６が取得したセンシングデータを得ることができる。
＜利用例２＞
環境センサ１００ｃの利用方法の一例について、説明する。
図８は、環境センサ１００ｃをトンネル内に設置した例である。環境センサ１００ｃがトンネルの天井４０６に設けられ、自動車４０１は、そのルーフ部分にＲＦ送受信機４０２を有している。
環境センサ１００ｃが有するアンテナ１０２は、トンネルの天井４０６の面に設けられている。またアンテナ１０２は、場合によって、又は、状況によって、トンネルの天井４０６から吊り下げる形式にしてもよいし、トンネルの天井４０６の壁の内部に埋め込んでもよい。
環境センサ１００ｃが有するセンサ回路１１０ｃは、センシングしたい情報によって取り付ける場所を適宜変更することができる。例えば、トンネルの天井４０６の壁の内部の歪み状態、腐食状態などを知りたい場合、図８に示す通り、トンネルの天井４０６の壁の内部にセンサ回路１１０ｃを設ければよい。このとき、センサ回路１１０ｃの有するセンサ１１６としては、天井４０６の劣化原因となる物質をセンシングできるセンサを用いればよい。天井４０６がコンクリートで形成されていた場合、劣化原因となる物質としては、酸化物イオン、硫化物イオン、塩化物イオン、臭化物イオン、ヨウ化物イオン、水酸化物イオン、硫酸イオン、炭酸イオン、水素イオン、カルシウムイオンなどが挙げられるので、これらの物質量を測定できるセンサを用いればよい。
環境センサ１００ｃが有するセンサ１１６は、センシングしたい情報によって取り付ける場所を適宜変更することができる。例えば、トンネルの天井４０６の壁の内部の歪み状態、腐食状態などを知りたい場合、図８に示す通り、トンネルの天井４０６の壁の内部にセンサ１１６を設ければよい。また、例えば、トンネルの天井４０６の表面の状態を知りたい場合は、トンネルの天井４０６の表面に設けてもよい。
自動車４０１がトンネルを通過する時、アンテナ１０２に対してＲＦ送受信機４０２から電波４０５を発信する。なお、自動車４０１が特定のアンテナの周辺を通過するのは短時間であるので、環境センサは短時間でセンシング出来るものでなくてはならない。
環境センサ１００ｃは、アクティブ型の環境センサであるため、電源を電波で送る必要はない。環境センサ１００ｃは、電池１１３を内蔵しているので、ＲＦ送受信機４０２からの電波を受信することで、すぐにセンシングを行うことができる。また、環境センサ１００ｃは、一度電波を受信した後は、ＯＳメモリ１４１に内蔵されたプログラムに沿って動作を行うことができるため、電波を長く受ける必要はない。センシングは通信距離に依存しないため、受信時間が短時間であってもセンシングが可能である。
そのため、自動車４０１が特定のアンテナの周辺を通過する短時間で、環境センサ１００ｃと電波の送受信を行うことができ、環境センサ１００ｃからセンシングデータを取得することができる。
本実施の形態の環境センサ１００ｃの利用方法は、利用例２のトンネルに限定されない。例えば、実施の形態１と同様に、図４（Ａ）に示した橋脚１００１に、環境センサ１００ｂ−２の代わりに環境センサ１００ｃ又は環境センサ１００ｄを設けて、ＲＦ送受信機を備えた情報処理端末１００２を用いて、橋脚１００１の保全調査を行ってもよい。また、例えば、図５に示した信号機のある電柱１１００に、環境センサ１００ｂ−３や環境センサ１００ｂ−４の代わりに環境センサ１００ｃ又は環境センサ１００ｄを設けて、電柱１１００や信号機１１０３の保全調査を行ってもよい。上述した以外でも、立ち入りの難しい箇所に環境センサ１００ｃ又は環境センサ１００ｄを設けることで、設けられた構造物の保全調査を容易に行うことができる。
また、本実施の形態で使用する電磁波信号の周波数は、使用する状況、環境などに併せて適宜選択すればよい。例えば、通信距離がおよそ１０ｍで済む場合はＵＨＦ帯の周波数、具体的には、３００ＭＨｚ、また４３０ＭＨｚの周波数を用いればよい。また、通信距離がおよそ５０ｍ以上かつ７０ｍ以下の場合は、マイクロ波帯の周波数、例えば、２．４５ＧＨｚの周波数を用いればよい。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
本発明の一態様に係る記憶装置の構成の一例について、図９を用いて、説明する。
図９に記憶装置の構成の一例を示す。記憶装置２６００は、周辺回路２６０１、及びメモリセルアレイ２６１０（図中には、Ｍｅｍｏｒｙ Ｃｅｌｌ Ａｒｒａｙと表記）を有する。周辺回路２６０１は、ローデコーダ２６２１（図中には、Ｌｏｗ Ｄｅｃｏｒｄｅｒと表記）、ワード線ドライバ回路２６２２（図中には、Ｗｏｒｄ Ｌｉｎｅ Ｄｒｉｖｅｒ Ｃｉｒ．と略記）、ビット線ドライバ回路２６３０（図中には、Ｂｉｔ Ｌｉｎｅ Ｄｒｉｖｅｒ Ｃｉｒ．と略記）、出力回路２６４０（図中には、Ｏｕｔｐｕｔ Ｃｉｒ．と略記）、コントロールロジック回路２６６０（（図中には、Ｃｏｎｔｒｏｌ Ｌｏｇｉｃ Ｃｉｒ．と略記））を有する。
ビット線ドライバ回路２６３０は、カラムデコーダ２６３１（図中には、Ｃｏｌｕｍｎ Ｄｅｃｏｒｄｅｒと略記）、プリチャージ回路２６３２（図中には、Ｐｒｅｃｈａｒｇｅ Ｃｉｒ．と略記）、センスアンプ２６３３（図中には、Ｓｅｎｓｅ Ａｍｐ．と略記）、及び書き込み回路２６３４（図中には、Ｗｒｉｔｅ Ｃｉｒ．と略記）を有する。プリチャージ回路２６３２は、配線（ＢＬ、ＢＬＢ）をプリチャージする機能、及び同じ列の配線ＢＬと配線ＢＬＢの電圧を均等にする機能を有する。センスアンプ２６３３は、配線（ＢＬ、ＢＬＢ）から読み出されたデータ信号（Ｄ、ＤＢ、Ｄ１、Ｄ２）を増幅する機能を有する。増幅されたデータ信号は、出力回路２６４０を介して、デジタルのデータ信号ＲＤＡＴＡとして記憶装置２６００の外部に出力される。なお、配線ＢＬ、配線ＢＬＢは、メモリセルと接続されている配線を示し、また、データ信号Ｄ、ＤＢ、Ｄ１、Ｄ２は、メモリセルに書き込むデータ信号、又はメモリセルからの読み出しデータ信号を示しており、詳しくは、実施の形態４で説明する。
また、記憶装置２６００には、外部から電源電圧として低電源電圧（ＶＳＳ）、周辺回路２６０１用の高電源電圧（ＶＤＤ）、メモリセルアレイ２６１０用の高電源電圧（ＶＩＬ）が供給される。
また、記憶装置２６００には、制御信号（ＣＥ、ＷＥ、ＲＥ）、アドレス信号ＡＤＤＲ、データ信号ＷＤＡＴＡが外部から入力される。アドレス信号ＡＤＤＲは、ローデコーダ２６２１及びカラムデコーダ２６３１に入力され、データ信号ＷＤＡＴＡは書き込み回路２６３４に入力される。
コントロールロジック回路２６６０は、外部からの入力信号（ＣＥ、ＷＥ、ＲＥ）を処理して、ローデコーダ２６２１、カラムデコーダ２６３１の制御信号を生成する。ＣＥは、チップイネーブル信号であり、ＷＥは、書き込みイネーブル信号であり、ＲＥは、読み出しイネーブル信号である。コントロールロジック回路２６６０が処理する信号は、これに限定されるものではなく、必要に応じて、他の制御信号を入力すればよい。
なお、上述の各回路あるいは各信号は、必要に応じて、適宜、取捨することができる。
また、ｐチャネル型Ｓｉトランジスタと、後述する実施の形態の酸化物半導体をチャネル形成領域に含むトランジスタを用い、記憶装置２６００に適用することで、小型の記憶装置２６００を提供できる。また、消費電力低減することが可能な記憶装置２６００を提供できる。また、動作速度を向上することが可能な記憶装置２６００を提供できる。特に、Ｓｉトランジスタはｐチャネル型のみとすることで、製造コストを低く抑えることができる。
また、メモリセルアレイ２６１０が有するメモリセルとして、後述の実施の形態４のメモリセルを用いることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
本発明の一態様に係るメモリセルの構成の一例について、図１０（Ａ）乃至図１０（Ｅ）、図１１（Ａ）、図１１（Ｂ）を用いて説明する。
図１０（Ａ）は、メモリセルの構成の一例を示す回路図である。メモリセル１２０３は、トランジスタＭｏｓ３及び容量素子Ｃ１０３を有する。トランジスタＭｏｓ３のソース又はドレインの一方は、配線ＢＬと電気的に接続され、トランジスタＭｏｓ３のソース又はドレインの他方は、容量素子Ｃ１０３の一方の電極と電気的に接続され、トランジスタＭｏｓ３のゲートは、配線ＷＬと電気的に接続されている。容量素子Ｃ１０３の他方の電極には、低電源電位（ＶＳＳ）が印加されている。
トランジスタＭｏｓ３のソース又はドレインの他方と、容量素子Ｃ１０３の一方の電極と、の間にノードＦＮ３があり、これがデータ保持部となっている。トランジスタＭｏｓ３は、ノードＦＮ３と配線ＢＬを接続するスイッチとして機能する。配線ＢＬには、書き込み用信号と読み出し用信号として、信号Ｄが入出力される。ＷＬには、メモリセル選択用信号として、信号ＯＳＧが入力される。
データ書き込み及び読み出しは、トランジスタＭｏｓ３をオン状態にし、ノードＦＮ３を配線ＢＬに接続することで行われる。
また、メモリセル１２０３にバックゲートを設けた構成を図１１（Ａ）のメモリセル１２０７、図１１（Ｂ）のメモリセル１２０８に示す。図１１（Ａ）に示すメモリセル１２０７は、トランジスタＭｏｓ３にバックゲートＢＧ、及び配線ＢＧＬを設けた回路となっており、所定の電位を配線ＢＧＬからバックゲートＢＧに印加する構成となっている。配線ＢＧＬからの電位を制御することによって、トランジスタＭｏｓ３のしきい値電圧を制御することができる。図１１（Ｂ）に示すメモリセル１２０８は、トランジスタＭｏｓ３にバックゲートＢＧを設けた回路となっており、トランジスタＭｏｓ３のフロントゲート（又は、配線ＷＬ）と電気的に接続されている。この構成により、フロントゲートとバックゲートＢＧには、同じ電位が印加されるため、トランジスタＭｏｓ３がオン状態の時に流れる電流を増加させることができる。
なお、バックゲートを設けた構成は、メモリセル１２０７、及びメモリセル１２０８に限定されず、他のメモリセルの場合でも適用が可能である。例えば、後述するメモリセル１２０４、メモリセル１２０５、メモリセル１２０６、メモリセル１２００についても、バックゲートを構成することができる。
図１０（Ｂ）は、メモリセルの構成の一例を示す回路図である。メモリセル１２０４は、トランジスタＭｏｓ４、トランジスタＭ１０４及び容量素子Ｃ１０４を有する。トランジスタＭｏｓ４のソース又はドレインの一方は、配線ＢＬと電気的に接続され、トランジスタＭｏｓ４のソース又はドレインの他方は、容量素子Ｃ１０４の一方の電極と、トランジスタＭ１０４のゲートと電気的に接続され、トランジスタＭｏｓ４のゲートは配線ＷＬと電気的に接続されている。トランジスタＭ１０４のソース又はドレインの一方は、配線ＢＬと電気的に接続され、トランジスタＭ１０４のソース又はドレインの他方は、配線ＳＬと電気的に接続されている。容量素子Ｃ１０４の他方の電極は、配線ＷＬＣと電気的に接続されている。
トランジスタＭｏｓ４のソース又はドレインの他方と、トランジスタＭ１０４のゲートと、容量素子Ｃ１０４の一方の電極との間にノードＦＮ４があり、これがデータ保持部となっている。トランジスタＭｏｓ４は、ノードＦＮ４と配線ＢＬを接続するスイッチとして機能する。配線ＷＬに、信号ＯＳＧが入力される。容量素子Ｃ１０４は、配線ＷＬＣとノードＦＮ４間を接続する。配線ＷＬＣは、書き込み動作、及び読み出し動作時に、容量素子Ｃ１０４の端子に一定の電圧を供給するための配線である。トランジスタＭ１０４は、ｐチャネル型トランジスタである。
データの書き込みは、配線ＷＬＣ、ＳＬに一定電圧を与えた状態で、トランジスタＭｏｓ４をオン状態にし、ノードＦＮ４を配線ＢＬに接続することで行われる。データの読み出しは、配線ＢＬ、ＷＬＣ、ＳＬに一定電圧を与える。ノードＦＮ４の電圧に応じて、トランジスタＭ１０４のソース電極−ドレイン電極間を流れる電流値が変動する。トランジスタＭ１０４のソース−ドレイン電流により、配線ＢＬが充電あるいは放電されるので、配線ＢＬの電圧（信号Ｄ）を検出することで、メモリセル１２０４に保持されているデータ値を読み出すことができる。
なお、トランジスタＭ１０４は、ｎチャネル型トランジスタとすることができる。つまり、配線（ＢＬ、ＳＬ、ＷＬＣ）に印加する電圧は、トランジスタＭ１０４の極性に応じて、定めればよい。
図１０（Ｃ）は、メモリセルの構成例を示す回路図である。メモリセル１２０６は、トランジスタＭｏｓ６、トランジスタＭ１０７、トランジスタＭ１０８を有する。トランジスタＭｏｓ６のソース又はドレインの一方は、配線ＷＢＬと電気的に接続され、トランジスタＭｏｓ６のソース又はドレインの他方は、トランジスタＭ１０８のゲートと電気的に接続され、トランジスタＭｏｓ６のゲートは、配線ＷＷＬと電気的に接続されている。トランジスタＭ１０７のソース又はドレインの一方は、配線ＲＢＬと電気的に接続され、トランジスタＭ１０７のソース又はドレインの他方は、トランジスタＭ１０８のソース又はドレインの一方と電気的に接続され、トランジスタＭ１０７のゲートは、配線ＲＷＬと電気的に接続されている。トランジスタＭ１０８のソース又はドレインの他方には、低電源電位（ＶＳＳ）が印加されている。
トランジスタＭｏｓ６のソース又はドレインの他方と、トランジスタＭ１０８のゲートとの間にノードＦＮ６があり、これがデータ保持部となっている。トランジスタＭｏｓ６は、ノードＦＮ６と配線ＷＢＬを接続するスイッチとして機能する。トランジスタＭ１０７は、配線ＲＢＬとトランジスタのソース又はドレインの一方を接続するスイッチとして機能する。配線ＷＢＬには、データ書き込み用信号として、信号Ｄ１が入力される。配線ＷＷＬには、メモリセル選択用信号として、信号ＯＳＧが入力される。
データ書き込みは、トランジスタＭｏｓ６をオン状態にし、ノードＦＮ６を配線ＷＢＬに接続することで行われる。データの読み出しは、事前に配線ＲＢＬに一定の電圧を与えた後に、トランジスタＭ１０７をオン状態にする。ノードＦＮ６の電圧に応じて、トランジスタＭ１０８のソース電極−ドレイン電極間を流れる電流値が変動する。トランジスタＭ１０８のソース−ドレイン電流により、配線ＲＢＬが充電あるいは放電されるので、配線ＲＢＬの電圧（信号Ｄ２）を検出することで、メモリセル１２０６に保持されているデータ値を読み出すことができる。
図１０（Ｄ）は、メモリセルの構成の一例を示す回路図である。メモリセル１２０５は、トランジスタＭｏｓ５、トランジスタＭ１０５、トランジスタＭ１０６及び容量素子Ｃ１０５を有する。トランジスタＭｏｓ５のソース又はドレインの一方は、配線ＢＬと電気的に接続され、トランジスタＭｏｓ５のソース又はドレインの他方は、トランジスタＭ１０６のゲートと、容量素子Ｃ１０５の一方の電極と電気的に接続され、トランジスタＭｏｓ５のゲートは、配線ＷＬと電気的に接続されている。トランジスタＭ１０５のソース又はドレインの一方は、配線ＢＬと電気的に接続され、トランジスタＭ１０５のソース又はドレインの他方は、トランジスタＭ１０６のソース又はドレインの一方と電気的に接続され、トランジスタＭ１０５のゲートは配線ＲＷＬと電気的に接続されている。トランジスタＭ１０６のソース又はドレインの他方は、容量素子Ｃ１０５の他方の電極と電気的に接続されている。トランジスタＭ１０６のソース又はドレインの他方と、容量素子Ｃ１０５の他方の電極には、低電源電位（ＶＳＳ）が印加されている。
トランジスタＭｏｓ５のソース又はドレインの他方と、トランジスタＭ１０６のゲートと、容量素子Ｃ１０５の一方の電極との間にノードＦＮ５があり、これがデータ保持部となっている。トランジスタＭｏｓ５は、ノードＦＮ５と配線ＢＬを接続するスイッチとして機能する。配線ＷＬに、信号ＯＳＧが入力される。
データの書き込みは、トランジスタＭｏｓ５をオン状態にして、ノードＦＮ４を配線ＢＬに接続することで行われる。データの読み出しは、トランジスタＭ１０５をオン状態にすることで行われる。ノードＦＮ５の電圧に応じて、トランジスタＭ１０６のソース電極−ドレイン電極間を流れる電流値が変動する。トランジスタＭ１０６のソース−ドレイン電流により、配線ＢＬが充電あるいは放電されるので、配線ＢＬの電圧（信号Ｄ）を検出することで、メモリセル１２０５に保持されているデータ値を読み出すことができる。
なお、トランジスタＭ１０５、Ｍ１０６は、ｐチャネル型トランジスタとすることができる。つまり、配線ＲＷＬに印加する電圧、容量素子Ｃ１０５に印加する電圧は、トランジスタＭ１０５、Ｍ１０６の極性に応じて、定めればよい。
図１０（Ｅ）に示すメモリセル１２００は、バックアップ可能なＳＲＡＭセルの一例である。メモリセル１２００は、トランジスタＭ１０１、トランジスタＭ１０２、トランジスタＭｏｓ１、トランジスタＭｏｓ２、インバータＩＮＶ１０１、インバータＩＮＶ１０２、及び容量素子Ｃ１０１、容量素子Ｃ１０２を有する。メモリセル１２００は、配線（ＷＬ、ＢＬ、ＢＬＢ、ＢＲＬ）に接続されている。また、メモリセル１２００には、電源電圧として低電源電圧（ＶＳＳ）等が供給される。
インバータＩＮＶ１０１とインバータＩＮＶ１０２は、入力端子と出力端子が互いに接続されており、メモリセル１２００は、インバータループ回路の構成を有している。トランジスタＭ１０１、及びトランジスタＭ１０２のゲート電極は配線ＷＬに接続されている。トランジスタＭ１０１は、配線ＢＬとインバータＩＮＶ１０１の入力ノード間を接続するスイッチとして機能し、トランジスタＭ１０２は、配線ＢＬＢとインバータＩＮＶ１０２の入力ノード間を接続するスイッチとして機能する。
配線ＷＬは、書き込み／読み出し用ワード線として機能し、メモリセルの選択用信号（ＷＬＥ）がワード線ドライバ回路から入力される。配線ＢＬ、配線ＢＬＢは、データ信号Ｄ、ＤＢを送るビット線として機能する。データ信号ＤＢは、データ信号Ｄの論理値が反転された信号である。データ信号Ｄ、ＤＢは、ビット線ドライバ回路から供給される。また、配線ＢＬ、配線ＢＬＢは、メモリセル１２００から読み出したデータを出力回路に送る配線でもある。
メモリセル１２００は、揮発性の記憶回路（インバータＩＮＶ１０１、インバータＩＮＶ１０２、トランジスタＭ１０１、トランジスタＭ１０２）に、一対の記憶回路（トランジスタＭｏｓ１、容量素子Ｃ１０１）、（トランジスタＭｏｓ２、容量素子Ｃ１０２）を設けた回路に相当する。記憶回路（トランジスタＭｏｓ１、容量素子Ｃ１０１）、（トランジスタＭｏｓ２、容量素子Ｃ１０２）は、それぞれ、ノードＮＥＴ１、ノードＮＥＴ２で保持されている電位を記憶することで、揮発性の記憶回路のデータをバックアップするための回路である。これらの記憶回路は、トランジスタＭｏｓ１、Ｍｏｓ２をオン状態にすることで、容量素子Ｃ１０１、容量素子Ｃ１０２を充電又は放電して、データを書き込み、これをオフ状態にすることで、容量素子Ｃ１０１、容量素子Ｃ１０２に蓄積された電荷を保持することで、電源供給なしにデータを保持するものである。
データのリカバリも、トランジスタＭｏｓ１、トランジスタＭｏｓ２をオン状態にすることで行われる。インバータＩＮＶ１０１、インバータＩＮＶ１０２への電源供給を停止した状態で、トランジスタＭｏｓ１、トランジスタＭｏｓ２をオン状態にして、ノードＦＮ１とノードＮＥＴ１を接続し、ノードＦＮ１とノードＮＥＴ１で電荷を共有すると共に、ノードＦＮ２とノードＮＥＴ２を接続し、ノードＦＮ２とノードＮＥＴ２で電荷を共有する。その後、インバータＩＮＶ１０１、インバータＩＮＶ１０２へ電源を供給することで、ノードＮＥＴ１とノードＮＥＴ２の電位に応じて、インバータループ回路にデータが復帰される。しかる後、トランジスタＭｏｓ１、トランジスタＭｏｓ２をオフ状態にする。
トランジスタＭｏｓ１、トランジスタＭｏｓ２のゲート電極は、配線ＢＲＬに接続されている。配線ＢＲＬには、信号ＯＳＧが入力される。信号ＯＳＧにより一対の記憶回路（トランジスタＭｏｓ１、容量素子Ｃ１０１）、（トランジスタＭｏｓ２、容量素子Ｃ１０２）が駆動され、バックアップ、又はリカバリが行われる。
以下、記憶回路（トランジスタＭｏｓ１、容量素子Ｃ１０１）、（トランジスタＭｏｓ２、容量素子Ｃ１０２）の構成とその動作について説明する。
記憶回路（トランジスタＭｏｓ１、容量素子Ｃ１０１）、（トランジスタＭｏｓ２、容量素子Ｃ１０２）は、容量素子Ｃ１０１、容量素子Ｃ１０２に電荷を蓄積することで、ノードＦＮ１、ＦＮ２の電位を保持する。トランジスタＭｏｓ１、トランジスタＭｏｓ２をオン状態にすることで、ノードＮＥＴ１とノードＦＮ１が接続され、ノードＦＮ１にノードＮＥＴ１で保持している電位が印加され、また、トランジスタＭｏｓ２をオン状態にすることで、ノードＮＥＴ２とノードＦＮ２が接続され、ノードＦＮ２にノードＮＥＴ２で保持している電位が印加される。そして、トランジスタＭｏｓ１、トランジスタＭｏｓ２をオフ状態にすることで、ノードＦＮ１、ノードＦＮ２が電気的に浮遊状態となり、容量素子Ｃ１０１、容量素子Ｃ１０２に蓄積された電荷が保持され、記憶回路はデータ保持の状態となる。
例えば、ノードＦＮ１が高レベル電位である場合、容量素子Ｃ１０１から電荷がリークして徐々にその電圧が低下してしまうおそれがある。トランジスタＭｏｓ１、トランジスタＭｏｓ２は、酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化物）をチャネル形成領域に含むことが望ましい。その結果、オフ状態でのソース電極−ドレイン電極間を流れるリーク電流（オフ電流）が極めて小さいため、ノードＦＮ１の電圧の変動が抑えられる。つまり、トランジスタＭｏｓ１及び容量素子Ｃ１０１でなる回路を不揮発性の記憶回路、あるいは電源供給なしで長期間データを保持することができる記憶回路として動作させることが可能である。また、トランジスタＭｏｓ２及び容量素子Ｃ１０２でなる回路も同様であり、これらの回路を、揮発性の記憶回路（インバータＩＮＶ１０１、インバータＩＮＶ１０２、トランジスタＭ１０１、トランジスタＭ１０２）のバックアップ用記憶回路として用いることができる。
トランジスタＭｏｓ１、トランジスタＭｏｓ２に実施の形態６で例示するトランジスタを適用することができる。トランジスタＭｏｓ１、トランジスタＭｏｓ２のオフ電流が小さいために、メモリセル１２００は、長期間電源供給なしに情報を保持することができる。トランジスタＭｏｓ１、トランジスタＭｏｓ２のスイッチング特性が良好であるために、メモリセル１２００は、バックアップ、及びリカバリを容易に行うことができる。
図１０（Ｅ）と同様に、図１０（Ａ）乃至図１０（Ｄ）に示したメモリセルの構成例において、トランジスタＭｏｓ３、トランジスタＭｏｓ４、トランジスタＭｏｓ５、及びトランジスタＭｏｓ６も、酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化物）をチャネル形成領域に含むトランジスタであることが望ましい。その結果、オフ状態でのソース電極−ドレイン電極間を流れるリーク電流（オフ電流）が極めて小さいため、ノードＦＮ３、ノードＦＮ４、ノードＦＮ５、及びノードＦＮ６の電圧の変動が抑えられる。つまり、メモリセル１２０３、メモリセル１２０４、メモリセル１２０５、及びメモリセル１２０６を電源供給なしで長期間データを保持することができる記憶回路として動作させることが可能である。
本実施の形態で説明したメモリセル、及び実施の形態６で例示する酸化物半導体をチャネル形成領域に含むトランジスタを、先の実施の形態で説明した記憶装置２６００に適用することで、電源供給なしで長期間データを保持することができる記憶回路を有する、小型、低消費電力、高速、あるいは電源電圧の変動を低減することが可能な記憶装置２６００を提供できる。
また、メモリセルに用いるｎ型トランジスタを全て、実施の形態６で例示する酸化物半導体をチャネル形成領域に含むトランジスタで置き換えても良い。Ｓｉトランジスタはｐチャネル型のみとすることで、製造コストを低く抑えることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態５）
本発明の一態様に係るアナログデジタル変換回路の構成の一例について、説明する。
図１２は、アナログデジタル変換回路を示している。アナログデジタル変換回路８００は、コンパレータ８０２（図１２では、ＣＯＭＰ．と略記）、逐次比較レジスタ８０３（図１２では、ＳＡＲと略記）、デジタルアナログ変換回路８０４（図１２ではＤＡＣと略記）、タイミングコントローラ８０５（図１２では、Ｔ＿ｃｏｎと略記）、及び発振回路８０６（図１２では、Ｏｓｃｉ．と略記）を有する。
アナログデジタル変換回路８００は、更に、サンプルホールド回路８０１（サンプルアンドホールド回路ともいう。図１２では、Ｓ＆Ｈと略記）を有する。サンプルホールド回路８０１は、アナログデータの電位（アナログ電位Ｖｉｎ）が入力され、制御信号Ｓ１の制御に応じてアナログ電位Ｖｉｎに応じた電荷の保持を行うことができる機能を有する回路である。制御信号Ｓ１は、タイミングコントローラ８０５より与えられる信号である。
サンプルホールド回路８０１は、一例として、バッファ回路８１１、トランジスタ８１２、及び容量素子８１３を有する。サンプルホールド回路８０１の入力端子は、トランジスタ８１２のソース又はドレインの一方に設けられる。サンプルホールド回路８０１の出力端子はトランジスタ８１２のソース又はドレインの他方に設けられる。なお、トランジスタ８１２のソース又はドレインの他方にあるノードを、説明のため、ノードＮＤとする。
バッファ回路８１１は、サンプルホールド回路８０１に入力されるアナログデータ等の信号を増幅して出力する機能を有する。なお、図１２では、バッファ回路８１１を、サンプルホールド回路８０１の入力端子と、トランジスタ８１２のソース又はドレインの一方の側との間に設ける構成としたが、これに限らずトランジスタ８１２のゲート側に設ける構成としてもよい。
トランジスタ８１２は、オフ状態でのソース−ドレイン間を流れる電流が極めて低い機能を有するトランジスタである。このような機能を有するトランジスタとして、ＯＳトランジスタが好適である。ＯＳトランジスタについては、実施の形態６で詳述する。なお、図１２では、ＯＳトランジスタであることを明示するため、ＯＳトランジスタの回路記号に「ＯＳ」の記載を付している。トランジスタ８１２のソース又はドレインの一方は、サンプルホールド回路８０１の入力端子に接続される。トランジスタ８１２のゲートは、制御信号Ｓ１を与える配線に接続される。トランジスタ８１２のソース又はドレインの他方は、サンプルホールド回路８０１の出力端子、又はノードＮＤに接続される。
容量素子８１３は、トランジスタ８１２をオフにすることで、アナログ電位Ｖｉｎに応じた電荷を保持する機能を有する。なお、図１２では、容量素子８１３をトランジスタ８１２のソース又はドレインの他方、すなわちノードＮＤ側に設ける構成を示しているが、容量素子８１３は必ずしも設ける必要はなく、コンパレータ８０２の入力端子におけるゲート容量などを利用することで省略することができる。なおアナログ電位Ｖｉｎに応じた電荷を保持する、トランジスタ８１２及び容量素子８１３を有する回路を、第１の回路１０と図示している。
コンパレータ８０２は、サンプルホールド回路８０１で保持するアナログ電位Ｖｉｎと、デジタルアナログ変換回路８０４が出力するアナログ電位ＤＡＣｏｕｔとの大小関係を比較し、大小関係に応じて信号ｃｍｐｏｕｔを出力する機能を有する。
逐次比較レジスタ８０３は、アナログ電位ＤＡＣｏｕｔの変化に応じて、Ｎビット（Ｎは２以上の自然数）のデジタルデータを保持し、出力する機能を有する。Ｎビット、すなわち０ビット目から（Ｎ−１）ビット目のデジタルデータ（図１２では、ｖａｌｕｅ［Ｎ−１：０］と略記）は、Ｖｏｕｔとして外部に出力される他、デジタルアナログ変換回路８０４に出力される。逐次比較レジスタ８０３は、各ビットに対応するレジスタを含む論理回路で構成され、制御信号Ｓ２の制御に応じてデジタルデータを出力することができる。制御信号Ｓ２は、タイミングコントローラ８０５より与えられる信号である。
デジタルアナログ変換回路８０４は、デジタルデータに従って、アナログ電位ＤＡＣｏｕｔを生成し、出力する機能を有する。デジタルアナログ変換回路８０４は、容量方式の変換方式（Ｃ−ＤＡＣ）でもよいし、抵抗方式の変換方式（Ｒ−ＤＡＣ）でもよい。特にＣ−ＤＡＣであれば、ＯＳトランジスタを用いることで、デジタル値を保持することができるため好ましい。なお、ＯＳトランジスタを有するＣ−ＤＡＣの構成については、後述する実施の形態で具体的な回路構成を挙げて説明する。
タイミングコントローラ８０５は、信号ＳＡＤＣに応じてクロック信号ＣＬＫに同期した制御信号Ｓ１、Ｓ２を生成し、出力する機能を有する。タイミングコントローラ８０５は、論理回路で構成され、クロック信号ＣＬＫ及び信号ＳＡＤＣに応じて制御信号Ｓ１、Ｓ２を出力することができる。論理回路で構成されるタイミングコントローラ８０５は、図１３に示すように、論理回路で構成される逐次比較レジスタ８０３と一体に形成することができる。タイミングコントローラは、制御回路という場合がある。
発振回路８０６（図１２では、Ｏｓｃｉ．と略記）は、クロック信号ＣＬＫを生成し、出力する機能を有する。発振回路８０６は、水晶発振器で生成されるクロック信号でもよいし、リングオシレーターで生成されるクロック信号でもよい。
図１２に示すアナログデジタル変換回路８００は、センサ回路などによって取得したアナログ電位Ｖｉｎを、オフ電流が極めて低いトランジスタ８１２を有するサンプルホールド回路８０１に保持させる。サンプルホールド回路８０１では、トランジスタ８１２をオフにすることで、電荷の保持を可能としたノードＮＤに、アナログ電位Ｖｉｎを保持させる。これにより、サンプルホールド回路８０１が有するバッファ回路８１１などへの電力の供給を停止し、消費電力の低減を図ることができる。
また、この構成により、駆動電圧やクロック信号の周波数を抑えることなく、消費電力の低減を図ることができるため、分解能とサンプリングレートといった、アナログデジタル変換回路の性能を低下させないようにすることができる。また、この構成により、フラッシュメモリなどを用いることなく、アナログデータを保持することができるため、専用の高電圧生成回路や周辺回路を設けずに、消費電力の低減を図ることができる。
なおアナログ電位Ｖｉｎをサンプルホールド回路８０１に与えるセンサ回路は、複数設けられていてもよい。この場合、図１４に示すようにセンサ回路８２１Ａ、センサ回路８２１Ｂと設けられる場合、サンプルホールド回路８０１Ａ、サンプルホールド回路８０１Ｂを設ける。そしてサンプルホールド回路８０１Ａ、サンプルホールド回路８０１Ｂと、コンパレータ８０２との間にセレクタ８２２（マルチプレクサともいう。図１４では、ＭＰＸと略記）を設ける。
セレクタ８２２は、選択信号ＳＥＬにしたがって、サンプルホールド回路８０１Ａ、サンプルホールド回路８０１Ｂのいずれかの一のアナログ電位を選択してコンパレータ８０２に出力する機能を有する。サンプルホールド回路８０１Ａ、サンプルホールド回路８０１Ｂは、それぞれ図１２で説明したサンプルホールド回路８０１と同様の機能を有するため、センサ回路８２１Ａ、センサ回路８２１Ｂで得られるアナログ電位Ｖｉｎ＿Ａ、Ｖｉｎ＿Ｂを保持し、バッファ回路への電源の供給を停止することができる。したがって、消費電力の低減を図るよう動作させることができる。また、サンプルホールド回路８０１Ａ、サンプルホールド回路８０１Ｂで一旦アナログ電位Ｖｉｎ＿Ａ、Ｖｉｎ＿Ｂをサンプリングした後は、センサ回路８２１Ａ、センサ回路８２１Ｂからのアナログ電位Ｖｉｎ＿Ａ、Ｖｉｎ＿Ｂの供給を停止するために、センサ回路８２１Ａ、センサ回路８２１Ｂへの電源の供給を停止することができる。したがって、センサ回路８２１Ａ、センサ回路８２１Ｂの消費電力を低減することができる。
なおセンサ回路で得られるアナログ電位は、一定の場合もあれば、常に変動する場合もある。変動するアナログ電位をサンプリングする場合、相関二重サンプリング（ＣＤＳ：Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）回路を介してサンプリングを行えばよい。相関二重サンプリング回路は、２つのタイミングの相対差を得ることで、ノイズ除去の用途に用いられている。
図１５（Ａ）は、相関二重サンプリング回路の一例を示す。相関二重サンプリング回路は、サンプルホールド回路８３１Ａ乃至８３１Ｃを有する。サンプルホールド回路８３１Ａ乃至８３１Ｃは、図１２で示したサンプルホールド回路８０１と同等の回路を用いることができる。サンプルホールド回路８３１Ａのトランジスタには制御信号φ１、サンプルホールド回路８３１Ｂ、サンプルホールド回路８３１Ｃのトランジスタには制御信号φ２が与えられる。
制御信号φ１及びφ２によってオフ状態になるトランジスタにＯＳトランジスタを用いることで、差を取るために、サンプルホールド回路８３１Ａ乃至８３１Ｃが有するそれぞれの容量素子にサンプリングされた電位の変動を少なくすることができる。そのため、相関二重サンプリング回路の精度を高めることができる。また、また一旦電位をサンプリングした後は、サンプルホールド回路８３１Ａ乃至８３１Ｃが有するそれぞれのバッファ回路への電源の供給を停止することができ、消費電力の低減を図ることができる。
図１５（Ｂ）には、図１５（Ａ）に示す相関二重サンプリング回路の動作の一例となるタイミングチャートを示す。なお電位ＶＳｅｎｓｏｒは、センサ回路８２１で得られる変動する電位であり、電位Ｖｉｎは、相関二重サンプリング回路を経たアナログ電位である。図１５（Ｂ）に示すように、電位ＶＳｅｎｓｏｒが変動しても一定の周期でサンプリングして差をとることで、電位Ｖｉｎは電圧ΔＶで一定の電位となるアナログ電位として得ることができる。
図１６（Ａ）には、デジタルアナログ変換回路８０４の回路構成の一例を示す。なお図１６（Ａ）では１０ビットのＣ−ＤＡＣを示す。また図１６（Ａ）では、説明のため、サンプルホールド回路８０１、コンパレータ８０２を併せて図示している。図１６（Ａ）に示すデジタルアナログ変換回路８０４は容量素子８９３、セレクタ８９４、８９５、８９６及びトランジスタ８９７で構成される。容量素子８９３は、ビット数に応じた容量値を有する。容量値の一例は、図１６（Ａ）中、容量素子８９３に付して示している。またセレクタ８９４，８９５は、容量素子８９３に対応して設けられる。
図１６（Ｂ）には、図１６（Ａ）に示すセレクタ８９４、８９５、８９６の回路構成の一例を示す。セレクタ８９５、８９６の端子ＳＥＬには、制御信号Ｓ２が与えられる。なおセレクタ８９４、８９５の端子Ａには、セレクタ８９６で選択される電位が与えられる。なおセレクタ８９６の端子Ａには、参照電位Ｖｒｅｆが与えられる。なおセレクタ８９４、８９５、８９６の端子Ｂには、グラウンド電位が与えられる。
また図１６（Ｃ）には、図１６（Ｂ）に示すセレクタのより具体的な回路構成の一例を示す。図１６（Ｃ）に示すセレクタは、インバータ回路８９８、ｎチャネル型のトランジスタ８３５、トランジスタ８３６、ｐチャネル型のトランジスタ８３７、トランジスタ８３８で構成される。
次に、図１２とは異なるアナログデジタル変換回路の一例を図１７に示す。
図１７に示すアナログデジタル変換回路９００は、サンプルホールド回路８０１、逐次比較レジスタ８０３、デジタルアナログ変換回路８０４、タイミングコントローラ８０５、及び発振回路８０６を有する。
図１７に示すアナログデジタル変換回路９００の構成において、図１２のアナログデジタル変換回路８００と異なる点は、デジタルアナログ変換回路８０４内にデジタルデータを保持するためのトランジスタ９１１、及び容量素子９１２を有する点にある。トランジスタ９１１のゲートには、各ビットに対応して、オン又はオフを制御するための制御信号Ｓ３ｖａｌｕｅ［Ｎ−１：０］がタイミングコントローラ８０５より与えられる。下記に、図１２のアナログデジタル変換回路８００と異なる点に関して詳細に説明し、図１２のアナログデジタル変換回路８００と重複する点に関しては説明を省略する。
トランジスタ９１１及び容量素子９１２は、トランジスタ９１１をオフにすることで、ノードＮＤＤＡＣにデジタルデータの電位に応じた電荷を保持することで、デジタルデータを保持する。トランジスタ９１１は、トランジスタ８１２と同様にオフ状態でのソース−ドレイン間を流れる電流が極めて低い機能を有するトランジスタであり、ＯＳトランジスタであることが好適である。なおデジタルデータの電位に応じた電荷を保持する、トランジスタ９１１及び容量素子９１２を有する回路を、第１の回路２０と図示している。
デジタルアナログ変換回路８０４内において、デジタルデータを保持する場合、図１６（Ａ）乃至図１６（Ｃ）で説明したセレクタ８９４にトランジスタ９１１及び容量素子９１２を追加する構成とすればよい。図１８（Ａ）、（Ｂ）には、セレクタ８９４にトランジスタ９１１及び容量素子９１２を追加した回路図の一例を示す。なお図１８（Ａ）、（Ｂ）では、制御信号Ｓ３ｖａｌｕｅ［Ｎ−１：０］として、０ビット目の制御信号Ｓ３ｖａｌｕｅ［０］をトランジスタ９１１のゲートに与える例を示している。
図１７の構成とすることで、サンプルホールド回路８０１、コンパレータ８０２、逐次比較レジスタ８０３、及びデジタルアナログ変換回路８０４への電源の供給を停止することで消費電力の低減を図ることができる。具体的には図１８に図示するように、アナログ電位Ｖｉｎをサンプルホールド回路８０１内に保持することで、バッファ回路８１１への電源の供給を停止することができる。また、デジタルアナログ変換回路８０４内のデジタルデータが各ビットで確定していく毎に逐次比較レジスタ８０３内のレジスタへの電源の供給を停止することができる。また、コンパレータ８０２、及びデジタルアナログ変換回路８０４への電源の供給を停止することができる。
本実施の形態で開示する構成は、ＯＳトランジスタを用いて電源の供給が停止した後でもアナログデータあるいはデジタルデータの電位を保持することができるので、各回路への電源の供給を停止し、消費電力を低減することができる。また、デジタルデータが確定後に、アナログデジタル変換回路として機能する半導体装置全体の電源の供給を停止することで、次にアナログ電位Ｖｉｎが入力されるまでの間、消費電力を低減することができる。
以上説明した、アナログデジタル変換回路として機能する本実施の形態の半導体装置は、上記実施の形態１と同様に、センサ等によって取得したアナログ電位Ｖｉｎを、オフ電流が極めて低いトランジスタを有するサンプルホールド回路８０１に保持させる。加えて確定したデジタルデータをデジタルアナログ変換回路内に保持させる。そして本発明の一態様は、半導体装置が有する各回路への電源の供給を停止し、消費電力の低減を図ることができる。
また本実施の形態の半導体装置は、駆動電圧やクロック信号の周波数を抑えることなく、消費電力の低減を図ることができるため、分解能とサンプリングレートといった、アナログデジタル変換回路の性能を低下させないようにすることができる。また本実施の形態の半導体装置は、フラッシュメモリ等を用いることなくアナログデータを保持することができるため、専用の高電圧生成回路や周辺回路を設けずに、消費電力の低減を図ることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態６）
本実施の形態では、開示する発明の一態様に係るトランジスタについて説明する。
なお、本発明の一態様に係るトランジスタは、実施の形態７で説明するｎｃ−ＯＳ又はＣＡＡＣ−ＯＳを有すると好ましい。
＜トランジスタ構造１＞
図２０（Ａ）及び図２０（Ｂ）は、本発明の一態様のトランジスタの上面図及び断面図である。図２０（Ａ）は上面図であり、図２０（Ｂ）は、図２０（Ａ）に示す一点鎖線Ａ１−Ａ２、及び一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図２０（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図２０（Ａ）及び図２０（Ｂ）に示すトランジスタ１４００ａは、基板１４０１上の導電体１４１３と、基板１４０１上及び導電体１４１３上の凸部を有する絶縁体１４０２と、絶縁体１４０２の凸部上の金属酸化物１４０６ａと、金属酸化物１４０６ａ上の金属酸化物１４０６ｂと、金属酸化物１４０６ｂの上面及び側面と接し、間隔を空けて配置された導電体１４１６ａ及び導電体１４１６ｂと、金属酸化物１４０６ｂ上、導電体１４１６ａ上及び導電体１４１６ｂ上の金属酸化物１４０６ｃと、金属酸化物１４０６ｃ上の絶縁体１４１２と、絶縁体１４１２上の導電体１４０４と、導電体１４１６ａ上、導電体１４１６ｂ上及び導電体１４０４上の絶縁体１４０８と、絶縁体１４０８上の絶縁体１４１８と、を有する。なお、ここでは、導電体１４１３をトランジスタの一部としているが、これに限定されない。例えば、導電体１４１３がトランジスタとは独立した構成要素であるとしてもよい。
なお、金属酸化物１４０６ｃは、Ａ３−Ａ４断面において、少なくとも金属酸化物１４０６ｂの上面及び側面と接する。また、導電体１４０４は、Ａ３−Ａ４断面において、金属酸化物１４０６ｃ及び絶縁体１４１２を介して金属酸化物１４０６ｂの上面及び側面と面する。また、導電体１４１３は、絶縁体１４０２を介して金属酸化物１４０６ｂの下面と面する。また、絶縁体１４０２が凸部を有さなくても構わない。また、トランジスタ１４００ａは、金属酸化物１４０６ｃを有さなくても構わない。また、トランジスタ１４００ａは、絶縁体１４０８を有さなくても構わない。また、トランジスタ１４００ａは、絶縁体１４１８を有さなくても構わない。
なお、金属酸化物１４０６ｂは、トランジスタのチャネル形成領域としての機能を有する。また、導電体１４０４は、トランジスタの第１のゲート電極（フロントゲート電極ともいう。）としての機能を有する。また、導電体１４１３は、トランジスタの第２のゲート電極（バックゲート電極ともいう。）としての機能を有する。また、導電体１４１６ａ及び導電体１４１６ｂは、トランジスタのソース電極及びドレイン電極としての機能を有する。また、絶縁体１４０８は、バリア層としての機能を有する。絶縁体１４０８は、例えば、酸素又は／及び水素をブロックする機能を有する。又は、絶縁体１４０８は、例えば、金属酸化物１４０６ａ又は／及び金属酸化物１４０６ｃよりも、酸素又は／及び水素をブロックする能力が高い。
なお、金属酸化物１４０６ａ、又は金属酸化物１４０６ｃは、後述する材料、比率によっては、半導体に分類される場合がある。前述のとおり、金属酸化物１４０６ｂがトランジスタのチャネル形成領域として機能するため、金属酸化物１４０６ａと金属酸化物１４０６ｃの内部にはキャリアの移動は起こらない場合がある。そのため、本実施の形態では、金属酸化物１４０６ａ、又は金属酸化物１４０６ｃが半導体としての性質を持っていたとしても、絶縁体として扱う場合がある。
なお、絶縁体１４０２は過剰酸素を含む絶縁体であると好ましい。
例えば、過剰酸素を含む絶縁体は、加熱処理によって酸素を放出する機能を有する絶縁体である。例えば、過剰酸素を含む酸化シリコン層は、加熱処理などによって酸素を放出することができる酸化シリコン層である。したがって、絶縁体１４０２は膜中を酸素が移動可能な絶縁体である。即ち、絶縁体１４０２は酸素透過性を有する絶縁体とすればよい。例えば、絶縁体１４０２は、金属酸化物１４０６ａよりも酸素透過性の高い絶縁体とすればよい。
過剰酸素を含む絶縁体は、金属酸化物１４０６ｂ中の酸素欠損を低減させる機能を有する場合がある。金属酸化物１４０６ｂ中で酸素欠損は、ＤＯＳを形成し、正孔トラップなどとなる。また、酸素欠損のサイトに水素が入ることによって、キャリアである電子を生成することがある。したがって、金属酸化物１４０６ｂ中の酸素欠損を低減することで、トランジスタに安定した電気特性を付与することができる。
ここで、加熱処理によって酸素を放出する絶縁体は、ＴＤＳ分析（昇温脱離ガス分析：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）にて、１００℃以上７００℃以下又は１００℃以上５００℃以下の膜の表面温度の範囲で１×１０１８ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３以上又は１×１０２０ａｔｏｍｓ／ｃｍ３以上の酸素（酸素原子数換算）を放出することもある。
ここで、ＴＤＳ分析を用いた酸素の放出量の測定方法について、以下に説明する。
測定試料をＴＤＳ分析したときの気体の全放出量は、放出ガスのイオン強度の積分値に比例する。そして標準試料との比較により、気体の全放出量を計算することができる。
例えば、標準試料である所定の密度の水素を含むシリコン基板のＴＤＳ分析結果、及び測定試料のＴＤＳ分析結果から、測定試料の酸素分子の放出量（ＮＯ２）は、下に示す式で求めることができる。ここで、ＴＤＳ分析で得られる質量電荷比３２で検出されるガスの全てが酸素分子由来と仮定する。ＣＨ３ＯＨの質量電荷比は３２であるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子及び質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×α
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＯ２は、測定試料をＴＤＳ分析したときのイオン強度の積分値である。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。上に示す式の詳細に関しては、特許文献２を参照する。なお、上記酸素の放出量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として、例えば１×１０１６ａｔｏｍｓ／ｃｍ２の水素原子を含むシリコン基板を用いて測定する。
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の２倍となる。
又は、加熱処理によって酸素を放出する絶縁体は、過酸化ラジカルを含むこともある。具体的には、過酸化ラジカルに起因するスピン密度が、５×１０１７ｓｐｉｎｓ／ｃｍ３以上であることをいう。なお、過酸化ラジカルを含む絶縁体は、ＥＳＲ（電子スピン共鳴：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）にて、ｇ値が２．０１近傍に非対称の信号を有することもある。
又は、過剰酸素を含む絶縁体は、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））は、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数及び酸素原子数は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定した値である。
図２０（Ｂ）に示すように、金属酸化物１４０６ｂの側面は、導電体１４１６ａ及び導電体１４１６ｂと接する。また、導電体１４０４の電界によって、金属酸化物１４０６ｂを電気的に取り囲むことができる（導電体から生じる電界によって、半導体を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。）。そのため、金属酸化物１４０６ｂの全体（バルク）にチャネルが形成される場合がある。ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのソース電極−ドレイン電極間に大電流を流すことができ、導通時の電流（オン電流）を高くすることができる。
高いオン電流が得られるため、ｓ−ｃｈａｎｎｅｌ構造は、微細化されたトランジスタに適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導体装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。例えば、トランジスタは、チャネル長が好ましくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下の領域を有し、かつ、トランジスタは、チャネル幅が好ましくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下の領域を有する。
また、導電体１４１３に、ソース電極よりも低い電圧又は高い電圧を印加し、トランジスタのしきい値電圧をプラス方向又はマイナス方向へ変動させてもよい。例えば、トランジスタのしきい値電圧をプラス方向に変動させることで、ゲート電圧が０Ｖであってもトランジスタが非導通状態（オフ状態）となる、ノーマリオフが実現できる場合がある。なお、導電体１４１３に印加する電圧は、可変であってもよいし、固定であってもよい。導電体１４１３に印加する電圧を可変にする場合、電圧を制御する回路を導電体１４１３と電気的に接続してもよい。
次に、金属酸化物１４０６ａ、金属酸化物１４０６ｂ、金属酸化物１４０６ｃなどに適用可能な金属酸化物について説明する。
金属酸化物１４０６ｂは、例えば、インジウムを含む酸化物半導体である。金属酸化物１４０６ｂは、例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、金属酸化物１４０６ｂは、元素Ｍを含むと好ましい。元素Ｍは、好ましくは、アルミニウム、ガリウム、イットリウム又はスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。例えば、酸素との結合エネルギーがインジウムよりも高い元素である。又は、元素Ｍは、例えば、酸化物半導体のエネルギーギャップを大きくする機能を有する元素である。また、金属酸化物１４０６ｂは、亜鉛を含むと好ましい。酸化物半導体は、亜鉛を含むと結晶化しやすくなる場合がある。
ただし、金属酸化物１４０６ｂは、インジウムを含む酸化物半導体に限定されない。金属酸化物１４０６ｂは、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず、亜鉛を含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導体などであっても構わない。
金属酸化物１４０６ｂは、例えば、エネルギーギャップが大きい酸化物を用いる。金属酸化物１４０６ｂのエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。
例えば、金属酸化物１４０６ａ及び金属酸化物１４０６ｃは、金属酸化物１４０６ｂを構成する酸素以外の元素一種以上、又は二種以上から構成される酸化物である。金属酸化物１４０６ｂを構成する酸素以外の元素一種以上、又は二種以上から金属酸化物１４０６ａ及び金属酸化物１４０６ｃが構成されるため、金属酸化物１４０６ａと金属酸化物１４０６ｂとの界面、及び金属酸化物１４０６ｂと金属酸化物１４０６ｃとの界面において、界面準位が形成されにくい。
金属酸化物１４０６ａ、金属酸化物１４０６ｂ及び金属酸化物１４０６ｃは、少なくともインジウムを含むと好ましい。なお、金属酸化物１４０６ａがＩｎ−Ｍ−Ｚｎ酸化物のとき、Ｉｎ及びＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高いとする。また、金属酸化物１４０６ｂがＩｎ−Ｍ−Ｚｎ酸化物のとき、Ｉｎ及びＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。また、金属酸化物１４０６ｃがＩｎ−Ｍ−Ｚｎ酸化物のとき、Ｉｎ及びＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。なお、金属酸化物１４０６ｃは、金属酸化物１４０６ａと同種の酸化物を用いても構わない。ただし、金属酸化物１４０６ａ又は／及び金属酸化物１４０６ｃがインジウムを含まなくても構わない場合がある。例えば、金属酸化物１４０６ａ又は／及び金属酸化物１４０６ｃが酸化ガリウムであっても構わない。
金属酸化物１４０６ｂは、金属酸化物１４０６ａ及び金属酸化物１４０６ｃよりも電子親和力の大きい酸化物を用いる。例えば、金属酸化物１４０６ｂとして、金属酸化物１４０６ａ及び金属酸化物１４０６ｃよりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、金属酸化物１４０６ｃがインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さらに好ましくは９０％以上とする。
なお、金属酸化物１４０６ａの組成は、図１９に示した太線の組成の近傍であることが好ましい。なお、金属酸化物１４０６ｂの組成は、図１９に示した太線の組成の近傍であることが好ましい。なお、金属酸化物１４０６ｃの組成は、図１９に示した太線の組成の近傍であることが好ましい。こうすることで、トランジスタのチャネル形成領域を、単結晶構造を有する領域とすることができる。又は、トランジスタのチャネル形成領域、ソース領域及びドレイン領域を、単結晶構造を有する領域とすることができる場合があるトランジスタのチャネル形成領域が単結晶構造を有する領域とすることで、トランジスタの周波数特性を高くすることができる場合がある。
このとき、ゲート電圧を印加すると、金属酸化物１４０６ａ、金属酸化物１４０６ｂ、金属酸化物１４０６ｃのうち、電子親和力の大きい金属酸化物１４０６ｂにチャネルが形成される。
ここで、金属酸化物１４０６ａと金属酸化物１４０６ｂとの間には、金属酸化物１４０６ａと金属酸化物１４０６ｂとの混合領域を有する場合がある。また、金属酸化物１４０６ｂと金属酸化物１４０６ｃとの間には、金属酸化物１４０６ｂと金属酸化物１４０６ｃとの混合領域を有する場合がある。混合領域は、界面準位密度が低くなる。そのため、金属酸化物１４０６ａ、金属酸化物１４０６ｂ及び金属酸化物１４０６ｃの積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する（連続接合ともいう。）バンド構造となる。
このとき、電子は、金属酸化物１４０６ａ中及び金属酸化物１４０６ｃ中ではなく、金属酸化物１４０６ｂ中を主として移動する。上述したように、金属酸化物１４０６ａ及び金属酸化物１４０６ｂの界面における界面準位密度、金属酸化物１４０６ｂと金属酸化物１４０６ｃとの界面における界面準位密度を低くすることによって、金属酸化物１４０６ｂ中で電子の移動が阻害されることが少なく、トランジスタのオン電流を高くすることができる。
トランジスタのオン電流は、電子の移動を阻害する要因を低減するほど、高くすることができる。例えば、電子の移動を阻害する要因のない場合、効率よく電子が移動すると推定される。電子の移動は、例えば、チャネル形成領域の物理的な凹凸が大きい場合にも阻害される。
トランジスタのオン電流を高くするためには、例えば、金属酸化物１４０６ｂの上面又は下面（被形成面、ここでは金属酸化物１４０６ａの上面）の、１μｍ×１μｍの範囲における二乗平均平方根（ＲＭＳ：Ｒｏｏｔ Ｍｅａｎ Ｓｑｕａｒｅ）粗さが１ｎｍ未満、好ましくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎｍ未満とすればよい。また、１μｍ×１μｍの範囲における平均面粗さ（Ｒａともいう。）が１ｎｍ未満、好ましくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎｍ未満とすればよい。また、１μｍ×１μｍの範囲における最大高低差（Ｐ−Ｖともいう。）が１０ｎｍ未満、好ましくは９ｎｍ未満、さらに好ましくは８ｎｍ未満、より好ましくは７ｎｍ未満とすればよい。ＲＭＳ粗さ、Ｒａ及びＰ−Ｖは、エスアイアイ・ナノテクノロジー株式会社製走査型プローブ顕微鏡システムＳＰＡ−５００などを用いて測定することができる。
又は、例えば、チャネルの形成される領域中の欠陥準位密度が高い場合にも、電子の移動は阻害される。
例えば、金属酸化物１４０６ｂが酸素欠損（ＶＯ）を有する場合、酸素欠損のサイトに水素が入り込むことでドナー準位を形成することがある（以下、酸素欠損のサイトに水素が入り込んだ状態をＶＯＨと表記する場合がある）。ＶＯＨは電子を散乱するため、トランジスタのオン電流を低下させる要因となる。なお、酸素欠損のサイトは、水素が入るよりも酸素が入る方が安定する。したがって、金属酸化物１４０６ｂ中の酸素欠損を低減することで、トランジスタのオン電流を高くすることができる場合がある。
金属酸化物１４０６ｂの酸素欠損を低減するために、例えば、絶縁体１４０２に含まれる過剰酸素を、金属酸化物１４０６ａを介して金属酸化物１４０６ｂまで移動させる方法などがある。この場合、金属酸化物１４０６ａは、酸素透過性を有する層（酸素を通過又は透過させる層）であることが好ましい。
なお、トランジスタがｓ−ｃｈａｎｎｅｌ構造を有する場合、金属酸化物１４０６ｂの全体にチャネルが形成される。したがって、金属酸化物１４０６ｂが厚いほどチャネル領域は大きくなる。即ち、金属酸化物１４０６ｂが厚いほど、トランジスタのオン電流を高くすることができる。例えば、１０ｎｍ以上、好ましくは２０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上、より好ましくは１００ｎｍ以上の厚さの領域を有する金属酸化物１４０６ｂとすればよい。なお、チャネル形成領域が縮小していくと、金属酸化物１４０６ｂが薄いほうがトランジスタの電気特性が向上する場合もある。よって金属酸化物１４０６ｂの厚さが１０ｎｍ未満であってもよい。ただし、半導体装置の生産性が低下する場合があるため、例えば、３００ｎｍ以下、好ましくは２００ｎｍ以下、さらに好ましくは１５０ｎｍ以下の厚さの領域を有する金属酸化物１４０６ｂとすればよい。
また、トランジスタのオン電流を高くするためには、金属酸化物１４０６ｃの厚さは小さいほど好ましい。例えば、１０ｎｍ未満、好ましくは５ｎｍ以下、さらに好ましくは３ｎｍ以下の領域を有する金属酸化物１４０６ｃとすればよい。一方、金属酸化物１４０６ｃは、チャネルの形成される金属酸化物１４０６ｂへ、隣接する絶縁体を構成する酸素以外の元素（水素、シリコンなど）が入り込まないようブロックする機能を有する。そのため、金属酸化物１４０６ｃは、ある程度の厚さを有することが好ましい。例えば、０．３ｎｍ以上、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上の厚さの領域を有する金属酸化物１４０６ｃとすればよい。また、金属酸化物１４０６ｃは、絶縁体１４０２などから放出される酸素の外方拡散を抑制するために、酸素をブロックする性質を有すると好ましい。
また、信頼性を高くするためには、金属酸化物１４０６ａは厚く、金属酸化物１４０６ｃは薄いことが好ましい。例えば、１０ｎｍ以上、好ましくは２０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上の厚さの領域を有する金属酸化物１４０６ａとすればよい。金属酸化物１４０６ａの厚さを、厚くすることで、隣接する絶縁体と金属酸化物１４０６ａとの界面からチャネルの形成される金属酸化物１４０６ｂまでの距離を離すことができる。ただし、半導体装置の生産性が低下する場合があるため、例えば、２００ｎｍ以下、好ましくは１２０ｎｍ以下、さらに好ましくは８０ｎｍ以下の厚さの領域を有する金属酸化物１４０６ａとすればよい。
例えば、金属酸化物１４０６ｂと金属酸化物１４０６ａとの間に、例えば、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満のシリコン濃度となる領域を有する。また、金属酸化物１４０６ｂと金属酸化物１４０６ｃとの間に、ＳＩＭＳにおいて、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満のシリコン濃度となる領域を有する。
また、金属酸化物１４０６ｂの水素濃度を低減するために、金属酸化物１４０６ａ及び金属酸化物１４０６ｃの水素濃度を低減すると好ましい。金属酸化物１４０６ａ及び金属酸化物１４０６ｃは、ＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下の水素濃度となる領域を有する。また、金属酸化物１４０６ｂの窒素濃度を低減するために、金属酸化物１４０６ａ及び金属酸化物１４０６ｃの窒素濃度を低減すると好ましい。金属酸化物１４０６ａ及び金属酸化物１４０６ｃは、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下の窒素濃度となる領域を有する。
上述の３層構造は一例である。例えば、金属酸化物１４０６ａ又は金属酸化物１４０６ｃのない２層構造としても構わない。又は、金属酸化物１４０６ａの上もしくは下、又は金属酸化物１４０６ｃ上もしくは下に、金属酸化物１４０６ａ、金属酸化物１４０６ｂ及び金属酸化物１４０６ｃとして例示した半導体のいずれか一を有する４層構造としても構わない。又は、金属酸化物１４０６ａの上、金属酸化物１４０６ａの下、金属酸化物１４０６ｃの上、金属酸化物１４０６ｃの下のいずれか二箇所以上に、金属酸化物１４０６ａ、金属酸化物１４０６ｂ及び金属酸化物１４０６ｃとして例示した半導体のいずれか一を有するｎ層構造（ｎは５以上の整数）としても構わない。
基板１４０１としては、例えば、絶縁体基板、半導体基板又は導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、又は炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムを材料とした化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。又は、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体又は半導体が設けられた基板、半導体基板に導電体又は絶縁体が設けられた基板、導電体基板に半導体又は絶縁体が設けられた基板などがある。又は、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
また、基板１４０１として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板１４０１に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板１４０１として、繊維を編みこんだシート、フィルム又は箔などを用いてもよい。また、基板１４０１が伸縮性を有してもよい。また、基板１４０１は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。又は、元の形状に戻らない性質を有してもよい。基板１４０１の厚さは、例えば、５μｍ以上かつ７００μｍ以下、好ましくは１０μｍ以上かつ５００μｍ以下、さらに好ましくは１５μｍ以上かつ３００μｍ以下とする。基板１４０１を薄くすると、半導体装置を軽量化することができる。また、基板１４０１を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板１４０１上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
可とう性基板である基板１４０１としては、例えば、金属、合金、樹脂もしくはガラス、又はそれらの繊維などを用いることができる。可とう性基板である基板１４０１は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板１４０１としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、又は１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板１４０１として好適である。
導電体１４１３としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタル及びタングステンを一種以上含む導電体を、単層で、又は積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅及びチタンを含む導電体、銅及びマンガンを含む導電体、インジウム、スズ及び酸素を含む導電体、チタン及び窒素を含む導電体などを用いてもよい。
絶縁体１４０２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム又はタンタルを含む絶縁体を、単層で、又は積層で用いればよい。例えば、絶縁体１４０２としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム又は酸化タンタルを用いればよい。
絶縁体１４０２は、基板１４０１からの不純物の拡散を防止する役割を有してもよい。また、金属酸化物１４０６ｂが酸化物半導体である場合、絶縁体１４０２は、金属酸化物１４０６ｂに酸素を供給する役割を担うことができる。
導電体１４１６ａ及び導電体１４１６ｂとしては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタル及びタングステンを一種以上含む導電体を、単層で、又は積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅及びチタンを含む導電体、銅及びマンガンを含む導電体、インジウム、スズ及び酸素を含む導電体、チタン及び窒素を含む導電体などを用いてもよい。
導電体１４１６ａ及び導電体１４１６ｂを有することにより、金属酸化物１４０６ａ、金属酸化物１４０６ｂ又は金属酸化物１４０６ｃに欠陥を形成する場合がある。該欠陥は、金属酸化物１４０６ａ、金属酸化物１４０６ｂ又は金属酸化物１４０６ｃをｎ型化させる場合がある。その結果、金属酸化物１４０６ａ、金属酸化物１４０６ｂ又は金属酸化物１４０６ｃと、導電体１４１６ａ及び導電体１４１６ｂとの間がオーム接触となる。例えば、金属酸化物１４０６ａ、金属酸化物１４０６ｂ又は金属酸化物１４０６ｃに形成された欠陥を、脱水素化及び加酸素化などによって低減した場合、金属酸化物１４０６ａ、金属酸化物１４０６ｂ又は金属酸化物１４０６ｃと、導電体１４１６ａ及び導電体１４１６ｂとの間がショットキー接触となる。
絶縁体１４１２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム又はタンタルを含む絶縁体を、単層で、又は積層で用いればよい。例えば、絶縁体１４１２としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム又は酸化タンタルを用いればよい。
導電体１４０４としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタル及びタングステンを一種以上含む導電体を、単層で、又は積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅及びチタンを含む導電体、銅及びマンガンを含む導電体、インジウム、スズ及び酸素を含む導電体、チタン及び窒素を含む導電体などを用いてもよい。
絶縁体１４０８としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム又はタンタルを含む絶縁体を、単層で、又は積層で用いればよい。絶縁体１４０８は、好ましくは酸化アルミニウム、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム又は酸化タンタルを含む絶縁体を、単層で、又は積層で用いればよい。
絶縁体１４１８としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム又はタンタルを含む絶縁体を、単層で、又は積層で用いればよい。例えば、絶縁体１４１８としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム又は酸化タンタルを用いればよい。
なお、図２０では、トランジスタの第１のゲート電極である導電体１４０４と第２のゲート電極である導電体１４１３とが、電気的に接続しない例を示したが、本発明の一態様に係るトランジスタの構造はこれに限定されない。例えば、図２１（Ａ）に示すトランジスタ１４００ｂのように、導電体１４０４と導電体１４１３とが電気的に接続する構造であっても構わない。このような構成とすることで、導電体１４０４と導電体１４１３とに同じ電位が供給されるため、トランジスタのスイッチング特性を向上させることができる。又は、図２１（Ｂ）に示すトランジスタ１４００ｃのように、導電体１４１３を有さない構造であっても構わない。
また、図２２（Ａ）は、トランジスタの上面図の一例である。図２２（Ａ）の一点鎖線Ｆ１−Ｆ２及び一点鎖線Ｆ３−Ｆ４に対応する断面図の一例を図２２（Ｂ）に示す。なお、図２２（Ａ）では、理解を容易にするため、絶縁体などの一部を省略して示す。
また、図２０などではソース電極及びドレイン電極として機能する導電体１４１６ａ及び導電体１４１６ｂが金属酸化物１４０６ｂの上面及び側面、絶縁体１４０２の上面などと接する例を示したが、本発明の一態様に係るトランジスタの構造はこれに限定されない。例えば、図２２に示すトランジスタ１４００ｄように、導電体１４１６ａ及び導電体１４１６ｂが金属酸化物１４０６ｂの上面のみと接する構造であっても構わない。
また、図２２（Ｂ）に示すように、絶縁体１４１８上に絶縁体１４２８を有してもよい。絶縁体１４２８は、上面が平坦な絶縁体であると好ましい。なお、絶縁体１４２８は、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム又はタンタルを含む絶縁体を、単層で、又は積層で用いればよい。例えば、絶縁体１４２８としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム又は酸化タンタルを用いればよい。絶縁体１４２８の上面を平坦化するために、化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法などによって平坦化処理を行ってもよい。
又は、絶縁体１４２８は、樹脂を用いてもよい。例えば、ポリイミド、ポリアミド、アクリル、シリコーンなどを含む樹脂を用いればよい。樹脂を用いることで、絶縁体１４２８の上面を平坦化処理しなくてもよい場合がある。また、樹脂は短い時間で厚い膜を成膜することができるため、生産性を高めることができる。
また、図２２（Ａ）及び図２２（Ｂ）に示すように、絶縁体１４２８上に導電体１４２４ａ及び導電体１４２４ｂを有してもよい。導電体１４２４ａ及び導電体１４２４ｂは、例えば、配線としての機能を有する。また、絶縁体１４２８が開口部を有し、該開口部を介して導電体１４１６ａと導電体１４２４ａとが電気的に接続しても構わない。また、また、絶縁体１４２８が別の開口部を有し、該開口部を介して導電体１４１６ｂと導電体１４２４ｂとが電気的に接続しても構わない。このとき、それぞれの開口部内に導電体１４２６ａ、導電体１４２６ｂを有しても構わない。
導電体１４２４ａ及び導電体１４２４ｂとしては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタル及びタングステンを一種以上含む導電体を、単層で、又は積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅及びチタンを含む導電体、銅及びマンガンを含む導電体、インジウム、スズ及び酸素を含む導電体、チタン及び窒素を含む導電体などを用いてもよい。
図２２に示すトランジスタは、導電体１４１６ａ及び導電体１４１６ｂは、金属酸化物１４０６ｂの側面と接しない。したがって、第１のゲート電極として機能する導電体１４０４から金属酸化物１４０６ｂの側面に向けて印加される電界が、導電体１４１６ａ及び導電体１４１６ｂによって遮蔽されにくい構造である。また、導電体１４１６ａ及び導電体１４１６ｂは、絶縁体１４０２の上面と接しない。そのため、絶縁体１４０２から放出される過剰酸素（酸素）が導電体１４１６ａ及び導電体１４１６ｂを酸化させるために消費されない。したがって、絶縁体１４０２から放出される過剰酸素（酸素）を、金属酸化物１４０６ｂの酸素欠損を低減するために効率的に利用することのできる構造である。即ち、図２２に示す構造のトランジスタは、高いオン電流、高い電界効果移動度、低いサブスレッショルドスイング値、高い信頼性などを有する優れた電気特性のトランジスタである。
図２３（Ａ）及び図２３（Ｂ）は、本発明の一態様のトランジスタの上面図及び断面図である。図２３（Ａ）は上面図であり、図２３（Ｂ）は、図２３（Ａ）に示す一点鎖線Ｇ１−Ｇ２、及び一点鎖線Ｇ３−Ｇ４に対応する断面図である。なお、図２３（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ１４００ｅは、図２３に示すように、導電体１４１６ａ及び導電体１４１６ｂを有さず、導電体１４２６ａ及び導電体１４２６ｂと、金属酸化物１４０６ｂとが接する構造であっても構わない。この場合、金属酸化物１４０６ｂ又は／及び金属酸化物１４０６ａの、少なくとも４２６ａ及び導電体１４２６ｂと接する領域に低抵抗領域１４２３ａ（低抵抗領域１４２３ｂ）を設けると好ましい。低抵抗領域１４２３ａ及び低抵抗領域１４２３ｂは、例えば、導電体１４０４などをマスクとし、金属酸化物１４０６ｂ又は／及び金属酸化物１４０６ａに不純物を添加することで形成すればよい。なお、導電体１４２６ａ及び導電体１４２６ｂが、金属酸化物１４０６ｂの孔（貫通しているもの）又は窪み（貫通していないもの）に設けられていても構わない。導電体１４２６ａ及び導電体１４２６ｂが、金属酸化物１４０６ｂの孔又は窪みに設けられることで、導電体１４２６ａ及び導電体１４２６ｂと、金属酸化物１４０６ｂとの接触面積が大きくなるため、接触抵抗の影響を小さくすることができる。即ち、トランジスタのオン電流を大きくすることができる。
＜トランジスタ構造２＞
図２４（Ａ）及び図２４（Ｂ）は、本発明の一態様のトランジスタの上面図及び断面図である。図２４（Ａ）は上面図であり、図２４（Ｂ）は、図２４（Ａ）に示す一点鎖線Ｊ１−Ｊ２、及び一点鎖線Ｊ３−Ｊ４に対応する断面図である。なお、図２４（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図２４（Ａ）及び図２４（Ｂ）に示すトランジスタ１６００ａは、基板１６０１上の導電体１６０４と、導電体１６０４上の絶縁体１６１２と、絶縁体１６１２上の金属酸化物１６０６ａと、金属酸化物１６０６ａ上の金属酸化物１６０６ｂと、金属酸化物１６０６ｂ上の金属酸化物１６０６ｃと、金属酸化物１６０６ａ、金属酸化物１６０６ｂ及び金属酸化物１６０６ｃと接し、間隔を空けて配置された導電体１６１６ａ及び導電体１６１６ｂと、金属酸化物１６０６ｃ上、導電体１６１６ａ上及び導電体１６１６ｂ上の絶縁体１６１８と、を有する。なお、導電体１６０４は、絶縁体１６１２を介して金属酸化物１６０６ｂの下面と面する。また、絶縁体１６１２が凸部を有しても構わない。また、基板１６０１と導電体１６０４の間に絶縁体を有しても構わない。該絶縁体は、絶縁体１４０２や絶縁体１４０８についての記載を参照する。また、金属酸化物１６０６ａを有さなくても構わない。また、絶縁体１６１８を有さなくても構わない。
なお、金属酸化物１６０６ｂは、トランジスタのチャネル形成領域としての機能を有する。また、導電体１６０４は、トランジスタの第１のゲート電極（フロントゲート電極ともいう。）としての機能を有する。また、導電体１６１６ａ及び導電体１６１６ｂは、トランジスタのソース電極及びドレイン電極としての機能を有する。
なお、金属酸化物１６０６ａ、又は金属酸化物１６０６ｃは、後述する材料、比率によっては、半導体に分類される場合がある。前述のとおり、金属酸化物１６０６ｂがトランジスタのチャネル形成領域として機能するため、金属酸化物１６０６ａと金属酸化物１６０６ｃの内部にはキャリアの移動は起こらない場合がある。そのため、本実施の形態では、金属酸化物１６０６ａ、又は金属酸化物１６０６ｃが半導体としての性質を持っていたとしても、絶縁体として扱う場合がある。
なお、絶縁体１６１８は過剰酸素を含む絶縁体であると好ましい。
なお、基板１６０１は、基板１４０１についての記載を参照する。また、導電体１６０４は、導電体１４０４についての記載を参照する。また、絶縁体１６１２は、絶縁体１４１２についての記載を参照する。また、金属酸化物１６０６ａは、金属酸化物１４０６ｃについての記載を参照する。また、金属酸化物１６０６ｂは、金属酸化物１４０６ｂについての記載を参照する。また、金属酸化物１６０６ｃは、金属酸化物１４０６ａについての記載を参照する。また、導電体１６１６ａ及び導電体１６１６ｂは、導電体１４１６ａ及び導電体１４１６ｂについての記載を参照する。また、絶縁体１６１８は、絶縁体１４０２についての記載を参照する。
なお、絶縁体１６１８上には、表示素子が設けられていてもよい。例えば、画素電極、液晶層、共通電極、発光層、有機ＥＬ層、陽極、陰極などが設けられていてもよい。表示素子は、例えば、導電体１６１６ａなどと接続されている。
また、図２５（Ａ）は、トランジスタの上面図の一例である。図２５（Ａ）の一点鎖線Ｋ１−Ｋ２及び一点鎖線Ｋ３−Ｋ４に対応する断面図の一例を図２５（Ｂ）に示す。なお、図２５（Ａ）では、理解を容易にするため、絶縁体などの一部を省略して示す。
なお、半導体の上に、チャネル保護膜として機能させることができる絶縁体を配置してもよい。例えば、図２５のトランジスタ１６００ｂに示すように、導電体１６１６ａ及び導電体１６１６ｂと、金属酸化物１６０６ｃとの間に、絶縁体１６２０を配置してもよい。その場合、導電体１６１６ａ（導電体１６１６ｂ）と金属酸化物１６０６ｃとは、絶縁体１６２０中の開口部を介して接続される。絶縁体１６２０は、絶縁体１６１８についての記載を参照すればよい。
なお、図２４（Ｂ）や図２５（Ｂ）において、絶縁体１６１８の上に導電体１６１３を配置し、導電体１６１３の上に絶縁体１６３０を配置してもよい。その場合の例を図２６（Ａ）のトランジスタ１６００ｃ及び図２６（Ｂ）のトランジスタ１６００ｄに示す。なお、導電体１６１３については、導電体１４１３についての記載を参照する。絶縁体１６３０については、絶縁体１４１８の記載を参照する。また、導電体１６１３には、導電体１６０４と同じ電位や同じ信号が供給されてもよいし、異なる電位や信号が供給されてもよい。例えば、導電体１６１３に、一定の電位を供給して、トランジスタのしきい値電圧を制御してもよい。つまり、導電体１６１３は、第２のゲート電極としての機能を有することができる。また、導電体１６１３などによってｓ−ｃｈａｎｎｅｌ構造を形成していても構わない。また、絶縁体１６３０は有さなくても構わない。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態７）
＜酸化物半導体の構造＞
以下では、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、ｎｃ−ＯＳなどがある。
非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であって不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距離秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体と呼ぶことはできない。ただし、ａ−ｌｉｋｅ ＯＳは、微小な領域において周期構造を有するものの、鬆（ボイドともいう。）を有し、不安定な構造である。そのため、物性的には非晶質酸化物半導体に近いといえる。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図２７（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うことができる。
図２７（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図２７（Ｂ）に示す。図２７（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）又は上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面又は上面と平行となる。
図２７（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図２７（Ｃ）は、特徴的な原子配列を、補助線で示したものである。図２７（Ｂ）及び図２７（Ｃ）より、ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあり、ペレットとペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレット５１００の配置を模式的に示すと、レンガ又はブロックが積み重なったような構造となる（図２７（Ｄ）参照。）。図２７（Ｃ）で観察されたペレットとペレットとの間で傾きが生じている箇所は、図２７（Ｄ）に示す領域５１６１に相当する。
また、図２８（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図２８（Ａ）の領域（１）、領域（２）及び領域（３）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図２８（Ｂ）、図２８（Ｃ）及び図２８（Ｄ）に示す。図２８（Ｂ）、図２８（Ｃ）及び図２８（Ｄ）より、ペレットは、金属原子が三角形状、四角形状又は六角形状に配列していることを確認できる。しかしながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図２９（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面又は上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図２９（Ｂ）に示すように明瞭なピークは現れない。これに対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφスキャンした場合、図２９（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸及びｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの電子線を入射させると、図３０（Ａ）に示すような回折パターン（制限視野透過電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面又は上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図３０（Ｂ）に示す。図３０（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸及びｂ軸は配向性を有さないことがわかる。なお、図３０（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面及び（１００）面などに起因すると考えられる。また、図３０（Ｂ）における第２リングは（１１０）面などに起因すると考えられる。
上述したように、ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をするとＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（又は分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物及び酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上のキャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性又は実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下、又は１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いた場合、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークは検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、又はＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳ及びｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ−ｌｉｋｅ ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ（試料Ｂと表記する。）及びＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図３１は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である。ただし、上述した格子縞の長さを結晶部の大きさとしている。図３１より、ａ−ｌｉｋｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図３１中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図３１中の（２）及び（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度及び２．１ｎｍ程度であることがわかる。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られないことがわかる。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度及びＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度及びＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態８）
本実施の形態では、上述の実施の形態で説明した半導体装置（トランジスタ、メモリセルなど）を電子部品（ＲＦＩＣ、記憶装置など）に適用する例、及び該電子部品を具備する電子機器に適用する例について、図３２を用いて説明する。
図３２（Ａ）では上述の実施の形態で説明し半導体装置を電子部品に適用する例について説明する。なお電子部品は、半導体パッケージ、又はＩＣ用パッケージともいう。この電子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。そこで、本実施の形態では、その一例について説明することにする。
上記実施の形態１及び実施の形態２に示すようなトランジスタで構成される半導体装置は、組み立て工程（後工程）を経て、プリント基板に脱着可能な部品が複数合わさることで完成する。
後工程については、図３２（Ａ）に示す各工程を経ることで完成させることができる。具体的には、前工程で得られる素子基板が完成（ステップＳ１）した後、基板の裏面を研削する（ステップＳ２）。この段階で基板を薄膜化することで、前工程での基板の反り等を低減し、部品としての小型化を図るためである。
基板の裏面を研削して、基板を複数のチップに分離するダイシング工程を行う。そして、分離したチップを個々にピックアップしてリードフレーム上に搭載し接合する、ダイボンディング工程を行う（ステップＳ３）。このダイボンディング工程におけるチップとリードフレームとの接着は、樹脂による接着や、テープによる接着等、適宜製品に応じて適した方法を選択する。なお、ダイボンディング工程は、インターポーザ上に搭載し接合してもよい。
なお、本実施の形態において、基板の一方の面に素子が形成されていたとき、基板の一方の面を表面とし、該基板の他方の面（該基板の素子が形成されていない側の面）を裏面とする。
次いでリードフレームのリードとチップ上の電極とを、金属の細線（ワイヤー）で電気的に接続する、ワイヤーボンディングを行う（ステップＳ４）。金属の細線には、銀線や金線を用いることができる。また、ワイヤーボンディングは、ボールボンディングや、ウェッジボンディングを用いることができる。
ワイヤーボンディングされたチップは、エポキシ樹脂等で封止される、モールド工程が施される（ステップＳ５）。モールド工程を行うことで電子部品の内部が樹脂で充填され、機械的な外力による内蔵される回路部やワイヤーに対するダメージを低減することができ、また水分や埃による特性の劣化を低減することができる。
次いでリードフームのリードをメッキ処理する。そしてリードを切断及び成形加工する（ステップＳ６）。このめっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。
次いでパッケージの表面に印字処理（マーキング）を施す（ステップＳ７）。そして最終的な検査工程（ステップＳ８）を経て電子部品が完成する（ステップＳ９）。
以上説明した電子部品は、上述の実施の形態で説明した半導体装置を含む構成とすることができる。そのため、信頼性に優れた電子部品を実現することができる。
また、完成した電子部品の斜視模式図を図３２（Ｂ）に示す。図３２（Ｂ）では、電子部品の一例として、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）の斜視模式図を示している。図３２（Ｂ）に示す電子部品１９００は、リード１９０１及び回路部１９０３を示している。図３２（Ｂ）に示す電子部品１９００は、例えばプリント基板１９０２に実装される。このような電子部品１９００が複数組み合わされて、それぞれがプリント基板１９０２上で電気的に接続されることで電子機器の内部に搭載することができる。完成した回路基板１９０４は、電子機器等の内部に設けられる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（本明細書等の記載に関する付記）
以上の実施の形態、及び実施の形態における各構成の説明について、以下に付記する。
＜実施の形態で述べた本発明の一態様に関する付記＞
各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、互いに構成例を適宜組み合わせることが可能である。
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）と、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）との少なくとも一つの内容に対して、適用、組み合わせ、又は置き換えなどを行うことができる。
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）と、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）との少なくとも一つの図に対して、組み合わせることにより、さらに多くの図を構成させることができる。
＜序数詞に関する付記＞
本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。
＜図面を説明する記載に関する付記＞
実施の形態について図面を参照しながら説明している。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。構成同士の位置関係は、各構成を描写する方向に応じて適宜変化する。そのため、配置を示す語句は、明細書で説明した記載に限定されず、状況に応じて適切に言い換えることができる。
また、「上」や「下」の用語は、構成要素の位置関係が直上又は直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。
また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
また、図面において、上面図（平面図、レイアウト図ともいう）や斜視図などにおいて、図面の明確性を期すために、一部の構成要素の記載を省略している場合がある。
また、図面において、同一の要素又は同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
＜言い換え可能な記載に関する付記＞
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソース又はドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位（接地電位）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
なお本明細書等において、「膜」、「層」などの語句は、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。又は、場合によっては、又は、状況に応じて、「膜」、「層」などの語句を使わずに、別の用語に入れ替えることが可能である。例えば、「導電層」又は「導電膜」という用語を、「導電体」という用語に変更することが可能な場合がある。又は、例えば、「絶縁層」「絶縁膜」という用語を、「絶縁体」という用語に変更することが可能な場合がある。
なお本明細書等において、「配線」などの用語は、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「配線」という用語を、「信号線」という用語に変更することが可能な場合がある。また、例えば、「配線」という用語を、「電源線」などの用語に変更することが可能な場合がある。また、その逆も同様で、「信号線」「電源線」などの用語を、「配線」という用語に変更することが可能な場合がある。「電源線」などの用語は、「信号線」などの用語に変更することが可能な場合がある。また、その逆も同様で「信号線」などの用語は、「電源線」などの用語に変更することが可能な場合がある。
＜語句の定義に関する付記＞
以下では、上記実施の形態中で言及した語句の定義について説明する。
＜＜半導体について＞＞
本明細書において、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」と言い換えることができる場合がある。
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「導電体」と言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体」と言い換えることができる場合がある。
なお、半導体の不純物とは、例えば、半導体層を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコン層である場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
＜＜トランジスタについて＞＞
本明細書において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域又はドレイン電極）とソース（ソース端子、ソース領域又はソース電極）の間にチャネル形成領域を有しており、ドレインとチャネル形成領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
＜＜スイッチについて＞＞
本明細書等において、スイッチとは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。又は、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある。
なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。
機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
＜＜チャネル長について＞＞
本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導体（又はトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、又はチャネルが形成される領域における、ソース（ソース領域又はソース電極）とドレイン（ドレイン領域又はドレイン電極）との間の距離をいう。
なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値又は平均値とする。
＜＜チャネル幅について＞＞
本明細書等において、チャネル幅とは、例えば、上面図において半導体（又はトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、又はチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。
なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値又は平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅又は見かけ上のチャネル幅を指す場合がある。又は、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
＜＜接続について＞＞
なお、本明細書等において、ＸとＹとが接続されている、と記載する場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とを含むものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも含むものとする。
ここで使用するＸ、Ｙなどは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。又は、スイッチは、電流を流す経路を選択して切り替える機能を有している。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅又は電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とを含むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。又は、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。又は、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
＜＜平行、垂直について＞＞
本明細書において、「平行」とは、二つの直線が−１０°以上かつ１０°以下の角度で配置されている状態をいう。したがって、−５°以上かつ５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上かつ３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上かつ１００°以下の角度で配置されている状態をいう。したがって、８５°以上かつ９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上かつ１２０°以下の角度で配置されている状態をいう。
＜＜三方晶、菱面体晶について＞＞
本明細書において、結晶が三方晶又は菱面体晶である場合、六方晶系として表す。
ＢＬ 配線
ＢＬＢ 配線
ＷＬ 配線
ＷＬＣ 配線
ＳＬ 配線
ＢＧＬ 配線
ＲＢＬ 配線
ＲＷＬ 配線
ＷＢＬ 配線
ＷＷＬ 配線
ＢＲＬ 配線
Ｃ１０１ 容量素子
Ｃ１０２ 容量素子
Ｃ１０３ 容量素子
Ｃ１０４ 容量素子
Ｃ１０５ 容量素子
Ｍ１０１ トランジスタ
Ｍ１０２ トランジスタ
Ｍ１０４ トランジスタ
Ｍ１０５ トランジスタ
Ｍ１０６ トランジスタ
Ｍ１０７ トランジスタ
Ｍ１０８ トランジスタ
Ｍｏｓ１ トランジスタ
Ｍｏｓ２ トランジスタ
Ｍｏｓ３ トランジスタ
Ｍｏｓ４ トランジスタ
Ｍｏｓ５ トランジスタ
Ｍｏｓ６ トランジスタ
１０ 回路
２０ 回路
１００ａ 環境センサ
１００ｂ 環境センサ
１００ｂ−１ 環境センサ
１００ｂ−２ 環境センサ
１００ｂ−３ 環境センサ
１００ｂ−４ 環境センサ
１００ｃ 環境センサ
１００ｄ 環境センサ
１０１ アンテナ
１０２ アンテナ
１０３ アンテナ
１１０ａ センサ回路
１１０ｂ センサ回路
１１０ｃ センサ回路
１１１ 受信回路
１１２ 電源回路
１１３ 電池
１１４ 記憶装置
１１５ アナログデジタル変換回路
１１６ センサ
１１７ 光センサ
１１８ 検波回路
１２０ 制御回路
１２１ 論理回路
１２２ メモリコントローラ
１２３ センサコントローラ
１３０ 送信回路
１３１ 変調回路
１３２ 送信アンプ
１４１ ＯＳメモリ
１４２ ＯＳアナログデジタル変換回路
４０１ 自動車
４０２ ＲＦ送受信機
４０３ ＲＦ受信機
４０４ レーザ光送信機
４０５ 電波
４０６ 天井
８００ アナログデジタル変換回路
８０１ サンプルホールド回路
８０１Ａ サンプルホールド回路
８０１Ｂ サンプルホールド回路
８０２ コンパレータ
８０３ 逐次比較レジスタ
８０４ デジタルアナログ変換回路
８０５ タイミングコントローラ
８０６ 発振回路
８１１ バッファ回路
８１２ トランジスタ
８１３ 容量素子
８２１ センサ回路
８２１Ａ センサ回路
８２１Ｂ センサ回路
８２２ セレクタ
８３１Ａ サンプルホールド回路
８３１Ｂ サンプルホールド回路
８３１Ｃ サンプルホールド回路
８３５ トランジスタ
８３６ トランジスタ
８３７ トランジスタ
８３８ トランジスタ
８９３ 容量素子
８９４ セレクタ
８９５ セレクタ
８９６ セレクタ
８９７ トランジスタ
８９８ インバータ回路
９００ アナログデジタル変換回路
９１１ トランジスタ
９１２ 容量素子
１０００ 橋
１００１ 橋脚
１００２ 情報処理端末
１１００ 電柱
１１０１ 配線
１１０２ 配線
１１０３ 信号機
１１０４ 情報処理端末
１２００ メモリセル
１２０３ メモリセル
１２０４ メモリセル
１２０５ メモリセル
１２０６ メモリセル
１２０７ メモリセル
１２０８ メモリセル
１４００ａ トランジスタ
１４００ｂ トランジスタ
１４００ｃ トランジスタ
１４００ｄ トランジスタ
１４００ｅ トランジスタ
１４０１ 基板
１４０２ 絶縁体
１４０４ 導電体
１４０６ａ 金属酸化物
１４０６ｂ 金属酸化物
１４０６ｃ 金属酸化物
１４０８ 絶縁体
１４１２ 絶縁体
１４１３ 導電体
１４１６ａ 導電体
１４１６ｂ 導電体
１４１８ 絶縁体
１４２３ａ 低抵抗領域
１４２３ｂ 低抵抗領域
１４２４ａ 導電体
１４２４ｂ 導電体
１４２６ａ 導電体
１４２６ｂ 導電体
１４２８ 絶縁体
１６００ａ トランジスタ
１６００ｂ トランジスタ
１６００ｃ トランジスタ
１６００ｄ トランジスタ
１６０１ 基板
１６０４ 導電体
１６０６ａ 金属酸化物
１６０６ｂ 金属酸化物
１６０６ｃ 金属酸化物
１６１２ 絶縁体
１６１３ 導電体
１６１６ａ 導電体
１６１６ｂ 導電体
１６１８ 絶縁体
１６２０ 絶縁体
１６３０ 絶縁体
１９００ 電子部品
１９０１ リード
１９０２ プリント基板
１９０３ 回路部
１９０４ 回路基板
２６００ 記憶装置
２６０１ 周辺回路
２６１０ メモリセルアレイ
２６２１ ローデコーダ
２６２２ ワード線ドライバ回路
２６３０ ビット線ドライバ回路
２６３１ カラムデコーダ
２６３２ プリチャージ回路
２６３３ センスアンプ
２６３４ 書き込み回路
２６４０ 出力回路
２６６０ コントロールロジック回路
５１００ ペレット
５１２０ 基板
５１６１ 領域

Claims (8)

  1. 第１のセンサと、第２のセンサと、制御回路と、送信アンプと、変調回路と、記憶装置と、アナログデジタル変換回路と、第１のアンテナと、電池と、電源回路と、を有し、
    前記記憶装置は、第１のトランジスタと、第１の保持ノードと、を有し、
    前記アナログデジタル変換回路は、第２のトランジスタと、第２の保持ノードと、を有し、
    前記第１のトランジスタは、チャネル形成領域に酸化物半導体を有し、
    前記第２のトランジスタは、チャネル形成領域に酸化物半導体を有し、
    前記第１のトランジスタは、前記第１の保持ノードの充電及び放電を制御する機能を有し、
    前記第２のトランジスタは、前記第２の保持ノードの充電及び放電を制御する機能を有し、
    前記電池は、前記電源回路を介して、前記第１のセンサと、前記第２のセンサと、前記制御回路と、前記送信アンプと、前記変調回路と、前記記憶装置と、前記アナログデジタル変換回路と、に電力を供給する機能を有し、
    前記第２のセンサは、光を受光すると、トリガ信号を前記制御回路に出力する機能を有し、
    前記制御回路は、前記トリガ信号を受けることにより、前記第１のセンサと、前記記憶装置と、前記アナログデジタル変換回路と、前記変調回路と、前記送信アンプと、に制御信号を送る機能を有し、
    前記第１のセンサは、外界の物理量、又は化学量を第１のセンシングデータとして取得する機能を有し、
    前記アナログデジタル変換回路は、前記第１のセンシングデータをデジタル変換して、第２のセンシングデータを生成する機能を有し、
    前記記憶装置は、前記第２のセンシングデータを記憶する機能を有し、
    前記変調回路は、前記第２のセンシングデータを変調する機能を有し、
    前記送信アンプは、前記変調回路で変調された前記第２のセンシングデータを増幅する機能を有し、
    前記第１のアンテナは、前記送信アンプで増幅された前記第２のセンシングデータを第１の電磁波信号として送信する機能を有する環境センサ。
  2. 受信回路と、第１のセンサと、制御回路と、送信アンプと、変調回路と、記憶装置と、アナログデジタル変換回路と、第１のアンテナと、電池と、電源回路と、を有し、
    前記記憶装置は、第１のトランジスタと、第１の保持ノードと、を有し、
    前記アナログデジタル変換回路は、第２のトランジスタと、第２の保持ノードと、を有し、
    前記第１のトランジスタは、チャネル形成領域に酸化物半導体を有し、
    前記第２のトランジスタは、チャネル形成領域に酸化物半導体を有し、
    前記第１のトランジスタは、前記第１の保持ノードの充電及び放電を制御する機能を有し、
    前記第２のトランジスタは、前記第２の保持ノードの充電及び放電を制御する機能を有し、
    前記電池は、前記電源回路を介して、前記第１のセンサと、前記受信回路と、前記制御回路と、前記送信アンプと、前記変調回路と、前記記憶装置と、前記アナログデジタル変換回路と、に電力を供給する機能を有し、
    前記受信回路は、外部からの信号を受信すると、トリガ信号を前記制御回路に出力する機能を有し、
    前記制御回路は、前記トリガ信号を受けることにより、前記第１のセンサと、前記記憶装置と、前記アナログデジタル変換回路と、前記変調回路と、前記送信アンプと、に制御信号を送る機能を有し、
    前記第１のセンサは、外界の物理量、又は化学量を第１のセンシングデータとして取得する機能を有し、
    前記アナログデジタル変換回路は、前記第１のセンシングデータをデジタル変換して、第２のセンシングデータを生成する機能を有し、
    前記記憶装置は、前記第２のセンシングデータを記憶する機能を有し、
    前記変調回路は、前記第２のセンシングデータを変調する機能を有し、
    前記送信アンプは、前記変調回路で変調された前記第２のセンシングデータを増幅する機能を有し、
    前記第１のアンテナは、前記送信アンプで増幅された前記第２のセンシングデータを第１の電磁波信号として送信する機能を有する環境センサ。
  3. 請求項２において、
    前記受信回路は、検波回路を有し、
    前記電池は、前記電源回路を介して、前記検波回路に電力を供給する機能を有し、
    前記第１のアンテナは、外部から第２の電磁波信号を受信する機能を有し、
    前記検波回路は、前記第２の電磁波信号を復調して、前記トリガ信号として前記制御回路に出力する機能を有する環境センサ。
  4. 請求項２において、
    前記受信回路は、第２のアンテナと、検波回路と、を有し、
    前記電池は、前記電源回路を介して、前記検波回路に電力を供給する機能を有し、
    前記第２のアンテナは、外部からの第２の電磁波信号を受信する機能を有し、
    前記検波回路は、前記第２の電磁波信号を復調して、前記トリガ信号として前記制御回路に出力する機能を有し、
    前記第１の電磁波信号の周波数と、前記第２の電磁波信号の周波数は、互いに異なる環境センサ。
  5. 請求項１乃至請求項４のいずれか一において、
    前記第１のセンサは、前記物理量として、応力、歪み、温度、湿度、光量、電流、電圧、粒子の数、前記粒子の濃度の少なくともいずれか一を計測する機能を有する環境センサ。
  6. 請求項１乃至請求項４のいずれか一において、
    前記第１のセンサは、前記化学量として、酸化物イオン、硫化物イオン、塩化物イオン、臭化物イオン、ヨウ化物イオン、水酸化物イオン、硫酸イオン、炭酸イオン、水素イオン、カルシウムイオンの少なくともいずれか一の量を計測する機能を有する環境センサ。
  7. 請求項１乃至請求項６のいずれか一において、
    前記記憶装置は、更に、第１の容量素子を有し、
    前記第１の容量素子は、前記第１の保持ノードの電圧を保持する機能を有する環境センサ。
  8. 請求項１乃至請求項７のいずれか一において、
    前記アナログデジタル変換回路は、更に、第２の容量素子を有し、
    前記第２の容量素子は、前記第２の保持ノードの電圧を保持する機能を有する環境センサ。
JP2017503203A 2015-03-02 2016-02-25 環境センサ Active JP6554533B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015040494 2015-03-02
JP2015040494 2015-03-02
PCT/IB2016/051019 WO2016139559A1 (ja) 2015-03-02 2016-02-25 環境センサ、又は半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019126960A Division JP6773851B2 (ja) 2015-03-02 2019-07-08 環境センサ

Publications (2)

Publication Number Publication Date
JPWO2016139559A1 JPWO2016139559A1 (ja) 2017-12-14
JP6554533B2 true JP6554533B2 (ja) 2019-07-31

Family

ID=56849332

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2017503203A Active JP6554533B2 (ja) 2015-03-02 2016-02-25 環境センサ
JP2019126960A Expired - Fee Related JP6773851B2 (ja) 2015-03-02 2019-07-08 環境センサ
JP2020167126A Withdrawn JP2021005416A (ja) 2015-03-02 2020-10-01 環境センサ
JP2022163773A Withdrawn JP2023002628A (ja) 2015-03-02 2022-10-12 環境センサ

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2019126960A Expired - Fee Related JP6773851B2 (ja) 2015-03-02 2019-07-08 環境センサ
JP2020167126A Withdrawn JP2021005416A (ja) 2015-03-02 2020-10-01 環境センサ
JP2022163773A Withdrawn JP2023002628A (ja) 2015-03-02 2022-10-12 環境センサ

Country Status (3)

Country Link
US (3) US10091563B2 (ja)
JP (4) JP6554533B2 (ja)
WO (1) WO2016139559A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023002628A (ja) * 2015-03-02 2023-01-10 株式会社半導体エネルギー研究所 環境センサ

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3372731B1 (de) * 2017-03-08 2020-07-22 Toll Collect GmbH Verkehrsüberwachungsanordnung
US10276578B2 (en) * 2017-06-25 2019-04-30 United Microelectronics Corp. Dynamic oxide semiconductor random access memory(DOSRAM) having a capacitor electrically connected to the random access memory (SRAM)
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
WO2020065440A1 (ja) * 2018-09-28 2020-04-02 株式会社半導体エネルギー研究所 半導体装置
US10977932B2 (en) 2018-12-04 2021-04-13 At&T Intellectual Property I, L.P. Method and apparatus for electromagnetic wave communications associated with vehicular traffic
WO2020148601A1 (ja) 2019-01-18 2020-07-23 株式会社半導体エネルギー研究所 表示システム、表示装置、発光装置
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) * 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP4274453B2 (ja) 2001-07-02 2009-06-10 横浜ゴム株式会社 車両のタイヤ監視システム
US20070123767A1 (en) * 2002-05-31 2007-05-31 Valentino Montegrande Intraocular pressure sensor and method of use
US6950767B2 (en) 2002-11-15 2005-09-27 Renesas Technology Corp. Quality monitoring system for building structure, quality monitoring method for building structure and semiconductor integrated circuit device
JP2005006979A (ja) 2003-06-19 2005-01-13 Canon Inc 放射線撮像装置、放射線撮像方法、及び、放射線撮像プログラム
US6972986B2 (en) * 2004-02-03 2005-12-06 Kilopass Technologies, Inc. Combination field programmable gate array allowing dynamic reprogrammability and non-votatile programmability based upon transistor gate oxide breakdown
US7764958B2 (en) * 2004-03-18 2010-07-27 Microstrain, Inc. Wireless sensor system
WO2006025594A1 (en) * 2004-09-03 2006-03-09 Semiconductor Energy Laboratory Co., Ltd. Health data collecting system and semiconductor device
JP2006195502A (ja) 2005-01-11 2006-07-27 Teruya:Kk センサ入力機能付きバッテリーレス型ｒｆｉｄセンサ
US7965180B2 (en) 2006-09-28 2011-06-21 Semiconductor Energy Laboratory Co., Ltd. Wireless sensor device
JP5179858B2 (ja) 2007-01-06 2013-04-10 株式会社半導体エネルギー研究所 半導体装置
JP4835534B2 (ja) * 2007-08-07 2011-12-14 株式会社デンソーウェーブ Ｒｆタグシステム，ｒｆタグ，タグリーダ
JP4485568B2 (ja) * 2007-12-07 2010-06-23 株式会社日立製作所 センサシステム用半導体装置
JP5402083B2 (ja) 2008-09-29 2014-01-29 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
WO2010038601A1 (en) * 2008-09-30 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
KR101591613B1 (ko) 2009-10-21 2016-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20190006091A (ko) 2009-10-29 2019-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20120302874A1 (en) * 2009-12-01 2012-11-29 Hollstien David S Non-invasive implant rupture detection system
KR101781336B1 (ko) 2009-12-25 2017-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2012174176A (ja) * 2011-02-24 2012-09-10 East Japan Railway Co 無線通信装置、設備情報管理システム、無線通信方法
JP5881979B2 (ja) 2011-06-27 2016-03-09 セイコーインスツル株式会社 端末装置、及び通信システム
US20130027186A1 (en) * 2011-07-26 2013-01-31 Can Cinbis Ultralow-power implantable hub-based wireless implantable sensor communication
JP5816545B2 (ja) * 2011-12-28 2015-11-18 株式会社フジクラ 無線センサシステム
JP2013168926A (ja) * 2012-01-18 2013-08-29 Semiconductor Energy Lab Co Ltd 回路、センサ回路及びセンサ回路を用いた半導体装置
JP6035195B2 (ja) * 2012-05-01 2016-11-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2954461A4 (en) 2013-02-07 2017-01-18 Newport Digital Technologies Australia Pty Ltd Improvements in rfid tracking
TWI641112B (zh) 2013-06-13 2018-11-11 半導體能源研究所股份有限公司 半導體裝置
KR101515491B1 (ko) * 2013-11-18 2015-05-06 경북대학교 산학협력단 수소이온 감지센서
KR20150144550A (ko) * 2014-06-17 2015-12-28 삼성전자주식회사 온-칩 저항 측정 회로 및 이를 포함하는 저항성 메모리 장치
US10379155B2 (en) * 2014-10-02 2019-08-13 Xilinx, Inc. In-die transistor characterization in an IC
WO2016139559A1 (ja) * 2015-03-02 2016-09-09 株式会社半導体エネルギー研究所 環境センサ、又は半導体装置
KR20170061602A (ko) * 2015-11-26 2017-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023002628A (ja) * 2015-03-02 2023-01-10 株式会社半導体エネルギー研究所 環境センサ

Also Published As

Publication number Publication date
JPWO2016139559A1 (ja) 2017-12-14
JP2019197571A (ja) 2019-11-14
JP6773851B2 (ja) 2020-10-21
US11297403B2 (en) 2022-04-05
JP2023002628A (ja) 2023-01-10
WO2016139559A1 (ja) 2016-09-09
US10091563B2 (en) 2018-10-02
US11044538B2 (en) 2021-06-22
US20210306721A1 (en) 2021-09-30
US20190149895A1 (en) 2019-05-16
JP2021005416A (ja) 2021-01-14
US20180084314A1 (en) 2018-03-22

Similar Documents

Publication Publication Date Title
JP6554533B2 (ja) 環境センサ
US10500908B2 (en) Semiconductor device, method for manufacturing semiconductor device, tire, and moving object
US9672873B2 (en) Semiconductor device
US11374023B2 (en) Logic circuit, processing unit, electronic component, and electronic device
JP6895265B2 (ja) 半導体装置、電子部品、および電子機器
US10679017B2 (en) Semiconductor device and system thereof
US10002648B2 (en) Memory device, semiconductor device, and electronic device
TWI775741B (zh) 半導體裝置及感測器系統
JP2016110688A (ja) 半導体装置及びその駆動方法
TW201643723A (zh) 存儲系統及資訊處理系統
KR20160028959A (ko) 반도체 장치
JP2017055338A (ja) 半導体装置、及び電子機器
WO2022018560A1 (ja) 半導体装置
JP2016110679A (ja) 記憶装置、およびそれを有する半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190708

R150 Certificate of patent or registration of utility model

Ref document number: 6554533

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250