JP6542382B2

JP6542382B2 - 入力装置及び入力装置の駆動方法

Info

Publication number: JP6542382B2
Application number: JP2017550294A
Authority: JP
Inventors: 重高　寛; 寛重高
Original assignee: Alps Electric Co Ltd; Alps Alpine Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 2015-11-11
Filing date: 2016-11-04
Publication date: 2019-07-10
Anticipated expiration: 2036-11-04
Also published as: CN108351723A; US10430006B2; JPWO2017082176A1; WO2017082176A1; CN108351723B; US20180239462A1

Description

本発明は、入力装置及び入力装置の駆動方法に関するものである。

特許文献１のように、圧力の変化に応じて抵抗値が変化するセンシング素子と、電圧の印加により電荷が蓄積される電荷蓄積部とを備え、電荷蓄積部に流れる電流の変化の様相が、センシング素子の抵抗値に応じて異なることを利用して圧力を測定する入力装置が知られている。

特開平６−３１４１５６

しかしながら、特許文献１の入力装置では、電荷蓄積部で電荷を蓄積した後に、電荷蓄積部の電荷を放電することが必要であるため、放電中に測定ができない。従って、測定周期が長く、１回の測定に時間がかかるという不利益がある。

本発明はかかる事情に鑑みてなされたものであり、その目的は、従来に比べて測定周期を短くして、測定を高速化できる入力装置及び入力装置の駆動方法を提供することにある。

本発明の第１の観点に係る入力装置は、押圧操作による圧力の変化に応じて抵抗値が変化する抵抗性センサ素子と、少なくとも１つの抵抗素子とを含み、駆動電圧が供給されると抵抗性センサ素子の抵抗値に応じた分圧電圧を発生する分圧回路と、異なる分圧電圧を発生させる第１駆動電圧及び第２駆動電圧を一定の時間間隔で交互に分圧回路に供給する第１駆動回路と、分圧電圧が変化すると、分圧電圧の変化に応じた電荷の変化を生じるキャパシタと、駆動電圧が第１駆動電圧から第２駆動電圧へ変化した場合におけるキャパシタの電荷の変化量、及び、駆動電圧が第２駆動電圧から第１駆動電圧へ変化した場合におけるキャパシタの電荷の変化量をそれぞれ検出する第１電荷検出回路とを備える。

この構成によれば、第１駆動電圧及び第２駆動電圧を一定の時間間隔で交互に分圧回路に供給するので、キャパシタの放電期間を設ける必要がない。従って、従来に比べて測定周期が短くなり、測定が高速化される。

好適に、本発明の入力装置は、基板と、基板の表面の異なる位置にそれぞれ配置され、物体の近接に応じて静電容量が変化する複数の容量性センサ素子を有する静電センサ部と、複数の容量性センサ素子にそれぞれ駆動電圧を供給する第２駆動回路と、第２駆動回路による駆動電圧の供給によって複数の容量性センサ素子に蓄積される電荷を検出する第２電荷検出回路と、基板を基台に支持する支持部材と、を備えてよい。抵抗性センサ素子は、基台に向かって基板を押圧する圧力の変化に応じて抵抗値が変化してよい。

この構成によれば、静電センサ部における位置の検出と、抵抗性センサ素子による押圧の検出において、共に電荷検出回路を用いているので、回路構成を共通化・簡略化しやすい。

好適に、分圧回路は、駆動電圧が供給される一対のノードを有し、第１駆動回路は、第１駆動電圧を供給する場合、一対のノードの一方を電源ラインに接続するとともに一対のノードの他方をグランドに接続し、第２駆動電圧を供給する場合、一対のノードの一方をグランドに接続するとともに一対のノードの他方を電源ラインに接続してよい。

この構成によれば、駆動電圧の極性を簡易な構成で反転できる。

好適に、分圧回路は、キャパシタの一方の端子に分圧電圧を印加してよい。第１電荷検出回路は、キャパシタの他方の端子から転送される電荷を蓄積する電荷転送用キャパシタと、キャパシタの他方の端子と基準電圧との差を増幅し、増幅結果の電圧を電荷転送用キャパシタに出力するアンプ回路と、駆動電圧の変化に伴ってキャパシタから電荷転送用キャパシタへ転送される電荷に応じた電圧をアンプ回路が出力した後、次の駆動電圧の変化が生じる前に、電荷転送用キャパシタに蓄積される電荷を初期化する電荷初期化回路とを含んでよい。

好適に、第１電荷供出回路と第２電荷検出回路は、共通の半導体集積回路チップに集積されてよい。

この構成によれば、回路構成が簡易になり、基板に実装される部品数が少なくなる。

好適に、第１駆動回路と第２駆動回路が共通の半導体集積回路チップに集積されてよい。

本発明の第２の観点は、押圧操作による圧力の変化に応じて抵抗値が変化する抵抗性センサ素子と、少なくとも１つの抵抗素子とを含み、駆動電圧が供給されると抵抗性センサ素子の抵抗値に応じた分圧電圧を発生する分圧回路と、分圧電圧の変化に応じた電荷の変化を生じるキャパシタとを備える入力装置の駆動方法に関する。この入力装置の駆動方法は、駆動電圧を第１駆動電圧から第２駆動電圧へ変化させることと、駆動電圧が第１駆動電圧から第２駆動電圧へ変化した場合におけるキャパシタの電荷の変化量を検出することと、駆動電圧を第２駆動電圧から第１駆動電圧へ変化させることと、駆動電圧が第２駆動電圧から第１駆動電圧へ変化した場合におけるキャパシタの電荷の変化量を検出することと、を含む。

本発明の入力装置及び入力装置の駆動方法によれば、従来に比べて測定周期を短くして、測定を高速化できる。

本発明の第１実施形態に係る入力装置の構成図である。図１に示す入力装置の回路構成の一例を示すブロック図である。図２に示す抵抗式検出部の部分的な回路図である。図１に示す入力装置の駆動方法を示すフロー図である。図２に示す抵抗式検出部の動作に関わる信号を示すグラフである。図５Ａは、電荷初期化回路を制御するために制御部から出力される制御信号を示す。図５Ｂは、分圧回路の第１ノードに与えられる電位を示す。図５Ｃは、分圧回路の第２ノードに与えられる電位を示す。図５Ｄは、駆動電圧の変化に応じたキャパシタの電荷変化量の例を示す。

（全体構成）
以下、本発明の実施形態に係る入力装置１００について説明する。図１に示すように、入力装置１００は、基台１１０と、基板１２０と、４つの支柱１３０を備える。入力装置１００は、例えばノート型コンピュータに搭載されており、ユーザのタッチ操作に応じた信号をＣＰＵに出力する。あるいは、入力装置１００は、車両において運転手等のタッチ操作に応じた信号を車両に搭載された制御装置に出力する機器にも使用可能である。入力装置１００は、指などの物体の近接に伴って静電容量が変化するセンサを備えており、その検出結果に基づいて基板１２０上に近接する物体の位置の座標を取得する。また、入力装置１００は、圧力に応じて抵抗値が変化するセンサも更に備えており、その検出結果に基づいて基板１２０に対する押圧操作の圧力を測定する。

平板状の基台１１０は、例えばノート型コンピュータの筐体に固定されている。長方形状の平板状の基板１２０は、基台１１０に平行に配設され、基台１１０を臨む内面１２１と、基台１１０とは反対方向を臨む外面１２２とをもつ。外面１２２には、後述するように、静電容量の変化を利用して指などの操作体による操作を検出するためのセンサが設けられている。内面１２１には、入力装置１００の動作に必要な半導体集積回路チップ１２３や、各種の回路素子を含む不図示の回路部品が実装され、それらを接続する導電パターンが形成されている。

基板１２０の四隅のそれぞれには、１つの支柱１３０が配設されている。各支柱１３０は、支持体１３１と抵抗性センサ素子１３２とを備える。支持体１３１は、基台１１０に対して基板１２０を弾性的に支持する円筒状部材である。抵抗性センサ素子１３２は、基板１２０への押圧操作による圧力の変化に応じて抵抗値が変化する素子である。

抵抗性センサ素子１３２は、例えば、基板１２０への押圧操作に応じて弾性変形する比較的低抵抗の導電性弾性部材と、この導電性弾性部材に接触する位置に設けられた比較的高抵抗の導電経路とを含んで構成される。例えば、導電性弾性部材が支持体１３１に固定され、導電経路が基板１２０の内面１２１側に高抵抗の導電パターンとして形成される。基板１２０を基台１１０に向けて押す力が強くなると、基板１２０が基台１１０に近づいて、基板１２０の内面１２１の導電経路と導電性弾性部材との接触面積が増え、導電経路を流れる電流に対する抵抗が下がる。基板１２０を基台１１０に向けて押す力が弱まると、支持体１３１の弾性力によって基台１１０と基板１２０との距離が離れ、基板１２０の内面１２１の導電経路と導電性弾性部材との接触面積が減り、導電経路を流れる電流に対する抵抗が上がる。すなわち、基板１２０に加わる圧力の変化が、導電経路を流れる電流に対する抵抗の変化として検出される。

（制御系統）
図２は、図１に示す入力装置１００の回路構成の一例を示すブロック図である。図１に示す入力装置１００は、例えば図２に示すように、抵抗式検出部２００と、静電容量式検出部３００と、制御部４００を備える。なお、抵抗式検出部２００及び静電容量式検出部３００は、説明のための理論上のくくりであり、それぞれが物理的に一個の半導体集積回路チップに形成されている必要はない。

（抵抗式検出部２００）
抵抗式検出部２００は、第１駆動回路２１０と、４つの分圧回路２２０と、４つのキャパシタ２３０と、４つの第１電荷検出回路２４０を含む。図２の１つの分圧回路２２０と１つのキャパシタ２３０と１つの第１電荷検出回路２４０とにより構成される１群の回路が、図１の１つの支柱１３０に対応して設けられている。なお、この１群の回路は、４よりも少なくてもよいし、多くてもよい。

第１駆動回路２１０は、分圧回路２２０に駆動電圧を供給する回路であり、制御部４００からの入力に基づいて、分圧回路２２０に印加する駆動電圧を切り替える。例えば、第１駆動回路２１０は、異なる分圧電圧を発生させる異なる２パターンの駆動電圧（第１駆動電圧，第２駆動電圧）を、一定の時間間隔で交互に分圧回路２２０に供給する。

分圧回路２２０は、図１の抵抗性センサ素子１３２と、少なくとも１つの抵抗素子とを含んで構成された回路である。分圧回路２２０は、第１駆動回路２１０によって駆動電圧が供給されると、抵抗性センサ素子１３２の抵抗値に応じた分圧電圧を発生する。抵抗性センサ素子１３２の抵抗値が基板１２０に加わる圧力に応じて変化するため、分圧回路２２０の分圧電圧も基板１２０に加わる圧力に応じて変化する。

キャパシタ２３０は、分圧回路２２０から出力される分圧電圧の変化に応じた量の電荷を蓄える。分圧回路２２０の分圧電圧が変化すると、この分圧電圧の変化に応じてキャパシタ２３０の電荷量が変化する。

第１電荷検出回路２４０は、第１駆動回路２１０の駆動電圧が変化した場合におけるキャパシタ２３０の電荷の変化量を検出して、その検出結果を制御部４００に出力する。すなわち、第１電荷検出回路２４０は、駆動電圧が２パターンのうちの一方（第１駆動電圧）から他方（第２駆動電圧）へ変化した場合におけるキャパシタ２３０の電荷の変化量、及び、駆動電圧が２パターンのうちの他方（第２駆動電圧）から一方（第１駆動電圧）へ変化した場合におけるキャパシタ２３０の電荷の変化量をそれぞれ検出する。

図３は、抵抗式検出部２００の部分的な回路図である。図２の１つの分圧回路２２０と１つのキャパシタ２３０と１つの第１電荷検出回路２４０とにより構成される１群の回路の具体例を示す。

分圧回路２２０は、第１駆動回路２１０の駆動電圧が供給される第１ノード２２１及び第２ノード２２２と、分圧電圧が出力される検出ノード２２３とを有する。また、分圧回路２２０は、第１ノード２２１及び検出ノード２２３の間に配設された可変抵抗としての抵抗性センサ素子１３２と、検出ノード２２３及び第２ノード２２２の間に配設された抵抗素子２２５とを有する。抵抗素子２２５は、固定の抵抗値をもつ。

第１駆動回路２１０は、制御部４００からの入力に基づいて、第１ノード２２１及び第２ノード２２２の一方を、電源電位（ＶＤＤ）が与えられた電源ライン２１１に接続し、第１ノード２２１及び第２ノード２２２の他方を、グランド電位（ＧＮＤ）が与えられたグランド２１２に接続する。すなわち、第１駆動回路２１０は、２パターンの駆動電圧の一方（第１駆動電圧）を分圧回路２２０へ供給する場合、第１ノード２２１を電源ライン２１１に接続するとともに、第２ノード２２２をグランド２１２に接続し、２パターンの駆動電圧の他方（第２駆動電圧）を分圧回路２２０へ供給する場合、第１ノード２２１をグランド２１２に接続するとともに、第２ノード２２２を電源ライン２１１に接続する。

図３の例において、第１駆動回路２１０は、スイッチ回路２１３及び２１５を有する。スイッチ回路２１３は、制御部４００からの入力に基づいて、電源ライン２１１及びグランド２１２の一方を第１ノード２２１に接続する。スイッチ回路２１５は、制御部４００からの入力に基づいて、電源ライン２１１及びグランド２１２の他方を第２ノード２２２に接続する。

第１電荷検出回路２４０は、入力ノード２４１と、出力ノード２４２と、アンプ回路２４３と、電荷転送用キャパシタ２４４と、電荷初期化回路２４５を有する。

キャパシタ２３０は、一方の端子が分圧回路２２０の検出ノード２２３に接続され、他方の端子が第１電荷検出回路２４０の入力ノード２４１に接続される。
電荷転送用キャパシタ２４４は、入力ノード２４１を介してキャパシタ２３０から転送される電荷を蓄積する。電荷転送用キャパシタ２４４は、一方の端子が入力ノード２４１に接続され、他方の端子が出力ノード２４２に接続される。

アンプ回路２４３は、例えばオペアンプであり、その反転入力端子が入力ノード２４１に接続され、非反転入力端子に基準電圧（Ｖｒｅｆ＝ＶＤＤ／２）が与えられる。アンプ回路２４３の出力端子は、出力ノード２４２に接続される。アンプ回路２４３は、入力ノード２４１と基準電圧Ｖｒｅｆとの差を増幅し、その増幅結果の電圧を電荷転送用キャパシタ２４４に出力する。アンプ回路２４３のゲインが十分に高いため、アンプ回路２４３の出力が電荷転送用キャパシタ２４４を介して入力ノード２４１に負帰還されることにより、入力ノード２４１の電圧は基準電圧Ｖｒｅｆとほぼ等しくなる。

電荷初期化回路２４５は、制御部４００からの入力に基づいて電荷転送用キャパシタ２４４に蓄積される電荷を初期化する回路であり、例えば図３において示すように、電荷転送用キャパシタ２４４と並列に接続されたスイッチ回路を含んで構成される。電荷初期化回路２４５がオン状態になると、入力ノード２４１と出力ノード２４２とが短絡されて、電荷転送用キャパシタ２４４の電荷が放電される。電荷初期化回路２４５がオフ状態になると、入力ノード２４１と出力ノード２４２との短絡が解除されて、電荷転送用キャパシタ２４４に電荷を蓄積することが可能な状態になる。

電荷初期化回路２４５は、第１駆動回路２１０の駆動電圧の変化に伴ってキャパシタ２３０から電荷転送用キャパシタ２４４へ転送される電荷に応じた電圧をアンプ回路２４３が出力した後、第１駆動回路２１０において次の駆動電圧の変化が生じる前に、電荷転送用キャパシタ２４４に蓄積される電荷を初期化する。

上述したように、入力ノード２４１の電圧と基準電圧Ｖｒｅｆとがほぼ等しくなるように出力ノード２４２の電圧が調節されるため、検出ノード２２３に発生する分圧電圧が変化すると、その分圧電圧の変化がそのままキャパシタ２３０の電圧の変化となる。キャパシタ２３０に蓄積される電荷の変化量は、分圧電圧の変化に比例する。また、電荷初期化回路２４５のスイッチ回路がオフ状態のとき、入力ノード２４１は高インピーダンスであるため、電荷転送用キャパシタ２４４の電荷の変化量と、キャパシタ２３０に蓄積される電荷の変化量とがほぼ等しくなる。出力ノード２４２の電圧を測定することで、電荷転送用キャパシタ２４４の電荷の変化量が検出され、結果として、間接的にキャパシタ２３０の電荷の変化量が検出される。キャパシタ２３０の電荷の変化量は、分圧回路２２０の分圧電圧の変化に比例することから、第１電荷検出回路の出力ノード２４２の電圧は、抵抗性センサ素子１３２の抵抗値、すなわち、基板１２０に加わる圧力に応じた電圧となる。

（静電容量式検出部３００）
図２に示すように、静電容量式検出部３００は、第２駆動回路３１０と静電センサ部３２０と第２電荷検出回路３３０とを含む。

静電センサ部３２０は、複数の容量性センサ素子３２１を有する。容量性センサ素子３２１は、基板１２０の外面１２２の異なる位置にそれぞれ配置され、物体の近接に応じて静電容量が変化する。図２の例において、静電センサ部３２０は、基板１２０の外面１２２に沿って互いに交わらないように配設された複数の駆動電極と、基板１２０の外面１２２に沿って互いに交わらないように配設された複数の検出電極を有する。複数の駆動電極が配設された層は、複数の検出電極が配設された層とは別である。駆動電極と検出電極は、異なる層において垂直に交差する。容量性センサ素子３２１は、駆動電極と検出電極が近接して交差する領域に形成される。

第２駆動回路３１０は、静電センサ部３２０の複数の駆動電極を介して複数の容量性センサ素子３２１と接続されており、制御部４００からの入力に基づいて、複数の容量性センサ素子３２１にそれぞれ駆動電圧を供給する。

第２電荷検出回路３３０は、静電センサ部３２０の複数の検出電極を介して複数の容量性センサ素子３２１と接続されており、第２駆動回路３１０による駆動電圧の供給によって複数の容量性センサ素子３２１に蓄積される電荷を検出する。

制御部４００は、入力装置１００の全体的な動作を制御する回路であり、例えばメモリに格納されるプログラムの命令コードに従って処理を実行するコンピュータや、専用のロジック回路などを含んで構成される。制御部４００は、各分圧回路２２０へ供給する駆動電圧が周期的に変化するように第１駆動回路２１０を制御する処理や、駆動電圧の変化に伴うキャパシタ２３０の電荷変化量の検出結果を各第１電荷検出回路２４０において取得する処理や、駆動電圧の周期に合わせて電荷初期化回路２４５により電荷転送用キャパシタ２４４の電荷を初期化する処理などを行う。また、制御部４００は、第２駆動回路３１０から各容量性センサ素子３２１へ供給される駆動電圧を制御する処理や、各容量性センサ素子３２１における電荷変化量の検出結果を第２電荷検出回路において取得する処理や、第２電荷検出回路３３０で検出される電荷変化量に基づいて物体の近接位置の座標を導出する処理などを行う。

図２に示すように、第１電荷検出回路２４０がキャパシタ２３０に接続され、第２電荷検出回路３３０がキャパシタを含む容量性センサ素子３２１に接続される。第１電荷検出回路２４０と第２電荷検出回路３３０は、いずれもキャパシタに蓄積される電荷を検出するという点で共通する。そのため、抵抗式検出部２００の抵抗値の変化をキャパシタ２３０以外の手段を用いて検出する場合に比べて、共通する回路要素が多くなるため、回路構成が簡易化される。
また、図２の第１駆動回路２１０、第１電荷検出回路２４０、第２駆動回路３１０及び第２電荷検出回路３３０が共通の半導体集積回路チップ１２３に集積されるため、回路構成がより簡易化されるとともに、基板１２０に実装される回路部品の数が少なくなる。

（駆動方法）
図４のフロー５００は、図１の入力装置１００の駆動方法のうち、図２の抵抗式検出部２００の駆動方法を示す。図４に示すフロー５００は、第１駆動回路２１０から分圧回路２００へ供給される駆動電圧の１周期分の期間における動作を示す。

図５は、図２の抵抗式検出部２００の駆動に関連する信号を示す。図５Ａは、図３の電荷初期化回路２４５を制御するために制御部４００から出力される制御信号を示す。図５Ｂは、図３の第１ノード２２１に与えられる電位を示す。図５Ｃは、図３の第２ノード２２２に与えられる電位を示す。図５Ｄは、図３のキャパシタ２３０に蓄えられる電荷の変化量の例を示す。なお、キャパシタ２３０に蓄えられる電荷は、図１に示す抵抗性センサ素子１３２の抵抗値に応じて異なるので、必ずしも図５Ｄに示すように変化するわけではない。例えば、基準電圧Ｖｒｅｆが電源電圧ＶＤＤの半分（ＶＤＤ／２）である場合、抵抗性センサ素子１３２と抵抗素子２２５の抵抗値が近くなるほど、電荷の変化量の振幅は小さくなる。

図５Ａ〜図５Ｄに示す時刻ｔ１から時刻ｔ４は、駆動方法を実行しているときの、ある時間枠内のタイミングを示す。時刻ｔ１からｔ２までの時間は、時刻ｔ２からｔ３までの時間と同じである。駆動は、時刻ｔ１からｔ３までを１周期として、周期的に行われる。すなわち、時刻ｔ３からｔ４の期間には、時刻ｔ１からｔ２の期間と同じ動作が行われる。以下、時刻ｔ１からｔ３までの１周期について説明する。

まず、図４のステップ５１０において、電荷初期化回路２４５が図３の電荷転送用キャパシタ２４４に蓄積される電荷を初期化する。具体的には、電荷初期化回路２４５は、図５Ａに示す時刻ｔ１の少し前にオフ状態からオン状態に切り替わり、時刻ｔ１までオン状態を維持する。図３の電荷初期化回路２４５がオン状態になると、電荷転送用キャパシタ２４４の両端が短絡されて、電荷転送用キャパシタ２４４の電荷が放電される。時刻ｔ１において電荷初期化回路２４５がオン状態からオフ状態に切り替わり、オフ状態を維持する。電荷初期化回路２４５がオフ状態になると、電荷転送用キャパシタ２４４の短絡が解除されて、電荷転送用キャパシタ２４４に電荷を蓄積することが可能な状態になる。

次に、図４のステップ５２０において、第１駆動回路２１０が、図３の第１ノード２２１と第２ノード２２２との間の駆動電圧を第２駆動電圧から第１駆動電圧に変化させる。具体的には、図５Ｂに示す時刻ｔ１で、図３の第１ノード２２１の接続先がグランド２１２から電源ライン２１１に切り替わることにより、第１ノード２２１の電位がグランド電位（ＧＮＤ）から電源電位（ＶＤＤ）に切り替わる。さらに、図５Ｃに示す時刻ｔ１で、図３の第２ノード２２２の接続先が電源ライン２１１からグランド２１２に切り替わることにより、第２ノード２２２の電位が電源電位（ＶＤＤ）からグランド電位（ＧＮＤ）に切り替わる。

次に、図４のステップ５３０において、第１電荷検出回路２４０がキャパシタ２３０の電荷の変化量を検出する。
抵抗性センサ素子１３２の抵抗値は、基板１２０（図１）に加わる圧力に応じた値となっている。また、検出ノード２２３の分圧電圧は、第１駆動回路２１０の駆動電圧が第１駆動電圧である場合と第２駆動電圧である場合のそれぞれにおいて、抵抗性センサ素子１３２の抵抗値に応じた電圧となる。従って、時刻ｔ１において駆動電圧が第２駆動電圧から第１駆動電圧へ変化した場合における分圧電圧の変化は、抵抗性センサ素子１３２の抵抗値に応じた電圧、すなわち、基板１２０に加わる圧力に応じた電圧となる。第１電荷検出回路２４０の入力ノード２４１の電圧は基準電圧Ｖｒｅｆに保たれているため、分圧電圧の変化はそのままキャパシタ２３０の電圧の変化となり、その結果、キャパシタ２３０に蓄積される電荷の変化量は分圧電圧の変化に比例する。図５Ｄに示す例では、キャパシタ２３０の電荷量が「Ｑ１」から「Ｑ２」に変化する。

電荷初期化回路２４５がオフ状態のとき、入力ノード２４１はグランドに対して高インピーダンスであり、入力ノード２４１において電荷の出入りがないため、キャパシタ２３０に蓄積される電荷の変化量と電荷転送用キャパシタ２４４に蓄積される電荷の変化量とがほぼ等しくなる。また、駆動電圧が第２駆動電圧から第１駆動電圧へ変化する前に電荷転送用キャパシタ２４４の電荷は放電されてゼロになっているため、駆動電圧の変化後に駆動電圧電荷転送用キャパシタ２４４に蓄積される電荷は、キャパシタ２３０の電荷の変化量（Ｑ２−Ｑ１）と等しくなり、分圧電圧の変化に比例する。従って、第１電荷検出回路２４０の出力ノード２４２の電圧は、基板１２０に加わる圧力に応じた電圧となる。

各第１電荷検出回路２４０においてキャパシタ２３０の電荷の変化量に応じた電圧が出力されると、制御部４００は、その電圧を不図示のＡＤ変換器によってデジタル値に変換し、基板１２０に加わる圧力に応じた測定データとして取得する。

次に、図４のステップ５４０において、電荷初期化回路２４５が図３の電荷転送用キャパシタ２４４に蓄積される電荷を初期化する。具体的には、電荷初期化回路２４５は、第１電荷検出回路２４０による電荷の検出と制御部４００による測定データの取得が完了するタイミングまでオフ状態を維持し、図５Ａに示す時刻ｔ２の少し前にオフ状態からオン状態に切り替わり、時刻ｔ２までオン状態を維持する。電荷初期化回路２４５がオン状態になると、電荷転送用キャパシタ２４４の電荷が放電される。電荷初期化回路２４５は、時刻ｔ２においてオン状態からオフ状態に切り替わり、オフ状態を維持する。電荷初期化回路２４５がオフ状態になると、電荷転送用キャパシタ２４４に電荷を蓄積することが可能な状態になる。

次に、図４のステップ５５０において、第１駆動回路２１０が、図３の第１ノード２２１と第２ノード２２２との間の駆動電圧を第１駆動電圧から第２駆動電圧に変化させる。具体的には、図５Ｂに示す時刻ｔ２で、図３の第１ノード２２１の接続先が電源ライン２１１からグランド２１２に切り替わることにより、第１ノード２２１の電位が電源電位（ＶＤＤ）からグランド電位（ＧＮＤ）に切り替わる。さらに、図５Ｃに示す時刻ｔ２で、図３の第２ノード２２２の接続先がグランド２１２から電源ライン２１１に切り替わることにより、第２ノード２２２の電位がグランド電位（ＧＮＤ）から電源電位（ＶＤＤ）に切り替わる。

次に、図４のステップ５６０において、第１電荷検出回路２４０がキャパシタ２３０の電荷の変化量を検出する。
時刻ｔ２において駆動電圧が第１駆動電圧から第２駆動電圧へ変化した場合における分圧電圧の変化は、抵抗性センサ素子１３２の抵抗値に応じた電圧、すなわち、基板１２０に加わる圧力に応じた電圧となる。キャパシタ２３０に蓄積される電荷の変化量は、この分圧電圧の変化に比例する。図５Ｄに示す例では、キャパシタ２３０の電荷量が「Ｑ２」から「Ｑ１」に変化する。駆動電圧電荷転送用キャパシタ２４４には、キャパシタ２３０の電荷の変化量（Ｑ１−Ｑ２）とほぼ同じ電荷が蓄積される。従って、第１電荷検出回路２４０の出力ノード２４２の電圧は、基板１２０に加わる圧力に応じた電圧となる。各第１電荷検出回路２４０においてキャパシタ２３０の電荷の変化量に応じた電圧が出力されると、制御部４００は、その電圧を不図示のＡＤ変換器によってデジタル値に変換し、基板１２０に加わる圧力に応じた測定データとして取得する。

図５Ａ〜図５Ｄのタイミング時刻ｔ３以降は、時刻ｔ１〜ｔ３と同様の動作が繰り返される。

図４のステップ５２０における第１駆動電圧と、ステップ５５０における第２駆動電圧とは極性が逆であるため、抵抗性センサ素子１３２の抵抗値が一定でも、検出ノード２２３の電圧が周期的に変化する。

本実施形態の入力装置１００によれば、第１駆動電圧と第２駆動電圧とを一定の時間間隔で交互に分圧回路２２０に供給するので、測定に寄与しないキャパシタ２３０の放電期間を設ける必要がない。従って、従来に比べて測定周期が短くなり、測定を高速化することができる。

また、本実施形態の入力装置１００によれば、電源ライン２１１とグランド２１２との間に生じる電源電圧が駆動電圧として使用されており、第１ノード２２１及び第２ノード２２２と電源ライン２１１及びグランド２１２との接続を切り替えることで、極性の異なる駆動電圧が交互に生成される。そのため、駆動電圧の極性を簡易な構成で反転できる。駆動電圧の極性を反転することにより、キャパシタ２３０において放電と同時に次の充電が行われるため、放電のみの期間を設ける場合に比べて測定を高速化できる。

また、本実施形態の入力装置１００によれば、上記のように分圧回路へ供給される駆動電圧の極性（電圧の向き）を反転させるだけで測定を行うことができる。そのため、電源電圧を増やすことなく、第１駆動電圧の印加時の出力と第２駆動電圧の印加時の出力との変化を明確にとらえることができる。しかも、同じ電源電圧で極性を反転させるだけなので、駆動電圧のばらつきによる測定誤差を抑制できる。

なお、分圧回路２２０の両端（第１ノード２２１，第２ノード２２２）へ交互に印加する第１駆動電圧と第２駆動電圧は、上記の例に限定されない。本発明の他の実施形態では、第１駆動電圧と第２駆動電圧は、片側がＧＮＤではなく、２つの異なる電圧レベルを使用してもよい。この場合も、第１駆動電圧と第２駆動電圧とが交互に切り換わることで分圧電圧が変化し、分圧電圧の変化に応じてキャパシタ２３０の電荷が変化する。キャパシタ２３０の電荷の変化量は、抵抗性センサ素子１３２の抵抗値に応じた値、すなわち、基板１２０に加わる圧力に応じた値を持つ。従って、駆動電圧が切り換わる度に、キャパシタ２３０の電荷の変化量に基づいて、基板１２０に加わる圧力の測定値が得られる。

更に、本実施形態の入力装置１００によれば、静電センサ部３２０における位置の検出と、抵抗性センサ素子１３２による押圧の検出において、共に電荷検出回路が用いられるため、回路構成を共通化・簡略化しやすい。また、第１駆動回路２１０と第２駆動回路３１０とが共通の半導体集積回路チップ１２３に集積されるため、回路構成が簡易になり、基板１２０に実装される部品数を少なくすることができる。加えて、第１電荷検出回路２４０と第２電荷検出回路３３０とが共通の半導体集積回路チップ１２３に集積されるため、回路構成が更に簡易になり、基板１２０に実装される部品数をより少なくすることができる。

本発明は上述した実施形態には限定されない。すなわち、当業者は、本発明の技術的範囲またはその均等の範囲内において、上述した実施形態の構成要素に関し、様々な変更、コンビネーション、サブコンビネーション、並びに代替を行ってもよい。

本発明は、押圧操作による圧力の変化に応じて入力を行う入力装置に適用可能である。

１００…入力装置、１１０…基台、１２０…基板、１２１…内面、１２２…外面、１２３…半導体集積回路チップ、１３０…抵抗性センサ素子、２００…抵抗式検出部、２１０…第１駆動回路、２１１…電源ライン、２１２…グランド、２１３，２１５…スイッチ回路、２２０…分圧回路、２２５…抵抗素子、２３０…キャパシタ、２４０…第１電荷検出回路、２４３…アンプ回路、２４４…電荷転送用キャパシタ、２４５…電荷初期化回路、３００…静電容量式検出部、３１０…第２駆動回路、３２０…静電センサ部、３２１…容量性センサ素子、３３０…第２電荷検出回路、４００…制御部

Claims

押圧操作による圧力の変化に応じて抵抗値が変化する抵抗性センサ素子と、少なくとも１つの抵抗素子とを含み、駆動電圧が供給されると前記抵抗性センサ素子の抵抗値に応じた分圧電圧を発生する分圧回路と、
異なる前記分圧電圧を発生させる第１駆動電圧及び第２駆動電圧を一定の時間間隔で交互に前記分圧回路に供給する第１駆動回路と、
前記分圧電圧が変化すると、当該分圧電圧の変化に応じた電荷の変化を生じるキャパシタと、
前記駆動電圧が前記第１駆動電圧から前記第２駆動電圧へ変化した場合における前記キャパシタの電荷の変化量、及び、前記駆動電圧が前記第２駆動電圧から前記第１駆動電圧へ変化した場合における前記キャパシタの電荷の変化量をそれぞれ検出する第１電荷検出回路と
を備える入力装置。
基板と、
前記基板の表面の異なる位置にそれぞれ配置され、物体の近接に応じて静電容量が変化する複数の容量性センサ素子を有する静電センサ部と、
前記複数の容量性センサ素子にそれぞれ駆動電圧を供給する第２駆動回路と、
前記第２駆動回路による前記駆動電圧の供給によって前記複数の容量性センサ素子に蓄積される電荷を検出する第２電荷検出回路と、
前記基板を基台に支持する支持部材と、を備え、
前記抵抗性センサ素子は、前記基台に向かって前記基板を押圧する圧力の変化に応じて抵抗値が変化する
請求項１に記載の入力装置。
前記分圧回路は、前記駆動電圧が供給される一対のノードを有し、
前記第１駆動回路は、前記第１駆動電圧を供給する場合、前記一対のノードの一方を電源ラインに接続するとともに前記一対のノードの他方をグランドに接続し、前記第２駆動電圧を供給する場合、前記一対のノードの一方を前記グランドに接続するとともに前記一対のノードの他方を前記電源ラインに接続する
請求項２に記載の入力装置。
前記分圧回路は、前記キャパシタの一方の端子に前記分圧電圧を印加し、
前記第１電荷検出回路は、
前記キャパシタの他方の端子から転送される電荷を蓄積する電荷転送用キャパシタと、
前記キャパシタの他方の端子と基準電圧との差を増幅し、当該増幅結果の電圧を電荷転送用キャパシタに出力するアンプ回路と、
前記駆動電圧の変化に伴って前記キャパシタから前記電荷転送用キャパシタへ転送される電荷に応じた電圧を前記アンプ回路が出力した後、次の前記駆動電圧の変化が生じる前に、前記電荷転送用キャパシタに蓄積される電荷を初期化する電荷初期化回路とを含む
請求項２又は３に記載の入力装置。
前記第１電荷検出回路と前記第２電荷検出回路が共通の半導体集積回路チップに集積されている
請求項２乃至４の何れか一項に記載の入力装置。
前記第１駆動回路と前記第２駆動回路が前記共通の半導体集積回路チップに集積されている
請求項５に記載の入力装置。
押圧操作による圧力の変化に応じて抵抗値が変化する抵抗性センサ素子と、少なくとも１つの抵抗素子とを含み、駆動電圧が供給されると前記抵抗性センサ素子の抵抗値に応じた分圧電圧を発生する分圧回路と、当該分圧電圧の変化に応じた電荷の変化を生じるキャパシタとを備える入力装置の駆動方法であって、
前記駆動電圧を第１駆動電圧から第２駆動電圧へ変化させることと、
前記駆動電圧が前記第１駆動電圧から前記第２駆動電圧へ変化した場合における前記キャパシタの電荷の変化量を検出することと、
前記駆動電圧を第２駆動電圧から第１駆動電圧へ変化させることと、
前記駆動電圧が前記第２駆動電圧から前記第１駆動電圧へ変化した場合における前記キャパシタの電荷の変化量を検出することと、
を含む、入力装置の駆動方法。