JP6541998B2 - メモリデバイス、半導体装置および情報処理装置 - Google Patents
メモリデバイス、半導体装置および情報処理装置 Download PDFInfo
- Publication number
- JP6541998B2 JP6541998B2 JP2015060811A JP2015060811A JP6541998B2 JP 6541998 B2 JP6541998 B2 JP 6541998B2 JP 2015060811 A JP2015060811 A JP 2015060811A JP 2015060811 A JP2015060811 A JP 2015060811A JP 6541998 B2 JP6541998 B2 JP 6541998B2
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- write request
- memory
- request
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010365 information processing Effects 0.000 title claims description 26
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 230000015654 memory Effects 0.000 claims description 274
- 230000005856 abnormality Effects 0.000 claims description 88
- 238000001514 detection method Methods 0.000 claims description 40
- 239000003990 capacitor Substances 0.000 claims description 7
- 238000004458 analytical method Methods 0.000 description 77
- 238000000034 method Methods 0.000 description 48
- 230000004044 response Effects 0.000 description 47
- 230000005540 biological transmission Effects 0.000 description 29
- 230000004048 modification Effects 0.000 description 29
- 238000012986 modification Methods 0.000 description 29
- 238000013500 data storage Methods 0.000 description 25
- 238000010586 diagram Methods 0.000 description 21
- 230000008569 process Effects 0.000 description 17
- 239000012634 fragment Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000004364 calculation method Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0038—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1697—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Power Sources (AREA)
- Memory System (AREA)
Description
具体的な内容を説明する前に、本実施形態の概要を説明する。上述したように、コントローラが搭載されたメモリデバイスに接続されたプロセッサのメモリコントローラ(ホスト装置のメモリコントローラ)は、メモリデバイスに対するデータの送信(書き込み対象のデータの送信)が完了すれば、データの書き込みが完了したものと認識する。しかしながら、メモリデバイスに送信された書き込み対象のデータは、さらにメモリデバイス側のコントローラを経由してメモリに書き込まれるため、プロセッサのメモリコントローラがデータの書き込みが完了したと認識した時点では、書き込み対象のデータがメモリ内のメモリセルまで到達している保証は無い。このタイミングで電源異常が発生すると、書き込み途中のデータを失ってしまうという問題や、不完全なデータが書き込まれてしまうといった問題が起こる。
例えばメモリデバイス20は、複数のアクセスポートを有する形態であってもよい。
例えば図14に示すように、電力保持部23および整流素子31が、メモリデバイス20の外部に設けられる構成であってもよい。要するに、メモリデバイス20は、上述の不揮発メモリ21と、上述のコントローラ22と、を備え、上述のコントローラ22は、電源30からメモリデバイス20に供給される電力の異常を検出すると、電源30から供給される電力を保持する電力保持部23から供給される電力を用いて、既に受け取った書き込み要求に基づくデータの書き込みを行う形態であってもよい。見方を変えれば、半導体装置は、上述の不揮発メモリ21と、上述のコントローラ22と、を備え、コントローラ22は、電源30から半導体装置に供給される電力の異常を検出すると、電源30から供給される電力を保持する電力保持部23から供給される電力を用いて、既に受け取った書き込み要求に基づくデータの書き込みを行う形態であってもよい。また、情報処理装置1は、上述のプロセッサ10と、上述の不揮発メモリ21と、上述のコントローラ22と、を備え、コントローラ22は、電源30から情報処理装置1に供給される電力の異常を検出すると、電源30から供給される電力を保持する電力保持部23から供給される電力を用いて、既に受け取った書き込み要求に基づくデータの書き込みを行う形態であってもよい。
例えばHMCのように、メモリデバイス20内に複数の不揮発メモリ21のダイまたはチップを持たせる場合も考えられるので、図15に示すように、メモリデバイス20は、複数の不揮発メモリ21を備える形態であってもよい。図15の例では、レイアウトの便宜上、第3の判断部218および読み出し部219の記載を省略しているが、複数の不揮発メモリ21が設けられる点、および、複数の不揮発メモリ21と1対1に対応する複数の第2の書き込み部217が設けられる点以外の構成は、上述の第1の実施形態と同様である。
次に、第2の実施形態について説明する。上述の第1の実施形態と共通する部分については適宜に説明を省略する。図20は、本実施形態のメモリデバイス20の詳細なハードウェア構成の一例を示す図である。図20に示すように、コントローラ22は、不揮発キャッシュメモリ222をさらに備え、上述の第2の書き込み部217の代わりに、第3の書き込み部221および第4の書き込み部223を備える点で上述の第1の実施形態と相違する。
例えば図21に示すように、電力保持部23および整流素子31が、メモリデバイス20の外部に設けられる構成であってもよい。要するに、メモリデバイス20は、上述の不揮発キャッシュメモリ222と、上述のコントローラ22と、を備え、コントローラ22は、電源30からメモリデバイス20に供給される電力の異常を検出すると、電源30から供給される電力を保持する電力保持部23から供給される電力を用いて、既に受け取った書き込み要求に対応する書き込み情報を不揮発キャッシュメモリ222に書き込む形態であってもよい。見方を変えれば、半導体装置は、上述の不揮発メモリ21と、上述のコントローラ22と、を備え、コントローラ22は、電源30から「半導体装置」に供給される電力の異常を検出すると、電源30から供給される電力を保持する電力保持部23から供給される電力を用いて、既に受け取った書き込み要求に対応する書き込み情報を不揮発キャッシュメモリ222に書き込む形態であってもよい。また、情報処理装置1は、上述の不揮発メモリ21と、上述のコントローラ22と、を備え、コントローラ22は、電源30から「情報処理装置1」に供給される電力の異常を検出すると、電源30から供給される電力を保持する電力保持部23から供給される電力を用いて、既に受け取った書き込み要求に対応する書き込み情報を不揮発キャッシュメモリ222に書き込む形態であってもよい。
次に、第3の実施形態を説明する。上述の各実施形態と共通する部分については適宜に説明を省略する。
例えばバッファメモリ215として、不揮発性のメモリを用いても良い。上述の第3の実施形態の構成では、バッファメモリ215に揮発性のメモリを用いていたが、例えば図33に示すように、不揮発性のメモリ(この例では「不揮発バッファメモリ234」と称する)を用いるように実施しても良い。このように不揮発バッファメモリ234を使うことで、一旦不揮発バッファメモリ234に記録された書き込みデータは、電源障害が発生しても失われないようにできる。その結果、メモリデバイス20が受け取った書き込み要求に対応する不揮発メモリ21への書き込みが完了する前に電源障害が発生しても、書き込むべきデータは不揮発バッファメモリ234中のデータ保管領域に記録されているので、失われない。次に電源が入った時に、不揮発バッファメモリ234中のデータ保管領域に記録されているデータを不揮発メモリ21に書き込めばよい。なお、この例のデータ保管領域には、書き込み要求のリクエストのデータフィールドの情報だけでなく、少なくともアドレスフィールドの情報を合わせて記録しておく必要がある。これは、障害からのリカバリ時に、データ保管領域のデータを不揮発メモリ21のどの位置(アドレス)に書き込めばよいか分かる必要があるためである。書き込むデータの長さ(サイズ)は、データ保管領域の管理データを見れば分かるようになっていれば、さらにデータ保管領域に記録する必要はないが、そうでない場合には、データ長あるいはそれが分かる情報(例えばコマンドフィールドの情報)をデータ保管領域に合わせて記録しておく。
次に、第4の実施形態を説明する。上述の各実施形態と共通する部分については適宜に説明を省略する。
図34に示した第4の実施形態では、第1読み出し部219aと第2読み出し部219bを別に設けているが、読み出し部219を一つにして、第1解析部231aと第2解析部231bの両方からの読み出し処理の指示を受けるように構成することもできる。この場合、読み出し部219は第1送信部232aと第2送信部232bの両方に接続し、読み出し結果のレスポンスを第1送信部232aと第2送信部232bのどちらから送り返せば良いか判断するための情報を、第1解析部231aと第2解析部231bからの読み出しの指示の際に渡すようにする。
10 プロセッサ
11 プロセッサコア
12 キャッシュメモリ
13 メモリコントローラ
20 メモリデバイス
21 不揮発メモリ
22 コントローラ
23 電力保持部
30 電源
31 整流素子
210 検出部
211 受信部
212 第1の判断部
213 第2の判断部
214 第1の書き込み部
215 バッファメモリ
216 書き込み指示部
217 第2の書き込み部
218 第3の判断部
219 読み出し部
221 第3の書き込み部
222 不揮発キャッシュメモリ
223 第4の書き込み部
231 解析部
232 送信部
233 書き込み部
234 不揮発バッファメモリ
Claims (20)
- メモリデバイスであって、
不揮発メモリと、
前記不揮発メモリに対するデータの書き込みを要求する書き込み要求を、ホスト装置から受け取った後に、該書き込み要求に基づくデータの書き込みを行うコントローラと、
電源から供給される電力を保持する電力保持部と、を備え、
前記コントローラは、
前記電源から前記メモリデバイスに供給される電力の異常を検出すると、既に受け取り済みの前記書き込み要求に対応するリクエスト情報群のトータルのサイズが予め定められたサイズに到達している場合は、前記電力保持部から供給される電力を用いて、既に受け取り済みの前記書き込み要求に基づくデータの書き込みを行い、既に受け取り済みの前記書き込み要求に対応するリクエスト情報群のトータルのサイズが前記予め定められたサイズに到達していない場合は、既に受け取り済みの前記書き込み要求に基づくデータの書き込みを行わない、
メモリデバイス。 - 前記コントローラは、前記電源から前記メモリデバイスに供給される電力の異常を検出すると、前記書き込み要求の受け取りを停止する、
請求項1のメモリデバイス。 - 前記コントローラは、複数のクロックサイクルで前記書き込み要求を受け取る、
請求項1のメモリデバイス。 - 情報を一時的に記憶するバッファメモリをさらに備え、
前記コントローラは、
前記ホスト装置から受け取った前記書き込み要求に含まれる書き込み対象のデータを前記バッファメモリに記憶した後、前記バッファメモリに記憶した前記書き込み対象のデータに基づいてデータの書き込みを行う、
請求項1のメモリデバイス。 - 前記電力保持部はキャパシタであり、
前記キャパシタの容量は、少なくとも、前記電源から前記メモリデバイスに供給される電力に異常が発生した際に、既に受け取った前記書き込み要求に基づくデータの書き込みを行うのに必要な電力量を蓄えることができる値に設定される、
請求項1のメモリデバイス。 - 前記メモリデバイスは第2のメモリデバイスと接続され、
前記コントローラは、前記ホスト装置から、前記第2のメモリデバイスに対するデータの書き込みを要求する第2の書き込み要求を受け取ると、該第2の書き込み要求を前記第2のメモリデバイスに転送する、
請求項1のメモリデバイス。 - 前記コントローラは、前記電源から前記メモリデバイスに供給される電力の異常を検出すると、前記電力保持部から供給される電力を用いて、既に受け取った前記第2の書き込み要求を前記第2のメモリデバイスに転送する、
請求項6のメモリデバイス。 - 前記メモリデバイスは第2のメモリデバイスと接続され、
前記コントローラは、
前記第2のメモリデバイスから、前記ホスト装置とは異なる第2のホスト装置が前記不揮発メモリに対するデータの書き込みを要求する第3の書き込み要求を受け取った後に、該第3の書き込み要求に基づくデータの書き込みを行い、
前記電源から前記メモリデバイスに供給される電力の異常を検出すると、前記第2のメモリデバイスから受け取っている途中の前記第3の書き込み要求があれば、前記電力保持部から供給される電力を用いて、前記第2のメモリデバイスからの前記第3の書き込み要求の受け取りを継続する、
請求項1のメモリデバイス。 - 前記コントローラは、前記電力保持部から供給される電力を用いて、受け取りが完了した前記第3の書き込み要求に基づくデータの書き込みを行う、
請求項8のメモリデバイス。 - 前記コントローラは、前記電源から前記メモリデバイスに供給される電力の電圧が閾値以下になると、前記電源から前記メモリデバイスに供給される電力に異常が発生したと判断する、
請求項1のメモリデバイス。 - メモリデバイスであって、
不揮発メモリと、
前記メモリデバイスと接続された第2のメモリデバイスから、ホスト装置が前記不揮発メモリに対するデータの書き込みを要求する書き込み要求を受け取った後に、該書き込み要求に基づくデータの書き込みを行うコントローラと、
電源から供給される電力を保持する電力保持部と、を備え、
前記コントローラは、
前記電源から前記メモリデバイスに供給される電力の異常を検出すると、前記電力保持部から供給される電力を用いて、既に受け取った前記書き込み要求に基づくデータの書き込みを行い、前記第2のメモリデバイスから受け取っている途中の前記書き込み要求があれば、前記電力保持部から供給される電力を用いて、前記第2のメモリデバイスからの前記書き込み要求の受け取りを継続する、
メモリデバイス。 - メモリデバイスであって、
不揮発メモリと、
前記不揮発メモリに対するデータの書き込みを要求する書き込み要求を、ホスト装置から受け取った後に、該書き込み要求に基づくデータの書き込みを行うコントローラと、を備え、
前記コントローラは、
電源から前記メモリデバイスに供給される電力の異常を検出すると、既に受け取り済みの前記書き込み要求に対応するリクエスト情報群のトータルのサイズが予め定められたサイズに到達している場合は、前記電源から供給される電力を保持する電力保持部から供給される電力を用いて、既に受け取り済みの前記書き込み要求に基づくデータの書き込みを行い、既に受け取り済みの前記書き込み要求に対応するリクエスト情報群のトータルのサイズが前記予め定められたサイズに到達していない場合は、既に受け取り済みの前記書き込み要求に基づくデータの書き込みを行わない、
メモリデバイス。 - メモリデバイスであって、
不揮発メモリと、
前記不揮発メモリに対するデータの書き込みを要求する書き込み要求を、ホスト装置から受け取った後に、該書き込み要求に基づくデータの書き込みを行うコントローラと、
電源から供給される電力を保持する電力保持部と、を備え、
前記コントローラは、
前記電源から前記メモリデバイスに供給される電力の電圧が閾値以下になると、既に受け取り済みの前記書き込み要求に対応するリクエスト情報群のトータルのサイズが予め定められたサイズに到達している場合は、前記電力保持部から供給される電力を用いて、既に受け取り済みの前記書き込み要求に基づくデータの書き込みを行い、既に受け取り済みの前記書き込み要求に対応するリクエスト情報群のトータルのサイズが前記予め定められたサイズに到達していない場合は、既に受け取り済みの前記書き込み要求に基づくデータの書き込みを行わない、
メモリデバイス。 - メモリデバイスであって、
不揮発メモリと、
前記不揮発メモリに対するデータの書き込みを要求する書き込み要求を、ホスト装置から受け取った後に、該書き込み要求に基づくデータの書き込みを行うコントローラと、を備え、
前記コントローラは、
電源から前記メモリデバイスに供給される電力の電圧が閾値以下になると、既に受け取り済みの前記書き込み要求に対応するリクエスト情報群のトータルのサイズが予め定められたサイズに到達している場合は、前記電源から供給される電力を保持する電力保持部から供給される電力を用いて、既に受け取り済みの前記書き込み要求に基づくデータの書き込みを行い、既に受け取り済みの前記書き込み要求に対応するリクエスト情報群のトータルのサイズが前記予め定められたサイズに到達していない場合は、既に受け取り済みの前記書き込み要求に基づくデータの書き込みを行わない、
メモリデバイス。 - メモリデバイスであって、
不揮発キャッシュメモリと、
不揮発メモリに対するデータの書き込みを要求する書き込み要求を、ホスト装置から受け取った後に、該書き込み要求に対応する書き込み情報を前記不揮発キャッシュメモリに書き込むコントローラと、
電源から供給される電力を保持する電力保持部と、を備え、
前記コントローラは、
前記電源から前記メモリデバイスに供給される電力の異常を検出すると、前記電力保持部から供給される電力を用いて、既に受け取った前記書き込み要求に対応する書き込み情報を前記不揮発キャッシュメモリに書き込む、
メモリデバイス。 - メモリデバイスであって、
不揮発キャッシュメモリと、
不揮発メモリに対するデータの書き込みを要求する書き込み要求を、ホスト装置から受け取った後に、該書き込み要求に対応する書き込み情報を前記不揮発キャッシュメモリに書き込むコントローラと、を備え、
前記コントローラは、
電源から前記メモリデバイスに供給される電力の異常を検出すると、前記電源から供給される電力を保持する電力保持部から供給される電力を用いて、既に受け取った前記書き込み要求に対応する書き込み情報を前記不揮発キャッシュメモリに書き込む、
メモリデバイス。 - メモリデバイスであって、
不揮発キャッシュメモリと、
不揮発メモリに対するデータの書き込みを要求する書き込み要求を、ホスト装置から受け取った後に、該書き込み要求に対応する書き込み情報を前記不揮発キャッシュメモリに書き込むコントローラと、
電源から供給される電力を保持する電力保持部と、を備え、
前記コントローラは、
前記電源から前記メモリデバイスに供給される電力の電圧が閾値以下になると、前記電力保持部から供給される電力を用いて、既に受け取った前記書き込み要求に対応する書き込み情報を前記不揮発キャッシュメモリに書き込む、
メモリデバイス。 - メモリデバイスであって、
不揮発キャッシュメモリと、
不揮発メモリに対するデータの書き込みを要求する書き込み要求を、ホスト装置から受け取った後に、該書き込み要求に対応する書き込み情報を前記不揮発キャッシュメモリに書き込むコントローラと、を備え、
前記コントローラは、
電源から前記メモリデバイスに供給される電力の電圧が閾値以下になると、前記電源から供給される電力を保持する電力保持部から供給される電力を用いて、既に受け取った前記書き込み要求に対応する書き込み情報を前記不揮発キャッシュメモリに書き込む、
メモリデバイス。 - 半導体装置であって、
不揮発メモリと、
前記不揮発メモリに対するデータの書き込みを要求する書き込み要求を、ホスト装置から受け取った後に、該書き込み要求に基づくデータの書き込みを行うコントローラと、
電源から供給される電力を保持する電力保持部と、を備え、
前記コントローラは、
前記電源から前記半導体装置に供給される電力の異常を検出すると、既に受け取り済みの前記書き込み要求に対応するリクエスト情報群のトータルのサイズが予め定められたサイズに到達している場合は、前記電力保持部から供給される電力を用いて、既に受け取り済みの前記書き込み要求に基づくデータの書き込みを行い、既に受け取り済みの前記書き込み要求に対応するリクエスト情報群のトータルのサイズが前記予め定められたサイズに到達していない場合は、既に受け取り済みの前記書き込み要求に基づくデータの書き込みを行わない、
半導体装置。 - 情報処理装置であって、
プロセッサと、
不揮発メモリと、
前記不揮発メモリに対するデータの書き込みを要求する書き込み要求を、前記プロセッサから受け取った後に、該書き込み要求に基づくデータの書き込みを行うコントローラと、
電源から供給される電力を保持する電力保持部と、を備え、
前記コントローラは、
前記電源から前記情報処理装置に供給される電力の異常を検出すると、既に受け取り済みの前記書き込み要求に対応するリクエスト情報群のトータルのサイズが予め定められたサイズに到達している場合は、前記電力保持部から供給される電力を用いて、既に受け取り済みの前記書き込み要求に基づくデータの書き込みを行い、既に受け取り済みの前記書き込み要求に対応するリクエスト情報群のトータルのサイズが前記予め定められたサイズに到達していない場合は、既に受け取り済みの前記書き込み要求に基づくデータの書き込みを行わない、
情報処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015060811A JP6541998B2 (ja) | 2015-03-24 | 2015-03-24 | メモリデバイス、半導体装置および情報処理装置 |
US15/005,409 US9984746B2 (en) | 2015-03-24 | 2016-01-25 | Nonvolatile memory device that stores data from completed write requests on a power abnormality |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015060811A JP6541998B2 (ja) | 2015-03-24 | 2015-03-24 | メモリデバイス、半導体装置および情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016181112A JP2016181112A (ja) | 2016-10-13 |
JP6541998B2 true JP6541998B2 (ja) | 2019-07-10 |
Family
ID=56975616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015060811A Active JP6541998B2 (ja) | 2015-03-24 | 2015-03-24 | メモリデバイス、半導体装置および情報処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9984746B2 (ja) |
JP (1) | JP6541998B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102443106B1 (ko) | 2017-06-23 | 2022-09-14 | 후아웨이 테크놀러지 컴퍼니 리미티드 | 메모리 액세스 기술 및 컴퓨터 시스템 |
JP2020091776A (ja) * | 2018-12-07 | 2020-06-11 | 富士ゼロックス株式会社 | 情報処理装置 |
KR102211122B1 (ko) * | 2018-12-20 | 2021-02-02 | 삼성전자주식회사 | 스토리지 장치 및 스토리지 시스템 |
US11289166B2 (en) | 2020-08-04 | 2022-03-29 | Micron Technology, Inc. | Acceleration of data queries in memory |
US11640397B2 (en) * | 2020-09-25 | 2023-05-02 | Micron Technology, Inc. | Acceleration of data queries in memory |
US11310732B1 (en) * | 2020-11-23 | 2022-04-19 | At&T Intellectual Property I, L.P. | Facilitation of fast aiding radio access network intelligent controllers for 5G or other next generation network |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7299379B2 (en) * | 2003-06-27 | 2007-11-20 | Intel Corporation | Maintaining cache integrity by recording write addresses in a log |
EP2074623A4 (en) * | 2006-08-22 | 2010-01-06 | Mosaid Technologies Inc | MODULAR CONTROL STRUCTURE FOR A MEMORY AND A MEMORY SYSTEM |
US7904639B2 (en) * | 2006-08-22 | 2011-03-08 | Mosaid Technologies Incorporated | Modular command structure for memory and memory system |
US8266391B2 (en) * | 2007-06-19 | 2012-09-11 | SanDisk Technologies, Inc. | Method for writing data of an atomic transaction to a memory device |
KR101070601B1 (ko) * | 2007-08-06 | 2011-10-06 | 쌘디스크 코포레이션 | 비휘발성 메모리를 위한 향상된 기록 중단 메커니즘 |
US8219741B2 (en) | 2008-10-24 | 2012-07-10 | Microsoft Corporation | Hardware and operating system support for persistent memory on a memory bus |
US8255620B2 (en) * | 2009-08-11 | 2012-08-28 | Texas Memory Systems, Inc. | Secure Flash-based memory system with fast wipe feature |
JP2011258229A (ja) * | 2011-08-22 | 2011-12-22 | Toshiba Corp | メモリシステム |
JP2013196494A (ja) * | 2012-03-21 | 2013-09-30 | Toshiba Corp | メモリシステム |
US20140075086A1 (en) * | 2012-09-13 | 2014-03-13 | International Business Machines Corporation | Durable transactions with storage-class memory |
US9177638B2 (en) * | 2012-11-13 | 2015-11-03 | Western Digital Technologies, Inc. | Methods and devices for avoiding lower page corruption in data storage devices |
JP2015060412A (ja) * | 2013-09-19 | 2015-03-30 | 日本電気株式会社 | データ保護装置、データ保護方法及びデータ保護プログラム |
US9836245B2 (en) * | 2014-07-02 | 2017-12-05 | Pure Storage, Inc. | Non-volatile RAM and flash memory in a non-volatile solid-state storage |
-
2015
- 2015-03-24 JP JP2015060811A patent/JP6541998B2/ja active Active
-
2016
- 2016-01-25 US US15/005,409 patent/US9984746B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016181112A (ja) | 2016-10-13 |
US20160284402A1 (en) | 2016-09-29 |
US9984746B2 (en) | 2018-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6541998B2 (ja) | メモリデバイス、半導体装置および情報処理装置 | |
KR102175032B1 (ko) | 제어기 메모리 버퍼를 사용한 적응적 조기 완료 포스팅을 위한 시스템 및 방법 | |
CN108320764B (zh) | 半导体设备、存储器模块及其操作方法 | |
USRE49151E1 (en) | Memory system and electronic device | |
KR102025341B1 (ko) | 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 메모리 컨트롤러의 동작 방법 | |
TWI529523B (zh) | A memory device control method, and a memory device | |
US10061642B2 (en) | Memory device and system including on chip ECC circuit | |
US20180052732A1 (en) | Semiconductor device and semiconductor system | |
TW201603041A (zh) | 具有局部記憶體之控制器之記憶體裝置 | |
JP2009510562A5 (ja) | ||
US9483193B1 (en) | Data storage device | |
KR20150061286A (ko) | 메모리 및 이를 포함하는 메모리 모듈 | |
US10754552B2 (en) | Data storage device and operating method thereof | |
US10698830B2 (en) | Obtaining data in a nonvolatile memory device through the use of descriptors | |
JP2016181025A (ja) | メモリデバイスおよび情報処理装置 | |
US11556440B2 (en) | Memory module, memory system including the same and operation method thereof | |
US10838766B2 (en) | Memory system and operating method thereof | |
US9064605B2 (en) | Semiconductor system and method for reparing the same | |
US10302701B2 (en) | Memory apparatus relating to determination of a failed region and test method thereof, memory module and system using the same | |
KR102466239B1 (ko) | 메모리 컨트롤러를 포함하는 메모리 시스템 및 그의 동작 방법 | |
US10628322B2 (en) | Memory system and operating method thereof | |
KR102453866B1 (ko) | 트랜잭션 메타 데이터 | |
US20170293435A1 (en) | Memory device and operating method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170605 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180529 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180727 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190612 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6541998 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |