JP6538792B2 - 磁気記憶装置 - Google Patents

磁気記憶装置 Download PDF

Info

Publication number
JP6538792B2
JP6538792B2 JP2017179782A JP2017179782A JP6538792B2 JP 6538792 B2 JP6538792 B2 JP 6538792B2 JP 2017179782 A JP2017179782 A JP 2017179782A JP 2017179782 A JP2017179782 A JP 2017179782A JP 6538792 B2 JP6538792 B2 JP 6538792B2
Authority
JP
Japan
Prior art keywords
region
magnetic layer
magnetic
layer
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017179782A
Other languages
English (en)
Other versions
JP2019057553A (ja
Inventor
真理子 清水
真理子 清水
大沢　裕一
裕一 大沢
英行 杉山
英行 杉山
聡志 白鳥
聡志 白鳥
アルタンサルガイ ブヤンダライ
アルタンサルガイ ブヤンダライ
與田　博明
博明 與田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2017179782A priority Critical patent/JP6538792B2/ja
Priority to US15/905,915 priority patent/US10490730B2/en
Publication of JP2019057553A publication Critical patent/JP2019057553A/ja
Application granted granted Critical
Publication of JP6538792B2 publication Critical patent/JP6538792B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)

Description

本発明の実施形態は、磁気記憶装置に関する。
磁気記憶装置において、記憶密度の向上が望まれる。
特開２０１５−１７９６９４号公報
本発明の実施形態は、記憶密度を向上できる磁気記憶装置を提供する。
本発明の実施形態によれば、磁気記憶装置は、導電層、第１磁性層、第２磁性層、第１非磁性層、第２化合物領域及び制御部を含む。前記導電層は、第１部分と、第２部分と、前記第１部分と前記第２部分との間の第３部分と、を含み、第１金属を含む。前記第１磁性層は、前記第１部分から前記第２部分に向かう第２方向と交差する第１方向において前記第３部分から離れる。前記第２磁性層は、前記第３部分の少なくとも一部と前記第１磁性層との間に設けられる。前記第１非磁性層は、第１領域及び第２領域を含む。前記第１領域は前記第１磁性層と前記第２磁性層との間に設けられる。前記第２領域は前記第１領域と連続する。前記第２領域は、前記第２方向において前記第２磁性層の少なくとも一部と重なる。前記制御部は、前記第１部分及び第２部分と電気的に接続され前記導電層に電流を供給する。前記導電層は、Ｂ、Ｍｇ、Ａｌ、Ｓｉ、Ｈｆ、Ｔｉ及びＺｒよりなる群から選択された少なくとも１つを含む別の元素をさらに含む。前記第２化合物領域は、酸素及び窒素よりなる群から選択された少なくとも１つと、前記第１金属及び前記別の元素よりなる群から選択された少なくとも１つと、を含む。前記第２方向において、前記第２磁性層の前記少なくとも一部と、前記第２化合物領域と、の間に前記第２領域の少なくとも一部が位置する。
本発明の実施形態によれば、磁気記憶装置は、導電層、第１磁性層、第２磁性層、第１非磁性層、第１化合物領域及び制御部を含む。前記導電層は、第１部分と、第２部分と、前記第１部分と前記第２部分との間の第３部分と、を含み、第１金属を含む。前記第１磁性層は、前記第１部分から前記第２部分に向かう第２方向と交差する第１方向において前記第３部分から離れる。前記第２磁性層は、前記第３部分の少なくとも一部と前記第１磁性層との間に設けられる。前記第１非磁性層は、第１領域及び第２領域を含む。前記第１領域は前記第１磁性層と前記第２磁性層との間に設けられる。前記第２領域は前記第１領域と連続する。前記第２領域は、前記第２方向において前記第２磁性層の少なくとも一部と重なる。前記制御部は、前記第１部分及び第２部分と電気的に接続され前記導電層に電流を供給する。前記第２磁性層は、Ｆｅ、Ｃｏ及びＮｉよりなる群から選択された少なくとも１つを含む第２金属を含む。前記第１化合物領域は、酸素及び窒素よりなる群から選択された少なくとも１つと、前記第２金属と、を含む。前記第２方向において、前記第２磁性層の前記少なくとも一部と、前記第１化合物領域と、の間に前記第２領域の少なくとも一部が位置する。
本発明の実施形態によれば、磁気記憶装置は、導電層、第１磁性層、第２磁性層、第１非磁性層、第２領域、第１絶縁領域及び制御部を含む。前記導電層は、第１部分と、第２部分と、前記第１部分と前記第２部分との間の第３部分と、を含み、第１金属を含む。前記第１磁性層は、前記第１部分から前記第２部分に向かう第２方向と交差する第１方向において前記第３部分から離れる。前記第２磁性層は、前記第３部分の一部と前記第１磁性層との間に設けられる。前記第１非磁性層は、前記第１磁性層と前記第２磁性層との間に設けられた第１領域を含む。前記第２領域は、前記第２方向において、前記第２磁性層の少なくとも一部と重なる。前記第１絶縁領域から前記第２磁性層に向かう方向は、前記第１方向及び前記第２方向を含む平面と交差する第３方向に沿う。前記制御部は、前記第１部分及び第２部分と電気的に接続され前記導電層に電流を供給する。前記第２領域の線膨張係数と、前記第２磁性層の線膨張係数と、の差の絶対値は、前記第１絶縁領域の線膨張係数と、前記第２磁性層の前記線膨張係数と、の差の絶対値よりも小さい。
図１（ａ）〜図１（ｄ）は、第１実施形態に係る磁気記憶装置を例示する模式図である。 図２（ａ）及び図２（ｂ）は、第１実施形態に係る磁気記憶装置を例示する模式図である。 第１実施形態に係る磁気記憶装置を例示する模式図である。 第１実施形態に係る磁気記憶装置を例示する模式図である。 第１実施形態に係る別の磁気記憶装置を例示する模式図である。 第２実施形態に係る磁気記憶装置の製造方法を例示するフローチャート図である。 図７（ａ）及び図７（ｂ）は、第２実施形態に係る磁気記憶装置の製造方法を例示する模式図である。 図８（ａ）及び図８（ｂ）は、第２実施形態に係る磁気記憶装置の製造方法を例示する模式図である。 図９（ａ）及び図９（ｂ）は、第２実施形態に係る磁気記憶装置の製造方法を例示する模式図である。 第２実施形態に係る磁気記憶装置の製造方法を例示する模式図である。 第２実施形態に係る磁気記憶装置の製造方法を例示する模式図である。 第２実施形態に係る磁気記憶装置の製造方法を例示する模式図である。 第１実施形態に係る別の磁気記憶装置を例示する模式的断面図である。 第１実施形態に係る別の磁気記憶装置を例示する模式的断面図である。 図１５（ａ）〜図１５（ｃ）は、第５実施形態に係る磁気記憶装置を例示する模式的斜視図である。 図１６（ａ）〜図１６（ｃ）は、第５実施形態に係る別の磁気記憶装置を例示する模式的斜視図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１（ａ）〜図１（ｄ）は、第１実施形態に係る磁気記憶装置を例示する模式図である。
図１（ａ）は、斜視図である。図１（ｂ）は、図１（ａ）のＡ１−Ａ２線断面図である。図１（ｃ）は、図１（ａ）のＢ１−Ｂ２線断面図である。図１（ｄ）は、図１（ａ）のＣ１−Ｃ２線断面図である。図１（ａ）においては、図１（ｂ）〜図１（ｄ）に例示される一部の要素が省略されて描かれている。
図１（ａ）〜図１（ｄ）に示すように、本実施形態に係る磁気記憶装置１１０は、導電層２０、第１磁性層１１、第２磁性層１２、第１非磁性層１１ｎ及び制御部７０を含む。この例では、基体２０ｓ、第３磁性層１３、第４磁性層１４及び第２非磁性層１２ｎがさらに設けられている。
第１磁性層１１、第２磁性層１２及び第１非磁性層１１ｎは、第１積層体ＳＢ１に含まれる。第３磁性層１３、第４磁性層１４及び第２非磁性層１２ｎは、第２積層体ＳＢ２に含まれる。これらの積層体のそれぞれは、１つのメモリ部（メモリセル）に対応する。このように、磁気記憶装置１１０において、複数の積層体が設けられる。積層体の数は、任意である。
基体２０ｓの上に、導電層２０が設けられる。導電層２０の上に、上記の積層体が設けられる。基体２０ｓは、基板の少なくとも一部でも良い。基体２０ｓは、例えば、絶縁性である。基体２０ｓは、例えば、酸化シリコン及び酸化アルミニウムの少なくともいずれかを含む基板などを含んでも良い。この酸化シリコンは、例えば、熱酸化シリコンである。導電層２０は、非磁性である。
導電層２０は、第１金属を含む。第１金属は、例えば、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ｐｄ、Ｃｕ及びＡｇよりなる群から選択された少なくとも１つを含む。導電層２０は、第１金属に加えて別の元素をさらに含んでも良い。別の元素は、例えば、Ｂ、Ｍｇ、Ａｌ、Ｓｉ、Ｈｆ、Ｔｉ及びＺｒよりなる群から選択された少なくとも１つを含む。
導電層２０は、例えば、第１部分２０ａ〜第５部分２０ｅを含む。第３部分２０ｃは、第１部分２０ａと第２部分２０ｂとの間に位置する。第４部分２０ｄは、第３部分２０ｃと第２部分２０ｂとの間に位置する。第５部分２０ｅは、第３部分２０ｃと第４部分２０ｄとの間に位置する。
第３部分２０ｃの上に、第１積層体ＳＢ１が設けられる。第４部分２０ｄの上に、第２積層体ＳＢ２が設けられる。第５部分２０ｅの上には、積層体が設けられない。第５部分２０ｅの上には、後述する絶縁領域などが設けられる。
第１磁性層１１は、第３部分２０ｃから、第１方向に沿って離れる。
第１方向を、Ｚ軸方向とする。Ｚ軸方向に対して垂直な１つの軸をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
導電層２０において、第１部分２０ａから第２部分２０ｂに向かう方向を第２方向とする。第２方向は、例えば、Ｘ軸方向である。第１方向は、第２方向と交差する。導電層２０は、Ｘ軸方向に沿って延びる。
第２磁性層１２は、第３部分２０ｃの少なくとも一部と、第１磁性層１１と、の間に設けられる。導電層２０は、第２磁性層１２と電気的に接続される。例えば、第２磁性層１２は、導電層２０と接しても良い。
第１非磁性層１１ｎは、第１磁性層１１と第２磁性層１２との間に設けられた部分を含む。
第２積層体ＳＢ１において、第３磁性層１３は、第１方向（Ｚ軸方向）において、第４部分２０ｄから離れる。第４磁性層１４は、第４部分２０ｄの少なくとも一部と、第３磁性層１３と、の間に設けられる。第２非磁性層１２ｎは、第３磁性層１３と第４磁性層１４との間に設けられた部分を含む。
第１磁性層１１及び第３磁性層１３は、例えば、磁化固定層である。第２磁性層１２及び第４磁性層１４は、例えば、磁化自由層である。第１磁性層１１の第１磁化１１Ｍは、第２磁性層１２の第２磁化１２Ｍに比べて変化し難い。第３磁性層１３の第３磁化１３Ｍは、第４磁性層１４の第４磁化１４Ｍに比べて変化し難い。第１非磁性層１１ｎ及び第２非磁性層１２ｎは、例えば、トンネル層として機能する。
積層体（第１積層体ＳＢ１及び第２積層体ＳＢ２など）は、例えば、磁気抵抗変化素子として機能する。積層体において、例えばＴＭＲ（Tunnel Magneto Resistance Effect）が生じる。例えば、第１磁性層１１、第１非磁性層１１ｎ及び第２磁性層１２を含む経路における電気抵抗は、第１磁化１１Ｍの向きと、第２磁化１２Ｍの向きと、の間の差異に応じて変化する。例えば、第３磁性層１３、第２非磁性層１２ｎ及び第４磁性層１４を含む経路における電気抵抗は、第３磁化１３Ｍの向きと、第４磁化１４Ｍの向きと、の間の差異に応じて変化する。積層体は、例えば、磁気トンネル接合（Magnetic Tunnel Junction：ＭＴＪ）を有する。
この例では、第１磁化１１Ｍ及び第３磁化１３Ｍは、Ｙ軸方向に沿っている。第２磁化１２Ｍ及び第４磁化１４Ｍは、Ｙ軸方向に沿っている。第１磁性層１１及び第３磁性層１３は、例えば、参照層として機能する。第２磁性層１２及び第４磁性層１４は、例えば、記憶層として機能する。
第２磁性層１２及び第４磁性層１４は、例えば、情報を記憶する層として機能する。例えば、第２磁化１２Ｍが１つの方向に向く第１状態が、記憶される第１情報に対応する。第２磁化１２Ｍが別の方向に向く第２状態が、記憶される第２情報に対応する。第１情報は、例えば「０」及び「１」の一方に対応する。第２情報は、「０」及び「１」の他方に対応する。同様に、第４磁化１４Ｍの向きが、これらの情報に対応する。
第２磁化１２Ｍ及び第４磁化１４Ｍは、例えば、導電層２０に流れる電流（書き込み電流）により制御することができる。例えば、導電層２０の電流（書き込み電流）の向きにより、第２磁化１２Ｍ及び第４磁化１４Ｍの向きを制御することができる。例えば、導電層２０は、例えば、Spin Orbit Layer（ＳＯＬ）として機能する。例えば、導電層２０と第２磁性層１２との間において生じるスピン軌道トルクによって、第２磁化１２Ｍの向きを変えることができる。例えば、導電層２０と第４磁性層１４との間において生じるスピン軌道トルクによって、第４磁化１４Ｍの向きを変えることができる。スピン軌道トルクは、導電層２０に流れる電流（書き込み電流）に基づく。
この電流（書き込み電流）は、制御部７０により供給される。制御部は、例えば駆動回路７５を含む。
制御部７０は、第１部分２０ａ、第２部分２０ｂ及び第１磁性層１１と電気的に接続される。制御部７０は、導電層２０に電流を供給する。この例では、制御部７０は、第３磁性層１３とさらに電気的に接続されている。
例えば、駆動回路７５と第１磁性層１１とが、配線７０ａにより電気的に接続される。駆動回路７５と第３磁性層１３とが、配線７０ｄにより電気的に接続される。駆動回路７５と第１部分２０ａとが、配線７０ｂにより電気的に接続される。駆動回路７５と第２部分２０ｂとが、配線７０ｃにより電気的に接続される。
この例では、駆動回路７５と、第１磁性層１１と、の間の電流経路（配線７０ａ）上に、第１スイッチ素子Ｓｗ１（例えばトランジスタ）が設けられる。駆動回路７５と第３磁性層１３との間の電流経路（配線７０ｄ）上に、第２スイッチ素子Ｓｗ２（例えばトランジスタ）が設けられる。駆動回路７５と、第１部分２０ａと、の間の電流経路（配線７０ｂ）上に、スイッチ素子ＳｗＳ１（例えばトランジスタ）が設けられる。これらのスイッチ素子は、例えば、制御部７０に含まれる。
制御部７０は、第１書き込み動作において、第１電流Ｉｗ１（第１書き込み電流）を導電層２０に供給する。これにより、第１状態が形成される。第１電流Ｉｗ１は、第１部分２０ａから第２部分２０ｂに向かう電流である。制御部７０は、第２書き込み動作において、第２電流Ｉｗ２（第２書き込み電流）を導電層２０に供給する。これにより、第２状態が形成される。第２電流Ｉｗ２は、第２部分２０ｂから第１部分２０ａに向かう電流である。
第１書き込み動作後（第１状態）における第１磁性層１１と第１部分２０ａとの間の第１電気抵抗は、第２書き込み動作後（第２状態）における第１磁性層１１と第１部分２０ａとの間の第２電気抵抗とは異なる。
この電気抵抗の差は、例えば、第１状態と第２状態との間における、第２磁化１２Ｍの状態の差に基づく。
同様に、制御部７０は、第１電流Ｉｗ１を導電層２０に供給する第３書き込み動作を実施する。これにより、第３状態が形成される。制御部７０は、第２電流Ｉｗ２を導電層２０に供給する第４書き込み動作を実施する。これにより、第４状態が形成される。第３書き込み動作後（第３状態）における第３磁性層１３と第１部分２０ａとの間の第３電気抵抗は、第４書き込み動作後（第４状態）における第３磁性層１３と第１部分２０ａとの間の第４電気抵抗とは異なる。
この電気抵抗の差は、例えば、第３状態と第４状態との間における、第４磁化１４Ｍの状態の差に基づく。
制御部７０は、読み出し動作において、第１磁性層１１と第１部分２０ａとの間の電気抵抗に応じた特性（電圧または電流などでも良い）を検出しても良い。制御部７０は、読み出し動作において、第３磁性層１３と第１部分２０ａとの間の電気抵抗に応じた特性（電圧または電流などでも良い）を検出しても良い。
上記の第１スイッチ素子Ｓｗ１及び第２スイッチ素子Ｓｗ２の動作により、第１積層体ＳＢ１（第１メモリセル）及び第２積層体ＳＢ２（第２メモリセル）のいずれかが選択される。所望のメモリセルについての書き込み動作及び読み出し動作が行われる。
図１（ｂ）に示すように、実施形態においては、第１非磁性層１１ｎは、第１領域ＬＲ１及び第２領域ＳＲ１を含む。第１領域ＬＲ１は、第１磁性層１１と第２磁性層１２との間に設けられる。第２領域ＳＲ１は、第１領域ＬＲ１と連続している。第２領域ＳＲ１は、第２方向（Ｘ軸方向）において、第２磁性層１２の少なくとも一部と重なる。
第２領域ＳＲ１は、第１領域ＬＲ１とシームレスで連続する。第１非磁性層１１ｎとなる膜の一部が、第２磁性層１２と第１磁性層１１との間に位置する。この部分が、第１領域ＬＲ１となる。そして、第１非磁性層１１ｎとなる膜の別の一部が、第２磁性層１２の側面の少なくとも一部に設けられる。第２領域ＳＲ１は、第２磁性層１２の少なくとも一部と接する。第２領域ＳＲ１は、第２方向（Ｘ軸方向）において、第１磁性層１１と重ならない。
同様に、第２非磁性層１２ｎは、第３領域ＬＲ２及び第４領域ＳＲ２を含む。第３領域ＬＲ２は、第３磁性層１３と第４磁性層１４との間に設けられる。第４領域ＳＲ２は、第３領域ＬＲ２と連続している。第４領域ＳＲ２は、第２方向において、第４磁性層１４の少なくとも一部と重なる。
第４領域ＳＲ２は、第３領域ＬＲ２とシームレスで連続する。第２非磁性層１２ｎとなる膜の一部が、第４磁性層１４と第３磁性層１３との間に位置する。この部分が、第３領域ＬＲ２となる。そして、第２非磁性層１２ｎとなる膜の別の一部が、第４磁性層１４の側面の少なくとも一部に設けられる。第４領域ＳＲ２は、第４磁性層１２の少なくとも一部と接する。第４領域ＳＲ２は、第２方向において、第３磁性層１３と重ならない。
第２領域ＳＲ１は、例えば、第１積層体ＳＢ１の加工の際に、第２磁性層１２の端部（側面の近傍）を保護する。第４領域ＳＲ２は、例えば、第２積層体ＳＢ２の加工の際に、第４磁性層１４の端部（側面の近傍）を保護する。
第２磁性層１２及び第４磁性層１４の端部の特性が、所望の状態に維持される。これにより、例えば、これらの磁性層における有効面積が広がる。磁性層中の有効面積が拡大できるので、磁性層のサイズを縮小できる。例えば、記憶密度を向上できる。
第１非磁性層１１ｎ（及び第２非磁性層１１ｎ）は、例えば、Ｍｇ及びＡｌからなる群から選択された少なくとも１つと、酸素及び窒素からなる群から選択された少なくとも１つと、を含む。例えば、これらの非磁性層は、ＭｇＯを含む。このような材料を用いることで、第１領域ＬＲ１において、高いＭＲ比が得られる。一方、このような材料を用いることで、第２領域ＳＲ１において、高い絶縁性が得られ、例えば、第２磁性層１２の端部におけるリーク電流などが抑制できる。メモリセルのサイズを縮小できる。例えば、記憶密度を向上できる。
図１（ｃ）及び図１（ｄ）に示すように、磁気記憶装置１１０において、第１絶縁領域ＩＲ１がさらに設けられても良い。第１絶縁領域ＩＲ１から第２磁性層１２に向かう方向は、第３方向（第１方向及び第２方向を含む平面（Ｚ−Ｘ平面）と交差する方向）に沿う。第３方向は、例えば、Ｙ軸方向である。第１絶縁領域ＩＲ１から第４磁性層１４に向かう方向は、第３方向（Ｙ軸方向）に沿う。
第１絶縁領域ＩＲ１は、例えば、Ｓｉ及びＡｌよりなる群から選択された少なくとも１つと、酸素及び窒素よりなる群から選択された少なくとも１つと、を含む。第１絶縁領域ＩＲ１は、例えば、ＳｉＯ２、ＳｉＮ、及び、Ａｌ２Ｏ３の少なくとも１つを含む。
図１（ｂ）に示すように、第２磁性層１２は、Ｘ軸方向において、第２領域ＳＲ１の２つの部分の間に位置する。一方、第２磁性層１２は、Ｙ軸方向において、第１絶縁領域ＩＲ１の２つの部分の間に位置する。第２磁性層１２の、Ｙ軸方向に沿う側面に設けられる層（例えば第１絶縁領域ＩＲ１）の材料が、第２磁性層１２の、Ｘ軸方向に沿う側面に設けられる層（例えば第２領域ＳＲ１）の材料と、異なる。異なる材料において、例えば、線膨張係数が異なる。
例えば、線膨張係数が互いに異なる材料が、第２磁性層１２の異なる方向の側面に設けられる。これにより、第２磁性層１２において、異方性の応力が加わる。この応力により、第２磁性層１２における磁気的特性が適切に制御される。
第２磁性層１２は、例えば、Ｆｅ、Ｃｏ及びＮｉよりなる群から選択された少なくとも１つを含む第２金属を含む。例えば、Ｆｅの線膨張係数は、１２．４×１０−６／Ｋである。Ｃｏの線膨張係数は、１２．８×１０−６／Ｋである。
例えば、一方、ＭｇＯの線膨張係数は、９．７×１０−６／Ｋである。そして、ＳｉＯ２の線膨張係数は、０．５×１０−６／Ｋである。
第２領域ＳＲ１がＭｇＯを含み、第１絶縁領域ＩＲ１がＳｉＯ２を含む場合、以下となる。第２領域ＳＲ１の線膨張係数と、第２磁性層１２の線膨張係数と、の差の絶対値は、第１絶縁領域ＩＲ１の線膨張係数と、第２磁性層１２の線膨張係数と、の差の絶対値よりも小さい。
このような線膨張係数の関係により、例えば、第２磁性層１２における残留応力が抑制される。例えば、導電層２０となる膜の上に、第２磁性層１２となる膜、第１非磁性層１１ｎとなる膜、及び、第１磁性層１１となる膜を含む積層膜が形成される。積層膜を加工して、第１積層体ＳＢ１及び第２積層体ＳＢ２などが形成され、さらに、その周りが第１絶縁領域ＩＲ１などの絶縁層により埋め込まれる。これらの積層体の結晶性を向上するために、熱処理などが行われる。この熱処理により、積層体に含まれる磁性層に残留応力が生じる。この残留応力は、第１絶縁領域ＩＲ１の線膨張係数が、磁性層の線膨張係数と、異なることに起因する。
実施形態においては、第２磁性層１２の側面の一部に、第２領域ＳＲ１を設ける。第２領域ＳＲ１の線膨張係数は、第２磁性層１２の線膨張係数に近い。これにより、第２磁性層１２において、例えば、Ｘ軸方向の残留応力が緩和される。
第２磁性層１２の残留応力が緩和されることにより、例えば、必要な記録電流が低減できる。例えば、記憶密度を向上できる。
第１絶縁領域ＩＲ１が、Ｓｉ及びＡｌよりなる群から選択された少なくとも１つと、酸素及び窒素よりなる群から選択された少なくとも１つと、を含む場合（例えば、ＳｉＯ２など）、第１絶縁領域ＩＲ１において、特に高い絶縁性が得られる。これにより、積層体のリーク電流が低減できる。例えば、第１絶縁領域ＩＲ１がＭｇＯを含む参考例に比べて、リーク電流を抑制できる。
実施形態においては、第２領域ＳＲ１において、高いＭＲ比が得られる材料を含む第１非磁性層１１ｎとなる膜により、第２磁性層１２の側面の少なくとも一部が覆われる。これにより、第２磁性層１２の側面部分の特性を良好に維持できる。さらに、残留応力を抑制できる。例えば、記録電流を抑制できる。動作がより安定にできる。
図１（ｂ）に示すように、磁気記憶装置１１０において、第２絶縁領域ＩＲ２がさらに設けられても良い。第２絶縁領域ＩＲ２から第１磁性層１１の少なくとも一部に向かう方向は、第２方向（Ｘ軸方向）に沿っている。第２絶縁領域ＩＲ２は、Ｓｉ及びＡｌよりなる群から選択された少なくとも１つと、酸素及び窒素よりなる群から選択された少なくとも１つを含む。
例えば、第２絶縁領域ＩＲ２の材料は、第１絶縁領域ＩＲ１の材料と同じでも良い。例えば、Ｙ軸方向において、２つの第１絶縁領域ＩＲ１の間に第１積層体ＳＢ１が設けられる。例えば、Ｘ軸方向において、２つの第２絶縁領域ＩＲ２の間に第１積層体ＳＢ１の一部（第１磁性層１１）が設けられる。これらの絶縁領域は、例えば、層間絶縁膜である。
図１（ａ）に示すように、磁気記憶装置１１０の動作の例の１つにおいて、例えば、第１部分２０ａが基準電位Ｖ０に設定され、第１磁性層１１に第１電圧Ｖ１（例えば選択電圧）が印加される。このとき、例えば、導電層２０に流れる電流の向きに応じて、第１積層体ＳＢ１の電気抵抗が変化する。一方、第１部分２０ａが基準電位Ｖ０に設定され、第１磁性層１１に第２電圧Ｖ２（例えば非選択電圧）が印加される。第２電圧Ｖ２は、第１電圧Ｖ１とは異なる。第２電圧Ｖ２が印加されたときは、例えば、導電層２０に電流が流れても、第１積層体ＳＢ１の電気抵抗は、実質的に変化しない。電気抵抗の変化は、第１積層体ＳＢ１の状態の変化に対応する。電気抵抗の変化は、例えば、第２磁性層１２の第２磁化１２Ｍの向きの変化に対応する。例えば、第２電圧Ｖ２は、第１電圧Ｖ１とは異なる。例えば、基準電位Ｖ０と第１電圧Ｖ１との間の電位差の絶対値は、基準電位Ｖ０と第２電圧Ｖ２との間の電位差の絶対値よりも大きい。例えば、第１電圧Ｖ１の極性は、第２電圧Ｖ２の極性と異なっても良い。このような電気抵抗の差は、制御部７０の制御により得られる。
例えば、制御部７０は、第１動作及び第２動作を行う。これらの動作は、積層体ＳＢ１に選択電圧が印加されているときの動作である。第１動作においては、制御部７０は、第１部分２０ａから第２部分２０ｂに向かう第１電流Ｉｗ１を導電層２０に供給する（図１（ａ）参照）。制御部７０は、第２動作において、第２部分２０ｂから第１部分２０ａに向かう第２電流Ｉｗ２を導電層２０に供給する（図１（ａ）参照）。
第１動作後における第１磁性層１１と第１部分２０ａとの間の第１電気抵抗は、第２動作後における第１磁性層１１と第１部分２０ａとの間の第２電気抵抗とは異なる。このような電気抵抗の差は、例えば、第２磁性層１２の第２磁化１２Ｍの向きの変化に対応する。例えば、導電層２０を流れる電流（書き込み電流）により、第２磁化１２Ｍの向きが変化する。これは、例えば、スピンホール効果に基づいていると考えられる。第２磁化１２Ｍの向きの変化は、例えば、スピン軌道相互作用に基づいていると考えられる。
例えば、第１動作により、第２磁化１２Ｍは、第１磁化１１Ｍの向きと同じ成分を有する。「平行」の磁化が得られる。一方、第２動作により、第２磁化１２Ｍは、第１磁化１１Ｍの向きに対して逆の成分を有する。「反平行」の磁化が得られる。このような場合、第１動作後の第１電気抵抗は、第２動作後の第２電気抵抗よりも低くなる。このような電気抵抗の差が、記憶される情報に対応する。例えば、異なる複数の磁化が、記憶される情報に対応する。
制御部７０は、第３動作及び第４動作をさらに実施しても良い。第３動作において、第１部分２０ａと第１磁性層１１との間の電位差を第２電圧Ｖ２とし、第１電流Ｉｗ１を導電層２０に供給する。第４動作において、第１部分２０ａと第１磁性層１１との間の電位差を第２電圧Ｖ２とし、第２電流Ｉｗ２を導電層２０に供給する。第３動作及び第４動作においては、例えば、導電層２０に電流が流れても、第１積層体ＳＢ１の電気抵抗は、実質的に変化しない。第１動作後における第１磁性層１１と第１部分２０ａとの間の第１電気抵抗は、第２動作後における第１磁性層１１と第１部分２０ａとの間の第２電気抵抗とは異なる。第１電気抵抗と第２電気抵抗との差の絶対値は、第３動作後における第１磁性層１１と第１部分２０ａとの間の第３電気抵抗と、第４動作後における第１磁性層１１と第１部分２０ａとの間の第４電気抵抗と、の差の絶対値よりも大きい。
既に説明したように、制御部７０は、第１積層体ＳＢ１（第１磁性層１１）及び第２積層体ＳＢ２（第３磁性層１３）と、電気的に接続されている。第１積層体ＳＢ１に情報を書き込むときには、第１磁性層１１に所定の選択電圧が印加される。このとき、第２積層体ＳＢ２には、非選択電圧が印加される。一方、第２積層体ＳＢ２に情報を書き込むときには、第３磁性層１３に所定の選択電圧が印加される。このとき、第１積層体ＳＢ１には、非選択電圧が印加される。０ボルトの電圧の印加も、「電圧の印加」に含まれる。選択電圧の電位は、非選択電圧の電位とは異なる。
複数の積層体は、複数のメモリセルにそれぞれ対応する。複数のメモリセルにおいて、互いに異なる情報が記憶されることが可能である。複数のメモリセルに情報を記憶する際に、例えば、複数のメモリセルに「１」及び「０」の一方を記憶した後に、複数のメモリセルのうちの所望のいくつかに「１」及び「０」の他方を記憶しても良い。例えば、複数のメモリセルの１つに「１」及び「０」の一方を記憶した後に、複数のメモリセルの別の１つに「１」及び「０」の一方を記憶しても良い。
上記において、第１部分２０ａ及び第２部分２０ｂは、互いに入れ替えが可能である。例えば、上記の電気抵抗は、第１磁性層１１と第２部分２０ｂとの間の電気抵抗でも良い。上記の電気抵抗は、第３磁性層１３と第２部分２０ｂとの間の電気抵抗でも良い。
図２（ａ）及び図２（ｂ）は、第１実施形態に係る磁気記憶装置を例示する模式図である。
これらの図は、磁気記憶装置１１０の一部の模式図である。図２（ｂ）は、図２（ａ）の一部の拡大図である。図２（ａ）及び図２（ｂ）に示す構造は、例えば、断面ＴＥＭ（Transmission Electron Microscope）により観察される。
図２（ａ）に示すように、基体２０ｓの上に、導電層２０が設けられる。この例では、導電層２０は、Ｔａ膜である。導電層２０厚さは約５ｎｍである。
導電層２０の一部の上に、第２磁性層１２が設けられる。第２磁性層１２は、ＣｏＦｅＢ膜である。第２磁性層１２の上に、第１非磁性層１１ｎの第１領域ＬＲ１が設けられる。第１非磁性層１１ｎの一部（第２領域ＳＲ１）は、第２磁性層１２の側面を覆っている。
第１領域ＬＲ１の上に、第１磁性層１１が設けられている。この例では、第１磁性層１１は、磁性膜１１ａ、磁性膜１１ｂ及び非磁性膜１１ｃを含む。第１領域ＬＲ１と磁性膜１１ｂとの間に磁性膜１１ａが位置する。磁性膜１１ａ及び磁性膜１１ｂの間に、非磁性膜１１ｃが位置する。磁性膜１１ａ及び磁性膜１１ｂのそれぞれは、例えば、ＣｏＦｅＢ膜（厚さは約２ｎｍ）である。非磁性膜１１ｃは、例えば、Ｒｕ膜（厚さは約０．９ｎｍ）である。
この例では、第１磁性層１１は、ＩｒＭｎ膜１１ｄ（例えば８ｎｍ）をさらに含む。ＩｒＭｎ膜１１ｄと第１非磁性層１１ｎ（第１領域ＬＲ１）との間に、磁性膜１１ｂが位置する。
この例では、ＩｒＭｎ膜１１ｄの上に、Ｔａ膜２５ａが設けられる。
上記の例では、第２磁性層１２は、Ｆｅ及びＣｏを含む。実施形態において、第２磁性層１２は、第２金属を含む。第２金属は、例えば、Ｆｅ、Ｃｏ及びＮｉよりなる群から選択された少なくとも１つを含んでも良い。第２磁性層１２は、第２金属とＢとを含んでも良い。
この例では、第１化合物領域５１、第２化合物領域５２及び第３化合物領域５３がさらに設けられている。
第２方向（Ｘ軸方向）において、第２磁性層１２の少なくとも一部と、第１化合物領域５１と、の間に、第２領域ＳＲ１の少なくとも一部が位置する。第１化合物領域５１は、酸素及び窒素よりなる群から選択された少なくとも１つと、上記の第２金属と、を含む。Ｚ軸方向において、第２磁性層１２の少なくとも一部と、第１化合物領域５１と、の間に、第２領域ＳＲ１の一部が位置しても良い。
例えば、第１化合物領域５１は、第２磁性層１２となる膜に酸素（または窒素）が導入されることにより形成できる。これにより、第１化合物領域５１は、第２磁性層１２に含まれる第２金属（Ｆｅ、ＣｏまたはＮｉなど）と、酸素（または窒素）と、を含む。第１化合物領域５１は、例えば、Ｆｅ及びＣｏを含む。第１化合物領域５１は、例えば、非磁性である。第１化合物領域５１は、例えば絶縁性である。
一方、第２方向（Ｘ軸方向）において、第２磁性層１２の少なくとも一部と、第２化合物領域５２と、の間に、第２領域ＳＲ１の少なくとも一部が位置する。第２化合物領域５２の少なくとも一部は、Ｚ軸方向において、第１化合物領域５１と重なる。
例えば、第２化合物領域５２は、酸素及び窒素よりなる群から選択された少なくとも１つと、第１金属と、を含む。既に説明したように、第１金属は、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ｐｄ、Ｃｕ及びＡｇよりなる群から選択された少なくとも１つを含む。第２化合物領域５２は、例えば、Ｔａ及びＯを含む。第２化合物領域５２は、例えば絶縁性である。または、第２化合物領域５２は、酸素及び窒素よりなる群から選択された少なくとも１つと、別の元素と、を含んでも良い。別の元素は、例えば、Ｂ、Ｍｇ、Ａｌ、Ｓｉ、Ｈｆ、Ｔｉ及びＺｒよりなる群から選択された少なくとも１つを含む。第２化合物領域５２は、酸素及び窒素よりなる群から選択された少なくとも１つと、第１金属及び上記の別の元素と、を含んでも良い。
第３化合物領域５３は、第２方向（Ｘ軸方向）において、第１磁性層１１と重なる。この例では、第１磁性層１１と第２絶縁領域ＩＲ２（例えばＳｉＯ２）との間に、第３化合物領域５３の少なくとも一部が位置する。第３化合物領域５３は、例えば、第１磁性層１１に含まれる金属元素と、酸素と、を含む。第３化合物領域５３は、例えば絶縁性である。第３化合物領域５３は、例えば、第２金属をさらに含んでも良い。
第３化合物領域５３は、例えば、第１積層体ＳＢ１となる積層膜を加工する工程で形成される。例えば、加工の工程において、積層膜の一部と、酸素と、を含む化合物が形成され、この化合物が、第１積層体ＳＢ１の側壁に付着する。付着した化合物が、第３化合物領域５３となる。
この加工の後に、例えば、第２磁性層１２となる膜、及び、導電層２０となる膜が、酸素を含むガスにより処理される。例えば、この処理により、第１化合物領域５１及び第２化合物領域５２が形成される。
図２（ａ）及び図２（ｂ）に例示した構成について、さらに説明する。
図３は、第１実施形態に係る磁気記憶装置を例示する模式図である。
図３に示すように、第１領域ＬＲ１は、第１面１１ｎｕを有する。第１面１１ｎｕは、第１磁性層１１に対向する。第１面１１ｎｕは、凹状である。第１領域ＬＲ１をＺ−Ｘ平面で切断したときにおいて、第１面１１ｎｕが凹状である。例えば、第１面１１ｎｕの端の高さは、第１面１１ｎｕの中央部の高さよりも高い。
第１面１１ｎｕは、第１面部分１１ｎａと、第２面部分１１ｎｂと、第３面部分１１ｎｃと、を含む。第１面部分１１ｎａから第２面部分１１ｎｂに向かう方向は、第２方向（Ｘ軸方向）に沿う。第３面部分１１ｎｃの第２方向における位置は、第１面部分１１ｎａの第２方向における位置と、第２面部分１１ｎｂの第２方向における位置との間にある。第３面部分１１ｎｃと第３部分２０ｃとの間の第１方向（Ｚ軸方向）に沿う距離ｔｚｃは、第１面部分１１ｎａと第３部分２０ｃとの間の第１方向に沿う距離ｔｚａよりも短い。距離ｔｚｃは、第２面部分１１ｎｂと第３部分２０ｃとの間の第１方向に沿う距離ｔｚｂよりも短い。
このような凹状の形状は、例えば、後述するように、第２磁性層１２となる膜の上に第１非磁性層１１ｎが位置した状態で、酸素を含むガスにより処理を行うことで得られる。例えば、第２磁性層１２となる膜に酸素が導入されることで、この膜の堆積が増大する。これにより、第１非磁性層１１ｎの一部（第１領域ＬＲ１）の端部が上に押し上げられる。これにより凹状の形状が得られる。
凹状の形状が形成されることにより、第２磁性層１２に応力が加わると考えられる。この応力により、例えば、第２磁性層１２の第２磁化１２Ｍの制御性が高まると考えられる。
図４は、第１実施形態に係る磁気記憶装置を例示する模式図である。
図４において、第２領域ＳＲ１を含む部分が拡大されて例示されている。
図４に示すように、第２領域ＳＲ１の下部の幅は、上部よりも狭くなっている。例えば、第２領域ＳＲ１は、第１部分領域ｐ１と、第２部分領域ｐ２と、を含む。第１部分領域ｐ１と第３部分２０ｃとの間の第１方向（Ｚ軸方向）に沿う距離は、第２部分領域ｐ２と第３部分２０ｃとの間の第１方向に沿う距離よりも短い。第１部分領域ｐ１は、例えば、第２部分領域ｐ２よりも下に位置する。
第１部分領域ｐ１（下側部分）の第２方向（Ｘ軸方向）に沿う長さｔｘ１は、第２部分領域ｐ２の第２方向に沿う長さｔｘ２よりも短い。
このような構造は、例えば、後述するように、第２磁性層１２となる膜の上に第１非磁性層１１ｎが位置した状態で、酸素を含むガスにより処理を行うことで得られる。この処理により、第２磁性層１２となる膜に酸素が導入され、非磁性となる。酸素が導入されない部分が、第２磁性層１２となる。第２磁性層１２の側面を、第１非磁性層１１ｎとなる膜（第２領域ＳＲ１）が上から覆う。このため、第２領域ＳＲ１の下部（第１部分領域ｐ１）の厚さ（Ｘ軸方向の長さ）は、第２領域ＳＲ１の上部（第２部分領域ｐ２）の厚さ（Ｘ軸方向の長さ）よりも薄くなる場合がある。
このような製造方法によれば、第２磁性層１２の側部が第１非磁性層１１ｎとなる膜で保護された状態で、第２磁性層１２が形成される。これにより、第２磁性層１２の側部において、磁気的な特性の劣化が抑制される。
実施形態において、第２領域ＳＲ１の少なくとも一部の第２方向（Ｘ軸方向）に沿う厚さは、０．５ｎｍ以上である。例えば、第２部分領域ｐ２の第２方向に沿う厚さは、長さｔｘ２に対応する。長さｔｘ２は、例えば、０．５ｎｍ以上である。このような厚さにより、例えば、第２磁性層１２の側部を効果的に保護できる。
図５は、第１実施形態に係る別の磁気記憶装置を例示する模式図である。
図５に示すように、本実施形態に係る別の磁気記憶装置１１０ａにおいては、第２領域ＳＲ１は、第２方向（Ｘ軸方向）において、第２磁性層１２の一部と重なる。第２領域ＳＲ１は、第２方向において、第２磁性層１２の別の一部と重ならない。このように、実施形態において、第２領域ＳＲ１は、第２方向において、第２磁性層１２の一部と重なっても良い。
このような場合、第２磁性層１２の上記の別の一部は、第１化合物領域５１または第２化合物領域５２（図２（ａ）参照）と、Ｘ軸方向において接しても良い。第１化合物領域５１または第２化合物領域５２は、図５では省略されている。
上記のように、実施形態に係る１つの例において、磁気記憶装置１１０は、導電層２０、第１磁性層１１、第２磁性層１２、第１非磁性層１１ｎ、第２領域ＳＲ１、第１絶縁領域ＩＲ１、及び、制御部７０を含む。第２領域ＳＲ１は、第１非磁性層１１ｎとは別に設けられても良い。第１非磁性層１１ｎは、第１領域ＬＲ１を含む。第１非磁性層１１ｎは、Ｍｇと、酸素及び窒素からなる群から選択された少なくとも１つと、を含む。第１領域ＬＲ１は、第１磁性層１１と第２磁性層１２との間に設けられる。第２領域ＳＲ１は、Ｍｇと、酸素及び窒素からなる群から選択された少なくとも１つと、を含む。第２領域ＳＲ１は、第２方向（Ｘ軸方向）において、第２磁性層１２の少なくとも一部と重なる。第１絶縁領域ＩＲ１は、Ｓｉ及びＡｌよりなる群から選択された少なくとも１つと、酸素及び窒素よりなる群から選択された少なくとも１つと、を含む。第１絶縁領域ＩＲ１から第２磁性層１２に向かう方向は、第３方向（例えばＹ軸方向）に沿う。
実施形態に係る１つの例において、磁気記憶装置１１０は、導電層２０、第１磁性層１１、第２磁性層１２、第１非磁性層１１ｎ、第２領域ＳＲ１、第１絶縁領域ＩＲ１、及び、制御部７０を含む。第２領域ＳＲ１は、第１非磁性層１１ｎとは別に設けられても良い。第１非磁性層１１ｎは、第１磁性層１１と第２磁性層１２との間に設けられた第１領域ＬＲ１を含む。第２領域ＳＲ１は、第２方向（Ｘ軸方向）において、第２磁性層１２の少なくとも一部と重なる。第１絶縁領域ＩＲ１から第２磁性層１２に向かう方向は、第３方向（Ｙ軸方向）に沿う。第２領域ＳＲ１の線膨張係数と、第２磁性層１２の線膨張係数と、の差の絶対値は、第１絶縁領域ＩＲ１の線膨張係数と、第２磁性層１２の線膨張係数と、の差の絶対値よりも小さい。
（第２実施形態）
第２実施形態は、第１実施形態に係る磁気記憶装置の製造方法に係る。
図６は、第２実施形態に係る磁気記憶装置の製造方法を例示するフローチャート図である。
図６に示すように、積層膜を形成する（ステップＳ１１０）。そして、第２孔を形成し（ステップＳ１２０）、第２孔に第１絶縁領域ＩＲ１を形成する（ステップＳ１３０）。第１孔を形成し（ステップＳ１４０）、ガスを用いた処理を行う（ステップＳ１５０）。この後、第２絶縁領域ＩＲ２を形成する（ステップＳ１６０）。
上記において、上記のステップの順序は、技術的に可能な範囲で入れ替えても良い。例えば、ステップＳ１４０（第１孔の形成）及びステップＳ１５０（ガスを用いた処理）の後に、ステップＳ１２０（第２孔の形成）及びステップＳ１３０（第１絶縁領域ＩＲ１の形成）が実施されても良い。
以下、製造方法の例について説明する。
図７（ａ）、図７（ｂ）、図８（ａ）、図８（ｂ）、図９（ａ）、図９（ｂ）、図１０、図１１及び図１２は、第２実施形態に係る磁気記憶装置の製造方法を例示する模式図である。
図７（ａ）、図８（ａ）、図９（ａ）、図１１及び図１２は、平面図である。図７（ｂ）、図８（ｂ）、図９（ｂ）及び図１０は、断面図である。
図７（ａ）及び図７（ｂ）に示すように、導電膜２０Ｆの上に、積層膜ＳＢＦを形成する（ステップＳ１１０、図６参照）。導電膜２０Ｆは、基体２０ｓの上に設けられる。導電膜２０Ｆは、第１金属を含む。導電膜２０Ｆは、上記の別の元素（Ｂ、Ｍｇ、Ａｌ、Ｓｉ、Ｈｆ、Ｔｉ及びＺｒよりなる群から選択された少なくとも１つ）をさらに含んでも良い。積層膜ＳＢＦは、第１磁性膜１１Ｆ、第２磁性膜１２Ｆ、及び、第１非磁性膜１１ｎＦを含む。第２磁性膜１２Ｆは、第１磁性膜１１Ｆと導電膜２０Ｆとの間に設けられる。第２磁性膜１２Ｆは、第２金属を含む。第２金属は、例えば、Ｆｅ、Ｃｏ及びＮｉよりなる群から選択された少なくとも１つを含む。第１非磁性膜１１ｎＦは、第１磁性膜１１Ｆと第２磁性膜１２Ｆとの間に設けられる。
このような積層膜ＳＢＦを加工する。例えば、積層膜ＳＢＦの表面ＳＢＦ１の上に、第１マスクＭ１を形成する。
図７（ａ）に示すように、第１マスクＭ１は、Ｙ軸方向に延びる複数の帯状の形状を有する。第１マスクＭ１の開口部において、積層膜ＳＢＦが露出する。第１マスクＭ１は、例えば、ダブルパターニング技術により形成されても良い。
図８（ａ）及び図８（ｂ）に示すように、第１磁性膜１１Ｆの一部を除去して積層膜ＳＢＦに複数の第１孔Ｈ１を形成する（ステップＳ１４０、図６参照）。複数の第１孔Ｈ１は、図８（ｂ）に示すように、積層膜ＳＢＦにイオンビームＩＢ１を照射することにより形成できる。例えば、イオンビームＩＢ１は、Ａｒイオンを含む。例えば、イオンミリングにより、複数の第１孔Ｈ１が形成される。
複数の孔Ｈ１は、第２方向（Ｘ軸方向）に並ぶ。第２方向は、積層膜ＳＢＦの表面ＳＢＦ１に対して垂直な第１方向（Ｚ軸方向）と交差する。複数の第１孔Ｈ１は、例えば、Ｙ軸方向に延びる溝でも良い。
複数の第１孔Ｈ１は、第１非磁性膜１１ｎＦを貫通しない。複数の第１孔Ｈ１の底部ＴＢ１の下に、第１非磁性膜１１ｎＦの一部、第２磁性膜１２Ｆの一部、及び、導電膜２０Ｆの一部が位置している。
図９（ａ）及び図９（ｂ）に示すように、ガスＯＴ１を用いた処理を行う（ステップＳ１５０、図６参照）。ガスＯＴ１は、第１元素を含む。第１元素は、酸素及び窒素よりなる群から選択された少なくとも１つを含む。ガスＯＴ１は、例えば、酸素イオンを含む。
図９（ｂ）に示すように、ガスＯＴ１を用いた処理により、第２磁性膜１２Ｆから第２磁性層１２と第１化合物領域５１と、を形成する。第１化合物領域５１は、複数の第１孔Ｈ１の底部ＴＢ１に位置する。第１化合物領域５１は、第２金属（第２磁性膜１２Ｆに含まれる金属）と、第１元素（例えば酸素）と、を含む。第２磁性層１２は、第１方向（Ｚ軸方向）において、複数の第１孔Ｈ１と重ならない。第２磁性層１２は、第２金属を含む。
図９（ｂ）に示すように、第１非磁性膜１１ｎＦの一部（例えば、第２領域ＳＲ１、図１（ｂ）参照）は、第２方向（Ｘ軸方向）において、第２磁性層１２と重なる。
本実施形態に係る製造方法においては、第２磁性膜１２Ｆの一部が失活化される。第２磁性膜１２Ｆの失活化されずに残った部分が、第２磁性層１２となる。失活化の工程（ガスＯＴ１を用いた処理）において、第２磁性層１２の側部は、第１非磁性膜１１ｎＦの一部（例えば、第２領域ＳＲ１）に覆われる。第２磁性層１２の側部に過剰な酸素が侵入することが抑制される。第２磁性層１２の有効部分のＸ軸方向に沿う長さが、所望の長さに維持される。第２磁性層１２の側部において、酸素によるダメージが生じることが抑制される。
このとき、第２化合物領域５２が形成されても良い。例えば、図９（ｂ）に示すように、導電膜２０Ｆは、底部導電領域２０ＦＢを含む。底部導電領域２０ＦＢは、複数の第１孔Ｈ１の底部ＴＢ１に位置する。上記の第１元素（酸素または窒素）を含むガスＯＴ１を用いた処理は、底部導電領域２０ＦＢから第２化合物領域５２を形成することを含んでも良い。第２化合物領域５２は、第１金属及び上記の「別の元素」よりなる群から選択された少なくとも１つと、第１元素と、を含む。第２化合物領域５２は、例えば、第２方向（Ｘ軸方向）において、第２磁性層１２の少なくとも一部と重なっても良い（図２（ｂ）参照）。
図１０に示すように、第１化合物領域５１の上に、第２絶縁領域ＩＲ２を形成する（ステップＳ１６０、図６参照）。第２絶縁領域ＩＲ２は、例えば、Ｓｉ及びＡｌよりなる群から選択された少なくとも１つと、酸素及び窒素よりなる群から選択された少なくとも１つを含む。第２絶縁領域ＩＲ２は、例えば、ＣＶＤなどの手法による成膜と、ＣＭＰなどにより行われる。
図１１に示すように、積層膜に第２孔Ｈ２を形成する（ステップＳ１２０、図６参照）。図１２に示すように、第２孔Ｈ２の中に第１絶縁領域ＩＲ１を形成する（ステップＳ１３０）。第１絶縁領域ＩＲ１から第２磁性層１２に向かう方向は、第３方向（Ｙ軸方向、第１方向及び第２方向を含む平面と交差する方向）に沿う。第１絶縁領域ＩＲ１は、Ｓｉ及びＡｌよりなる群から選択された少なくとも１つと、酸素及び窒素よりなる群から選択された少なくとも１つと、を含む。このとき、第１非磁性膜１１ｎＦは、Ｍｇと、酸素及び窒素からなる群から選択された少なくとも１つと、を含む。
例えば、第１非磁性膜１１ｎＦの一部（第２領域ＳＲ１）の材料と、第１絶縁領域ＩＲ１の材料と、は互いに異なる。
図１３は、第１実施形態に係る別の磁気記憶装置を例示する模式的断面図である。
図１３に示すように、磁気記憶装置１１１においては、第１化合物領域５１が設けられず、第２化合物領域５２及び第３化合物領域５３が設けられる。例えば、第２絶縁領域ＩＲ２は、第２化合物領域５２と接する。
図１４は、第１実施形態に係る別の磁気記憶装置を例示する模式的断面図である。
図１４に示すように、磁気記憶装置１１２においては、第１化合物領域５１及び第２化合物領域５２が設けられず、第３化合物領域５３が設けられる。例えば、第２絶縁領域ＩＲ２は、導電層２０と接する。
磁気記憶装置１１１及び１１２は、例えば、ガスＯＴ１を用いた処理（ステップＳ１５０、図６参照）において、第２磁性膜１２Ｆが除去されることにより形成される。除去は例えば、イオンビーム照射などにより行われる。
例えば、第２絶縁領域ＩＲ２は、第１化合物領域５１及び第２化合物領域５２と比べて、後工程における熱処理に対して安定である。一方、例えば、第１磁性層１２は、第２領域ＳＲ１により保護される。磁気記憶装置１１１及び１１２においてはより安定な磁気記憶装置が得られる。
（第３実施形態）
図１５（ａ）〜図１５（ｃ）は、第３実施形態に係る磁気記憶装置を例示する模式的斜視図である。
図１５（ａ）に示すように、本実施形態にかかる磁気記憶装置２２０においても、複数の積層体（第１積層体ＳＢ１及び第２積層体ＳＢ２）が設けられる。磁気記憶装置２２０においては、第１積層体ＳＢ１に流れる電流と、第２積層体ＳＢ２に流れる電流とは別である。
第１積層体ＳＢ１は、第１方向（Ｚ軸方向）において、第３部分２０ｃと重なる。第２積層体ＳＢ２は、第１方向において、第５部分２０ｅと重なる。導電層２０の第４部分２０ｄは、第１積層体ＳＢ１と第２積層体ＳＢ２との間の部分に対応する。
例えば、第１端子Ｔ１が、導電層２０の第１部分２０ａと電気的に接続される。第２端子Ｔ２が、第２部分２０ｂと電気的に接続される。第３端子Ｔ３が、第４部分２０ｄと電気的に接続される。第４端子Ｔ４が、第１磁性層１１と電気的に接続される。第５端子Ｔ５が、第３磁性層１３と電気的に接続される。
図１５（ａ）に示すように、１つの動作ＯＰ１において、第１電流Ｉｗ１が、第１端子Ｔ１から第３端子Ｔ３に向けて流れ、第３電流Ｉｗ３が第２端子Ｔ２から第３端子Ｔ３に向けて流れる。第１積層体ＳＢ１の位置における電流（第１電流Ｉｗ１）の向きは、第２積層体ＳＢ２の位置における電流（第３電流Ｉｗ３）の向きと逆である。このような動作ＯＰ１において、第１積層体ＳＢ１の第２磁性層１２に作用するスピンホールトルクの向きは、第２積層体ＳＢ２の第４磁性層１４に作用するスピンホールトルクの向きと逆になる。
図１５（ｂ）に示す別の動作ＯＰ２において、第２電流Ｉｗ２が、第３端子Ｔ３から第１端子Ｔ１に向けて流れ、第４電流Ｉｗ４が第３端子Ｔ３から第２端子Ｔ２に向けて流れる。第１積層体ＳＢ１の位置における電流（第２電流Ｉｗ２）の向きは、第２積層体ＳＢ２の位置における電流（第４電流Ｉｗ４）の向きと逆である。このような動作ＯＰ２において、第１積層体ＳＢ１の第２磁性層１２に作用するスピンホールトルクの向きは、第２積層体ＳＢ２の第４磁性層１４に作用するスピンホールトルクの向きと逆になる。
図１５（ａ）及び図１５（ｂ）に示すように、第４磁性層１４の第４磁化１４Ｍの向きは、第２磁性層１２の第２磁化１２Ｍの向きと逆である。一方、第３磁性層１３の第３磁化１３Ｍの向きは、第１磁性層１１の第１磁化１１Ｍの向きと同じである。このように、第１積層体ＳＢ１と第２積層体ＳＢ２との間で、反対の向きの磁化情報が記憶される。例えば、動作ＯＰ１の場合の情報（データ）が、”１”に対応する。例えば、動作ＯＰ２の場合の情報（データ）が、”０”に対応する。このような動作により、例えば、後述するように、読み出しが高速化できる。
動作ＯＰ１及び動作ＯＰ２において、第２磁性層１２の第２磁化１２Ｍと、導電層２０を流れる電子（偏極電子）のスピン電流と、が相互作用する。第２磁化１２Ｍの向きと、偏極電子のスピンの向きとは、平行または反平行の関係となる。第２磁性層１２の第２磁化１２Ｍは、歳差運動して、反転する。動作ＯＰ１及び動作ＯＰ２において、第４磁性層１４の第４磁化１４Ｍの向きと、偏極電子のスピンの向きとは、平行または反平行の関係となる。第４磁性層１４の第４磁化１４Ｍは、歳差運動して、反転する。
図１５（ｃ）は、磁気記憶装置２２０における読み出し動作を例示している。
読み出し動作ＯＰ３において、第４端子Ｔ４の電位を第４電位Ｖ４とする。そして、第５端子Ｔ５の電位を第５電位Ｖ５とする。第４電位Ｖ４は、例えば、接地電位である。第４電位Ｖ４と第５電位Ｖ５との間の電位差をΔＶとする。複数の積層体のそれぞれにおける２つの電気抵抗を、高抵抗Ｒｈ及び低抵抗Ｒｌとする。高抵抗Ｒｈは、低抵抗Ｒｌよりも高い。例えば、第１磁化１１Ｍと第２磁化１２Ｍとが反平行であるときの抵抗が、高抵抗Ｒｈに対応する。例えば、第１磁化１１Ｍと第２磁化１２Ｍとが平行であるときの抵抗が、低抵抗Ｒｌに対応する。例えば、第３磁化１３Ｍと第４磁化１４Ｍとが反平行であるときの抵抗が、高抵抗Ｒｈに対応する。例えば、第３磁化１３Ｍと第４磁化１４Ｍとが平行であるときの抵抗が、低抵抗Ｒｌに対応する。
例えば、図１５（ａ）に例示する動作ＯＰ１（”１”状態）において、第３端子Ｔ３の電位Ｖｒ１は、（１）式で表される。
Ｖｒ１＝｛Ｒｌ／（Ｒｌ＋Ｒｈ）｝×ΔＶ …（１）
一方、図１５（ｂ）に例示する動作ＯＰ２（”０”状態）の状態において、第３端子Ｔ３の電位Ｖｒ２は、（２）式で表される。
Ｖｒ２＝｛Ｒｈ／（Ｒｌ＋Ｒｈ）｝×ΔＶ …（２）
従って、”１”状態と”０”状態との間における、電位変化ΔＶｒは、（３）式で表される。
ΔＶｒ＝Ｖｒ２−Ｖｒ１＝｛（Ｒｈ−Ｒｌ）／（Ｒｌ＋Ｒｈ）｝×ΔＶ …（３）
電位変化ΔＶｒは、第３端子Ｔ３の電位を測定することによって得られる。
定電流を積層体（磁気抵抗素子）に供給して磁気抵抗素子の２つの磁性層の間の電圧（電位差）を測定する場合に比べて、上記の読み出し動作ＯＰ３においては、例えば、読み取り時の消費エネルギーを低減できる。上記の読み出し動作ＯＰ３においては、例えば、高速読み出しを行なうことができる。
上記の動作ＯＰ１及び動作ＯＰ２において、第４端子Ｔ４及び第５端子Ｔ５を用いて、第２磁性層１２及び第４磁性層１４のそれぞれの垂直磁気異方性を制御することができる。これにより、書込み電流を低減できる。例えば、書込み電流は、第４端子Ｔ４及び第５端子Ｔ５を用いないで書き込みを行う場合の書き込み電流の約１／２にできる。例えば、書込み電荷を低減できる。第４端子Ｔ４及び第５端子Ｔ５に加える電圧の極性と、垂直磁気異方性の増減と、の関係は、磁性層及び導電層２０の材料に依存する。
図１６（ａ）〜図１６（ｃ）は、第３実施形態に係る別の磁気記憶装置を例示する模式的斜視図である。
図１６（ａ）〜図１６（ｃ）に示すように、本実施形態にかかる別の磁気記憶装置２２１においては、導電層２０に、第１導電領域２１及び第２導電領域２２が設けられる。磁気記憶装置２２１におけるこれ以外の構成は、磁気記憶装置２２０と同様である。
上記の図１５（ｃ）において、第１端子Ｔ１及び第２端子Ｔ２を同じ電位に設定し、第４端子Ｔ４及び第５端子Ｔ５をセンスアンプの入力端子に接続して、センスアンプにより第４端子Ｔ４と第５端子Ｔ５との間の電位差を読み取っても良い。第１端子Ｔ１及び第２端子Ｔ２のいずれか一方に電圧を印加し、第１端子Ｔ１及び第２端子Ｔ２の他方をフローティングにしても良い。または、第１端子Ｔ１及び第２端子Ｔ２に同じ電流を流して、第４端子Ｔ４と第５端子Ｔ５とにおける電流差を読み出しても良い。さらに、第１端子Ｔ１及び第２端子Ｔ２を同じ電位に設定し、第４端子Ｔ４及び第５端子Ｔ５をセンスアンプの入力端子に接続して、センスアンプにより第４端子Ｔ４と第５端子Ｔ５との間の電位差を読み取っても良い。さらに、第４端子Ｔ４及び第５端子Ｔ５を同じ電位に設定し、第１端子Ｔ１及び第２端子Ｔ２をセンスアンプの入力端子に接続して、センスアンプにより第１端子Ｔ１と第２端子Ｔ２との間の電位差を読み取っても良い。
実施形態によれば、記憶密度を向上できる磁気記憶装置及びその製造方法が提供できる。
本願明細書において、「電気的に接続される状態」は、複数の導電体が物理的に接してこれら複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、別の導電体が挿入されて、これらの複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、電気的な素子（トランジスタなどのスイッチ素子など）が挿入されて、これらの複数の導電体の間に電流が流れる状態を形成可能な状態を含む。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、磁気記憶装置に含まれる導電層、磁性層、非磁性層、及び制御部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した磁気記憶装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての磁気記憶装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１…第１磁性層、 １１Ｆ…第１磁性膜、 １１Ｍ…第１磁化、 １１ａ、１１ｂ…磁性膜、 １１ｃ…非磁性膜、 １１ｄ…ＩｒＭｎ膜、 １１ｎ…第１非磁性層、 １１ｎＦ…第１非磁性膜、 １１ｎａ…第１面部分、 １１ｎｂ…第２面部分、 １１ｎｃ…第３面部分、 １１ｎｕ…第１面、 １２…第２磁性層、 １２Ｆ…第２磁性膜、 １２Ｍ…第２磁化、 １２ｎ…第２非磁性層、 １３…第３磁性層、 １３Ｍ…第３磁化、 １４…第４磁性層、 １４Ｍ…第４磁化、 ２０…導電層、 ２０Ｆ…導電膜、 ２０ＦＢ…底部導電領域、 ２０ａ〜２０ｅ…第１〜第５部分、 ２０ｓ…基体、 ２１、２２…第１、第２導電領域、 ２５ａ…Ｔａ膜、 ５１〜５３…第１〜第３化合物領域、 ７０…制御部、 ７０ａ〜７０ｄ…配線、 ７５…駆動回路、 １１０、１１０ａ、１１１、１１２、２２０、２２１…磁気記憶装置、 ＩＢ１…イオンビーム、 ＩＲ１、ＩＲ２…第１、第２絶縁領域、 Ｉｗ１〜Ｉｗ４…第１〜第４電流、 Ｈ１、Ｈ２…第１、第２孔、 ＬＲ１…第１領域、 ＬＲ２…第３領域、 Ｍ１…第１マスク、 ＯＰ１〜ＯＰ３…第１〜第３動作、 ＯＴ１…ガス、 ＳＢ１、ＳＢ２…第１、第２積層体、 ＳＢＦ…積層膜、 ＳＢＦ１…表面、 ＳＲ１…第２領域、 ＳＲ２…第４領域、 Ｓｗ１、Ｓｗ２…第１、第２スイッチ素子、 ＳｗＳ１…スイッチ素子、 Ｔ１〜Ｔ５…第１〜第５端子、 ＴＢ１…底部、 Ｖ０…基準電位、 Ｖ１、Ｖ２…第１、第２電圧、 ｐ１、ｐ２…第１、第２部分領域、 ｔｘ１、ｔｘ２…長さ、 ｔｚａ、ｔｚｂ、ｔｚｃ…距離

Claims (15)

  1. 第１部分と、第２部分と、前記第１部分と前記第２部分との間の第３部分と、を含み、第１金属を含む導電層と、
    前記第１部分から前記第２部分に向かう第２方向と交差する第１方向において前記第３部分から離れた第１磁性層と、
    前記第３部分の少なくとも一部と前記第１磁性層との間に設けられた第２磁性層と、
    第１領域及び第２領域を含む第１非磁性層であって、前記第１領域は前記第１磁性層と前記第２磁性層との間に設けられ、前記第２領域は前記第１領域と連続し、前記第２領域は、前記第２方向において前記第２磁性層の少なくとも一部と重なる、前記第１非磁性層と、
    第２化合物領域と、
    前記第１部分及び第２部分と電気的に接続され前記導電層に電流を供給する制御部と、
    を備え、
    前記導電層は、Ｂ、Ｍｇ、Ａｌ、Ｓｉ、Ｈｆ、Ｔｉ及びＺｒよりなる群から選択された少なくとも１つを含む別の元素をさらに含み、
    前記第２化合物領域は、酸素及び窒素よりなる群から選択された少なくとも１つと、前記第１金属及び前記別の元素よりなる群から選択された少なくとも１つと、を含み、
    前記第２方向において、前記第２磁性層の前記少なくとも一部と、前記第２化合物領域と、の間に前記第２領域の少なくとも一部が位置した、磁気記憶装置。
  2. 前記第２領域は、第１部分領域と、第２部分領域と、を含み、
    前記第１部分領域と前記第３部分との間の前記第１方向に沿う距離は、前記第２部分領域と前記第３部分との間の前記第１方向に沿う距離よりも短く、
    前記第１部分領域の前記第２方向に沿う長さは、前記第２部分領域の前記第２方向に沿う長さよりも短い、請求項１記載の磁気記憶装置。
  3. 前記第２領域は、前記第１領域とシームレスである、請求項１または２に記載の磁気記憶装置。
  4. 第１化合物領域をさらに備え、
    前記第２磁性層は、Ｆｅ、Ｃｏ及びＮｉよりなる群から選択された少なくとも１つを含む第２金属を含み、
    前記第１化合物領域は、酸素及び窒素よりなる群から選択された少なくとも１つと、前記第２金属と、を含み、
    前記第２方向において、前記第２磁性層の前記少なくとも一部と、前記第１化合物領域と、の間に前記第２領域の少なくとも一部が位置した、請求項１〜３のいずれか１つに記載の磁気記憶装置。
  5. 第１部分と、第２部分と、前記第１部分と前記第２部分との間の第３部分と、を含み、第１金属を含む導電層と、
    前記第１部分から前記第２部分に向かう第２方向と交差する第１方向において前記第３部分から離れた第１磁性層と、
    前記第３部分の少なくとも一部と前記第１磁性層との間に設けられた第２磁性層と、
    第１領域及び第２領域を含む第１非磁性層であって、前記第１領域は前記第１磁性層と前記第２磁性層との間に設けられ、前記第２領域は前記第１領域と連続し、前記第２領域は、前記第２方向において前記第２磁性層の少なくとも一部と重なる、前記第１非磁性層と、
    第１化合物領域と、
    前記第１部分及び第２部分と電気的に接続され前記導電層に電流を供給する制御部と、
    を備え、
    前記第２磁性層は、Ｆｅ、Ｃｏ及びＮｉよりなる群から選択された少なくとも１つを含む第２金属を含み、
    前記第１化合物領域は、酸素及び窒素よりなる群から選択された少なくとも１つと、前記第２金属と、を含み、
    前記第２方向において、前記第２磁性層の前記少なくとも一部と、前記第１化合物領域と、の間に前記第２領域の少なくとも一部が位置した、磁気記憶装置。
  6. 前記第２領域は、前記第２磁性層の前記少なくとも一部と接した、請求項１〜５のいずれか１つに記載の磁気記憶装置。
  7. 前記第１領域は、前記第１磁性層に対向する第１面を有し、
    前記第１面は、凹状である、請求項１〜６のいずれか１つに記載の磁気記憶装置。
  8. 前記第１領域は、前記第１磁性層に対向する第１面を有し、
    前記第１面は、第１面部分と、第２面部分と、第３面部分と、を含み、
    前記第１面部分から前記第２面部分に向かう方向は、前記第２方向に沿い、
    前記第３面部分の前記第２方向における位置は、前記第１面部分の前記第２方向における位置と、前記第２面部分の前記第２方向における位置との間にあり、
    前記第３面部分と前記第３部分との間の前記第１方向に沿う距離は、前記第１面部分と前記第３部分との間の前記第１方向に沿う距離よりも短い、請求項１〜６のいずれか１つに記載の磁気記憶装置。
  9. 前記第１非磁性層は、Ｍｇ及びＡｌからなる群から選択された少なくとも１つと、酸素及び窒素からなる群から選択された少なくとも１つと、を含む請求項１〜８のいずれか１つに記載の磁気記憶装置。
  10. 第１絶縁領域をさらに備え、
    前記第１絶縁領域から前記第２磁性層に向かう方向は、前記第１方向及び前記第２方向を含む平面と交差する第３方向に沿い、
    前記第１絶縁領域は、Ｓｉ及びＡｌよりなる群から選択された少なくとも１つと、酸素及び窒素よりなる群から選択された少なくとも１つと、を含む、請求項９記載の磁気記憶装置。
  11. 第２絶縁領域をさらに備え、
    前記第２絶縁領域から前記第１磁性層の少なくとも一部に向かう方向は、前記第２方向に沿い、
    前記第２絶縁領域は、Ｓｉ及びＡｌよりなる群から選択された少なくとも１つと、酸素及び窒素よりなる群から選択された少なくとも１つを含む、請求項１０記載の磁気記憶装置。
  12. 第１部分と、第２部分と、前記第１部分と前記第２部分との間の第３部分と、を含み、第１金属を含む導電層と、
    前記第１部分から前記第２部分に向かう第２方向と交差する第１方向において前記第３部分から離れた第１磁性層と、
    前記第３部分の一部と前記第１磁性層との間に設けられた第２磁性層と、
    前記第１磁性層と前記第２磁性層との間に設けられた第１領域を含む第１非磁性層と、
    前記第２方向において、前記第２磁性層の少なくとも一部と重なる第２領域と、
    第１絶縁領域であって、前記第１絶縁領域から前記第２磁性層に向かう方向は、前記第１方向及び前記第２方向を含む平面と交差する第３方向に沿う、前記第１絶縁領域と、
    前記第１部分及び第２部分と電気的に接続され前記導電層に電流を供給する制御部と、
    を備え、
    前記第２領域の線膨張係数と、前記第２磁性層の線膨張係数と、の差の絶対値は、前記第１絶縁領域の線膨張係数と、前記第２磁性層の前記線膨張係数と、の差の絶対値よりも小さい、磁気記憶装置。
  13. 前記第２領域は、前記第２方向において、前記第１磁性層と重ならない、請求項１〜１２のいずれか１つに記載の磁気記憶装置。
  14. 前記第１金属は、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ｐｄ、Ｃｕ及びＡｇよりなる群から選択された少なくとも１つを含む、請求項１〜１３のいずれか１つに記載の磁気記憶装置。
  15. 前記制御部は、
    前記第１部分から前記第２部分に向かう第１書き込み電流を前記導電層に供給する第１書き込み動作と、
    前記第２部分から前記第１部分に向かう第２書き込み電流を前記導電層に供給する第２書き込み動作と、
    を実施し、
    前記第１書き込み動作後における前記第１磁性層と前記第１部分との間の第１電気抵抗は、前記第２書き込み動作後における前記第１磁性層と前記第１部分との間の第２電気抵抗とは異なる、請求項１〜１４のいずれか１つの記載の磁気記憶装置。
JP2017179782A 2017-09-20 2017-09-20 磁気記憶装置 Active JP6538792B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017179782A JP6538792B2 (ja) 2017-09-20 2017-09-20 磁気記憶装置
US15/905,915 US10490730B2 (en) 2017-09-20 2018-02-27 Magnetic memory device with increased storage density

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017179782A JP6538792B2 (ja) 2017-09-20 2017-09-20 磁気記憶装置

Publications (2)

Publication Number Publication Date
JP2019057553A JP2019057553A (ja) 2019-04-11
JP6538792B2 true JP6538792B2 (ja) 2019-07-03

Family

ID=65720770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017179782A Active JP6538792B2 (ja) 2017-09-20 2017-09-20 磁気記憶装置

Country Status (2)

Country Link
US (1) US10490730B2 (ja)
JP (1) JP6538792B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022102122A1 (ja) * 2020-11-16 2022-05-19 Tdk株式会社 磁化回転素子、磁気抵抗効果素子及び磁気メモリ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6283437A (ja) 1985-10-07 1987-04-16 Toshiba Corp 対熱応力強化材料
JP4008857B2 (ja) * 2003-03-24 2007-11-14 株式会社東芝 半導体記憶装置及びその製造方法
KR100626382B1 (ko) 2004-08-03 2006-09-20 삼성전자주식회사 식각 용액 및 이를 이용한 자기 기억 소자의 형성 방법
JP2013197413A (ja) 2012-03-21 2013-09-30 Toshiba Corp 磁気抵抗効果素子の製造方法
US9076537B2 (en) * 2012-08-26 2015-07-07 Samsung Electronics Co., Ltd. Method and system for providing a magnetic tunneling junction using spin-orbit interaction based switching and memories utilizing the magnetic tunneling junction
JP5774568B2 (ja) * 2012-09-21 2015-09-09 株式会社東芝 半導体装置の製造方法
JP6139444B2 (ja) 2014-03-18 2017-05-31 株式会社東芝 磁気抵抗効果素子、磁気抵抗効果素子の製造方法及び磁気メモリ
JP5833198B2 (ja) * 2014-07-31 2015-12-16 株式会社東芝 磁気抵抗効果素子の製造方法
JP6200471B2 (ja) * 2015-09-14 2017-09-20 株式会社東芝 磁気メモリ
JP6297104B2 (ja) 2016-08-04 2018-03-20 株式会社東芝 磁気記憶装置及びその製造方法
JP6275806B1 (ja) * 2016-12-02 2018-02-07 株式会社東芝 磁気記憶装置
JP6291608B1 (ja) * 2017-03-17 2018-03-14 株式会社東芝 磁気記憶装置
JP6283437B1 (ja) 2017-03-21 2018-02-21 株式会社東芝 磁気記憶装置

Also Published As

Publication number Publication date
JP2019057553A (ja) 2019-04-11
US10490730B2 (en) 2019-11-26
US20190088859A1 (en) 2019-03-21

Similar Documents

Publication Publication Date Title
US9985201B2 (en) Magnetic memory based on spin hall effect
JP6275806B1 (ja) 磁気記憶装置
JP6297104B2 (ja) 磁気記憶装置及びその製造方法
CN107689232B (zh) 磁存储装置及其制造方法
US10361358B2 (en) Spin orbit torque (SOT) MRAM having a source line connected to a spin orbit conductive layer and arranged above a magnetoresistive element
JP6291608B1 (ja) 磁気記憶装置
US7688615B2 (en) Magnetic random access memory, manufacturing method and programming method thereof
JP6416180B2 (ja) 磁気記憶装置
US20130037862A1 (en) Magnetic random access memory
US8531875B2 (en) Magnetic memory
US11211547B2 (en) Spin-orbit-torque type magnetization rotating element, spin-orbit-torque type magnetoresistance effect element, and magnetic memory
JP6628015B2 (ja) トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ
JP2012160671A (ja) 磁気ランダムアクセスメモリ及びその製造方法
JP6530527B1 (ja) 磁気記憶装置
US10340311B2 (en) Magnetoresistive effect element with magnetic layers and magnetic memory
KR100445064B1 (ko) 자기저항식 랜덤 액세스 메모리 제조 방법
US10276786B2 (en) Magnetic memory
JP6538792B2 (ja) 磁気記憶装置
WO2019092816A1 (ja) トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ
CN111697129A (zh) 磁存储装置以及磁存储装置的制造方法
WO2019092817A1 (ja) トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ
JP6648794B2 (ja) トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ
JP2006080387A (ja) 磁気メモリ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190606

R151 Written notification of patent or utility model registration

Ref document number: 6538792

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151