JP6524889B2 - ストレージシステムおよび監視装置 - Google Patents
ストレージシステムおよび監視装置 Download PDFInfo
- Publication number
- JP6524889B2 JP6524889B2 JP2015217192A JP2015217192A JP6524889B2 JP 6524889 B2 JP6524889 B2 JP 6524889B2 JP 2015217192 A JP2015217192 A JP 2015217192A JP 2015217192 A JP2015217192 A JP 2015217192A JP 6524889 B2 JP6524889 B2 JP 6524889B2
- Authority
- JP
- Japan
- Prior art keywords
- cache
- control unit
- memory
- mirror
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012806 monitoring device Methods 0.000 title claims description 16
- 238000000034 method Methods 0.000 claims description 206
- 230000008859 change Effects 0.000 claims description 176
- 230000008569 process Effects 0.000 claims description 119
- 230000015654 memory Effects 0.000 claims description 85
- 230000005856 abnormality Effects 0.000 claims description 67
- 238000012544 monitoring process Methods 0.000 claims description 37
- 238000010586 diagram Methods 0.000 description 24
- 230000002159 abnormal effect Effects 0.000 description 18
- 125000004122 cyclic group Chemical group 0.000 description 13
- 230000004044 response Effects 0.000 description 13
- 230000001360 synchronised effect Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 230000007423 decrease Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000007562 laser obscuration time method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0813—Multiuser, multiprocessor or multiprocessing cache systems with a network or matrix configuration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3212—Monitoring battery levels, e.g. power saving mode being initiated when battery voltage goes below a certain level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2097—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements maintaining the standby controller/processing unit updated
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
- G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/81—Threshold
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/28—Using a specific disk cache architecture
- G06F2212/285—Redundant cache memory
- G06F2212/286—Mirrored cache memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/62—Details of cache specific to multiprocessor cache arrangements
- G06F2212/621—Coherency control relating to peripheral accessing, e.g. from DMA or I/O device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
1つの側面では、本発明は、アクセス処理の性能の低下を防ぐことができるストレージシステムおよび監視装置を提供することを目的とする。
[第1の実施の形態]
図1は、第1の実施の形態のストレージシステムを示す図である。図1に示すストレージシステムは、制御装置10,20,30、監視装置40、電源50および記憶装置61,62を有する。制御装置10,20,30および監視装置40は、例えばネットワークやバスなどを介して互いに接続されている。
なお、図1の例では、バッテリ13は制御装置10内に搭載されているが、バッテリ13は制御装置10の外部に配置されてもよい。同様に、バッテリ23は、制御装置20の外部に配置されてもよく、バッテリ33は、制御装置30の外部に配置されてもよい。また、電源50は、メモリ11,21,31に対してそれぞれ個別に設けられていてもよい。
図2は、第2の実施の形態のストレージシステムを示す図である。図2に示すストレージシステムは、CE(Controller Enclosure)100,200,300,400、DE(Device Enclosure)500,600,700,800、ホスト装置900およびスイッチ1000を含む。
RAM110bは、CM110の主記憶装置である。RAM110bは、プロセッサ110aに実行させるOS(Operating System)のプログラムやアプリケーションプログラムの少なくとも一部を一時的に記憶する。また、RAM110bは、プロセッサ110aによる処理に用いる各種データを記憶する。
また、CE100は、PSU(Power Supply Unit)130およびバッテリ140を有する。PSU130は、外部から電力の供給を受けて、CE100全体に電力を供給する。バッテリ140は、PSU130の停電時にRAM110bおよびCM120が有するRAMに電力を供給する。なお、PSUおよびバッテリは、各CEに個別に設けられている。
ところで、CE100は、バッテリ140を有する。バッテリ140は、CE100に設けられたPSU130の停電時に、CM110内のRAM110bとCM120内のRAMに電力を供給する。これにより、初期状態においてPSU130が停電になった場合でも、ローカルキャッシュLC1,LC5およびミラーキャッシュMC8,MC4のデータが消去されずに維持され、これらのデータを不揮発性記憶装置に退避するなどの措置を施すことができるようになる。
指示制御部116は、変更制御部117および他のCMに動作の指示を行う。ただし、指示制御部116は、CM110がマスタCMに設定されている場合のみ動作する。
まず、図4に示す初期状態から、CE200のバッテリ240に異常が発生した場合の処理例について、図8〜図11を用いて説明する。以下の説明では、初期状態を「状態1」と記載し、バッテリ240の異常発生に応じた処理が完了した後の状態を「状態2」と記載する。なお、CM110,210,310,410がCE内マスタに設定され、CM110がマスタCMに設定されているものとする。
指示制御部116は、図9に示す状態1での構成管理テーブル113bに基づいて、CE200内のCM210(CM#2),CM220(CM#6)にそれぞれ割り当てられているローカルキャッシュおよびミラーキャッシュの割り当て変更先を特定する。具体的には、指示制御部116は、CM#2に割り当てられていたLUN#2のローカルキャッシュLC2の割り当て変更先を、CM#2のレコードにおいてBackward CMの項目に登録されているCM#1と特定する。また、指示制御部116は、CM#2に割り当てられていたLUN#1のミラーキャッシュMC1の割り当て変更先を、CM#2のレコードにおいてForward CMの項目に登録されているCM#3と特定する。また、指示制御部116は、CM#6に割り当てられていたLUN#6のローカルキャッシュLC6の割り当て変更先を、CM#6のレコードにおいてBackward CMの項目に登録されているCM#5と特定する。また、指示制御部116は、CM#6に割り当てられていたLUN#5のミラーキャッシュMC5の割り当て変更先を、CM#6のレコードにおいてForward CMの項目に登録されているCM#7と特定する。
(ST101)状態1において、CM210の監視部は、バッテリ240が異常であることを検出する。例えば、CM210の監視部は、バッテリ240が故障であることを検出する。
(ST103)CM110の監視部115は、バッテリ異常通知を受信する。CM110の監視部115は、ストレージシステムに存在するバッテリのうち、異常が発生したバッテリの数が閾値以上であるか否かを判定する。ここで、閾値には、2が設定されているものとする。CM110の監視部115は、異常が発生したバッテリの数が閾値未満であると判定する。
(ST105)CM110の指示制御部116は、CM210に、ローカルキャッシュLC2に格納されているデータを同期させるように指示をする。
(ST107)CM110の指示制御部116は、CM110の変更制御部117に、ローカルキャッシュLC1に格納されているデータを同期させるように指示する。CM110の変更制御部117は、ローカルキャッシュLC1に格納されているデータのうち、物理記憶領域に未格納のデータを物理記憶領域に書き込み、ローカルキャッシュLC1と物理記憶領域とを同期させる。
CM110の指示制御部116は、構成管理テーブル113bを参照し、ローカルキャッシュおよびミラーキャッシュの割り当てをどのように変更するかを判定する。この判定処理手順は、図9で説明した通りである。CM110の指示制御部116は、CM210に割り当てられていたLUN#2のローカルキャッシュLC2の割り当て変更先を、CM110と特定する。また、CM110の指示制御部116は、CM210に割り当てられていたLUN#1のミラーキャッシュMC1の割り当て変更先を、CM310と特定する。また、CM110の指示制御部116は、CM220に割り当てられていたLUN#6のローカルキャッシュLC6の割り当て変更先を、CM120と特定する。また、指示制御部116は、CM220に割り当てられていたLUN#5のミラーキャッシュMC5の割り当て変更先を、CM320と特定する。なお、上記の判定処理手順は、ステップST103の実行後から、ステップST111の実行前までのどのタイミングが実行されてもよい。
(ST112)CM110の指示制御部116は、LUN#1のミラーキャッシュMC1を新たに割り当てることを示す割り当て変更指示を、CM310に送信する。
図11は、状態1から状態2に遷移する際の処理例(その2)を示すシーケンス図である。以下、図11に示す処理をステップ番号に沿って説明する。
(ST125)CM110の指示制御部116は、CM210に、CM210のRAMに割り当てられているLUN#2のローカルキャッシュLC2のデータをCM110に転送するように指示する。このとき、現状のローカルキャッシュLC2のうち1/2の容量のデータを転送するように指示される。
(ST129)CM110の指示制御部116は、ライトバック運用を開始するようにCM120に指示する。
(ST131)CM110の指示制御部116は、ライトバック運用を開始するようにCM320に指示する。
(ST141)状態2において、CM310の監視部は、バッテリ340が異常であることを検出する。例えば、CM310の監視部は、バッテリ340が故障であることを検出する。
(ST143)CM110の監視部115は、バッテリ異常通知を受信する。CM110の監視部115は、ストレージシステムに存在するバッテリのうち、異常が発生したバッテリの数が閾値“2”以上であるか否かを判定する。CM110の監視部115は、異常が発生したバッテリの数が閾値“2”以上であると判定する。
(ST146)CM110の指示制御部116は、CM310(CM#3)に、ローカルキャッシュLC3に格納されているデータを同期させるように指示する。
(ST148)CM110の指示制御部116は、CM110の変更制御部117に、ローカルキャッシュLC1,LC2に格納されているデータを同期させるように指示する。CM110の変更制御部117は、ローカルキャッシュLC1,LC2に格納されているデータのうち、物理記憶領域に未格納のデータを物理記憶領域に書き込み、ローカルキャッシュLC1,LC2と物理記憶領域とを同期させる。
(ST152)CM110の指示制御部116は、ローカルキャッシュの割り当てをどのように変更するかを判定する。具体的には、CM110の指示制御部116は、ボリューム管理テーブル113aを参照し、初期状態に対応するローカルキャッシュの項目と現状に対応するローカルキャッシュの項目とを比較する。CM110の指示制御部116は、登録されている内容が異なるLUのレコードを特定する。図12の例では、LUN#2,LUN#6の各レコードが特定される。CM110の指示制御部116は、特定されたレコードにおいて、現状および初期状態のそれぞれに対応するローカルキャッシュの項目に基づいて、ローカルキャッシュの割り当てを変更するCMを特定する。図12の例では、LUN#2のローカルキャッシュLC2の割り当て先をCM110(CM#1)からCM210(CM#2)に変更し、LUN#6のローカルキャッシュLC6の割り当て先をCM120(CM#5)からCM220(CM#6)に変更することが判定される。
まず、図13のステップST152での処理に基づき、まず、ローカルキャッシュが新たに割り当てられるCMと、ミラーキャッシュが割り当てられなくなるCMに対して、割り当て変更指示が送信される。
(ST162)CM110の指示制御部116は、LUN#6のローカルキャッシュLC6を新たに割り当てることを示す割り当て変更指示を、CM220に送信する。
(ST164)CM110の指示制御部116は、ミラーキャッシュの割り当てがなくなることを示す割り当て変更指示を、CM320に送信する。
(ST166)CM110の指示制御部116は、ミラーキャッシュの割り当てがなくなることを示す割り当て変更指示を、CM420に送信する。
(ST167)CM210の変更制御部は、CM210のRAMのローカルキャッシュ領域に、LUN#2のローカルキャッシュLC2の領域を確保する。
(ST169)CM310の変更制御部は、ミラーキャッシュMC1,MC2のデータを消去し、ミラーキャッシュMC1,MC2の割り当てを解除する。
(ST171)CM410の変更制御部は、ミラーキャッシュMC3のデータを消去し、ミラーキャッシュMC3の割り当てを解除する。
少なくともステップST167,ST168の処理が完了すると、次の処理が実行される。
(ST174)CM110の指示制御部116は、CM110の変更制御部117に、LUN#2のローカルキャッシュLC2のデータをCM210に転送するように指示する。CM110の変更制御部117は、ローカルキャッシュLC2のデータをCM210に転送する。
ステップST174,ST175の処理が完了すると、次の処理が実行される。
(ST177)CM110の指示制御部116は、CM110の変更制御部117に対して、ローカルキャッシュLC2の割り当てを解除するように指示する。CM116の変更制御部117は、ローカルキャッシュLC2のデータを消去してローカルキャッシュLC2の割り当てを解除する。CM110の変更制御部117は、ローカルキャッシュLC1の領域をRAM上のローカルキャッシュ領域全体に拡大する。
(ST181)CM110の指示制御部116は、運用方式をライトスルー運用に切り替えるCMを特定する。このCMは、バッテリの異常が発生したCE内のCMと、サイクリックな配列においてこれらのCMの前側に位置するCMである。図14の例では、前者としてはCM210,220,310,320が特定され、後者としてはCM310,320,410,420が特定される。
(ST183)CM110の指示制御部116は、CM210に、ライトスルー運用の開始指示を行う。
(ST185)CM110の指示制御部116は、CM310に、ライトスルー運用の開始指示を行う。
(ST187)CM110の指示制御部116は、CM110のアクセス制御部114に、ライトスルー運用の開始を指示する。CM110のアクセス制御部114は、ライトスルー運用によるローカルキャッシュLC1へのアクセス制御を開始する。このとき、CM110のアクセス制御部114は、ローカルキャッシュLC1への書き込みをライトスルー方式で制御する。
図17は、CE内マスタによるバッテリ状態の監視処理例を示すフローチャートである。図17では、CM110がCE内マスタに設定されているものとする。以下、図17に示す処理をステップ番号に沿って説明する。図17の処理は、一定時間ごとに実行される。
(S12)監視部115は、バッテリ140の状態が正常状態から異常状態へ、または異常状態から正常状態へ変化したかを判定する。なお、監視部115は、例えば、バッテリ140が故障しているとき、または、バッテリ140の充電率が閾値未満であるとき、バッテリ140が異常状態であると判定する。バッテリ140の状態が変化した場合、処理をステップS13に進める。バッテリ140の状態が変化していない場合、処理を終了する。
図18は、バッテリ異常通知を受信する場合のマスタCMの処理例を示すフローチャートである。図18では、マスタCMが、CM110に設定されているものとする。以下、図18に示す処理をステップ番号に沿って説明する。
(S25)指示制御部116は、ローカルキャッシュおよびミラーキャッシュが新たに割り当てられるCMに対して、割り当て変更指示を出力する。指示制御部116は、割り当て変更指示を送信したCMから完了通知を受信すると、処理をステップS26に進める。なお、ローカルキャッシュおよびミラーキャッシュが新たに割り当てられるCMがマスタCMである場合、指示制御部116は、割り当て変更指示をCM110内の変更制御部117に通知する。
(S29)変更制御部117は、更新したボリューム管理テーブル113aを全てのCMに送信する。そして、処理を終了する。
ここで、1つのCMに多くのローカルキャッシュを割り当ててしまうことで、そのCMにアクセスが集中して負荷が大きくなることが考えられる。第2の実施の形態によれば、閾値を設け、1つのCMに多くのローカルキャッシュが割り当てられることを回避させている(ステップS22のYes)。そして、閾値以上になった場合、指示制御部116は、LUの書き込み制御をライトスルー方式に切り替えさせる。これにより、1つのCMにアクセスが集中して負荷が大きくなることを回避することができる。
(S49)変更制御部117は、マスタCMから、更新されたボリューム管理テーブル113aの内容を受信する。変更制御部117は、受信した内容によって、自装置が保持するボリューム管理テーブル113aの内容を更新する。そして、処理を終了する。
(S58)変更制御部117は、マスタCMから転送指示を受信したか否かを判定する。受信した場合、処理をステップS59に進める。受信していない場合、処理をステップS63に進める。
(S61)変更制御部117は、ローカルキャッシュの割り当てを解除するように指示する割り当て変更指示を、マスタCMから受信したか否かを判定する。受信した場合、処理をステップS62に進める。受信していない場合、処理をステップS63に進める。
(S63)変更制御部117は、他のCMから転送されたデータを受信したか否かを判定する。受信した場合、処理をステップS64に進める。受信していない場合、処理をステップS65に進める。
(S65)変更制御部117は、ライトスルー運用の開始指示を受信したか否かを判定する。受信した場合、処理をステップS66に進める。受信していない場合、処理をステップS67に進める。
図23は、異常バッテリの数が閾値未満になった場合のマスタCMの処理例を示すフローチャートである。図23では、マスタCMがCM110に設定されているものとする。以下、図23に示す処理をステップ番号に沿って説明する。
(S72)指示制御部116は、バッテリが異常であるCEを1つ選択する。
(S74)指示制御部116は、バッテリが異常であるすべてのCEを選択したか否かを判定する。未選択のCEがある場合、処理をステップS72に進め、次のCEを選択する。すべてのCEを選択済みの場合、処理を終了する。
(S75)指示制御部116は、ローカルキャッシュが割り当てられているCMに対して、ライトバック運用を開始するように指示する。
図24は、正常なバッテリがさらに増えた場合のマスタCMの処理例を示すフローチャートである。図24では、マスタCMがCM110に設定されているものとする。以下、図24に示す処理をステップ番号に沿って説明する。
(S82)指示制御部116は、バッテリが交換されたCE内のCMがサイクリックな配列に挿入されるように、構成管理テーブル113bを更新する。
11,21,31 メモリ
11a,21a キャッシュ
21b,31b ミラーキャッシュ
12,22 制御部
13,23,33 バッテリ
40 監視装置
50 電源
61,62 記憶装置
S1,S2,S3 ステップ
Claims (6)
- 第1のキャッシュが割り当てられた第1のメモリと、第1の記憶装置への書き込みを前記第1のキャッシュを用いてライトバック方式で制御する第1の制御部と、を有する第1の制御装置と、
第2のキャッシュと、前記第1のキャッシュのミラーデータが格納される第1のミラーキャッシュとが割り当てられた第2のメモリと、第2の記憶装置への書き込みを前記第2のキャッシュを用いてライトバック方式で制御する第2の制御部と、を有する第2の制御装置と、
前記第2のキャッシュのミラーデータが格納される第2のミラーキャッシュが割り当てられた第3のメモリを有する第3の制御装置と、
前記第1のメモリ、前記第2のメモリおよび前記第3のメモリに電力を供給する電源と、
前記電源が停電した場合に前記第1のメモリに電力を供給する第1のバッテリと、
前記電源が停電した場合に前記第2のメモリに電力を供給する第2のバッテリと、
前記電源が停電した場合に前記第3のメモリに電力を供給する第3のバッテリと、
前記第2のバッテリの異常が発生した場合に、前記第2のキャッシュの割り当て先を前記第1のメモリに変更し、前記第1のミラーキャッシュの割り当て先を前記第3のメモリに変更し、前記第1の制御装置に対して、前記第1の記憶装置への書き込みを前記第1のキャッシュを用いてライトバック方式で制御するとともに、前記第2の記憶装置への書き込みを、前記第2のキャッシュを用いてライトバック方式で制御するように指示する監視装置と、
を有するストレージシステム。 - 前記第2の記憶装置が前記第2の制御装置に接続されている場合、前記第1の制御装置は、前記第1のメモリに割り当てられた前記第2のキャッシュに格納したデータを、前記第2の制御装置を通じて前記第2の記憶装置に書き込む、
請求項1記載のストレージシステム。 - 複数の記憶装置と、
複数の制御装置であって、前記複数の制御装置のそれぞれは、キャッシュおよびミラーキャッシュが割り当てられたメモリと、前記複数の記憶装置のうち前記キャッシュに対応づけられた所定の記憶装置に対する書き込みを、前記キャッシュを用いてライトバック方式で制御し、前記複数の制御装置が循環的に配置されるように定義された前記複数の制御装置の配列において第1方向側に隣接する他の制御装置のメモリに割り当てられたミラーキャッシュに、前記キャッシュのデータをミラーリングする制御部と、を有する前記複数の制御装置と、
前記複数の制御装置がそれぞれ有するメモリに電力を供給する電源と、
前記複数の制御装置のうち、前記配列において少なくとも隣接する2つの制御装置に対して異なるバッテリが対応づけられるように設けられた複数のバッテリであって、前記複数のバッテリのそれぞれは、前記電源が停電したとき、対応するメモリに電力を供給する、前記複数のバッテリと、
を有し、
前記複数の制御装置のうち第1の制御装置の制御部は、
前記複数のバッテリのうち一のバッテリの異常が発生したとき、前記複数のバッテリのうち異常が発生したバッテリの台数を判定し、
前記台数が所定の閾値より小さい場合には、前記複数の制御装置のうち、前記一のバッテリに対応づけられた第2の制御装置のメモリに割り当てられている第1のキャッシュの割り当て先を、前記複数の制御装置のうち、前記配列において前記第2の制御装置の第2方向側に隣接する第3の制御装置のメモリに変更し、前記第2の制御装置のメモリに割り当てられている第1のミラーキャッシュの割り当て先を、前記複数の制御装置のうち、前記配列において前記第2の制御装置の前記第1方向側に隣接する第4の制御装置のメモリに変更し、前記第3の制御装置に対して、前記第1のミラーキャッシュにミラーデータが格納される第2のキャッシュに対応づけられた第1の記憶装置への書き込みを、前記第2のキャッシュを用いてライトバック方式で制御するとともに、前記第1のキャッシュに対応づけられた第2の記憶装置への書き込みを、前記第1のキャッシュを用いてライトバック方式で制御するように指示する、
ストレージシステム。 - 前記第1の制御装置の制御部は、前記一のバッテリの異常が発生した後、前記複数のバッテリのうち前記一のバッテリとは異なる他のバッテリの異常が発生したとき、前記台数が前記閾値以上である場合には、前記第1のキャッシュの割り当て先を前記第2の制御装置のメモリに戻し、前記第2の制御装置に対して、前記第2の記憶装置への書き込みを前記第1のキャッシュを用いてライトスルー方式で制御するように指示する、
請求項3記載のストレージシステム。 - 前記第1の制御装置の制御部は、前記一のバッテリの異常が発生したとき、前記台数が前記閾値以上である場合には、前記第2の制御装置に対して、前記第2の記憶装置への書き込みを、前記第1のキャッシュを用いてライトスルー方式で制御するように指示する、
請求項4記載のストレージシステム。 - 複数の記憶装置と、複数の制御装置と、電源とを有するストレージシステムに接続する監視装置であって、前記複数の制御装置のそれぞれは、キャッシュおよびミラーキャッシュが割り当てられたメモリと、前記複数の記憶装置のうち前記キャッシュに対応づけられた所定の記憶装置に対する書き込みを、前記キャッシュを用いてライトバック方式で制御し、前記複数の制御装置が循環的に配置されるように定義された前記複数の制御装置の配列において第1方向側に隣接する他の制御装置のメモリに割り当てられたミラーキャッシュに、前記キャッシュのデータをミラーリングする制御部とを有し、前記電源は、前記複数の制御装置がそれぞれ有するメモリに電力を供給する、前記監視装置において、
前記配列を定義した定義情報を記憶する記憶部と、
複数のバッテリのそれぞれにおける異常の発生を監視する第1の処理であって、前記複数のバッテリは、前記配列において少なくとも隣接する2つの制御装置に対して異なるバッテリが対応づけられるように設けられ、前記複数のバッテリのそれぞれは、前記電源が停電したときに対応するメモリに電力を供給する、前記第1の処理と、
前記複数のバッテリのうち一のバッテリの異常が発生した場合に、前記定義情報に基づいて、前記複数の制御装置のうち、前記一のバッテリに対応づけられた第1の制御装置のメモリに割り当てられている第1のキャッシュの割り当て先を、前記複数の制御装置のうち、前記配列において前記第1の制御装置の第2方向側に隣接する第2の制御装置のメモリに変更し、前記第1の制御装置のメモリに割り当てられている第1のミラーキャッシュの割り当て先を、前記複数の制御装置のうち、前記配列において前記第1の制御装置の前記第1方向側に隣接する第3の制御装置のメモリに変更し、前記第2の制御装置に対して、前記第1のミラーキャッシュにミラーデータが格納される第2のキャッシュに対応づけられた第1の記憶装置への書き込みを、前記第2のキャッシュを用いてライトバック方式で制御するとともに、前記第1のキャッシュに対応づけられた第2の記憶装置への書き込みを、前記第1のキャッシュを用いてライトバック方式で制御するように指示する第2の処理と、
を実行する制御部と、
を有する監視装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015217192A JP6524889B2 (ja) | 2015-11-05 | 2015-11-05 | ストレージシステムおよび監視装置 |
US15/335,740 US9916242B2 (en) | 2015-11-05 | 2016-10-27 | Storage system and monitor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015217192A JP6524889B2 (ja) | 2015-11-05 | 2015-11-05 | ストレージシステムおよび監視装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017091025A JP2017091025A (ja) | 2017-05-25 |
JP6524889B2 true JP6524889B2 (ja) | 2019-06-05 |
Family
ID=58667657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015217192A Active JP6524889B2 (ja) | 2015-11-05 | 2015-11-05 | ストレージシステムおよび監視装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9916242B2 (ja) |
JP (1) | JP6524889B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10482016B2 (en) * | 2017-08-23 | 2019-11-19 | Qualcomm Incorporated | Providing private cache allocation for power-collapsed processor cores in processor-based systems |
JP7131324B2 (ja) * | 2018-11-16 | 2022-09-06 | 日本電気株式会社 | ストレージアクセス制御装置、ストレージアクセス制御方法、及び、ストレージアクセス制御プログラム |
BR112022001182A2 (pt) | 2019-07-22 | 2022-03-29 | Huawei Tech Co Ltd | Método para melhorar a confiabilidade do sistema de armazenamento, e aparelho relacionado |
CN110941397B (zh) * | 2019-11-22 | 2022-03-08 | 苏州浪潮智能科技有限公司 | 存储集群bbu故障时的节点模式调整方法及相关组件 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3772369B2 (ja) * | 1995-11-20 | 2006-05-10 | 株式会社日立製作所 | 記憶サブシステム |
JP3204143B2 (ja) * | 1997-01-06 | 2001-09-04 | 日本電気株式会社 | ディスクキャッシュの制御方法 |
WO2004114116A1 (ja) | 2003-06-19 | 2004-12-29 | Fujitsu Limited | キャッシュ二重化方式におけるミラーキャッシュからの書き戻し方法 |
JP4338075B2 (ja) * | 2003-07-22 | 2009-09-30 | 株式会社日立製作所 | 記憶装置システム |
JP5454177B2 (ja) * | 2010-02-01 | 2014-03-26 | 富士通株式会社 | ディスクアレイ装置及びディスクアレイ装置制御方法 |
JP5514364B2 (ja) * | 2010-08-27 | 2014-06-04 | 株式会社日立製作所 | 記憶制御装置及び記憶制御装置の動作モード制御方法 |
-
2015
- 2015-11-05 JP JP2015217192A patent/JP6524889B2/ja active Active
-
2016
- 2016-10-27 US US15/335,740 patent/US9916242B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017091025A (ja) | 2017-05-25 |
US9916242B2 (en) | 2018-03-13 |
US20170132129A1 (en) | 2017-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6791834B2 (ja) | 記憶システム及び制御ソフトウェア配置方法 | |
JP6524889B2 (ja) | ストレージシステムおよび監視装置 | |
US7613877B2 (en) | Storage system comprising volatile cache memory and nonvolatile memory | |
US8024516B2 (en) | Storage apparatus and data management method in the storage apparatus | |
JP3772369B2 (ja) | 記憶サブシステム | |
JP4808275B2 (ja) | ネットワークブートシステム | |
US7996611B2 (en) | Backup data management system and backup data management method | |
US8412892B2 (en) | Storage system and ownership control method for storage system | |
JP4842334B2 (ja) | ディスクアレイ制御装置 | |
JP6536160B2 (ja) | ストレージシステム、制御装置および制御プログラム | |
JPH10333838A (ja) | データ多重化記憶サブシステム | |
JP4908481B2 (ja) | データ記憶装置及び筐体内レプリケーション方法 | |
JP3667084B2 (ja) | データ多重化制御方法 | |
US9298397B2 (en) | Nonvolatile storage thresholding for ultra-SSD, SSD, and HDD drive intermix | |
US20160259571A1 (en) | Storage subsystem | |
JP2015191414A (ja) | 制御装置、ディスクアレイ装置、及び制御方法、並びにコンピュータ・プログラム | |
JP2006114064A (ja) | 記憶サブシステム | |
JP2006260141A (ja) | 記憶システムの制御方法、記憶システム、記憶制御装置、記憶システムの制御プログラム、情報処理システム | |
JP2009265973A (ja) | データ同期システム、障害復旧方法、及び、プログラム | |
JP2012064112A (ja) | ストレージ装置、制御部およびストレージ装置制御方法 | |
CN112230859B (zh) | 一种不中断业务的读写迁移方法及装置 | |
JP2016071768A (ja) | ストレージ制御装置およびストレージシステム | |
JP5012599B2 (ja) | メモリ内容復元装置、メモリ内容復元方法及びメモリ内容復元プログラム | |
JP3614328B2 (ja) | ミラーディスク制御装置 | |
WO2016006108A1 (ja) | ストレージおよびその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190422 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6524889 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |