JP5454177B2 - ディスクアレイ装置及びディスクアレイ装置制御方法 - Google Patents
ディスクアレイ装置及びディスクアレイ装置制御方法 Download PDFInfo
- Publication number
- JP5454177B2 JP5454177B2 JP2010020543A JP2010020543A JP5454177B2 JP 5454177 B2 JP5454177 B2 JP 5454177B2 JP 2010020543 A JP2010020543 A JP 2010020543A JP 2010020543 A JP2010020543 A JP 2010020543A JP 5454177 B2 JP5454177 B2 JP 5454177B2
- Authority
- JP
- Japan
- Prior art keywords
- cache
- memory
- data
- dirty data
- disk array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
- G06F12/0871—Allocation or management of cache space
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/22—Employing cache memory using specific memory technology
- G06F2212/222—Non-volatile memory
- G06F2212/2228—Battery-backed RAM
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
図1は、ディスクアレイ装置の構成を示す図である。
図1に示すディスクアレイ装置1においては、ダーティデータ量がダーティデータ制限値を越える可能性のあるメモリバンク133、換言すれば、ダーティデータ制限フラグが「0」から「1」に変更されたメモリバンク133のダーティデータを、ディスクアレイ16に転送する必要がある。この際、当該ダーティデータがディスクアレイ16に転送される前に、主電源が停電すると、当該ダーティデータのいずれか一部が失われてしまう。従って、ダーティデータの退避の保証ができない。そこで、ダーティデータ制限値を越えるメモリバンク133のダーティデータが、図7に示すように、ディスクアレイ16に転送されるまでの期間について、退避が保証される。
図7のキャッシュ制御処理において、ステップS25の処理に代えて、メモリコントローラ121が、バッテリユニット19によるバックアップ電源からの電力の供給対象を、2個のキャッシュメモリ13におけるローカル領域132のみに制限するようにしても良い。換言すれば、許容領域から禁止領域に変更されたメモリバンク133にダーティデータが格納されている場合、許容領域から禁止領域に変更されたメモリバンク133に格納されたダーティデータをディスクアレイ16に書き込むまでの間、キャッシュメモリAのローカル領域A及びキャッシュメモリBのローカル領域のみが、バッテリユニット19によるバックアップ電源からの電力の供給対象とされる。
図7のキャッシュ制御処理のステップS25においては、バッテリユニット19によるバックアップ電源からの電力の供給対象とされるキャッシュメモリ13は、キャッシュメモリAに固定される。しかし、ステップS25において、2個のメモリコントローラ121がキャッシュ間信号線17を介して相互に通信を行うことにより、バックアップ電源からの電力の供給対象から一時的に除外するキャッシュメモリ13を決定するようにしても良い。
図1に示すディスクアレイ装置1においては、ダーティデータ制限フラグ「1」は、メモリバンク133のメモリバンクNoの降順に、換言すれば、メモリバンクNo#32から順に設定される。しかし、個々のメモリバンク133のダーティデータ量に基づいて、ダーティデータ制限フラグ「1」を設定するメモリバンク133、換言すれば、ディスクアレイ16へダーティデータを書き込むメモリバンク133を決定するようにしても良い。
図1に示すディスクアレイ装置1においては、ダーティデータ制限フラグ「1」は、メモリバンク133毎に設定される。一方、ダーティデータ制限フラグ「0」を有するメモリバンク133が、ダーティデータにより満たされているとは限らない。換言すれば、ダーティデータ制限フラグ「0」を有するメモリバンク133が、リードデータを格納している場合や、「空」である場合がある。そこで、ダーティデータをダーティデータ制限フラグ「0」を有するメモリバンク133に集中的に書き込むようにしても良い。換言すれば、メモリバンク133に一旦書き込んだダーティデータを、ダーティデータを格納するメモリバンク133の数が最少となるように、ダーティデータを再配置するようにしても良い。
2 ホストコンピュータ
11 ホストアダプタ
12 キャッシュコントローラ
13 キャッシュメモリ
14 ディスクアダプタ
15 スイッチ
16 ディスクアレイ
17 キャッシュ間信号線
18 監視コントローラ
19 バッテリユニット
121 メモリコントローラ
122 キャッシュテーブル
123 テーブル管理部
124 バッテリテーブル
Claims (9)
- ディスクアレイと、キャッシュメモリと、停電時に前記キャッシュメモリに電力を供給するバッテリと、前記キャッシュメモリにデータを格納するキャッシュコントローラとを含むディスクアレイ装置の制御方法であって、
前記キャッシュコントローラが、前記キャッシュメモリを複数のメモリバンクに分割するステップと、
前記キャッシュコントローラが、予め定められた更新周期で、前記バッテリの電力供給能力を示す電力供給能力情報を取得するステップと、
前記キャッシュコントローラが、前記電力供給能力情報の取得の都度に、前記電力供給能力情報に応じて、前記キャッシュメモリにおける、前記ディスクアレイへ書き込むべきライトデータであって前記ディスクアレイに書き込まれていないデータであるダーティデータの書き込みが許容された許容領域のサイズと、前記ダーティデータの書き込みが禁止された禁止領域のサイズとを定め、前記複数のメモリバンクの各々について、前記禁止領域又は前記許容領域であることを示す識別情報を、前記許容領域の数が前記電力供給能力情報に応じて定まる数となるように、キャッシュテーブルに設定するステップと、
前記キャッシュコントローラが、前記キャッシュテーブルに基づいて、前記禁止領域とされたメモリバンクに前記ディスクアレイから読み出したリードデータのみを格納し、前記許容領域とされたメモリバンクに前記ダーティデータ又は前記リードデータを格納するステップとを含む
ことを特徴とするディスクアレイ装置の制御方法。 - 前記キャッシュコントローラが、前記電力供給能力情報が複数の閾値における最大の閾値よりも大きい場合に前記複数のメモリバンクを全て前記許容領域に設定し、前記電力供給能力情報が前記複数の閾値における最少の閾値よりも大きい場合に前記ライトデータを前記キャッシュメモリに格納しかつ前記ライトデータの書込み要求の要求元へ書込み完了を通知した後に前記ディスクアレイに書き込むライトバック状態で動作し、前記電力供給能力情報が前記複数の閾値における最少の閾値よりも小さい場合に前記複数のメモリバンクを全て前記禁止領域に設定して前記ライトデータを前記キャッシュメモリに一旦書き込み、前記キャッシュメモリに書き込んだ前記ライトデータを前記ディスクアレイに書き込んだ後に前記ライトデータの書込み要求の要求元へ書込み完了を通知するライトスルー状態で動作する
ことを特徴とする請求項1に記載のディスクアレイ装置の制御方法。 - 前記キャッシュコントローラが、前記複数のメモリバンクの各々について、書き込まれた前記ダーティデータの量が少ない順に優先順位を決定し、前記優先順位に従って、前記複数のメモリバンクに格納されたダーティデータを前記ディスクアレイに書き込む
ことを特徴とする請求項1に記載のディスクアレイ装置の制御方法。 - 前記キャッシュコントローラが、前記ダーティデータが格納されたメモリバンクの数が最小となるように、前記複数のメモリバンクに格納されたダーティデータを再配置する
ことを特徴とする請求項1に記載のディスクアレイ装置の制御方法。 - 前記キャッシュメモリが、ローカル領域と第2のキャッシュメモリのローカル領域のデータのコピーを格納するミラー領域とを含む第1のキャッシュメモリと、ローカル領域と第1のキャッシュメモリのローカル領域のデータのコピーを格納するミラー領域とを含む第2のキャッシュメモリとを含み、
前記キャッシュコントローラが、前記第1のキャッシュメモリに対応して設けられる第1のキャッシュコントローラと、前記第2のキャッシュメモリに対応して設けられ、前記第1のキャッシュコントローラと接続される第2のキャッシュコントローラとを含み、
前記第1のキャッシュコントローラが、前記第1のキャッシュメモリにおいて、前記ローカル領域を前記複数のメモリバンクに分割し、前記メモリバンクの各々について、前記識別情報を、前記許容領域の数が前記電力供給能力情報に応じて定まる数となるように、前記第1のキャッシュメモリのキャッシュテーブルに設定し、
前記第2のキャッシュコントローラが、前記第2のキャッシュメモリにおいて、前記ローカル領域を前記複数のメモリバンクに分割し、前記メモリバンクの各々について、前記識別情報を、前記許容領域の数が前記電力供給能力情報に応じて定まる数となるように、前記第2のキャッシュメモリのキャッシュテーブルに設定し、
前記第1及び第2のキャッシュコントローラが、前記第1のキャッシュメモリの前記ローカル領域に格納されたデータを前記第2のキャッシュメモリの前記ミラー領域にコピーし、前記第2のキャッシュメモリの前記ローカル領域に格納されたデータを前記キャッシュメモリの前記第1のミラー領域にコピーする
ことを特徴とする請求項1に記載のディスクアレイ装置の制御方法。 - 前記キャッシュコントローラが、前記許容領域から前記禁止領域に変更されたメモリバンクに前記ダーティデータが格納されている場合、前記許容領域から前記禁止領域に変更されたメモリバンクに格納された前記ダーティデータを前記ディスクアレイに書き込むまでの間、前記第1のキャッシュメモリ及び第2のキャッシュメモリのいずれか一方のみを、前記バッテリによるバックアップ電源の供給対象とする
ことを特徴とする請求項5に記載のディスクアレイ装置の制御方法。 - 前記キャッシュコントローラが、前記第1のキャッシュメモリ及び第2のキャッシュメモリにおいて、書き込まれた前記ダーティデータの量が少ない方を、前記バッテリによるバックアップ電源の供給対象とする
ことを特徴とする請求項6に記載のディスクアレイ装置の制御方法。 - 前記キャッシュコントローラが、前記許容領域から前記禁止領域に変更されたメモリバンクに前記ダーティデータが格納されている場合、前記許容領域から前記禁止領域に変更されたメモリバンクに格納された前記ダーティデータを前記ディスクアレイに書き込むまでの間、前記第1のキャッシュメモリの前記ローカル領域及び第2のキャッシュメモリの前記ローカル領域のみを、前記バッテリによるバックアップ電源の供給対象とする
ことを特徴とする請求項5に記載のディスクアレイ装置の制御方法。 - ディスクアレイと、
前記ディスクアレイから読み出したリードデータと、前記ディスクアレイへ書き込むべきライトデータであって前記ディスクアレイに書き込まれていないデータであるダーティデータとを格納するキャッシュメモリと、
停電時に前記キャッシュメモリに電力を供給するバッテリと、
予め定められた更新周期で、前記バッテリの電力供給能力を示す電力供給能力情報を取得し、前記電力供給能力情報の取得の都度に、前記電力供給能力情報に応じて、前記キャッシュメモリにおける、前記ダーティデータの書き込みが許容された許容領域のサイズと、前記ダーティデータの書き込みが禁止された禁止領域のサイズとを定め、前記複数のメモリバンクの各々について、前記禁止領域又は前記許容領域であることを示す識別情報を、前記許容領域の数が前記電力供給能力情報に応じて定まる数となるように、キャッシュテーブルに設定し、前記キャッシュテーブルに基づいて、前記禁止領域とされたメモリバンクに前記ディスクアレイから読み出したリードデータのみを格納し、前記許容領域とされたメモリバンクに前記ダーティデータ又は前記リードデータを格納するキャッシュコントローラとを含む
ことを特徴とするディスクアレイ装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010020543A JP5454177B2 (ja) | 2010-02-01 | 2010-02-01 | ディスクアレイ装置及びディスクアレイ装置制御方法 |
US13/013,729 US9286215B2 (en) | 2010-02-01 | 2011-01-25 | Method and apparatus for controlling cache memory areas |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010020543A JP5454177B2 (ja) | 2010-02-01 | 2010-02-01 | ディスクアレイ装置及びディスクアレイ装置制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011159124A JP2011159124A (ja) | 2011-08-18 |
JP5454177B2 true JP5454177B2 (ja) | 2014-03-26 |
Family
ID=44342635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010020543A Active JP5454177B2 (ja) | 2010-02-01 | 2010-02-01 | ディスクアレイ装置及びディスクアレイ装置制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9286215B2 (ja) |
JP (1) | JP5454177B2 (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9141527B2 (en) * | 2011-02-25 | 2015-09-22 | Intelligent Intellectual Property Holdings 2 Llc | Managing cache pools |
US8874848B2 (en) * | 2011-09-30 | 2014-10-28 | Net App, Inc. | Intelligence for controlling virtual storage appliance storage allocation |
CN102725752B (zh) * | 2011-10-20 | 2014-07-16 | 华为技术有限公司 | 处理脏数据的方法及装置 |
US9606929B2 (en) * | 2011-11-08 | 2017-03-28 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Simulated NVRAM |
US9152568B1 (en) * | 2011-12-05 | 2015-10-06 | Seagate Technology Llc | Environmental-based device operation |
US9251086B2 (en) | 2012-01-24 | 2016-02-02 | SanDisk Technologies, Inc. | Apparatus, system, and method for managing a cache |
JP6036819B2 (ja) * | 2012-05-25 | 2016-11-30 | 富士通株式会社 | 情報処理装置、複製方法および複製プログラム |
US9063864B2 (en) * | 2012-07-16 | 2015-06-23 | Hewlett-Packard Development Company, L.P. | Storing data in presistent hybrid memory |
US9189409B2 (en) * | 2013-02-19 | 2015-11-17 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Reducing writes to solid state drive cache memories of storage controllers |
US9304902B2 (en) | 2013-03-15 | 2016-04-05 | Saratoga Speed, Inc. | Network storage system using flash storage |
US9509604B1 (en) | 2013-12-31 | 2016-11-29 | Sanmina Corporation | Method of configuring a system for flow based services for flash storage and associated information structure |
WO2015136655A1 (ja) * | 2014-03-13 | 2015-09-17 | 株式会社日立製作所 | ストレージシステム及び制御方法 |
US9608936B1 (en) | 2014-07-03 | 2017-03-28 | Sanmina Corporation | Network system with offload services for flash storage |
US9672180B1 (en) * | 2014-08-06 | 2017-06-06 | Sanmina Corporation | Cache memory management system and method |
US9715428B1 (en) * | 2014-09-24 | 2017-07-25 | Sanmina Corporation | System and method for cache data recovery |
JP6540202B2 (ja) * | 2015-04-30 | 2019-07-10 | 富士通株式会社 | 情報処理システム、制御装置および制御プログラム |
JP6536160B2 (ja) * | 2015-04-30 | 2019-07-03 | 富士通株式会社 | ストレージシステム、制御装置および制御プログラム |
US20170097887A1 (en) * | 2015-10-02 | 2017-04-06 | Netapp, Inc. | Storage Controller Cache Having Reserved Parity Area |
JP6524889B2 (ja) * | 2015-11-05 | 2019-06-05 | 富士通株式会社 | ストレージシステムおよび監視装置 |
TWI564717B (zh) * | 2015-12-02 | 2017-01-01 | 宇瞻科技股份有限公司 | 資料緩衝調整裝置及其方法 |
US10656848B2 (en) * | 2018-06-17 | 2020-05-19 | International Business Machines Corporation | Data loss avoidance in multi-server storage systems |
US10664189B2 (en) * | 2018-08-27 | 2020-05-26 | International Business Machines Corporation | Performance in synchronous data replication environments |
WO2020175720A1 (ko) * | 2019-02-28 | 2020-09-03 | 엘지전자 주식회사 | 디지털 디바이스 및 그 제어 방법 |
US10805223B1 (en) * | 2019-04-10 | 2020-10-13 | Dell Products L.P. | Systems and methods for handling data congestion for shared buffer switches with dynamic thresholding |
US11237917B1 (en) | 2020-08-28 | 2022-02-01 | Dell Products L.P. | System and method for data protection during power loss of a storage system |
US11449229B2 (en) * | 2020-10-20 | 2022-09-20 | Red Hat, Inc. | Dynamically resizing a region of volatile memory based on a charge level of a backup battery supply |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0511930A (ja) * | 1991-07-03 | 1993-01-22 | Oki Electric Ind Co Ltd | デイスクキヤツシユ装置 |
JPH06309232A (ja) * | 1993-04-20 | 1994-11-04 | Hitachi Ltd | ディスクキャッシュの制御方式 |
US5664106A (en) * | 1993-06-04 | 1997-09-02 | Digital Equipment Corporation | Phase-space surface representation of server computer performance in a computer network |
US7062675B1 (en) * | 2002-06-25 | 2006-06-13 | Emc Corporation | Data storage cache system shutdown scheme |
US6957355B2 (en) * | 2002-09-18 | 2005-10-18 | Sun Microsystems, Inc. | Method and system for dynamically adjusting storage system write cache based on the backup battery level |
US7231497B2 (en) * | 2004-06-15 | 2007-06-12 | Intel Corporation | Merging write-back and write-through cache policies |
JP4383321B2 (ja) * | 2004-11-09 | 2009-12-16 | 富士通株式会社 | 記憶制御装置および外部記憶装置 |
JP4349274B2 (ja) * | 2004-12-20 | 2009-10-21 | 日本電気株式会社 | 磁気ディスク装置および制御方法 |
JP4561462B2 (ja) * | 2005-05-06 | 2010-10-13 | 富士通株式会社 | ダーティデータ処理方法、ダーティデータ処理装置およびダーティデータ処理プログラム |
JP4345979B2 (ja) * | 2005-06-30 | 2009-10-14 | 富士通株式会社 | Raid装置、通信接続監視方法及びプログラム |
JP4897499B2 (ja) * | 2007-01-19 | 2012-03-14 | 株式会社日立製作所 | 記憶システム又はストレージ移行方法 |
JP5026102B2 (ja) * | 2007-02-07 | 2012-09-12 | 株式会社日立製作所 | ストレージ制御装置及びデータ管理方法 |
TWI318352B (en) | 2007-02-16 | 2009-12-11 | Neotec Semiconductor Ltd | Configurable battery management system chip with embedded sram caching architecture |
US8275930B2 (en) * | 2008-12-04 | 2012-09-25 | Hitachi, Ltd. | Storage system having volatile memory and non-volatile memory |
US8103894B2 (en) * | 2009-04-24 | 2012-01-24 | International Business Machines Corporation | Power conservation in vertically-striped NUCA caches |
US8745334B2 (en) * | 2009-06-17 | 2014-06-03 | International Business Machines Corporation | Sectored cache replacement algorithm for reducing memory writebacks |
-
2010
- 2010-02-01 JP JP2010020543A patent/JP5454177B2/ja active Active
-
2011
- 2011-01-25 US US13/013,729 patent/US9286215B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20110191535A1 (en) | 2011-08-04 |
US9286215B2 (en) | 2016-03-15 |
JP2011159124A (ja) | 2011-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5454177B2 (ja) | ディスクアレイ装置及びディスクアレイ装置制御方法 | |
JP5402693B2 (ja) | ディスクアレイ装置の制御方法及びディスクアレイ装置 | |
CN110795027B (zh) | 固态存储设备及包括该固态存储设备的电子*** | |
US9158700B2 (en) | Storing cached data in over-provisioned memory in response to power loss | |
US8200999B2 (en) | Selective power reduction of memory hardware | |
US10248322B2 (en) | Memory system | |
KR101976452B1 (ko) | 반도체 장치 | |
JP5989574B2 (ja) | 計算機、メモリ管理方法およびプログラム | |
JP5071798B2 (ja) | 計算機システム,メモリ管理方法,およびそのプログラム | |
KR102329762B1 (ko) | 메모리 데이터 보호 메커니즘을 갖는 전자 시스템 및 그것의 동작 방법 | |
US9785564B2 (en) | Hybrid memory with associative cache | |
US9507719B2 (en) | Garbage collection in hybrid memory system | |
KR20140042546A (ko) | 반도체 장치 및 그 동작 방법 | |
US8347024B2 (en) | Memory system monitoring data erasing time or writing time | |
US20020091965A1 (en) | System and method for early detection of impending failure of a data storage system | |
JPH07146820A (ja) | フラッシュメモリの制御方法及び、それを用いた情報処理装置 | |
JP2009211153A (ja) | メモリ装置、情報処理装置及び電力制御方法 | |
US20170109085A1 (en) | Memory device that writes data into a block based on time passage since erasure of data from the block | |
US20170177482A1 (en) | Computing system having multi-level system memory capable of operating in a single level system memory mode | |
CN110780811B (zh) | 数据保护方法、装置及存储介质 | |
US10929061B2 (en) | Memory system and memory control method | |
US10235049B2 (en) | Device and method to manage access method for memory pages | |
JP6805110B2 (ja) | ストレージシステム及びその制御方法 | |
JP2015118423A (ja) | リフレッシュ装置及び電子機器 | |
JP2019510284A (ja) | 不揮発性メモリとしての揮発性メモリの使用 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121005 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131223 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5454177 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |