JP6518547B2 - リードフレーム、半導体装置及びリードフレームの製造方法 - Google Patents

リードフレーム、半導体装置及びリードフレームの製造方法 Download PDF

Info

Publication number
JP6518547B2
JP6518547B2 JP2015156796A JP2015156796A JP6518547B2 JP 6518547 B2 JP6518547 B2 JP 6518547B2 JP 2015156796 A JP2015156796 A JP 2015156796A JP 2015156796 A JP2015156796 A JP 2015156796A JP 6518547 B2 JP6518547 B2 JP 6518547B2
Authority
JP
Japan
Prior art keywords
plating layer
opening
tip
lead
dam bar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015156796A
Other languages
English (en)
Other versions
JP2017037898A (ja
Inventor
直也 坂井
直也 坂井
進 浴本
進 浴本
達也 稲継
達也 稲継
光春 佐藤
光春 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2015156796A priority Critical patent/JP6518547B2/ja
Priority to US15/222,441 priority patent/US9779966B2/en
Priority to CN201610625745.6A priority patent/CN106449421B/zh
Publication of JP2017037898A publication Critical patent/JP2017037898A/ja
Application granted granted Critical
Publication of JP6518547B2 publication Critical patent/JP6518547B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、リードフレーム、半導体装置及びリードフレームの製造方法に関するものである。
半導体装置用のリードフレームは、半導体装置を基板等に実装するのに使用される。半導体素子は、リードフレームに実装され、リードフレームと共に樹脂材料にて封止される（例えば、特許文献１，２参照）。例えば、リードフレームは、半導体素子が実装されるダイパッドと、半導体素子と電気的に接続されるインナーリードと、インナーリードと一体に形成され、半導体装置を基板等に実装するときの外部接続端子となるアウターリード等を有する。この種のリードフレームでは、ダイパッド及びインナーリードの表面には、半導体素子の搭載性や金属線（ボンディングワイヤ）との接続性を向上させるために、めっき層が形成されている。この種のリードフレームは例えば以下のような製造方法により形成される。
まず、図１３（ａ）に示すように、平板状の金属板１００上にマスク１１０を形成する。このマスク１１０は、例えば、アウターリードとなる部分の金属板１００を被覆するように形成される。続いて、図１３（ｂ）に示す工程では、マスク１１０をめっきマスクとし、金属板１００を給電層とする電解めっき法により、マスク１１０から露出する金属板１００の上面にめっき層１０１を形成する。次いで、図１３（ｃ）に示す工程では、プレス加工により、金属板１００に開口部１００Ｘを形成する。この開口部１００Ｘによって、ダイパッド１０２、インナーリード１０３及びアウターリード１０４が画定される。このとき、めっき層１０１は、ダイパッド１０２の上面と、インナーリード１０３の先端部１０３Ａの上面とに形成される。
特許第２６４８３５３号公報 特公平１−３５５０３号公報
ところで、上述した製造方法では、めっき層１０１を形成した後に、インナーリード１０３の先端部１０３Ａに対してコイニング処理が施される。このコイニング処理により、めっき層１０１（例えば、銀めっき層）の表面における結晶構造が変化する場合がある。例えば、結晶構造の変化によりめっき層１０１の硬度が高くなると、金属線の接続不良や接合強度低下といった問題が生じる。
なお、コイニング処理とは、プレス金型で被加工物の表面を押圧し、その表面を平坦化する処理である。
本発明の一観点によれば、ダムバーと、前記ダムバーよりも内側に位置するインナーリードと、前記ダムバーよりも外側に位置し、前記インナーリードと一体に形成されたアウターリードとを有し、前記ダムバーにより互いに接続された複数のリードと、前記各インナーリードの先端部に形成された第１めっき層と、を有し、前記各インナーリードは、前記ダムバー側の端部である基端部と、前記基端部とは反対側の端部である前記先端部と、前記先端部と前記基端部とを繋ぎ、前記先端部と異なる幅を有する中間部とを有し、前記中間部は、前記先端部よりも幅が狭く形成されたくびれ部を有し、前記第１めっき層は、前記先端部の上面及び側面を被覆するとともに、前記中間部の側面の少なくとも一部を被覆し、前記第１めっき層は、前記くびれ部の側面全面を被覆し、前記基端部の側面全面及び前記ダムバーの側面全面は、前記第１めっき層から露出されている。
本発明の一観点によれば、ボンディング性を向上させることができるという効果を奏する。
（ａ）は、一実施形態のリードフレームを示す概略平面図、（ｂ）は、（ａ）に示したリードフレームの一部を拡大した拡大平面図。 （ａ）は、一実施形態のリードフレームを示す概略断面図（図１（ａ）における２ａ−２ａ断面図）、（ｂ）は、一実施形態のリードフレームを示す概略断面図（図１（ａ）における２ｂ−２ｂ断面図）。 一実施形態のリードフレームを示す概略斜視図。 一実施形態の半導体装置を示す概略平面図。 一実施形態の半導体装置を示す概略断面図（図４における５−５断面図）。 （ａ），（ｂ）は、一実施形態のリードフレームの製造方法を示す概略平面図。 （ａ）は、一実施形態のリードフレームの製造方法を示す拡大平面図、（ｂ）は、一実施形態のリードフレームの製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態のリードフレームの製造方法を示す拡大平面図。 （ａ），（ｂ）は、一実施形態のリードフレームの製造方法を示す拡大平面図。 （ａ）は、一実施形態のリードフレームの製造方法を示す拡大平面図、（ｂ）は、一実施形態の半導体装置の製造方法を示す概略平面図、（ｃ）は、一実施形態の半導体装置の製造方法を示す概略断面図。 （ａ）〜（ｃ）は、変形例のリードフレームの製造方法を示す拡大平面図。 （ａ）〜（ｃ）は、変形例のリードフレームの製造方法を示す拡大平面図。 （ａ）〜（ｃ）は、従来のリードフレームの製造方法を示す概略平面図。
以下、一実施形態を添付図面を参照して説明する。
なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
図１（ａ）に示すように、リードフレーム１０は、ＳＯＰ（Small Outline Package）の基板として用いられるフレーム基材１１を有している。フレーム基材１１の材料は、例えば、銅（Ｃｕ）、Ｃｕをベースにした合金、鉄−ニッケル（Ｆｅ−Ｎｉ）又はＦｅ−Ｎｉをベースにした合金等を用いることができる。このフレーム基材１１は、例えば、金属板をプレス加工することにより得られる。
フレーム基材１１は、平面視略矩形状に形成されている。フレーム基材１１は、半導体素子５０が搭載されるダイパッド１２を有している。ダイパッド１２は、平面視略矩形状に形成されている。ダイパッド１２は、例えば、フレーム基材１１の長手方向（図中左右方向）の側縁部両側に形成された一対のレール部１３に連結する複数（ここでは、２つ）のサポートバー１４によって支持されている。サポートバー１４は、例えば、ダイパッド１２の長手方向端面と連結されている。ダイパッド１２の両側には、ダムバー１５により互いに接続される複数のリード１６が形成されている。ダムバー１５は、例えば、一対のレール部１３を連結するように、レール部１３が延在する方向（図中左右方向）と平面視で直交する方向（図中上下方向）に延在している。
リード１６は、ダムバー１５から内側、つまりダイパッド１２に向かって延びるインナーリード１７と、ダムバー１５から外側、つまりダイパッド１２から離間する方向に向かって延びるアウターリード１８とを有している。ダムバー１５には、インナーリード１７の基端が接続されるとともに、アウターリード１８の基端が接続されている。アウターリード１８の先端（つまり、ダムバー１５とは反対側の端部）は、例えば、一対の内フレーム１９に接続されている。一対の内フレーム１９は、ダムバー１５と同様に、一対のレール部１３を連結するように、レール部１３が延在する方向と平面視で直交する方向に延在している。これらダイパッド１２、サポートバー１４、ダムバー１５及びリード１６（インナーリード１７及びアウターリード１８）は、フレーム基材１１を厚さ方向に貫通する開口部１１Ｘによって画定されている。
なお、図１（ａ）において、インナーリード１７の基端部及びサポートバー１４の基端部を囲む一点鎖線の矩形枠は、封止樹脂６０（図５参照）によって樹脂封止される樹脂封止エリアＡ１を示している。すなわち、ダイパッド１２及びインナーリード１７は封止樹脂６０によって封止され、アウターリード１８は封止樹脂６０から露出される。また、図１（ａ）において、アウターリード１８の先端部及びサポートバー１４の基端部を囲む破線の矩形枠は、リードフレーム１０に半導体素子５０が搭載され封止樹脂６０が形成された後に、各々個別の半導体装置に分離（トリミング）する際の切断位置を示している。すなわち、破線の矩形枠よりも外側に位置するフレーム基材１１（内フレーム１９等）は、半導体装置が製造される過程で廃棄される。
図１（ｂ）に示すように、各インナーリード１７は、平面視略矩形状に形成されている。各インナーリード１７の長手方向の中途部分には、くびれ部２０が形成されている。すなわち、各インナーリード１７では、ダイパッド１２側の先端部１７Ａとダムバー１５側の基端部１７Ｂとが、くびれ部２０を介して繋がっている。くびれ部２０は、例えば、インナーリード１７の他の部分（つまり、先端部１７Ａ及び基端部１７Ｂ）よりも細く形成されている。くびれ部２０の幅Ｗ１（短手方向の長さ）は、先端部１７Ａの幅Ｗ２よりも小さく（狭く）設定されている。具体的には、インナーリード１７の短手方向の両端面に、インナーリード１７の内方に凹む凹部２０Ｘが対向して形成され、その対向した凹部２０Ｘによって上記くびれ部２０が形成されている。換言すると、くびれ部２０では、隣接するインナーリード１７間の離間距離Ｄ１が、隣接する先端部１７Ａ間の離間距離Ｄ２よりも長くなっている。本例の各凹部２０Ｘは、その内側面が平面視で湾曲するように形成されている。例えば、各凹部２０Ｘは、平面視略半円状に形成されている。
なお、図示を省略しているが、くびれ部２０と基端部１７Ｂとの接続部分（角部）は、くびれ部２０と先端部１７Ａ（角部）よりもシャープに形成（角張って形成）されている。また、くびれ部２０は、樹脂封止エリアＡ１よりも内側（つまり、ダイパッド１２側）に形成されている。
図２（ａ）に示すように、インナーリード１７の先端部１７Ａ上面には、その先端部１７Ａ上面を被覆するめっき層３１が形成されている。めっき層３１は、例えば、インナーリード１７の先端部１７Ａの上面全面及び側面全面を被覆するように形成されている。
また、図１（ｂ）及び図３に示すように、本例のめっき層３１（図３では、梨地模様の領域参照）は、くびれ部２０の上面全面及び側面全面を被覆するように形成されている。すなわち、めっき層３１は、凹部２０Ｘの内側面全面を被覆するように形成されている。また、本例のめっき層３１は、インナーリード１７の基端部１７Ｂの一部の上面を被覆するように形成されている。このめっき層３１は、樹脂封止エリアＡ１よりも内側に位置する基端部１７Ｂの上面に形成されている。その一方で、基端部１７Ｂの一部の上面と基端部１７Ｂの側面全面とには、めっき層３１が形成されていない。すなわち、基端部１７Ｂの側面全面は、めっき層３１から露出され、外部に露出されている。また、めっき層３１は、ダムバー１５の側面全面にも形成されていない。このように、めっき層３１は、樹脂封止エリアＡ１よりも内側の領域のみに形成されている。但し、めっき層３１は、インナーリード１７の下面には形成されていない。すなわち、インナーリード１７の下面は、めっき層３１から露出されている。
図１（ａ）に示すように、めっき層３１の上面は、例えば、ダイパッド１２に搭載される半導体素子５０と電気的に接続されるワイヤボンディング部として機能する。なお、めっき層３１としては、例えば、銀（Ａｇ）めっき層を用いることができる。また、めっき層３１としては、例えば、インナーリード１７の表面上から、ニッケル（Ｎｉ）めっき層と、パラジウム（Ｐｄ）めっき層と、金（Ａｕ）めっき層とを順に積層しためっき層を用いることもできる。
図２（ａ）及び図２（ｂ）に示すように、ダイパッド１２の上面には、そのダイパッド１２の上面を被覆するめっき層３２が形成されている。めっき層３２は、例えば、ダイパッド１２の上面全面及び側面全面を被覆するように形成されている。また、めっき層３２は、例えば、ダイパッド１２を支持するサポートバー１４の一部の上面及び側面を被覆するように形成されている。このめっき層３２は、例えば、樹脂封止エリアＡ１よりも内側に位置するサポートバー１４の上面及び側面に形成されている。但し、めっき層３２は、ダイパッド１２の下面及びサポートバー１４の下面には形成されていない。すなわち、ダイパッド１２の下面及びサポートバー１４の下面は、めっき層３２から露出されている。
めっき層３２の上面は、半導体素子５０が搭載されるダイボンディング部として機能する。なお、めっき層３２としては、例えば、めっき層３１と同様のめっき層を用いることができる。すなわち、めっき層３２としては、例えば、Ａｇめっき層や、Ｎｉめっき層とＰｄめっき層とＡｕめっき層とを順に積層しためっき層を用いることもできる。
図２（ｂ）に示すように、サポートバー１４は、例えば、ダイパッド１２が、図２（ａ）に示したインナーリード１７よりも低くなるように屈曲形成されている。これにより、ダイパッド１２に搭載される半導体素子５０の電極５１とインナーリード１７との接続性を向上させている。
次に、図４及び図５に従って、リードフレーム１０を用いた半導体装置４０について説明する。
図４に示すように、半導体装置４０は、リードフレーム１０を用いて作製され、そのパッケージ構造は例えばＳＯＰである。
ダイパッド１２の上面に形成されためっき層３２の上面には、半導体素子５０の裏面が接着剤（図示略）を介して接着されている。接着剤としては、例えば、銀ペーストを用いることができる。
半導体素子５０の電極５１は、金属線５５を介して、インナーリード１７の先端部１７Ａ上面に形成されためっき層３１に接続されている。金属線５５としては、例えば、金、銅、アルミニウム（Ａｌ）等からなる細線を用いることができる。
半導体装置４０におけるリードフレーム１０では、隣接するリード１６を連結していたダムバー１５（図１（ａ）参照）が除去されている。これにより、各リード１６が互いに分離して形成され、各リード１６が電気的に独立して形成されている。
図５に示すように、半導体装置４０では、半導体素子５０、金属線５５、ダイパッド１２及びインナーリード１７の先端部１７Ａを含む一部分が封止樹脂６０により封止されている。封止樹脂６０は、リードフレーム１０上に、半導体素子５０及び金属線５５を全体的に封止するように形成されている。また、封止樹脂６０は、ダイパッド１２上及びサポートバー１４（図４参照）上に形成されためっき層３２の表面全面と、インナーリード１７上に形成されためっき層３１の表面全面と、めっき層３１から露出されたインナーリード１７の上面及び側面を被覆するように形成されている。このとき、封止樹脂６０は、図１（ｂ）に示したインナーリード１７の凹部２０Ｘを充填するように形成されている。すなわち、封止樹脂６０は、図１（ｂ）に示した先端部１７Ａの外側で凹部２０Ｘの内壁面に食い込んで、リード１６を係止するように形成されている。これにより、リード１６が封止樹脂６０から抜けることを好適に抑制できる。さらに、封止樹脂６０は、ダイパッド１２の下面全面と、インナーリード１７の一部の下面と、サポートバー１４の下面とを被覆するように形成されている。
その一方で、半導体装置４０では、インナーリード１７の基端部とアウターリード１８とが封止樹脂６０から露出されている。このとき、めっき層３１，３２は、封止樹脂６０から露出されていない。すなわち、めっき層３１，３２は、封止樹脂６０により封止される領域内のみに形成されている。
ここで、半導体素子５０は、例えば、ＬＳＩチップである。図示の例では、リードフレーム１０上に１つの半導体素子５０が搭載されているが、必要に応じて、２個もしくはそれ以上の半導体素子５０をリードフレーム１０上に搭載するようにしてもよい。また、このような半導体素子５０に代えて、あるいは半導体素子５０と組み合わせて、任意の能動素子や受動素子を搭載してもよい。また、封止樹脂６０の材料としては、例えば、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。
半導体装置４０におけるアウターリード１８は、インナーリード１７側から屈曲部２１と屈曲部２２とが形成されている。アウターリード１８は、屈曲部２１，２２により、いわゆるガルウイング状に形成されている。屈曲部２１は、所定の位置、例えばダムバー１５（図１（ａ）参照）が設定されていた位置に設けられている。なお、屈曲部２２からアウターリード１８の先端までの下面が、プリント配線板等の実装用基板のパッドにはんだ実装される実装面となる。
次に、リードフレーム１０の製造方法について説明する。
まず、図６（ａ）に示すように、金属板７０を準備する。金属板７０は、例えば、平面視略矩形状に形成されている。金属板７０には、リードフレーム１０（図１（ａ）参照）が形成される個別領域Ａ２が複数個（図示の例では、３個）連設されている。なお、金属板７０としては、例えば、Ｃｕ、Ｃｕをベースにした合金、Ｆｅ−ＮｉやＦｅ−Ｎｉをベースにした合金等からなる金属板を用いることができる。例えば、金属板７０としては、長尺帯状のフープ材を用いることができる。
なお、図６（ａ）に示した例では、金属板７０が３個の個別領域Ａ２を有するが、個別領域Ａ２の数は特に制限されない。以下では、説明の簡略化のために、１つの個別領域Ａ２に着目して説明を行う。
次に、図６（ｂ）に示す工程では、プレス加工により、金属板７０に、ダイパッド１２と、一対のレール部１３と、サポートバー１４と、ダムバー１５と、インナーリード１７の先端部１７Ａと、アウターリード１８と、内フレーム１９とを画定する開口部７０Ｘを形成する。本工程では、開口部７０Ｘの形成と同時、もしくは開口部７０Ｘの形成の後に、インナーリード１７の先端部１７Ａにコイニング処理を施す。このとき、コイニング処理が施される先端部１７Ａにはめっき層（例えば、Ａｇめっき層）が形成されていないため、コイニング処理によりめっき層の結晶構造が変化することはない。
また、本工程では、図１（ｂ）に示したインナーリード１７のうち、コイニング処理が施される先端部１７Ａを含む一部分のみが画定される。換言すると、本工程では、インナーリード１７の基端部１７Ｂ（図１（ｂ）参照）は画定されておらず、その画定されていないインナーリード１７の基端部１７Ｂの分だけダムバー１５の幅が図１（ｂ）に示したダムバー１５の幅よりも広く形成されている。
具体的には、図７（ａ）に示すように、開口部７０Ｘは、ダイパッド１２とインナーリード１７の先端部１７Ａとの離間距離（幅）を画定するとともに、隣接する先端部１７Ａ間の離間距離Ｄ２を概ね画定するように形成される。この開口部７０Ｘのダムバー１５側の端部には、他の部分（例えば、先端部１７Ａを画定する部分）よりも拡開された拡開部７１が形成されている。具体的には、拡開部７１は、先端部１７Ａ側からダムバー１５側に向かって凹むように形成されている。また、拡開部７１は、当該拡開部７１における隣接するインナーリード１７間の離間距離Ｄ１が上記離間距離Ｄ２よりも長くなるように形成されている。本例の拡開部７１は、平面視において湾曲するように形成されている。例えば、本例の拡開部７１は、平面視略楕円状に形成されている。この拡開部７１の形成により、拡開部７１によって画定されるインナーリード１７の幅Ｗ１が先端部１７Ａの幅Ｗ２よりも小さくなる。すなわち、拡開部７１によりくびれ部２０が画定される。
なお、拡開部７１は、樹脂封止エリアＡ１（一点鎖線参照）よりもダイパッド１２側の領域に形成されている。
以上説明した開口部７０Ｘは、例えば以下のように形成される。
まず、図７（ｂ）に示すように、金型８０を準備する。金型８０は、大略すると、ポンチ８１と、抑え部材８２と、ダイ８３とから構成されている。そして、抑え部材８２とダイ８３との間に、図６（ａ）に示した金属板７０を挿入し、その金属板７０の所定部分をポンチ８１により押圧して打ち抜くことにより、開口部７０Ｘを形成する。なお、図７（ｂ）は、金属板７０の所定部分をポンチ８１で打ち抜いた後の様子を示している。
次に、図８（ａ）に示す工程では、金属板７０の上面にマスク８５を形成する。マスク８５は、インナーリード１７の先端部１７Ａを含む一部分と、ダイパッド１２と、サポートバー１４の一部とを露出させるように形成されている。具体的には、マスク８５は、樹脂封止エリアＡ１（一点鎖線参照）の内側に位置するインナーリード１７及びサポートバー１４の一部と、ダイパッド１２の表面全面とを露出させるように形成されている。換言すると、マスク８５は、樹脂封止エリアＡ１よりも外側に位置する金属板７０の上面を被覆するように形成されている。なお、マスク８５の材料としては、例えば、次工程のめっき処理に対して耐めっき性がある材料であれば、特に限定されない。
続いて、図８（ｂ）に示す工程では、マスク８５をめっきマスクとして、金属板７０の上面に、その金属板７０をめっき給電層に利用する電解めっき法を施す。具体的には、マスク８５から露出された金属板７０の上面に電解めっき法を施すことにより、ダイパッド１２の上面にめっき層３２を形成するとともに、インナーリード１７の先端部１７Ａの上面にめっき層３１を形成する。例えば、めっき層３１，３２がＡｇめっき層である場合には、金属板７０の上面側からＡｇめっき液を噴射することにより、めっき層３１，３２を形成する。このとき、金属板７０（例えば、ダイパッド１２、サポートバー１４及びインナーリード１７）の側面にもＡｇめっき液が入り込む。このため、めっき層３２は、ダイパッド１２の上面を被覆するとともに、ダイパッド１２の側面も被覆するように形成される。また、めっき層３１は、インナーリード１７の先端部１７Ａの上面を被覆するとともに、先端部１７Ａの側面も被覆するように形成される。さらに、めっき層３１は、拡開部７１の内側面を被覆するように形成される。なお、本例では、マスク８５の縁部の位置を、拡開部７１よりも外側に設定している。このため、めっき層３１は、拡開部７１よりも外側に位置する金属板７０の一部の上面も被覆するように形成される。但し、マスク８５の縁部の位置が樹脂封止エリアＡ１の内側に設定されているため、めっき層３１，３２は、樹脂封止エリアＡ１内のみに形成される。また、本工程では、図示は省略するが、金属板７０の下面全面がマスクによって被覆された状態で、上述した電解めっき法が実施される。このため、金属板７０の下面には、めっき層が形成されない。
以上説明しためっき層３１，３２を形成した後、マスク８５を除去する。
次いで、図９（ａ）及び図９（ｂ）に示す工程では、プレス加工により、インナーリード１７の基端部１７Ｂを画定する開口部７０Ｙを形成する。詳述すると、図９（ａ）に示すように、まず、ポンチ８６を備えた金型を準備する。この金型は、図示は割愛するが、図７（ｂ）に示した金型８０と同様に、ポンチ８６と、抑え部と、ダイとを有している。続いて、開口部７０Ｘが形成された金属板７０を金型の抑え部とダイとの間に挿入し、金属板７０の所定部分をポンチ８６により押圧して打ち抜く。これにより、図９（ｂ）に示すように、開口部７０Ｘの拡開部７１と連通し、インナーリード１７の基端部１７Ｂ及びダムバー１５を画定する開口部７０Ｙが形成される。開口部７０Ｙは、隣接する基端部１７Ｂ間の離間距離Ｄ３を画定するように形成される。なお、離間距離Ｄ３は、隣接する先端部１７Ａ間の離間距離Ｄ２と同じ距離であってもよいし、離間距離Ｄ２よりも長い距離であってもよい。但し、離間距離Ｄ３は、くびれ部２０における離間距離Ｄ１よりも短い距離に設定されている。
開口部７０Ｙの形成により、拡開部７１の内側面の一部が除去され、拡開部７１の残った部分が凹部２０Ｘとなる。これにより、基端部１７Ｂが、凹部２０Ｘによって構成されるくびれ部２０を介して先端部１７Ａと繋がるように形成される。そして、基端部１７Ｂの形成によってインナーリード１７が形成され、そのインナーリード１７とアウターリード１８とを有するリード１６が形成される。換言すると、本工程では、開口部７０Ｙと開口部７０Ｘとが連通してなる開口部１１Ｘが形成され、フレーム基材１１が形成される。
ここで、図９（ａ）に示すように、ポンチ８６は、拡開部７１の内側面の一部と平面視で重なるように配置される。詳述すると、本例のポンチ８６は、平面視略矩形状に形成されている。そして、ポンチ８６は、基端部１７Ｂの長手方向の長さを画定する端面８６Ａ（図中左右方向に延在された端面）が拡開部７１の湾曲した内側面と平面視で交差するように配置される。このとき、端面８６Ａと直交する端面８６Ｂの幅は、図９（ｂ）に示した離間距離Ｄ３に合わせて設定されており、拡開部７１の開口幅（離間距離Ｄ１参照）よりも小さく設定されている。このため、ポンチ８６が設計位置から位置ずれした場合であっても、開口部７０Ｘの内側面と開口部７０Ｙの内側面との境界部分にばり等が発生することを好適に抑制できる。
本工程では、以上説明したポンチ８６によって、めっき層３１が形成された拡開部７１の内側面の一部を含む金属板７０の一部分が打ち抜かれ、図９（ｂ）に示した開口部７０Ｙが形成される。このため、開口部７０Ｙの内側面、つまりインナーリード１７の基端部１７Ｂの側面及びダムバー１５の側面には、めっき層３１が形成されていない。その一方で、基端部１７Ｂの一部の上面には、めっき層３１が形成されている。このように、本例では、めっき層３１の端部の位置がインナーリード１７の上面と側面とで異なる。具体的には、インナーリード１７の側面に形成されためっき層３１の端部は、開口部７０Ｘの内側面と開口部７０Ｙの内側面との境界部分、つまり凹部２０Ｘの基端部１７Ｂ側の端部となる。すなわち、インナーリード１７の側面では、開口部７０Ｘの内側面である先端部１７Ａ及びくびれ部２０の側面にはめっき層３１が形成され、開口部７０Ｙの内側面である基端部１７Ｂの側面にはめっき層３１が形成されていない。
また、くびれ部２０の側面と基端部１７Ｂの側面との接続部（角部）は、平面視において直線状に延びるポンチ８６の端面８６Ａによって形成される。このため、図１０（ａ）に示すように、くびれ部２０の側面と基端部１７Ｂの側面との接続部（角部）Ｃ１は、シャープな角部に形成される、つまり角張った角部に形成される。これに対し、くびれ部２０の側面と先端部１７Ａとの接続部（角部）Ｃ２は、ポンチ８１（図７（ｂ）参照）の角部の形状に合わせて形成される。このとき、ポンチ８１の角部は、製造上、角張って形成することは難しく、Ｒ形状に形成される。このため、くびれ部２０の側面と先端部１７Ａとの接続部（角部）Ｃ２は、Ｒ形状に形成される。すなわち、ポンチ８６を用いた２回目のプレス加工により形成される接続部（角部）Ｃ１は、ポンチ８１を用いた１回目のプレス加工により形成される接続部（角部）Ｃ２よりも角張って形成される。このように、くびれ部２０の側面と基端部１７Ｂの側面との接続部Ｃ１が角張った角部に打ち抜かれると、ポンチ８６による２回目の打ち抜きの際に、基端部１７Ｂの上面からのめっき層３１の剥離を抑制することができる。
次に、プレス加工により、図９（ｂ）に示したダイパッド１２の位置がインナーリード１７よりも下方に配置されるように、サポートバー１４を折り曲げる。
以上説明した工程により、図１に示したリードフレーム１０を製造することができる。
次に、半導体装置４０の製造方法について説明する。
まず、図１０（ｂ）に示す工程では、ダイパッド１２の上面を被覆するめっき層３２の上面に、半導体素子５０の裏面を、接着剤（図示略）を介して接着する。続いて、半導体素子５０の電極５１とインナーリード１７の先端部１７Ａの上面を被覆するめっき層３１の上面とを金属線５５により電気的に接続する。これにより、リードフレーム１０に半導体素子５０が実装される。次いで、半導体素子５０、金属線５５、ダイパッド１２、インナーリード１７、及びめっき層３１，３２を封止する封止樹脂６０（一点鎖線参照）を形成する。封止樹脂６０は、例えば、トランスファーモールド法、コンプレッションモールド法やインジェクションモールド法等により形成することができる。
次に、プレス加工等により、隣接するリード１６を互いに連結するダムバー１５を除去（切断）する。続いて、プレス加工等により、破線で示す切断位置Ｂ１に沿って、アウターリード１８の先端及びサポートバー１４の端部を、内フレーム１９及びレール部１３から切り離す。次いで、図１０（ｃ）に示す工程では、アウターリード１８を折り曲げ加工することにより、アウターリード１８に屈曲部２１，２２を形成する。
以上の製造工程により、図４及び図５に示した個別の半導体装置４０を製造することができる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）プレス加工によりインナーリード１７の先端部１７Ａを画定する開口部７０Ｘを形成し、先端部１７Ａに対してコイニング処理を施した後に、先端部１７Ａの上面及び側面を被覆するめっき層３１を形成するようにした。これにより、めっき層３１を形成した後に、コイニング処理が施されることがないため、めっき層３１の結晶構造が変化することを好適に抑制できる。したがって、金属線５５の接続不良や接合強度不足といった問題が発生することを好適に抑制できる。換言すると、従来技術に比べて、ワイヤボンディング性を向上させることができる。
また、従来のように、インナーリード１０３の形状を形成する前に、平板状の金属板１００にめっき層１０１を形成する場合には、めっき層１０１の形成領域の管理が容易ではない。これに対し、本実施形態では、インナーリード１７の一部分、つまりめっき層３１の形成が必要な先端部１７Ａの形状を形成した後に、その先端部１７Ａに対してめっき層３１を形成するため、めっき層３１の形成領域を従来よりも容易に管理することができる。
（２）さらに、めっき層３１を形成した後に、プレス加工によりインナーリード１７の基端部１７Ｂを画定する開口部７０Ｙを形成するようにした。これにより、インナーリード１７の基端部１７Ｂの側面にめっき層３１が形成されることを好適に抑制できる。
例えば、めっき層３１が樹脂封止エリアＡ１よりも外側に露出する場合には、そのめっき層３１を有するリードフレームを用いて半導体装置を製造した場合に、めっき層３１が封止樹脂６０から露出されることになる。この場合には、マイグレーションを誘発し、隣接するリード１６が電気的に短絡するという問題が生じるおそれがある。この問題は、めっき層３１がＡｇめっき層である場合に顕著となる。
これに対し、本実施形態では、ワイヤボンディング部として機能するインナーリード１７の先端部１７Ａにめっき層３１を形成した後に、インナーリード１７の基端部１７Ｂの形状が形成されるため、基端部１７Ｂの側面にめっき層３１が形成されることはない。これにより、めっき層３１が樹脂封止エリアＡ１の外側にまで形成されることを好適に抑制できる。ひいては、マイグレーションに起因して隣接するリード１６が短絡するという問題の発生を好適に抑制できる。
（３）ポンチ８１を用いた１回目のプレス加工により形成される開口部７０Ｘに拡開部７１を設け、ポンチ８６を用いた２回目のプレス加工では、拡開部７１よりも幅の狭いポンチ８６により、開口部７０Ｘと連通する開口部７０Ｙを形成するようにした。これにより、ポンチ８６が位置ずれした場合であっても、開口部７０Ｘの内側面と開口部７０Ｙの内側面との境界部分にばり等が発生することを好適に抑制することができる。
（４）インナーリード１７に、その先端部１７Ａと基端部１７Ｂとを繋ぎ、先端部１７Ａよりも細いくびれ部２０を設けた。これにより、くびれ部２０に、封止樹脂６０が食い込むように形成されるため、リード１６が封止樹脂６０から抜けることを好適に抑制することができる。
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態におけるインナーリード１７の形状は特に限定されない。
例えば図１１に示す製造工程によりインナーリード１７を形成するようにしてもよい。なお、ここでは、インナーリード１７以外の部分の製造方法は上記実施形態と同様であるため、インナーリード１７のみに着目して説明する。
詳述すると、図１１（ａ）に示す工程では、プレス加工により、金属板７０に、インナーリード１７の先端部１７Ａを画定する開口部７０Ｘを形成する。このとき、開口部７０Ｘのダムバー１５側の端部には、先端部１７Ａを画定する部分よりも拡開された拡開部７１が形成されている。本例の拡開部７１は、平面視略矩形状に形成されている。この拡開部７１の形成により、くびれ部２０が画定される。
次に、図８（ａ）及び図８（ｂ）に示した工程と同様に、インナーリード１７の先端部１７Ａを含む金属板７０の一部の上面及び側面を被覆するめっき層３１を形成する。本例では、拡開部７１の内側面全面を被覆するようにめっき層３１が形成され、拡開部７１の内側面よりも外側に位置する金属板７０の上面の一部を被覆するようにめっき層３１が形成されている。但し、本例でも、めっき層３１は、樹脂封止エリアＡ１内のみに形成される。
続いて、図１１（ｂ）及び図１１（ｃ）に示す工程では、ポンチ８７を用いたプレス加工により、インナーリード１７の基端部１７Ｂを画定する開口部７０Ｚを形成する。図１１（ｂ）に示すように、ポンチ８７は、拡開部７１の内側面の一部と平面視で重なるように配置される。詳述すると、本例のポンチ８７は、平面視略矩形状に形成された本体部８７Ａと、本体部８７Ａの先端部１７Ａ側の端面から先端部１７Ａに向かって突出する突出部８７Ｂとを有している。突出部８７Ｂの幅は、本体部８７Ａの幅よりも小さく設定されている。これら本体部８７Ａと突出部８７Ｂとによって、ポンチ８７は、平面視において階段状に形成されている。そして、ポンチ８７は、突出部８７Ｂの先端部１７Ａに向かって図中上下方向に延在された端面が、拡開部７１の内側面（図中左右方向に延在された内側面）と平面視で交差するように配置される。このとき、突出部８７Ｂの幅は、拡開部７１の開口幅よりも小さく設定されている。このため、ポンチ８７が設計位置から位置ずれした場合であっても、開口部７０Ｘの内側面と開口部７０Ｚの内側面との境界部分にばり等が発生することを好適に抑制できる。
そして、金属板７０の所定部分をポンチ８７により押圧して打ち抜くことにより、図１１（ｃ）に示すように、開口部７０Ｘの拡開部７１と連通し、インナーリード１７の基端部１７Ｂを画定する開口部７０Ｚを形成する。この開口部７０Ｚの形成により、拡開部７１の内側面の一部が除去され、拡開部７１の残った部分が凹部２０Ｘとなる。本例の凹部２０Ｘは、平面視コ字状に形成されている。また、開口部７０Ｘの形成により、くびれ部２０と基端部１７Ｂとの間に、基端部１７Ｂよりも幅が広く形成された幅広部２３が形成される。この幅広部２３は、階段状に形成されたポンチ８７の形状に合わせて形成される。このように、本工程で形成されたインナーリード１７は、先端部１７Ａと基端部１７Ｂとの間の中間部に、先端部１７Ａと接続され、その先端部１７Ａよりも細く形成されたくびれ部２０と、そのくびれ部２０と基端部１７Ｂとを繋ぎ、基端部１７Ｂよりも太く形成された幅広部２３とを有している。換言すると、本工程では、くびれ部２０と基端部１７Ｂとが、基端部１７Ｂよりも幅広の幅広部２３を介して繋がるように、ポンチ８７によって拡開部７１の内側面の一部を含む金属板７０の所定部分を打ち抜いて開口部７０Ｚを形成している。
ここで、本例では、凹部２０Ｘの内側面を構成する幅広部２３の側面、つまりくびれ部２０の側面に接し、くびれ部２０の側面から隣接するインナーリード１７に向かって延出された側面には、めっき層３１が全面に形成されている。すなわち、本例では、先端部１７Ａの側面とくびれ部２０の側面と幅広部２３の側面とによって凹部２０Ｘが構成され、その凹部２０Ｘの内側面全面を被覆するようにめっき層３１が形成されている。
一方、幅広部２３の側面のうちポンチ８７によって画定された側面、具体的には隣接するインナーリード１７と対向する側面と基端部１７Ｂの側面に接する側面とには、めっき層３１が形成されていない。さらに、基端部１７Ｂの側面及びダムバー１５の側面には、めっき層３１が形成されていない。すなわち、ポンチ８７によって画定された開口部７０Ｚの内側面には、めっき層３１が形成されていない。なお、図１１（ｃ）に示した例では、幅広部２３の上面及び基端部１７Ｂの一部の上面にはめっき層３１が形成されている。
以上のような構造を有するインナーリード１７を有するリードフレームであっても、上記実施形態と同様の効果を奏することができる。さらに、本例のインナーリード１７では、凹部２０Ｘと併せて、基端部１７Ｂよりも幅広に形成された幅広部２３が形成されている。このため、封止樹脂６０を形成した場合には、幅広部２３の両端部が封止樹脂６０内に食い込んで抜けにくいアンカー形状に形成される。これにより、インナーリード１７を有するリードが封止樹脂６０から抜けることをより好適に抑制することができる。
・また、図１２に示す製造工程によりインナーリード１７を形成するようにしてもよい。なお、ここでは、インナーリード１７以外の部分の製造方法は上記実施形態と同様であるため、インナーリード１７のみに着目して説明する。
図１２（ａ）に示す工程では、プレス加工により、金属板７０に、インナーリード１７の先端部１７Ａを画定する開口部７０Ｘを形成する。このとき、開口部７０Ｘのダムバー１５側の端部には拡開部７１が形成されていない。本例では、隣接する先端部１７Ａ間の幅を画定する開口部７０Ｘが平面視略矩形状に形成されている。本工程では、インナーリード１７のうち先端部１７Ａのみが画定される。
次に、図８（ａ）及び図８（ｂ）に示した工程と同様に、インナーリード１７の先端部１７Ａを含む金属板７０の一部の上面及び側面を被覆するめっき層３１を形成する。本例では、開口部７０Ｘの内側面全面を被覆するようにめっき層３１が形成され、開口部７０Ｘの内側面よりも外側に位置する金属板７０の上面の一部を被覆するようにめっき層３１が形成される。但し、本例でも、めっき層３１は、樹脂封止エリアＡ１内のみに形成される。
続いて、図１２（ｂ）及び図１２（ｃ）に示す工程では、ポンチ８７を用いたプレス加工により、インナーリード１７の基端部１７Ｂを画定する開口部７０Ｚを形成する。図１２（ｂ）に示すように、ポンチ８７は、突出部８７Ｂの先端部１７Ａに向かって図中上下方向に延在された端面が、開口部７０Ｘの内側面（図中左右方向に延在された内側面）と平面視で交差するように配置される。このとき、突出部８７Ｂの幅は、開口部７０Ｘの開口幅よりも小さく設定されている。このため、ポンチ８７が設計位置から位置ずれした場合であっても、開口部７０Ｘの内側面と開口部７０Ｚの内側面との境界部分にばり等が発生することを好適に抑制できる。
そして、金属板７０の所定部分をポンチ８７により押圧して打ち抜くことにより、図１２（ｃ）に示すように、開口部７０Ｘと連通し、インナーリード１７の基端部１７Ｂを画定する開口部７０Ｚを形成する。この開口部７０Ｚの形成により、先端部１７Ａと基端部１７Ｂとの間に、先端部１７Ａ及び基端部１７Ｂよりも幅広な幅広部２３が形成される。この幅広部２３は、階段状に形成されたポンチ８７の形状に合わせて形成される。このように、本工程では、先端部１７Ａと基端部１７Ｂとが基端部１７Ｂよりも幅広な幅広部２３を介して繋がるように、ポンチ８７によって開口部７０Ｘの内側面の一部を含む金属板７０の所定部分を打ち抜いて開口部７０Ｚを形成している。
ここで、本例では、開口部７０Ｘの内側面を構成する幅広部２３の側面、つまり先端部１７Ａの側面に接し、先端部１７Ａの側面から隣接するインナーリード１７に向かって延出された側面には、めっき層３１が全面に形成されている。一方、幅広部２３の側面のうちポンチ８７によって画定された側面、具体的には隣接するインナーリード１７と対向する側面と基端部１７Ｂの側面に接する側面とには、めっき層３１が形成されていない。さらに、基端部１７Ｂの側面及びダムバー１５の側面には、めっき層３１が形成されていない。すなわち、ポンチ８７によって画定された開口部７０Ｚの内側面には、めっき層３１が形成されていない。なお、図１２（ｃ）に示した例では、幅広部２３の上面及び基端部１７Ｂの一部の上面にはめっき層３１が形成されている。
以上のような構造を有するインナーリード１７を有するリードフレームであっても、上記実施形態と同様の効果を奏することができる。なお、本例のインナーリード１７では、その中間部に、基端部１７Ｂよりも幅広に形成された幅広部２３が形成されている。このため、封止樹脂６０を形成した場合には、幅広部２３の両端部が封止樹脂６０内に食い込んで抜けにくいアンカー形状に形成される。これにより、インナーリード１７を有するリードが封止樹脂６０から抜けることをより好適に抑制することができる。
・上記実施形態及び各変形例におけるめっき層３１の形成領域は特に限定されない。具体的には、ワイヤボンディング部として機能する先端部１７Ａの上面を被覆し、且つ樹脂封止エリアＡ１内のみに形成される範囲であれば、めっき層３１の形成領域は特に限定されない。例えば、上記実施形態では、先端部１７Ａの上面から基端部１７Ｂの一部の上面までを被覆するようにめっき層３１を形成したが、先端部１７Ａの上面からくびれ部２０の一部の上面までを被覆するようにめっき層３１を形成してもよい。また、ワイヤボンディング部として機能する先端部１７Ａの上面のみを被覆するようにめっき層３１を形成してもよい。また、上記実施形態では、先端部１７Ａの側面全面とくびれ部２０の側面全面（つまり、凹部２０Ｘの内側面全面）とを被覆するようにめっき層３１を形成したが、先端部１７Ａの側面の一部とくびれ部２０の側面の一部とを被覆するようにめっき層３１を形成してもよい。
・上記実施形態及び上記各変形例では、ＳＯＰに用いられるリードフレーム１０及びＳＯＰのパッケージ構造を有する半導体装置４０に具体化したが、これに限定されない。例えば、ＱＦＰ（Quad Flat Package）に用いられるリードフレーム及びＱＦＰのパッケージ構造を有する半導体装置に具体化してもよい。また、例えば、ＤＩＰ（Dual Inline Package）用いられるリードフレーム及びＤＩＰのパッケージ構造を有する半導体装置に具体化してもよい。
・上記実施形態及び上記各変形例におけるダイパッド１２を省略してもよい。
・上記実施形態及び上記変形例におけるリードフレーム１０に実装される半導体素子５０の数や、その半導体素子５０の実装の形態（例えば、ワイヤボンディング実装、フリップチップ実装、又はこれらの組み合わせ）などは様々に変形・変更することが可能である。
１０ リードフレーム
１１ フレーム基材
１２ ダイパッド
１６ リード
１７ インナーリード
１７Ａ 先端部
１７Ｂ 基端部
１８ アウターリード
２０ くびれ部（中間部）
２０Ｘ 凹部
２３ 幅広部（中間部）
３１ めっき層（第１めっき層）
３２ めっき層（第２めっき層）
４０ 半導体装置
５０ 半導体素子
６０ 封止樹脂
７０ 金属板
７０Ｘ 開口部（第１開口部）
７０Ｙ，７０Ｚ 開口部（第２開口部）
７１ 拡開部
８１ ポンチ（第１ポンチ）
８６，８７ ポンチ（第２ポンチ）

Claims (8)

  1. ダムバーと、
    前記ダムバーよりも内側に位置するインナーリードと、前記ダムバーよりも外側に位置し、前記インナーリードと一体に形成されたアウターリードとを有し、前記ダムバーにより互いに接続された複数のリードと、
    前記各インナーリードの先端部に形成された第１めっき層と、を有し、
    前記各インナーリードは、前記ダムバー側の端部である基端部と、前記先端部と、前記先端部と前記基端部とを繋ぎ、前記先端部と異なる幅を有する中間部とを有し、
    前記中間部は、前記先端部よりも幅が狭く形成されたくびれ部を有し、
    前記第１めっき層は、前記先端部の上面及び側面を被覆するとともに、前記中間部の側面の少なくとも一部を被覆し、
    前記第１めっき層は、前記くびれ部の側面全面を被覆し、
    前記基端部の側面全面及び前記ダムバーの側面全面は、前記第１めっき層から露出されていることを特徴とするリードフレーム。
  2. ダイパッドと、
    ダムバーと、
    前記ダムバーよりも前記ダイパッド側に位置するインナーリードと、前記ダムバーよりも外側に位置し、前記インナーリードと一体に形成されたアウターリードとを有し、前記ダムバーにより互いに接続された複数のリードと、
    前記各インナーリードの先端部に形成された第１めっき層と、
    前記ダイパッドの上面及び側面を被覆する第２めっき層と、を有し、
    前記各インナーリードは、前記ダムバー側の端部である基端部と、前記先端部と、前記先端部と前記基端部とを繋ぎ、前記先端部と異なる幅を有する中間部とを有し、
    前記中間部は、前記先端部よりも幅が狭く形成されたくびれ部を有し、
    前記第１めっき層は、前記先端部の上面及び側面を被覆するとともに、前記中間部の側面の少なくとも一部を被覆し、
    前記第１めっき層は、前記くびれ部の側面全面を被覆し、
    前記基端部の側面全面及び前記ダムバーの側面全面は、前記第１めっき層から露出されていることを特徴とするリードフレーム。
  3. 前記中間部は、前記くびれ部と前記基端部とを繋ぎ、前記基端部よりも幅が広く形成された幅広部を有し、
    前記第１めっき層は、前記先端部の側面と前記くびれ部の側面と前記幅広部の側面とによって構成された凹部の内側面全面を被覆し、
    前記幅広部の側面のうち、隣接する前記インナーリードと対向する側面は、前記第１めっき層から露出されていることを特徴とする請求項１又は２に記載のリードフレーム。
  4. 複数のリードを有するリードフレームと、
    前記各リードの先端部の上面を被覆する第１めっき層と、
    前記各リードと電気的に接続され、前記リードフレームに実装された半導体素子と、
    前記半導体素子を封止する封止樹脂と、を有し、
    前記各リードは、前記封止樹脂により封止されたインナーリードと、前記インナーリードと一体に形成され、前記封止樹脂から露出されたアウターリードとを有し、
    前記インナーリードは、前記アウターリード側の端部である基端部と、前記先端部と、前記先端部と前記基端部とを繋ぎ、前記先端部と異なる幅を有する中間部とを有し、
    前記中間部は、前記先端部よりも幅が狭く形成されたくびれ部を有し、
    前記第１めっき層は、前記先端部の上面及び側面を被覆し、前記中間部の側面の少なくとも一部を被覆するとともに、前記封止樹脂によって封止される領域内のみに形成され、
    前記第１めっき層は、前記くびれ部の側面全面を被覆し、
    前記基端部の側面全面は、前記第１めっき層から露出されていることを特徴とする半導体装置。
  5. ダイパッドと、
    前記ダイパッドの周囲に配置された前記複数のリードと、
    前記ダイパッドの上面及び側面を被覆する第２めっき層と、を有し、
    前記ダイパッドの上面に前記半導体素子が搭載されていることを特徴とする請求項４に記載の半導体装置。
  6. 金属板を準備する工程と、
    前記金属板をプレス加工し、ダムバーと、前記ダムバーにより互いに接続され、前記ダムバーよりも外側に位置するアウターリードと、前記ダムバーよりも内側に位置するインナーリードの先端部とを画定する第１開口部を形成する工程と、
    封止樹脂によって封止される領域内に位置する前記金属板の上面及び側面を被覆する第１めっき層を形成する工程と、
    前記金属板をプレス加工し、前記第１開口部と連通し、前記インナーリードの基端部を画定する第２開口部を形成する工程と、を有し、
    前記第１めっき層を形成する工程では、前記先端部の上面及び側面を被覆するように前記第１めっき層を形成し、
    前記第１開口部を形成する工程では、前記第１開口部の前記ダムバー側の端部に、前記先端部を画定する部分よりも拡開された拡開部を形成し、
    前記第２開口部を形成する工程では、前記拡開部と連通する部分の幅が前記拡開部の開口幅よりも小さく設定された前記第２開口部を形成することを特徴とするリードフレームの製造方法。
  7. 前記第１開口部を形成する工程では、第１ポンチにより前記金属板の所定部分を打ち抜いて前記拡開部を有する前記第１開口部を形成し、前記先端部と、前記先端部と接続され、前記先端部よりも幅が狭く形成されたくびれ部とを画定し、
    前記第２開口部を形成する工程では、前記先端部と前記基端部とが前記くびれ部を介して繋がるように、第２ポンチにより前記拡開部の内側面の一部を含む前記金属板の所定部分を打ち抜いて前記第２開口部を形成することを特徴とする請求項６に記載のリードフレームの製造方法。
  8. 前記第１開口部を形成する工程では、第１ポンチにより前記金属板の所定部分を打ち抜いて前記拡開部を有する前記第１開口部を形成し、前記先端部と、前記先端部と接続され、前記先端部よりも幅が狭く形成されたくびれ部とを画定し、
    前記第２開口部を形成する工程では、前記くびれ部と前記基端部とが、前記基端部よりも幅広の幅広部を介して繋がるように、第２ポンチにより前記拡開部の内側面の一部を含む前記金属板の所定部分を打ち抜いて前記第２開口部を形成することを特徴とする請求項６に記載のリードフレームの製造方法。
JP2015156796A 2015-08-07 2015-08-07 リードフレーム、半導体装置及びリードフレームの製造方法 Active JP6518547B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015156796A JP6518547B2 (ja) 2015-08-07 2015-08-07 リードフレーム、半導体装置及びリードフレームの製造方法
US15/222,441 US9779966B2 (en) 2015-08-07 2016-07-28 Lead frame and semiconductor device
CN201610625745.6A CN106449421B (zh) 2015-08-07 2016-08-02 引线框、半导体装置以及引线框的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015156796A JP6518547B2 (ja) 2015-08-07 2015-08-07 リードフレーム、半導体装置及びリードフレームの製造方法

Publications (2)

Publication Number Publication Date
JP2017037898A JP2017037898A (ja) 2017-02-16
JP6518547B2 true JP6518547B2 (ja) 2019-05-22

Family

ID=58049284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015156796A Active JP6518547B2 (ja) 2015-08-07 2015-08-07 リードフレーム、半導体装置及びリードフレームの製造方法

Country Status (3)

Country Link
US (1) US9779966B2 (ja)
JP (1) JP6518547B2 (ja)
CN (1) CN106449421B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10290777B2 (en) 2016-07-26 2019-05-14 Cree, Inc. Light emitting diodes, components and related methods
EP3462482A1 (en) * 2017-09-27 2019-04-03 Nexperia B.V. Surface mount semiconductor device and method of manufacture
US11121298B2 (en) 2018-05-25 2021-09-14 Creeled, Inc. Light-emitting diode packages with individually controllable light-emitting diode chips
DE102018118251B4 (de) * 2018-07-27 2020-02-06 Infineon Technologies Ag Chipanordnung und Verfahren zur Herstellung derselben
US11233183B2 (en) 2018-08-31 2022-01-25 Creeled, Inc. Light-emitting diodes, light-emitting diode arrays and related devices
US11335833B2 (en) 2018-08-31 2022-05-17 Creeled, Inc. Light-emitting diodes, light-emitting diode arrays and related devices
USD902448S1 (en) 2018-08-31 2020-11-17 Cree, Inc. Light emitting diode package
US11101411B2 (en) 2019-06-26 2021-08-24 Creeled, Inc. Solid-state light emitting devices including light emitting diodes in package structures
CN112151488A (zh) * 2020-08-27 2020-12-29 长电科技（宿迁）有限公司 一种封边镀层的引线框架及其制造方法
WO2023100754A1 (ja) * 2021-12-03 2023-06-08 ローム株式会社 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50123258U (ja) * 1974-03-20 1975-10-08
JPS59188952A (ja) 1983-04-11 1984-10-26 Shinko Electric Ind Co Ltd リ−ドフレ−ムの製造方法
JPH01144661A (ja) * 1987-11-30 1989-06-06 Mitsui High Tec Inc リードフレームの製造方法
JP2648353B2 (ja) * 1988-12-06 1997-08-27 新光電気工業株式会社 リードフレームの製造方法
JP3111759B2 (ja) * 1993-07-13 2000-11-27 セイコーエプソン株式会社 リードフレームおよびリードフレームの製造方法
US5517056A (en) * 1993-09-30 1996-05-14 Motorola, Inc. Molded carrier ring leadframe having a particular resin injecting area design for gate removal and semiconductor device employing the same
KR100266726B1 (ko) * 1995-09-29 2000-09-15 기타지마 요시토시 리드프레임과 이 리드프레임을 갖춘 반도체장치
US6087714A (en) * 1998-04-27 2000-07-11 Matsushita Electric Industrial Co., Ltd. Semiconductor devices having tin-based solder film containing no lead and process for producing the devices
JP2003124420A (ja) * 2001-10-16 2003-04-25 Shinko Electric Ind Co Ltd リードフレーム及び該リードフレームを用いた半導体装置の製造方法
JP5281175B1 (ja) * 2012-04-27 2013-09-04 ラピスセミコンダクタ株式会社 半導体装置及び計測機器
US9013030B2 (en) * 2013-03-28 2015-04-21 Infineon Technologies Ag Leadframe, semiconductor package including a leadframe and method for producing a leadframe

Also Published As

Publication number Publication date
JP2017037898A (ja) 2017-02-16
US20170040183A1 (en) 2017-02-09
US9779966B2 (en) 2017-10-03
CN106449421A (zh) 2017-02-22
CN106449421B (zh) 2021-03-02

Similar Documents

Publication Publication Date Title
JP6518547B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JP5959386B2 (ja) 樹脂封止型半導体装置およびその製造方法
US6674154B2 (en) Lead frame with multiple rows of external terminals
KR100557028B1 (ko) 리드프레임 및 그것을 이용한 수지봉함형 반도체장치 및그들의 제조방법
JP6030970B2 (ja) 樹脂封止型半導体装置およびその製造方法
US8853841B2 (en) Lead frame which includes terminal portion having through groove covered by lid portion, semiconductor package, and manufacturing method of the same
KR101156520B1 (ko) 면실장형 전자부품 및 그 제조방법
US9385057B2 (en) Semiconductor device
EP1237187A2 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
EP1662565A2 (en) Semiconductor package
JP6325975B2 (ja) リードフレーム、半導体装置
KR20040057928A (ko) 반도체 장치 및 그 제조방법
CN109285823B (zh) 半导体元件搭载用基板以及其制造方法
JP6357371B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JP2000307045A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2011142337A (ja) 半導体装置の製造方法
JP2008113021A (ja) 半導体装置の製造方法
US8829685B2 (en) Circuit device having funnel shaped lead and method for manufacturing the same
US20200321228A1 (en) Method of manufacturing a lead frame, method of manufacturing an electronic apparatus, and electronic apparatus
JP4887346B2 (ja) 半導体装置
JP6695166B2 (ja) リードフレーム、及び半導体パッケージの製造方法
JP7211267B2 (ja) 半導体パッケージの製造方法
JP2018152390A (ja) 電子部品および電子部品の製造方法
JP2010103577A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190422

R150 Certificate of patent or registration of utility model

Ref document number: 6518547

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150