JP6509971B2 - 磁気記憶素子及び磁気記憶装置 - Google Patents

Description

本発明の実施形態は、磁気記憶素子及び磁気記憶装置に関する。

磁性層を用いた磁気記憶素子がある。磁気記憶素子により磁気記憶装置が形成される。磁気記憶素子及び磁気記憶装置において、安定した動作が望まれる。

特開２０１４−０５３５０８号公報

本発明の実施形態は、安定した動作が可能な磁気記憶素子及び磁気記憶装置を提供する。

本発明の実施形態によれば、磁気記憶素子は、導電層、第１磁性層、第２磁性層及び第１非磁性層を含む。前記第１磁性層は、前記導電層から離れる。前記第２磁性層は、前記導電層と前記第１磁性層との間に設けられ、鉄、白金及びホウ素を含む。前記第１非磁性層は、前記第１磁性層と前記第２磁性層との間に設けられる。前記導電層は、第１領域と、前記第１領域と前記第２磁性層との間に設けられ第１金属及びホウ素を含む第２領域と、を含む。前記第１領域はホウ素を含まない、または、前記第１領域におけるホウ素の第１濃度は、前記第２領域におけるホウ素の第２濃度よりも低い。前記第２濃度は、１０原子パーセント以上５０原子パーセント以下である。
本発明の別の実施形態によれば、磁気記憶素子は、導電層、第１磁性層、第２磁性層及び第１非磁性層を含む。前記第１磁性層は、前記導電層から離れる。前記第２磁性層は、前記導電層と前記第１磁性層との間に設けられ、鉄、白金及びホウ素を含む。前記第１非磁性層は、前記第１磁性層と前記第２磁性層との間に設けられる。前記導電層は、第１領域と、前記第１領域と前記第２磁性層との間に設けられ第１金属及びホウ素を含む第２領域と、を含む。前記第１領域はホウ素を含まない、または、前記第１領域におけるホウ素の第１濃度は、前記第２領域におけるホウ素の第２濃度よりも低い。前記第２磁性層における白金の濃度は、２原子パーセント以上２０原子パーセント以下である。

第１実施形態に係る磁気記憶装置を例示する模式的斜視図である。 第１実施形態に係る磁気記憶装置を例示する模式的断面図である。 磁気記憶装置に関する実験の試料を例示する模式的断面図である。 磁気記憶装置に関する実験の試料を例示する模式的断面図である。 磁気記憶装置に関する実験結果を例示するグラフ図である。 磁気記憶装置に関する実験結果を例示するグラフ図である。 磁気記憶装置に関する実験結果を例示するグラフ図である。 図８（ａ）〜図８（ｄ）は、磁気記憶装置に関する実験の試料を例示する模式的断面図である。 磁気記憶装置に関する実験結果を例示するグラフ図である。 第１実施形態に係る別の磁気記憶装置を例示する模式的斜視図である。 第２実施形態に係る磁気記憶装置を例示する模式的斜視図である。 図１２（ａ）〜図１２（ｃ）は、第３実施形態に係る磁気記憶装置を例示する模式的斜視図である。 第４実施形態に係る磁気記憶装置を示す模式図である。

以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１実施形態）
図１は、第１実施形態に係る磁気記憶装置を例示する模式的斜視図である。
図１に示すように、本実施形態に係る磁気記憶装置１１０は、導電層２０、第１磁性層１１、第２磁性層１２、第１非磁性層１１ｎ及び制御部７０を含む。本実施形態に係る磁気記憶素子１１０ａは、導電層２０、第１磁性層１１、第２磁性層１２及び第１非磁性層１１ｎを含む。磁気記憶素子１１０ａは、磁気記憶装置１１０に含まれても良い。

導電層２０は、第１部分２０ａ、第２部分２０ｂ及び第３部分２０ｃを含む。第３部分２０ｃは、第１部分２０ａと第２部分２０ｂとの間に位置する。

第１磁性層１１は、第１方向において第３部分２０ｃから離れる。第１方向は、第１部分２０ａから第２部分２０ｂに向かう第２方向と交差する。

第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。この例では、第２方向は、Ｘ軸方向である。

第２磁性層１２は、第３部分２０ｃと第１磁性層１１との間に設けられる。第１非磁性層１１ｎは、第１磁性層１１と第２磁性層１２との間に設けられる。第１非磁性層１１ｎと第１磁性層１１との間に、別の層が設けられても良い。第１非磁性層１１ｎと第２磁性層１２との間に、別の層が設けられても良い。

第１磁性層１１は、例えば、参照層として機能する。第２磁性層１２は、例えば、記憶層（例えば自由層）として機能する。第２磁性層１２の第２磁化１２Ｍは、第１磁性層１１の第１磁化１１Ｍよりも変化し易い。第２磁性層１２の第２磁化１２Ｍの向きが、記憶される情報に対応する。磁化の向きは、例えば、磁化容易軸の向きに対応する。

第１磁性層１１、第１非磁性層１１ｎ及び第２磁性層１２は、第１積層体ＳＢ１に含まれる。第１積層体ＳＢ１は、例えば、１つのメモリセルＭＣの少なくとも一部として機能する。第１積層体ＳＢ１は、例えば、磁気トンネル接合（Magnetic Tunnel Junction：ＭＴＪ）を有する。第１積層体ＳＢ１は、ＭＴＪ素子に対応する。

この例では、第１磁性層１１の第３方向に沿う長さＬｙは、第１磁性層１１の第２方向に沿う長さＬｘよりも長い。第３方向は、第１方向及び第２方向を含む平面と交差する。第３方向は、例えば、Ｙ軸方向である。第１磁性層１１及び第２磁性層１２において、形状異方性が生じる。例えば、第１磁性層１１の第１磁化１１Ｍは、Ｙ軸方向に沿う。例えば、第２磁性層１２の第２磁化１２Ｍは、＋Ｙ方向または−Ｙ方向に向く。実施形態において、長さＬｙと長さＬｘとの関係は任意である。

実施形態において、第１磁性層１１は、例えば、面内磁化膜である。例えば、第１磁性層１１の第１磁化１１Ｍは、第１方向（Ｚ軸方向）と交差する。この例では、第１磁性層１１の第１磁化１１Ｍは、第３方向（例えば、Ｙ軸方向であり、第１方向及び第２方向を含む平面と交差する方向）に沿う。例えば、Ｘ−Ｙ平面内における第１磁化１１Ｍの向きは、任意である。

実施形態において、第２磁性層１２は、例えば、面内磁化膜である。例えば、第２磁性層１２の第２磁化１２Ｍは、第１方向（Ｚ軸方向）と交差する。この例では、第２磁性層１２の第２磁化１２Ｍは、上記の第３方向に沿う。例えば、Ｘ−Ｙ平面内における第２磁化１２Ｍの向きは、任意である。

制御部７０は、第１部分２０ａ及び第２部分２０ｂと電気的に接続される。この例では、制御部７０は、制御回路７５を含む。制御回路７５（制御部７０）と、第１部分２０ａと、は、配線７０ｂにより電気的に接続される。制御回路７５（制御部７０）と、第２部分２０ｂと、は、配線７０ｃにより電気的に接続される。この例では、制御回路７５と第１部分２０ａとの間の電流経路（配線７０ｂ）において、スイッチＳｗＳ１が設けられている。スイッチＳｗＳ１のゲート（制御端子）は、制御回路７５に電気的に接続される。

この例では、制御回路７５（制御部７０）は、第１磁性層１１と電気的に接続されている。制御回路７５（制御部７０）と、第１磁性層１１と、は、配線７０ａにより電気的に接続される。この例では、制御回路７５と第１磁性層１１との間の電流経路（配線７０ａ）にスイッチＳｗ１が設けられている。スイッチＳｗ１のゲート（制御端子）は、制御回路７５に電気的に接続される。

これらのスイッチは、制御部７０に含められても良い。制御部７０により、導電層２０及び第１積層体ＳＢ１の電位が制御される。

例えば、第１部分２０ａが基準電位Ｖ０に設定され、第１磁性層１１に第１電圧Ｖ１（例えば選択電圧）が印加される。このとき、例えば、導電層２０に流れる電流の向きに応じて、第１積層体ＳＢ１の電気抵抗が変化する。一方、第１部分２０ａが基準電位Ｖ０に設定され、第１磁性層１１に第２電圧Ｖ２（例えば非選択電圧）が印加される。第２電圧Ｖ２は、第１電圧Ｖ１とは異なる。第２電圧Ｖ２が印加されたときは、例えば、導電層２０に電流が流れても、第１積層体ＳＢ１の電気抵抗は、実質的に変化しない。電気抵抗の変化は、第１積層体ＳＢ１の状態の変化に対応する。電気抵抗の変化は、例えば、第２磁性層１２の第２磁化１２Ｍの向きの変化に対応する。例えば、第２電圧Ｖ２は、第１電圧Ｖ１とは異なる。例えば、基準電位Ｖ０と第１電圧Ｖ１との間の電位差の絶対値は、基準電位Ｖ０と第２電圧Ｖ２との間の電位差の絶対値よりも大きい。例えば、第１電圧Ｖ１の極性は、第２電圧Ｖ２の極性と異なっても良い。このような電気抵抗の差は、制御部７０の制御により得られる。

例えば、制御部７０は、第１動作及び第２動作を行う。これらの動作は、積層体ＳＢ１に選択電圧が印加されているときの動作である。第１動作においては、制御部７０は、第１部分２０ａから第２部分２０ｂに向かう第１電流Ｉｗ１を導電層２０に供給する（図１参照）。制御部７０は、第２動作において、第２部分２０ｂから第１部分２０ａに向かう第２電流Ｉｗ２を導電層２０に供給する（図１参照）。

第１動作後における第１磁性層１１と第１部分２０ａとの間の第１電気抵抗は、第２動作後における第１磁性層１１と第１部分２０ａとの間の第２電気抵抗とは異なる。このような電気抵抗の差は、例えば、第２磁性層１２の第２磁化１２Ｍの向きの変化に対応する。例えば、導電層２０を流れる電流（書き込み電流）により、第２磁化１２Ｍの向きが変化する。これは、例えば、スピンホール効果に基づいていると考えられる。第２磁化１２Ｍの向きの変化は、例えば、スピン軌道相互作用に基づいていると考えられる。

例えば、第１動作により、第２磁化１２Ｍは、第１磁化１１Ｍの向きと同じ成分を有する。「平行」の磁化が得られる。一方、第２動作により、第２磁化１２Ｍは、第１磁化１１Ｍの向きに対して逆の成分を有する。「反平行」の磁化が得られる。このような場合、第１動作後の第１電気抵抗は、第２動作後の第２電気抵抗よりも低くなる。このような電気抵抗の差が、記憶される情報に対応する。例えば、異なる複数の磁化が、記憶される情報に対応する。

例えば、第１動作により、メモリセルＭＣにおいて、第１記憶状態が形成される。第２動作により、メモリセルＭＣにおいて、第２記憶状態が形成される。例えば、第１記憶状態は、「０」及び「１」の一方の情報に対応する。第２記憶状態は、「０」及び「１」の他方の情報に対応する。第１動作は、例えば、第１書き込み動作に対応する。第２動作は、例えば、第２書き込み動作に対応する。第１動作が「書き込み動作」及び「消去動作」の一方であり、第２動作が「書き込み動作」及び「消去動作」の他方でも良い。これらの動作は、例えば、複数のメモリセルＭＣが設けられる場合において、選択されたメモリセルＭＣ（第１積層体ＳＢ１）における書き込み動作に対応する。

制御部７０は、第３動作及び第４動作をさらに実施しても良い。第３動作及び第４動作は、非選択のメモリセルＭＣ（例えば第１積層体ＳＢ１）における動作に対応する。例えば、第３動作及び第４動作において、非選択のメモリセルＭＣ（例えば、第１積層体ＳＢ１）における記憶状態は実質的に変化しない。

例えば、第３動作において、第１部分２０ａと第１磁性層１１との間の電位差を第２電圧Ｖ２とし、第１電流Ｉｗ１を導電層２０に供給する。第４動作において、第１部分２０ａと第１磁性層１１との間の電位差を第２電圧Ｖ２とし、第２電流Ｉｗ２を導電層２０に供給する。第３動作及び第４動作においては、例えば、導電層２０に電流が流れても、第１積層体ＳＢ１の電気抵抗は、実質的に変化しない。第１動作後における第１磁性層１１と第１部分２０ａとの間の第１電気抵抗は、第２動作後における第１磁性層１１と第１部分２０ａとの間の第２電気抵抗とは異なる。第１電気抵抗と第２電気抵抗との差の絶対値は、第３動作後における第１磁性層１１と第１部分２０ａとの間の第３電気抵抗と、第４動作後における第１磁性層１１と第１部分２０ａとの間の第４電気抵抗と、の差の絶対値よりも大きい。第３動作の前後において、メモリセルＭＣ（例えば、第１積層体ＳＢ１）における記憶状態は、実質的に変化しない。第４動作の前後において、メモリセルＭＣ（例えば、第１積層体ＳＢ１）における記憶状態は、実質的に変化しない。

実施形態に係る磁気記憶装置１１０においては、導電層２０の一部は、ホウ素（Ｂ）を含む。

例えば、第３部分２０ｃは、第１領域２１及び第２領域２２を含む。第２領域２２は、第１領域２１と第２磁性層１２との間に設けられる。第２領域２２は、例えば、第２磁性層１２と物理的に接する。第２領域２２は、第１金属及びホウ素を含む。

この例では、第１領域２１は、第１部分２０ａと第２部分２０ｂとの間において、第２方向（例えばＸ軸方向）に沿って延びている。第２領域２２は、第１部分２０ａと第２部分２０ｂとの間において、第２方向に沿って延びている。

第１金属は、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｃｕ、Ａｇ及びＰｄからなる群から選択された少なくとも１つを含む。これにより、例えば、スピンホール効果が効果的に得られる。

第２領域２２は、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｃｕ、Ａｇ及びＰｄからなる群から選択された少なくとも１つと、ホウ素と、を含む。第２領域２２は、例えば、ＴａＢ、ＷＢ、ＲｅＢ、ＯｓＢ、ＩｒＢ、ＰｔＢ、ＡｕＢ、ＣｕＢ、ＡｇＢ及びＰｄＢからなる群から選択された少なくとも１つを含んでも良い。

一方、第１領域２１は、ホウ素を含まない。または、第１領域２１はホウ素を含み、第１領域におけるホウ素の第１濃度は、第２領域２２におけるホウ素の第２濃度よりも低い。第１領域２１は、例えば、第１金属を含む。

第２領域２２におけるホウ素の第２濃度が１０ａｔｍ％以上において、例えば、磁気的Dead Layerの厚さＤＬが減少する。例えば、第２濃度が１０ａｔｍ％以上において、厚さＤＬは実質的に一定である。

第２領域２２におけるホウ素の第２濃度は、１０ａｔｍ％以上５０ａｔｍ％以下であることが好ましい。このような濃度のときに、例えば、大きな実効垂直異方性磁界Ｈｋ＿ｅｆｆが得られる。第２領域２２におけるホウ素の第２濃度は、１０ａｔｍ％以上３０ａｔｍ％以下であることがさらに好ましい。この場合に、例えば、第２磁性層１２の飽和磁化Ｍｓが小さくなる。

実施形態において、第２領域２２は、Ｚ軸方向において第１積層体ＳＢ１と重なる位置に局所的に設けられても良い。例えば、第２領域２２は、Ｚ軸方向において第２磁性層１２と重ならない部分を有しなくても良い。例えば、第１部分２０ａは、第１非重畳領域２０ａｐ（図１参照）を含む。例えば、第２部分２０ｂは、第２非重畳領域２０ｂｐ（図１参照）を含む。第１非重畳領域２０ａｐ及び第２非重畳領域２０ｂｐは、第１方向（Ｚ軸方向）において第２磁性層１２と重ならない。これらの非重畳領域の少なくともいずれかは、ホウ素を含まなくても良い。または、これらの非重畳領域の少なくともいずれかにおけるホウ素の濃度は、第２濃度よりも低くても良い。

実施形態において、導電層２０の厚さｔ０は、例えば、２ナノメートル（ｎｍ）以上１１ｎｍ以下である。一方、第２磁性層１２の厚さｔｍ２は、０．５ナノメートル以上３ナノメートル以下である。これらの層が適切な範囲であるときに、格子ミスマッチが有効に生じる。厚さが過度に厚いと、格子が緩和し易くなる。

導電層２０の第１領域２１の厚さｔ１は、例えば、１ｎｍ以上７ｎｍ以下である。第２領域２２の厚さｔ２は、例えば、１ｎｍ以上７ｎｍ以下である。

第２磁性層１２の厚さｔｍ２は、例えば、０．６ｎｍ以上６ｎｍ以下である。

上記において、厚さは、第１方向（Ｚ軸方向）に沿った長さである。

図２は、第１実施形態に係る磁気記憶装置を例示する模式的断面図である。
図２は、第１積層体ＳＢ１の一部を例示している。図２に示すように、１つの例において、第１磁性層１１は、第１磁性膜１１ａ、第２磁性膜１１ｂ及び非磁性膜１１ｃを含む。第２磁性膜１１ｂと第１非磁性層１１ｎとの間に第１磁性膜１１ａが位置する。第１磁性膜１１ａと第２磁性膜１１ｂとの間に、非磁性膜１１ｃが位置する。第１磁性膜１１ａは、例えば、ＣｏＦｅＢ膜である。第１磁性膜１１ａの厚さは、例えば、１．２ｎｍ以上２．４ｎｍ以下（例えば約１．８ｎｍ）である。第２磁性膜１１ｂは、例えば、ＣｏＦｅＢ膜である。第２磁性膜１１ｂの厚さは、例えば、１．２ｎｍ以上２．４ｎｍ以下（例えば約１．８ｎｍ）である。非磁性膜１１ｃは、例えば、Ｒｕ膜である。非磁性膜１１ｃの厚さは、例えば０．７ｎｍ以上１．１ｎｍ以下である。

この例では、第１積層体ＳＢ１は、ＩｒＭｎ層１１ｄをさらに含む。ＩｒＭｎ層１１ｄと第１非磁性層１１ｎとの間に、第１磁性層１１が位置する。ＩｒＭｎ層１１ｄの厚さは、例えば、５ｎｍ以上１２ｎｍ以下（例えば８ｎｍ）である。この例では、第１積層体ＳＢ１は、Ｔａ膜２５ａ及びＲｕ膜２５ｂをさらに含む。１つの例において、Ｔａ膜２５ａの厚さは、３ｎｍ以上７ｎｍ以下（例えば５ｎｍ）である。１つの例において、Ｒｕ膜２５ｂの厚さは、５ｎｍ以上１０ｎｍ以下（例えば約７ｎｍ）である。

実施形態においては、第２磁性層１２は、Ｆｅ（鉄）、Ｐｔ（白金）及びＢを含む。第２磁性層１２は、Ｃｏをさらに含んでも良い。例えば、Ｐｔは、第２磁性層１２中において、分散されている。例えば、Ｐｔを含む領域は層状でなくても良い。例えば、Ｂは、第２磁性層１２中において、分散されている。例えば、Ｂを含む領域は層状でなくても良い。

上記のような第１領域２１及び第２領域２２を含む導電層２０と、上記のような第２磁性層１２と、を設けることで、大きな電圧効果（電界効果）が得られることが分かった。これにより、例えば、第１積層体ＳＢ１（メモリセルＭＣ）の状態を制御しやすくできる。これにより、安定した動作が可能な磁気記憶装置を提供することができる。電圧効果は、例えば、電圧または電界による、磁気異方性制御の効果である。

以下、磁気記憶装置に関する実験結果について説明する。

図３は、磁気記憶装置に関する実験の試料を例示する模式的断面図である。
図３に示すように、実験の試料ＳＰＦ１においては、基板１０ｓが用いられる。基板１０ｓにおいて、基体１０ａ（シリコン基板）の上に、熱酸化シリコン膜１０ｂが設けられる。熱酸化シリコン膜１０ｂの上に、第１領域２１となるＴａ膜（厚さｔ１が７ｎｍ）が設けられる。第１領域２１の上に、第２領域２２となるＴａ_５０Ｂ_５０膜（厚さｔ２が３ｎｍ）が設けられる。第２領域２２の上に磁性膜１２ｆが設けられる。磁性膜１２ｆの厚さを厚さｔｆとする。磁性膜１２ｆの上に、Ｐｔ膜１２ｐが設けられる。実験においては、Ｐｔ膜１２ｐの厚さｔｐが変更される。Ｐｔ膜１２ｐの上に、第１非磁性層１１ｎとなるＭｇＯ膜（厚さが１．７ｎｍ）が設けられる。ＭｇＯ膜の上にＴａ膜２５ａが設けられる。Ｔａ膜２５ａの厚さは、３ｎｍである。

実験では、複数の種類の試料が作製される。１つの試料においては、磁性膜１２ｆは、Ｆｅ_８０Ｂ_２０膜である。別の試料では、磁性膜１２ｆは、Ｃｏ_４０Ｆｅ_４０Ｂ_２０膜である。これらの２種類について、Ｐｔ膜１２ｐが設けられる試料と、Ｐｔ膜１２ｐが設けられない試料と、が作製される。実験では、第２領域２２となるＴａ_５０Ｂ_５０膜が設けられない試料も作製される。この場合には、第１領域２１となるＴａ膜の上に、磁性膜１２ｆが形成される。

これらの膜は、スパッタにより形成される。スパッタによるこれらの膜の形成の後に、３００℃で１時間の熱処理（アニール処理）が行われる。

熱処理により、Ｐｔ膜１２ｐのＰｔは、磁性膜１２ｆのＦｅ_８０Ｂ_２０と混ざりあう。例えば、Ｐｔが磁性膜１２ｆ中に拡散する。これにより、Ｆｅ、Ｂ及びＰｔを含む第２磁性層１２が得られる。

このような試料ＳＰＦ１について、Ｋｅｒｒ効果が測定される。

図４は、磁気記憶装置に関する実験の試料を例示する模式的断面図である。
図４に示すように、試料ＳＰＦ１のＴａ膜２５ａの上に、電極２５ｅがさらに形成される。電極２５ｅは、Ａｕ／Ｔｉ積層膜である。これにより、測定用の試料ＳＰＦ２が得られる。

導電層２０と電極２５ｅとの間に電源２５ｇが接続される。電源２５ｇにより、導電層２０と電極２５ｅとの間に電圧（電界）が印加される。

試料ＳＰＦ２にレーザ光２８Ｌが照射され、反射光が検出される。印加された電圧（電界）を変えたときの反射光が検出される。反射光の特性は、試料ＳＰＦ２におけるＫｅｒｒ効果に依存する。これにより、試料ＳＰＦ２における電圧効果に関する情報が得られる。

図５及び図６は、磁気記憶装置に関する実験結果を例示するグラフ図である。
これらの図には、第１試料ＳＰ０１〜第４試料ＳＰ０４に関する測定結果が示されている。

第１試料ＳＰ０１においては、第２領域２２（Ｔａ_５０Ｂ_５０膜）が設けられず、磁性膜１２ｆはＣｏ_４０Ｆｅ_４０Ｂ_２０膜であり、Ｐｔ膜１２ｐが設けられない。第１試料ＳＰ０１は、ＭｇＯ／Ｃｏ_４０Ｆｅ_４０Ｂ_２０／Ｔａの構成（熱処理前）を有する。

第２試料ＳＰ０２においては、第２領域２２（Ｔａ_５０Ｂ_５０膜）が設けられず、磁性膜１２ｆはＣｏ_４０Ｆｅ_４０Ｂ_２０膜であり、Ｐｔ膜１２ｐが設けられる。第２試料ＳＰ０２は、ＭｇＯ／Ｐｔ／Ｃｏ_４０Ｆｅ_４０Ｂ_２０／Ｔａの構成（熱処理前）を有する。

第３試料ＳＰ０３においては、第２領域２２（Ｔａ_５０Ｂ_５０膜）が設けられ、磁性膜１２ｆはＦｅ_８０Ｂ_２０膜であり、Ｐｔ膜１２ｐが設けられない。第３試料ＳＰ０３は、ＭｇＯ／Ｆｅ_８０Ｂ_２０／Ｔａ_５０Ｂ_５０／Ｔａの構成（熱処理前）を有する。

第４試料ＳＰ０４においては、第２領域２２（Ｔａ_５０Ｂ_５０膜）が設けられ、磁性膜１２ｆはＦｅ_８０Ｂ_２０膜であり、Ｐｔ膜１２ｐが設けられる。第４試料ＳＰ０４は、ＭｇＯ／Ｐｔ／Ｆｅ_８０Ｂ_２０／Ｔａ_５０Ｂ_５０／Ｔａの構成（熱処理前）を有する。

図５及び図６の横軸は、界面磁気異方性Ｋｓ（ｅｒｇ／ｃｍ^２）である。図５の縦軸は、パラメータ−ｄＫｓ／ｄＥ（ｆＪ／Ｖｍ）である。パラメータ−ｄＫｓ／ｄＥは、電界（電圧）の変化に対する界面磁気異方性Ｋｓの変化に対応する。パラメータ−ｄＫｓ／ｄＥは、電圧効果に関する特性の１つである。図６の縦軸は、パラメータ−ｄＨｋ／ｄＶ（Ｏｅ／Ｖ）である。パラメータ−ｄＨｋ／ｄＶは、電界（電圧）の変化に対する垂直異方性磁界Ｈｋの変化に対応する。パラメータ−ｄＨｋ／ｄＶは、電圧効果に関する特性の１つである。

図５に示すように、第２領域２２（Ｔａ_５０Ｂ_５０膜）が設けられない場合、Ｐｔ膜１２ｐを設けない第１試料ＳＰ０１において、パラメータ−ｄＫｓ／ｄＥは、約１３０〜１４０ｆＪ／Ｖｍである。これに対して、Ｐｔ膜１２ｐを設けた第２試料ＳＰ０２において、パラメータ−ｄＫｓ／ｄＥは、約７０〜９０ｆＪ／Ｖｍである。このように、第２領域２２（Ｔａ_５０Ｂ_５０膜）が設けられない場合においては、Ｐｔ膜１２ｐを設けることで、パラメータ−ｄＫｓ／ｄＥの値は減少する。

一方、図５に示すように、Ｐｔ膜１２ｐを設けない第３試料ＳＰ０３において、パラメータ−ｄＫｓ／ｄＥは、約６０〜８０ｆＪ／Ｖｍである。これに対して、Ｐｔ膜１２ｐを設けた第４試料ＳＰ０４において、パラメータ−ｄＫｓ／ｄＥは、約７０〜１２０ｆＪ／Ｖｍである。このように、第２領域２２（Ｔａ_５０Ｂ_５０膜）が設けられる場合においては、Ｐｔ膜１２ｐを設けることで、パラメータ−ｄＫｓ／ｄＥは、上昇する。

このように、第２領域２２（Ｔａ_５０Ｂ_５０膜）が設けられる場合と、設けられない場合と、で、Ｐｔの有無による電圧効果の変化（増減）に大きく差が生じる。

図６に示すように、第２領域２２（Ｔａ_５０Ｂ_５０膜）が設けられない場合、Ｐｔ膜１２ｐを設けない第１試料ＳＰ０１において、パラメータ−ｄＨｋ／ｄＶは、約５５０〜６００Ｏｅ／Ｖである。これに対して、Ｐｔ膜１２ｐを設けた第２試料ＳＰ０２において、パラメータ−ｄＨｋ／ｄＶは、約４００〜５５０Ｏｅ／Ｖである。このように、第２領域２２（Ｔａ_５０Ｂ_５０膜）が設けられない場合においては、Ｐｔ膜１２ｐを設けることで、パラメータ−ｄＨｋ／ｄＶの値は減少する。

一方、図６に示すように、Ｐｔ膜１２ｐを設けない第３試料ＳＰ０３において、パラメータ−ｄＨｋ／ｄＶは、約１７０〜２２０Ｏｅ／Ｖである。これに対して、Ｐｔ膜１２ｐを設けた第４試料ＳＰ０４において、パラメータ−ｄＨｋ／ｄＶは、約４８０〜７００Ｏｅ／Ｖである。このように、第２領域２２（Ｔａ_５０Ｂ_５０膜）が設けられる場合においては、Ｐｔ膜１２ｐを設けることで、パラメータ−ｄＨｋ／ｄＶは、上昇する。特に、第４試料ＳＰ０４においては、従来にない、非常に大きなパラメータ−ｄＨｋ／ｄＶの値が得られる。

このように、第２領域２２（Ｔａ_５０Ｂ_５０膜）が設けられる場合と、設けられない場合と、で、Ｐｔの有無による電圧効果の変化に大きく差が生じる。

第２領域２２（Ｔａ_５０Ｂ_５０膜）が設けられない場合には、Ｐｔが第２磁性層１２に導入されることにより、第２磁性層１２の飽和磁化Ｍｓが減少する。これに対して、第２領域２２（Ｔａ_５０Ｂ_５０膜）が設けられた場合には、Ｐｔが第２磁性層１２に導入されることにより第２磁性層１２の飽和磁化Ｍｓが増加する。例えば、飽和磁化Ｍｓの増加と、電圧効果の絶対値の上昇と、において、相関があると考えられる。

例えば、ＴａＢ膜を設けることで、第２磁性層１２中のＢの導電層２０への拡散が抑制されると考えられる。第２磁性層１２中に、高い濃度でＢが残留する。このような第２磁性層１２にＰｔが導入されることで、飽和磁化Ｍｓが増加し、それと関連して、電圧効果の絶対値が上昇すると考えられる。

上記の第４試料ＳＰ０４においては、ＭｇＯ／Ｐｔ／Ｆｅ_８０Ｂ_２０／Ｔａ_５０Ｂ_５０／Ｔａの構成（熱処理前）が設けられる。ＭｇＯ／Ｐｔ／ＣｏＦｅＢ／Ｔａ_５０Ｂ_５０／Ｔａの構成（熱処理前）においても、上記のように、大きな電圧効果が得られる。

実施形態において、第２磁性層１２は、Ｆｅ、Ｐｔ及びＢに加えて、Ｃｏを含んでも良い。第２磁性層１２におけるＣｏの濃度（組成比）は、例えば、１０ａｔｍ％（原子パーセント）以上７０ａｔｍ％以下である。第２磁性層１２におけるＣｏの濃度（組成比）は、例えば、３０ａｔｍ％以下でも良い。

第２磁性層１２におけるＢの濃度（組成比）は、例えば、１０ａｔｍ％以上３０ａｔｍ％以下である。第２磁性層１２におけるＰｔの濃度（組成比）は、例えば、２ａｔｍ％以上２０ａｔｍ％以下である。

実施形態において、第２磁性層１２中にＰｔが存在することは、例えば、エネルギー分散型Ｘ線分光法（ＥＤＳ：Energy Dispersive X-ray Spectroscopy）による分析により観測できる。

以下、図３に例示した試料ＳＰＦ１の構成（熱処理前において、Ｔａ／ＭｇＯ／Ｐｔ／Ｆｅ_８０Ｂ_２０／Ｔａ_５０Ｂ_５０／Ｔａの構成）において）、磁性膜１２ｆの厚さｔｆ、及び、Ｐｔ膜１２ｐの厚さｔｐを変更したときの特性の例について説明する。

図７は、磁気記憶装置に関する実験結果を例示するグラフ図である。
図７に示される試料は、試料ＳＰＦ１の構成（熱処理前において、Ｔａ／ＭｇＯ／Ｐｔ／Ｆｅ_８０Ｂ_２０／Ｔａ_５０Ｂ_５０／Ｔａの構成）を有する。磁性膜１２ｆの厚さｔｆ、及び、Ｐｔ膜１２ｐの厚さｔｐが互いに異なる。Ｐｔ膜１２ｐが設けられない試料においては、厚さｔｐが０ｎｍと表示されている。図７の横軸は、厚さｔｆ（ｎｍ）である。縦軸は、実効的な垂直異方性磁界Ｈｋ＿ｅｆｆ（ｋＯｅ）である。垂直異方性磁界Ｈｋ＿ｅｆｆが正のときに、磁化容易軸は、膜面垂直方向に沿う。

図７に示すように、Ｐｔ膜１２ｐの厚さｔｐにかかわらず、磁性膜１２ｆ（Ｆｅ_８０Ｂ_２０膜）の厚さｔｆが薄いと、実効的な垂直異方性磁界Ｈｋ＿ｅｆｆは、上昇する。厚さｔｆを薄くすることで、実効的な垂直異方性磁界Ｈｋ＿ｅｆｆが負の領域において、実効的な垂直異方性磁界Ｈｋ＿ｅｆｆの絶対値を小さくすることができる。

Ｐｔ膜１２ｐが設けられない試料（厚さｔｐが０ｎｍ）においては、実効的な垂直異方性磁界Ｈｋ＿ｅｆｆは、比較的高い。厚さｔｐが０．１ｎｍの場合、実効的な垂直異方性磁界Ｈｋ＿ｅｆｆは、厚さｔｐが０ｎｍの場合と比べて、明確に低下する。厚さｔｐが厚くなると、実効的な垂直異方性磁界Ｈｋ＿ｅｆｆは、さらに低下する。厚さｔｐが０．３ｎｍのときと、０．４ｎｍのときにおいて、実効的な垂直異方性磁界Ｈｋ＿ｅｆｆは、実質的に同じである。厚さｔｆを薄くしても、実効的な垂直異方性磁界Ｈｋ＿ｅｆｆを０に近付けることは困難である。

図７からわかるように、第２磁性層１２へのわずかなＰｔの導入により、特性が大きく変化する。

実施形態において、磁性膜１２ｆの厚さｔｆと、Ｐｔ膜１２ｐの厚さｔｐと、の和が、第２磁性層１２の厚さｔｍ２に対応する。

磁性膜１２ｆの厚さｔｆは２原子層程度まで薄くすることが可能である。一方、垂直磁気異方性と、電圧効果と、スピンホール効果と、を大きくできれば、厚さｔｆを厚くすることができる。

図７から分かるように、Ｐｔ膜１２ｐの厚さｔｐが０．１ｎｍのように薄くても、Ｐｔ膜１２ｐを設けない場合に比べて実効的な垂直異方性磁界Ｈｋ＿ｅｆｆが明確に変化する。例えば、特性改善のために磁性膜１２ｆを厚くし、それに応じて、Ｐｔ膜１２ｐの厚さｔｐは、２原子層程度（例えば０．５ｎｍ程度）まで厚くできると考えられる。

実施形態において、第２磁性層１２の厚さｔｍ２（第１方向に沿う長さ）は、例えば、０．６ｎｍ以上６ｎｍ以下である。

実施形態において、第２磁性層１２にＰｔが含まれることで、磁気的Dead Layerが形成されにくくなる。例えば、効率的な記憶動作が可能になる。

以下、Ｐｔ膜１２ｐの位置を変更した実験結果の例について説明する。
図８（ａ）〜図８（ｄ）は、磁気記憶装置に関する実験の試料を例示する模式的断面図である。
図８（ａ）に示すように、試料ＳＰ１１においては、熱処理前において、第１非磁性層１１ｎ（ＭｇＯ、１．７ｎｍ）／磁性膜１２ｆ（Ｃｏ_２０Ｆｅ_６０Ｂ_２０）／第２領域２２（Ｔａ_５０Ｂ_５０、３ｎｍ）／第１領域２１（Ｔａ、７ｎｍ）の構成を有する。

図８（ｂ）に示すように、試料ＳＰ１２においては、熱処理前において、第１非磁性層１１ｎ（ＭｇＯ、１．７ｎｍ）／磁性膜１２ｇ（Ｃｏ_２０Ｆｅ_６０Ｂ_２０、０．２ｎｍ）／Ｐｔ膜１２ｐ（０．２ｎｍ）／磁性膜１２ｆ（Ｃｏ_２０Ｆｅ_６０Ｂ_２０）／第２領域２２（Ｔａ_５０Ｂ_５０）、３ｎｍ）／第１領域２１（Ｔａ、７ｎｍ）の構成を有する。

図８（ｃ）に示すように、試料ＳＰ１３においては、熱処理前において、第１非磁性層１１ｎ（ＭｇＯ、１．７ｎｍ）／磁性膜１２ｇ（Ｃｏ_２０Ｆｅ_６０Ｂ_２０、０．４ｎｍ）／Ｐｔ膜１２ｐ（０．２ｎｍ）／磁性膜１２ｆ（Ｃｏ_２０Ｆｅ_６０Ｂ_２０）／第２領域２２（Ｔａ_５０Ｂ_５０）、３ｎｍ）／第１領域２１（Ｔａ、７ｎｍ）の構成を有する。

図８（ｄ）に示すように、試料ＳＰ１４においては、熱処理前において、第１非磁性層１１ｎ（ＭｇＯ、１．７ｎｍ）／Ｐｔ膜１２ｑ（０．１ｎｍ）／磁性膜１２ｇ（Ｃｏ_２０Ｆｅ_６０Ｂ_２０、０．２ｎｍ）／Ｐｔ膜１２ｐ（０．１ｎｍ）／磁性膜１２ｆ（Ｃｏ_２０Ｆｅ_６０Ｂ_２０）／第２領域２２（Ｔａ_５０Ｂ_５０）、３ｎｍ）／第１領域２１（Ｔａ、７ｎｍ）の構成を有する。

さらに、試料ＳＰ１５が作製される。試料ＳＰ１５の構成は、図３に例示したＳＰＦ１の構成と同様である。試料ＳＰ１５においては、熱処理前において、第１非磁性層１１ｎ（ＭｇＯ、１．７ｎｍ）／Ｐｔ膜１２ｐ（０．２ｎｍ）／磁性膜１２ｆ（Ｃｏ_２０Ｆｅ_６０Ｂ_２０）／第２領域２２（Ｔａ_５０Ｂ_５０）、３ｎｍ）／第１領域２１（Ｔａ、７ｎｍ）の構成を有する。

上記の試料ＳＰ１１〜ＳＰ１５において、磁性膜１２ｆの厚さｔｆが変更される。

試料ＳＰ１１においては、Ｐｔ膜１２ｐは設けられない。試料ＳＰ１５においては、磁性膜１２ｆとＰｔ膜１２ｐとが設けられる。試料ＳＰ１２及び試料ＳＰ１３においては、第２磁性層１２となる２つの磁性膜（磁性膜１２ｆ及び磁性膜１２ｇ）の間に、Ｐｔ膜１２ｐが設けられる。試料ＳＰ１３におけるＰｔ膜１２ｐの厚さｔｐは、試料ＳＰ１２におけるＰｔ膜１２ｐの厚さｔｐよりも厚い。試料ＳＰ１４においては、２つのＰｔ膜（Ｐｔ膜１２ｐ及びＰｔ膜１２ｑ）が設けられる。試料ＳＰ１２〜ＳＰ１５において、Ｐｔを含む膜の合計の厚さは、０．２ｎｍであり、一定である。

図９は、磁気記憶装置に関する実験結果を例示するグラフ図である。
図９の横軸は、磁性膜１２ｆの厚さｔｆ（ｎｍ）である。縦軸は、実効的な垂直異方性磁界Ｈｋ＿ｅｆｆ（ｋＯｅ）である。実効的な垂直異方性磁界Ｈｋ＿ｅｆｆが正のときに、磁化容易軸は、膜面垂直方向に沿う。

図９に示すように、試料ＳＰ１１〜ＳＰ１５において、磁性膜１２ｆの厚さｔｆが薄いと、実効的な垂直異方性磁界Ｈｋ＿ｅｆｆは、上昇する。厚さｔｆを薄くすることで、実効的な垂直異方性磁界Ｈｋ＿ｅｆｆは、負であり、実効的な垂直異方性磁界Ｈｋ＿ｅｆｆの絶対値を小さくすることができる。

Ｐｔ膜１２ｐが設けられない試料ＳＰ１１においては、実効的な垂直異方性磁界Ｈｋ＿ｅｆｆは、比較的高い。一方、試料ＳＰ１２〜ＳＰ１５においては、実効的な垂直異方性磁界Ｈｋ＿ｅｆｆは低い。試料ＳＰ１２〜ＳＰ１５においては、実効的な垂直異方性磁界Ｈｋ＿ｅｆｆは、実質的に同じである。実効的な垂直異方性磁界Ｈｋ＿ｅｆｆは、第２磁性層１２におけるＰｔの膜の位置に依存しないことが分かる。

また、試料ＳＰ１２〜ＳＰ１５のそれぞれの上に第１磁性層１１（図２参照）が形成される。このようにして得られる試料について、ＴＭＲ（Tunneling Magneto-Resistance）比および面積抵抗積ＲＡが測定される。試料ＳＰ１２〜ＳＰ１５において、ＴＭＲ比の測定値は、実質的に同じである。試料ＳＰ１２〜ＳＰ１５において、面積抵抗積ＲＡは、実質的に同じである。第２磁性層１２におけるＰｔの膜の位置に磁気抵抗効果が実質的に依存しないことが分かる。

磁気的特性および磁気抵抗などがＰｔの膜の位置に依存しないことから、上記の電圧効果の向上は、Ｐｔの磁性膜への拡散に基づいていると、考えられる。Ｐｔにおいて、例えば、大きなスピン軌道相互作用が期待できる。

上記のように、試料ＳＰ１２〜ＳＰ１５において、Ｐｔの膜の厚さは一定（０．２ｎｍ）である。これらの試料において、実効的な垂直異方性磁界Ｈｋ＿ｅｆｆの特性は、実質的に同じである。これらの試料において、第２磁性層１２に含まれるＰｔの濃度は、実質的に同じであると考えられる。従って、第２磁性層１２に含まれるＰｔの濃度により、第１積層体ＳＢ１（メモリセルＭＣ）の特性が実質的に決まると考えられる。

図５及び図６に関して既に説明したように、Ｐｔを磁性膜に導入することによる電圧効果の向上は、ボロンを含む第２領域２２との組み合わせにより得られる。この現象は、本願発明者により初めて見出された現象である。

実施形態において、第２領域２２に含まれる第１金属は、複数の種類の元素を含んでも良い。例えば、第２領域２２は、ＴａＷＢを含み、第１領域２１は、Ｔａを含む。第２領域２２がＴａＷＢを含む場合も、例えば、書き込み電流を低減できる。第２領域２２は、例えば、ＴａＷＢ、ＴａＲｅＢ、ＴａＯｓＢ、ＴａＩｒＢ、ＴａＰｔＢ、ＴａＡｕＢ、ＴａＣｕＢ、ＴａＡｇＢ、ＴａＰｄＢ、ＷＲｅＢ、ＷＯｓＢ、ＷＩｒＢ、ＷＰｔＢ、ＷＡｕＢ、ＷＣｕＢ、ＷＡｇＢ、ＷＰｄＢ、ＲｅＯｓＢ、ＲｅＩｒＢ、ＲｅＰｔＢ、ＲｅＡｕＢ、ＲｅＣｕＢ、ＲｅＡｇＢ、ＲｅＰｄＢ、ＯｓＩｒＢ、ＯｓＰｔＢ、ＯｓＡｕＢ、ＯｓＣｕＢ、ＯｓＡｇＢ、ＯｓＰｄＢ、ＩｒＰｔＢ、ＩｒＡｕＢ、ＩｒＣｕＢ、ＩｒＡｇＢ、ＩｒＰｄＢ、ＰｔＡｕＢ、ＰｔＣｕＢ、ＰｔＡｇＢ、ＰｔＰｄＢ、ＡｕＣｕＢ、ＡｕＡｇＢ、ＡｕＰｄＢ、ＣｕＡｇＢ、ＣｕＰｄＢ及びＡｇＰｄＢＯからなる群から選択された少なくとも１つを含んでも良い。

実施形態において、第２領域２２に含まれる第１金属は、複数の種類の元素を含んでも良い。例えば、第２領域２２は、ＴａＨｆＢを含み、第１領域２１は、Ｔａを含む。第２領域２２がＴａＨｆＢを含む場合、例えば小さい絶対値の実効的な垂直異方性磁界Ｈｋ＿ｅｆｆが得られる。例えば、高い垂直磁気異方性が得られる。例えば、書き込み電流を低減できる。例えば、第１金属は、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｃｕ、Ａｇ及びＰｄからなる群から選択された少なくとも１つと、Ｈｆと、を含んでも良い。例えば、第２領域２２は、ＴａＨｆＢ、ＷＨｆＢ、ＲｅＨｆＢ、ＯｓＨｆＢ、ＩｒＨｆＢ、ＰｔＨｆＢ、ＡｕＨｆＢ、ＣｕＨｆＢ、ＡｇＨｆＢ及びＰｄＨｆＢからなる群から選択された少なくとも１つを含んでも良い。

一般的に、導電層２０として重金属が用いられると、導電層２０の上に設けられる第２磁性層１２のダンピング定数αが高くなる傾向がある。実施形態において、第２領域２２がホウ素を含むことにより、第２領域２２における軽元素の濃度が高くなる。これにより、例えば、第２磁性層１２におけるダンピング定数αを低く維持できると考えられる。Precessional Switchingモードにおいて、ダンピング定数αが小さくなると、磁化反転のための電流密度が低くなる傾向がある。実施形態においては、ダンピング定数αが小さくできるため、例えば、書き込み電流を低減できる。

実施形態において、第２領域２２の少なくとも一部は、アモルファスでもよい。

図１０は、第１実施形態に係る別の磁気記憶装置を例示する模式的斜視図である。
図１０に示すように、本実施形態に係る別の磁気記憶装置１２０も、導電層２０、第１磁性層１１、第２磁性層１２、第１非磁性層１１ｎ及び制御部７０を含む。本実施形態に係る磁気記憶素子１２０ａは、導電層２０、第１磁性層１１、第２磁性層１２及び第１非磁性層１１ｎを含む。磁気記憶素子１２０ａは、磁気記憶装置１２０に含まれても良い。磁気記憶装置１２０（及び磁気記憶素子１２０ａ）においては、第１磁性層１１の第１磁化１１Ｍの方向が、磁気記憶装置１１０（及び磁気記憶素子１１０ａ）におけるそれとは異なる。これ以外の磁気記憶装置１２０における構成は、磁気記憶装置１１０の構成と同様である。

磁気記憶装置１２０においては、第１磁性層１１の第１磁化１１Ｍは、第２方向（例えばＸ軸方向）に沿う。例えば、第２磁性層１２の第２磁化１２Ｍは、第２方向に実質的に沿う。

磁気記憶装置１２０においては、例えば、Direct switchingモードの動作が行われる。Direct switchingモードにおける磁化反転の速度は、Precessional Switchingモードにおける磁化反転の速度よりも高い。Direct switchingモードにおいては、磁化反転は、歳差運動を伴わない。このため、磁化反転速度は、ダンピング定数αに依存しない。磁気記憶装置１２０においては、高速の磁化反転が得られる。

磁気記憶装置１２０において、例えば、第１磁性層１１の１つの方向の長さ（長軸方向の長さ）は、第１磁性層１１の別の１つの方向の長さ（短軸方向の長さ）よりも長い。例えば、第１磁性層１１の第２方向（例えば、Ｘ軸方向）に沿う長さ（長軸方向の長さ）は、第１磁性層１１の第３方向（例えば、Ｙ軸方向）に沿う長さ（短軸方向の長さ）よりも長い。例えば、形状異方性により、第１磁性層１１の第１磁化１１Ｍが第２方向に沿い易くなる。

磁気記憶装置１２０において、例えば、第１磁性層１１の長軸方向は、第２方向に沿う。第１磁性層１１の長軸方向は、第２方向に対して傾斜しても良い。例えば、第１磁性層１１の長軸方向と、第２方向（導電層２０を流れる電流の方向に対応する方向）と、の間の角度（絶対値）は、例えば、０度以上３０度未満である。このような構成においては、例えば、高い書き込み速度が得られる。

（第２実施形態）
図１１は、第２実施形態に係る磁気記憶装置を例示する模式的斜視図である。
図１１に示すように、本実施形態に係る磁気記憶装置２１０においては、複数の積層体（第１積層体ＳＢ１、第２積層体ＳＢ２及び積層体ＳＢｘなど）が設けられる。そして、複数のスイッチ（スイッチＳｗ１、スイッチＳｗ２及びスイッチＳｗｘなど）が設けられる。磁気記憶装置２１０におけるこれ以外の構成は、磁気記憶装置１１０と同様である。

複数の積層体は、導電層２０に沿って並ぶ。例えば、第２積層体ＳＢ２は、第３磁性層１３、第４磁性層１４及び第２非磁性層１２ｎを含む。第３磁性層１３は、導電層２０の一部と、第１方向（Ｚ軸方向）において離れる。第４磁性層１４は、導電層２０のその一部と、第３磁性層１３と、の間に設けられる。第２非磁性層１２ｎは、第３磁性層１３と第４磁性層１４との間に設けられる。

例えば、第３磁性層１３は、第２方向（例えばＸ軸方向）において、第１磁性層１１から離れる。第４磁性層１４は、第２方向において、第２磁性層１２から離れる。第２非磁性層１２ｎは、第２方向において、第１非磁性層１１ｎから離れる。

例えば、積層体ＳＢｘは、磁性層１１ｘ、磁性層１２ｘ及び非磁性層１１ｎｘを含む。磁性層１１ｘは、導電層２０の別の一部と、第１方向（Ｚ軸方向）において離れる。磁性層１２ｘは、導電層２０のその別の一部と、磁性層１１ｘと、の間に設けられる。非磁性層１１ｎｘは、磁性層１１ｘと磁性層１２ｘとの間に設けられる。

例えば、第３磁性層１３の材料及び構成は、第１磁性層１１の材料及び構成と同じである。例えば、第４磁性層１４の材料及び構成は、第２磁性層１２の材料及び構成と同じである。例えば、第２非磁性層１２ｎの材料及び構成は、第１非磁性層１１ｎの材料及び構成と同じである。

複数の積層体は、複数のメモリセルＭＣとして機能する。

導電層２０の第２領域２２は、第４磁性層１４と第１領域２１との間にも設けられる。導電層２０の第２領域２２は、磁性層１２ｘと第１領域２１との間にも設けられる。

スイッチＳｗ１は、第１磁性層１１と電気的に接続される。スイッチＳｗ２は、第３磁性層１３と電気的に接続される。スイッチＳｗｘは、磁性層１１ｘと電気的に接続される。これらのスイッチは、制御部７０の制御回路７５と電気的に接続される。これらのスイッチにより、複数の積層体のいずれかが選択される。

磁気記憶装置２１０の例においては、第２領域２２は、第２方向（例えば、Ｘ軸方向）に沿って延びる。複数の積層体の間に対応する領域にも、第２領域２２が設けられる。

（第３実施形態）
図１２（ａ）〜図１２（ｃ）は、第３実施形態に係る磁気記憶装置を例示する模式的斜視図である。
図１２（ａ）に示すように、本実施形態にかかる磁気記憶装置２２０においても、複数の積層体（第１積層体ＳＢ１及び第２積層体ＳＢ２）が設けられる。磁気記憶装置２２０においては、第１積層体ＳＢ１に流れる電流と、第２積層体ＳＢ２に流れる電流とは別である。

第１積層体ＳＢ１は、第１方向（Ｚ軸方向）において、第３部分２０ｃと重なる。第２積層体ＳＢ２は、第１方向において、第５部分２０ｅと重なる。導電層２０の第４部分２０ｄは、第１積層体ＳＢ１と第２積層体ＳＢ２との間の部分に対応する。

例えば、第１端子Ｔ１が、導電層２０の第１部分２０ａと電気的に接続される。第２端子Ｔ２が、第２部分２０ｂと電気的に接続される。第３端子Ｔ３が、第４部分２０ｄと電気的に接続される。第４端子Ｔ４が、第１磁性層１１と電気的に接続される。第５端子Ｔ５が、第３磁性層１３と電気的に接続される。

図１２（ａ）に示すように、１つの動作ＯＰ１において、第１電流Ｉｗ１が、第１端子Ｔ１から第３端子Ｔ３に向けて流れ、第３電流Ｉｗ３が第２端子Ｔ２から第３端子Ｔ３に向けて流れる。第１積層体ＳＢ１の位置における電流（第１電流Ｉｗ１）の向きは、第２積層体ＳＢ２の位置における電流（第３電流Ｉｗ３）の向きと逆である。このような動作ＯＰ１において、第１積層体ＳＢ１の第２磁性層１２に作用するスピンホールトルクの向きは、第２積層体ＳＢ２の第４磁性層１４に作用するスピンホールトルクの向きと逆になる。

図１２（ｂ）に示す別の動作ＯＰ２において、第２電流Ｉｗ２が、第３端子Ｔ３から第１端子Ｔ１に向けて流れ、第４電流Ｉｗ４が第３端子Ｔ３から第２端子Ｔ２に向けて流れる。第１積層体ＳＢ１の位置における電流（第２電流Ｉｗ２）の向きは、第２積層体ＳＢ２の位置における電流（第４電流Ｉｗ４）の向きと逆である。このような動作ＯＰ２において、第１積層体ＳＢ１の第２磁性層１２に作用するスピンホールトルクの向きは、第２積層体ＳＢ２の第４磁性層１４に作用するスピンホールトルクの向きと逆になる。

図１２（ａ）及び図１２（ｂ）に示すように、第４磁性層１４の第４磁化１４Ｍの向きは、第２磁性層１２の第２磁化１２Ｍの向きと逆である。一方、第３磁性層１３の第３磁化１３Ｍの向きは、第１磁性層１１の第１磁化１１Ｍの向きと同じである。このように、第１積層体ＳＢ１と第２積層体ＳＢ２との間で、反対の向きの磁化情報が記憶される。例えば、動作ＯＰ１の場合の情報（データ）が、”１”に対応する。例えば、動作ＯＰ２の場合の情報（データ）が、”０”に対応する。このような動作により、例えば、後述するように、読み出しが高速化できる。

動作ＯＰ１及び動作ＯＰ２において、第２磁性層１２の第２磁化１２Ｍと、導電層２０を流れる電子（偏極電子）のスピン電流と、が相互作用する。第２磁化１２Ｍの向きと、偏極電子のスピンの向きとは、平行または反平行の関係となる。第２磁性層１２の第２磁化１２Ｍは、歳差運動して、反転する。動作ＯＰ１及び動作ＯＰ２において、第４磁性層１４の第４磁化１４Ｍの向きと、偏極電子のスピンの向きとは、平行または反平行の関係となる。第４磁性層１４の第４磁化１４Ｍは、歳差運動して、反転する。

図１２（ｃ）は、磁気記憶装置２２０における読み出し動作を例示している。
読み出し動作ＯＰ３において、第４端子Ｔ４の電位を第４電位Ｖ４とする。そして、第５端子Ｔ５の電位を第５電位Ｖ５とする。第４電位Ｖ４は、例えば、接地電位である。第４電位Ｖ４と第５電位Ｖ５との間の電位差をΔＶとする。複数の積層体のそれぞれにおける２つの電気抵抗を、高抵抗Ｒｈ及び低抵抗Ｒｌとする。高抵抗Ｒｈは、低抵抗Ｒｌよりも高い。例えば、第１磁化１１Ｍと第２磁化１２Ｍとが反平行であるときの抵抗が、高抵抗Ｒｈに対応する。例えば、第１磁化１１Ｍと第２磁化１２Ｍとが平行であるときの抵抗が、低抵抗Ｒｌに対応する。例えば、第３磁化１３Ｍと第４磁化１４Ｍとが反平行であるときの抵抗が、高抵抗Ｒｈに対応する。例えば、第３磁化１３Ｍと第４磁化１４Ｍとが平行であるときの抵抗が、低抵抗Ｒｌに対応する。

例えば、図１２（ａ）に例示する動作ＯＰ１（”１”状態）において、第３端子Ｔ３の電位Ｖｒ１は、（１）式で表される。
Ｖｒ１＝｛Ｒｌ／（Ｒｌ＋Ｒｈ）｝×ΔＶ …（１）
一方、図１２（ｂ）に例示する動作ＯＰ２（”０”状態）の状態において、第３端子Ｔ３の電位Ｖｒ２は、（２）式で表される。
Ｖｒ２＝｛Ｒｈ／（Ｒｌ＋Ｒｈ）｝×ΔＶ …（２）
従って、”１”状態と”０”状態との間における、電位変化ΔＶｒは、（３）式で表される。
ΔＶｒ＝Ｖｒ２−Ｖｒ１＝｛（Ｒｈ−Ｒｌ）／（Ｒｌ＋Ｒｈ）｝×ΔＶ …（３）
電位変化ΔＶｒは、第３端子Ｔ３の電位を測定することによって得られる。

定電流を積層体（磁気抵抗素子）に供給して磁気抵抗素子の２つの磁性層の間の電圧（電位差）を測定する場合に比べて、上記の読み出し動作ＯＰ３においては、例えば、読み取り時の消費エネルギーを低減できる。上記の読み出し動作ＯＰ３においては、例えば、高速読み出しを行なうことができる。

上記の動作ＯＰ１及び動作ＯＰ２において、第４端子Ｔ４及び第５端子Ｔ５を用いて、第２磁性層１２及び第４磁性層１４のそれぞれの垂直磁気異方性を制御することができる。これにより、書込み電流を低減できる。例えば、書込み電流は、第４端子Ｔ４及び第５端子Ｔ５を用いないで書き込みを行う場合の書き込み電流の約１／２にできる。例えば、書込み電荷を低減できる。第４端子Ｔ４及び第５端子Ｔ５に加える電圧の極性と、垂直磁気異方性の増減と、の関係は、磁性層及び導電層２０の材料に依存する。

（第４実施形態）
図１３は、第４実施形態に係る磁気記憶装置を示す模式図である。
図１３に示すように、本実施形態に係る磁気記憶装置３１０においては、メモリセルアレイＭＣＡ、複数の第１配線（例えば、ワード線ＷＬ１及びＷＬ２など）、複数の第２配線（例えば、ビット線ＢＬ１、ＢＬ２及びＢＬ３など）、及び、制御部７０が設けられる。複数の第１配線は、１つの方向に延びる。複数の第２配線は、別の１つの方向に延びる。制御部７０は、ワード線選択回路７０ＷＳ、第１ビット線選択回路７０ＢＳａ、第２ビット線選択回路７０ＢＳｂと、第１書込み回路７０Ｗａ、第２書き込み回路７０Ｗｂ、第１読出し回路７０Ｒａ、及び、第２読出し回路７０Ｒｂ、を含む。メモリセルアレイＭＣＡにおいて、複数のメモリセルＭＣが、アレイ状に並ぶ。

例えば、複数のメモリセルＭＣの１つに対応して、スイッチＳｗ１及びスイッチＳｗＳ１が設けられる。これらのスイッチは、複数のメモリセルの１つに含められると見なす。これらのスイッチは、制御部７０に含まれると見なされても良い。これらのスイッチは、例えば、トランジスタである。複数のメモリセルＭＣの１つは、例えば、積層体（例えば第１積層体ＳＢ１）を含む。

図１１に関して説明したように、１つの導電層２０に、複数の積層体（第１積層体ＳＢ１、第２積層体ＳＢ２及び積層体ＳＢｘなど）が設けられても良い。そして、複数の積層体に、複数のスイッチ（スイッチＳｗ１、スイッチＳｗ２及びスイッチＳｗｘなど）がそれぞれ設けられても良い。図１３においては、図を見やすくするために、１つの導電層２０に対応して、１つの積層体（積層体ＳＢ１など）と、１つのスイッチ（スイッチＳｗ１など）と、が描かれている。

図１３に示すように、第１積層体ＳＢ１の一端は、導電層２０に接続される。第１積層体ＳＢ１の他端は、スイッチＳｗ１のソース及びドレインの一方に接続される。スイッチＳｗ１のソース及びドレインの他方は、ビット線ＢＬ１に接続される。スイッチＳｗ１のゲートは、ワード線ＷＬ１に接続される。導電層２０の一端（例えば第１部分２０ａ）は、スイッチＳｗＳ１のソース及びドレインの一方に接続される。導電層２０の他端（例えば第２部分２０ｂ）は、ビット線ＢＬ３に接続される。スイッチＳｗＳ１のソース及びドレインの他方は、ビット線ＢＬ２に接続される。スイッチＳｗＳ１のゲートは、ワード線ＷＬ２に接続される。

複数のメモリセルＭＣの他の１つにおいて、積層体ＳＢｎ、スイッチＳｗｎ及びスイッチＳｗＳｎが設けられる。

メモリセルＭＣへの情報の書込み動作の例について説明する。
書込みを行なう１つのメモリセルＭＣ（選択メモリセル）のスイッチＳｗＳ１がオン状態とされる。例えば、オン状態においては、この１つのスイッチＳｗＳ１のゲートが接続されたワード線ＷＬ２が、ハイレベルの電位に設定される。電位の設定は、ワード線選択回路７０ＷＳにより行われる。上記の１つのメモリセルＭＣ（選択メモリセル）を含む列の他のメモリセルＭＣ（非選択メモリセル）におけるスイッチＳｗＳ１もオン状態となる。１つの例では、メモリセルＭＣ（選択メモリセル）内のスイッチＳｗ１のゲートに接続されるワード線ＷＬ１、及び、他の列に対応するワード線ＷＬ１及びＷＬ２は、ロウレベルの電位に設定される。

図１３では、１つの導電層２０に対応して１つの積層体及び１つのスイッチＳｗ１が描かれているが、既に説明したように、１つの導電層２０に対応して複数の積層体（積層体ＳＢ１、第２積層体ＳＢ２及び積層体ＳＢｘなど）及び複数のスイッチ（スイッチＳｗ１、スイッチＳｗ２及びスイッチＳｗｘなど）が設けられる。この場合、例えば、複数の積層体のそれぞれに接続されているスイッチは、オン状態とされる。複数の積層体のいずれかには選択電圧が印加される。一方、他の積層体には非選択電圧が印加される。複数の積層体の上記のいずれかに書き込みが行われ、他の積層体には書き込みが行われない。複数の積層体における選択的な書き込みが行われる。

書込みを行なうメモリセルＭＣ（選択セル）に接続されたビット線ＢＬ２及びＢＬ３が、選択される。選択は、第１ビット線選択回路７０ＢＳａ及び第２ビット線選択回路７０ＢＳｂにより行われる。この選択されたビット線ＢＬ２及びＢＬ３に、書込み電流が供給される。書き込み電流の供給は、第１書込み回路７０Ｗａ及び第２書き込み回路７０Ｗｂによって行われる。書き込み電流は、第１ビット線選択回路７０ＢＳａ及び第２ビット線選択回路７０ＢＳｂの一方から、第１ビット線選択回路７０ＢＳａ及び第２ビット線選択回路７０ＢＳｂの他方に向けて流れる。書込み電流によって、ＭＴＪ素子（第１積層体ＳＢ１など）の記憶層（第２磁性層１２など）の磁化方向が変化可能になる。第１ビット線選択回路７０ＢＳａ及び第２ビット線選択回路７０ＢＳｂの他方から、第１ビット線選択回路７０ＢＳａ及び第２ビット線選択回路７０ＢＳｂの一方に向けて書込み電流が流れると、ＭＴＪ素子の記憶層の磁化方向が、上記とは反対方向に変化可能となる。このようにして、書込みが行われる。

以下、メモリセルＭＣからの情報の読出し動作の例について説明する。
読出しを行なうメモリセルＭＣ（選択セル）に接続されたワード線ＷＬ１がハイレベルの電位に設定される。上記のメモリセルＭＣ（選択セル）内のスイッチＳｗ１がオン状態にされる。このとき、上記のメモリセルＭＣ（選択セル）を含む列の他のメモリセルＭＣ（非選択セル）におけるスイッチＳｗ１もオン状態となる。上記のメモリセルＭＣ（選択セル）内のスイッチＳｗＳ１のゲートに接続されるワード線ＷＬ２、及び、他の列に対応するワード線ＷＬ１及びＷＬ２は、ロウレベルの電位に設定される。

読出しを行なうメモリセルＭＣ（選択セル）に接続されたビット線ＢＬ１及びＢＬ３が、選択される。選択は、第１ビット線選択回路７０ＢＳａ及び第２ビット線選択回路７０ＢＳｂにより行われる。この選択されたビット線ＢＬ１及びビット線ＢＬ３に、読出し電流が供給される。読み出し電流の供給は、第１読出し回路７０Ｒａ及び第２読み出し回路７０Ｒｂにより行われる。読み出し電流は、第１ビット線選択回路７０ＢＳａ及び第２ビット線選択回路７０ＢＳｂの一方から、第１ビット線選択回路７０ＢＳａ及び第２ビット線選択回路７０ＢＳｂの他方に向けて流れる。例えば、上記の選択されたビット線ＢＬ１及びＢＬ３の間の電圧が、第１読出し回路７０Ｒａ及び第２読み出し回路７０Ｒｂによって、検出される。例えば、ＭＴＪ素子の、記憶層（第２磁性層１２）の磁化と、参照層（第１磁性層１１）の磁化と、の間の差が検出される。差は、磁化の向きが互いに平行状態（同じ向き）か、または、互いに反平行状態（逆向き）か、を含む。このようにして、読出し動作が行われる。

実施形態によれば、安定した動作が可能な磁気記憶装置が提供できる。

本願明細書において、「第１材料／第２材料」の記載は、第２材料の上に第１材料が位置することを意味する。例えば、第２材料の層の上に第１材料の層が形成される。

本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。

以上、例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの例に限定されるものではない。例えば、磁気記憶装置に含まれる磁性層、非磁性層、導電層及び制御部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。

各例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

本発明の実施の形態として上述した磁気記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての磁気記憶装置も、本発明の要旨を包含する限り、本発明の範囲に属する。

本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０ａ…基体、 １０ｂ…熱酸化シリコン膜、 １０ｓ…基板、 １１…第１磁性層、 １１Ｍ…第１磁化、 １１ａ…第１磁性膜、 １１ｂ…第２磁性膜、 １１ｃ…非磁性膜、 １１ｄ…ＩｒＭｎ層、 １１ｎ…第１非磁性層、 １１ｎｘ…非磁性層、 １１ｘ…磁性層、 １２…第２磁性層、 １２Ｍ…第２磁化、 １２ｆ、１２ｇ…磁性膜、 １２ｎ…第２非磁性層、 １２ｐ、１２ｑ…Ｐｔ膜、 １２ｘ…磁性層、 １３…第３磁性層、 １３Ｍ…第３磁化、 １４…第４磁性層、 １４Ｍ…第４磁化、 ２０…導電層、 ２０ａ…第１部分、 ２０ａｐ…第１非重畳領域、 ２０ｂ…第２部分、 ２０ｂｐ…第２非重畳領域、 ２０ｃ…第３部分、 ２０ｄ…第４部分、 ２０ｅ…第５部分、 ２１…第１領域、 ２２…第２領域、 ２５ａ…Ｔａ膜、 ２５ｂ…Ｒｕ膜、 ２５ｅ…電極、 ２５ｇ…電源、 ２８Ｌ…レーザ光、 ７０…制御部、 ７０ＢＳａ…第１ビット線選択回路、 ７０ＢＳｂ…第２ビット線選択回路、 ７０Ｒａ…第１読み出し回路、 ７０Ｒｂ…第２読み出し回路、 ７０ＷＳ…ワード線選択回路、 ７０Ｗａ…第１書き込み回路、 ７０Ｗｂ…第２書き込み回路、 ７０ａ、７０ｂ、７０ｃ…配線、 ７５…制御回路、 １１０、１２０、１３０、２１０、２２０、３１０…磁気記憶装置、 １１０ａ、１２０ａ…磁気記憶素子、 ＢＬ１、ＢＬ２、ＢＬ３…ビット線、 Ｈｋ＿ｅｆｆ…実効的な垂直異方性磁界、 Ｉｗ１〜Ｉｗ４…第１〜第４電流、 Ｋｓ…界面磁気異方性、 Ｌｘ、Ｌｙ…長さ、 ＭＣ…メモリセル、 ＭＣＡ…メモリセルアレイ、 ＯＰ１、ＯＰ２…動作、 ＯＰ３…読み出し動作、 ＳＢ１…第１積層体、 ＳＢ２…第２積層体、 ＳＢｎ…積層体、 ＳＢｘ…積層体、 ＳＰ０１〜ＳＰ０４…第１〜第４試料、 ＳＰ１１〜ＳＰ１５…試料、 ＳＰＦ１、ＳＰＦ２…試料、 Ｓｗ１、Ｓｗ２…スイッチ、 ＳｗＳ１、ＳｗＳｎ…スイッチ、 Ｓｗｎ、Ｓｗｘ…スイッチ、 Ｔ１〜Ｔ５…第１〜第５端子、 Ｖ０…基準電位、 Ｖ１、Ｖ２…第１、第２電圧、 ＷＬ１、ＷＬ２…ワード線、 ｔ０、ｔ１、ｔ２、ｔｆ、ｔｍ２、ｔｐ…厚さ

Claims (10)

1. 導電層と、
   前記導電層から離れた第１磁性層と、
   前記導電層と前記第１磁性層との間に設けられ、鉄、白金及びホウ素を含む第２磁性層と、
   前記第１磁性層と前記第２磁性層との間に設けられた第１非磁性層と、
   を備え、
   前記導電層は、第１領域と、前記第１領域と前記第２磁性層との間に設けられ第１金属及びホウ素を含む第２領域と、を含み、
   前記第１領域はホウ素を含まない、または、前記第１領域におけるホウ素の第１濃度は、前記第２領域におけるホウ素の第２濃度よりも低く、
   前記第２濃度は、１０原子パーセント以上５０原子パーセント以下である、磁気記憶素子。
2. 前記第２磁性層における白金の濃度は、２原子パーセント以上２０原子パーセント以下である、請求項１記載の磁気記憶素子。
3. 導電層と、
   前記導電層から離れた第１磁性層と、
   前記導電層と前記第１磁性層との間に設けられ、鉄、白金及びホウ素を含む第２磁性層と、
   前記第１磁性層と前記第２磁性層との間に設けられた第１非磁性層と、
   を備え、
   前記導電層は、第１領域と、前記第１領域と前記第２磁性層との間に設けられ第１金属及びホウ素を含む第２領域と、を含み、
   前記第１領域はホウ素を含まない、または、前記第１領域におけるホウ素の第１濃度は、前記第２領域におけるホウ素の第２濃度よりも低く、
   前記第２磁性層における白金の濃度は、２原子パーセント以上２０原子パーセント以下である、磁気記憶素子。
4. 前記第１領域は、前記第１金属を含む、請求項１〜３のいずれか１つに記載の磁気記憶素子。
5. 前記第１金属は、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｃｕ、Ａｇ及びＰｄからなる群から選択された少なくとも１つを含む、請求項１〜４のいずれか１つに記載の磁気記憶素子。
6. 前記第２磁性層は、Ｃｏをさらに含む、請求項１〜５のいずれか１つに記載の磁気記憶素子。
7. 前記第２磁性層におけるホウ素の濃度は、１０原子パーセント以上３０原子パーセント以下である、請求項１〜６のいずれか１つに記載の磁気記憶素子。
8. 前記第２領域の少なくとも一部は、アモルファスである、請求項１〜７のいずれか１つに記載の磁気記憶素子。
9. 請求項１〜８のいずれか１つに記載の磁気記憶素子と、
   制御部と、
   を備え、
   前記導電層は、第１部分と、第２部分と、前記第１部分と前記第２部分との間の第３部分と、を含み、
   前記第１磁性層は、前記第１部分から前記第２部分に向かう第２方向と交差する第１方向において前記第３部分から離れ、
   前記第２磁性層は、前記第３部分と前記第１磁性層との間に設けられ、
   前記制御部は、前記第１部分及び前記第２部分と電気的に接続され、
   前記制御部は、
   前記第１部分から前記第２部分に向かう第１電流を前記導電層に供給する第１動作と、
   前記第２部分から前記第１部分に向かう第２電流を前記導電層に供給する第２動作と、
   を実施する、磁気記憶装置。
10. 前記制御部は、
    前記第１磁性層とさらに電気的に接続され、
    前記制御部は、第３動作及び第４動作をさらに実施し、
    前記制御部は、
    前記第１動作において、前記第１部分と前記第１磁性層との間の電位差を第１電圧とし、
    前記第２動作において、前記第１部分と前記第１磁性層との間の電位差を前記第１電圧とし、
    前記第３動作において、前記第１部分と前記第１磁性層との間の電位差を第２電圧とし、前記第１電流を前記導電層に供給し、
    前記第４動作において、前記第１部分と前記第１磁性層との間の電位差を前記第２電圧とし、前記第２電流を前記導電層に供給し、
    前記第１電圧は、前記第２電圧とは異なり、
    前記第１動作により、前記第１磁性層、前記第１非磁性層及び前記第２磁性層を含むメモリセルは第１記憶状態となり、
    前記第２動作により、前記メモリセルは第２記憶状態となり、
    前記メモリセルの記憶状態は、前記第３動作の前後において実質的に変化せず、前記第４動作の前後において実質的に変化しない、請求項９記載の磁気記憶装置。

Images