JP6948993B2 - 磁気記憶装置 - Google Patents
磁気記憶装置 Download PDFInfo
- Publication number
- JP6948993B2 JP6948993B2 JP2018154105A JP2018154105A JP6948993B2 JP 6948993 B2 JP6948993 B2 JP 6948993B2 JP 2018154105 A JP2018154105 A JP 2018154105A JP 2018154105 A JP2018154105 A JP 2018154105A JP 6948993 B2 JP6948993 B2 JP 6948993B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetic layer
- magnetic
- storage device
- conductive member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Description
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1は、第1実施形態に係る磁気記憶装置を例示する模式的斜視図である。
図1に示すように、実施形態に係る磁気記憶装置110は、導電部材20、第1磁性層11、第2磁性層12及び第1非磁性層11nを含む。導電部材20は、第1層21を含む。
図2の横軸は、厚さtm2(nm)に対応する。縦軸は、実効垂直異方性磁界Hk_eff(kOe)に対応する。
図3の横軸は、厚さtm2(nm)に対応する。縦軸は、楕円率の飽和値Eta_sに対応する。楕円率の飽和値Eta_sは、飽和磁化に比例した値である。
図4の横軸は、厚さ「SL−DL」(nm)に対応する。厚さ「SL−DL」は、厚さtm2(SL)と、「Dead Layer」の厚さ「DL」(nm)と、の差に対応する。縦軸は、一軸磁気異方性tKeff(erg/cm2)である。
図5に示すように、第1層21は、複数の粒21g(例えば結晶粒)を含んでも良い。複数の粒21gのサイズは、第2磁性層12の幅の0.1倍以上でも良い。
図6に示すように、磁気記憶装置110は、第1部材41をさらに含んでも良い。この例では、第2部材42及び絶縁部材45がさらに設けられている。
図7に示すように、実施形態に係る磁気記憶装置111も、導電部材20、第1磁性層11、第2磁性層12及び第1非磁性層11nを含む。導電部材20は、第1層21を含む。磁気記憶装置111においては、第1層21は、この例では、Z軸方向で第2磁性層12と重なる部分に設けられている。第1層21は、例えば、Z軸方向で第2磁性層12と重ならない部分を実質的に含んでいない。磁気記憶装置111においても、第1層21の電気抵抗率を低くできるため、より安定した動作が得られる。
図8に示すように、実施形態に係る磁気記憶装置112も、導電部材20、第1磁性層11、第2磁性層12及び第1非磁性層11nを含む。導電部材20は、第1層21及び第2層22に加えて第3層23をさらに含む。第3層23は、導電性である。
図9に示すように、本実施形態に係る磁気記憶装置120も、第1層21、第1磁性層11、第2磁性層12、第1非磁性層11n及び制御部70を含む。磁気記憶装置120においては、磁性層の磁化の方向が、磁気記憶装置110におけるそれとは異なる。これ以外の磁気記憶装置120における構成は、磁気記憶装置110の構成と同様である。
図10に示すように、実施形態に係る磁気記憶装置121においても、第1層21は、この例では、Z軸方向で第2磁性層12と重なる部分に設けられている。第1層21は、例えば、Z軸方向で第2磁性層12と重ならない部分を実質的に含んでいない。この場合も、第1層21の電気抵抗率を低くできるため、より安定した動作が得られる。
図11に示すように、実施形態に係る磁気記憶装置122において、導電部材20は、第1層21及び第2層22に加えて第3層23をさらに含む。第3層23は、導電性である。磁気記憶装置122においても、第1層21の電気抵抗率を低くできるため、より安定した動作が得られる。例えば、導電部材20の第1〜第3部分20a〜20cは、第3層23に設けられる。第3層23に電流(第1電流Iw1または第2電流Iw2)が供給される。
図12は、第2実施形態に係る磁気記憶装置を例示する模式的斜視図である。
図12に示すように、本実施形態に係る磁気記憶装置210においては、複数の積層体(第1積層体SB1、第2積層体SB2及び積層体SBxなど)が設けられる。そして、複数のスイッチ(スイッチSw1、スイッチSw2及びスイッチSwxなど)が設けられる。磁気記憶装置210におけるこれ以外の構成は、磁気記憶装置110と同様である。
図13(a)〜図13(c)は、第3実施形態に係る磁気記憶装置を例示する模式的斜視図である。
図13(a)に示すように、本実施形態にかかる磁気記憶装置220においても、複数の積層体(第1積層体SB1及び第2積層体SB2)が設けられる。磁気記憶装置220においては、第1積層体SB1に流れる電流と、第2積層体SB2に流れる電流とは別である。
読み出し動作OP3において、第4端子T4の電位を第4電位V4とする。そして、第5端子T5の電位を第5電位V5とする。第4電位V4は、例えば、接地電位である。第4電位V4と第5電位V5との間の電位差をΔVとする。複数の積層体のそれぞれにおける2つの電気抵抗を、高抵抗Rh及び低抵抗Rlとする。高抵抗Rhは、低抵抗Rlよりも高い。例えば、第1磁化11Mと第2磁化12Mとが反平行であるときの抵抗が、高抵抗Rhに対応する。例えば、第1磁化11Mと第2磁化12Mとが平行であるときの抵抗が、低抵抗Rlに対応する。例えば、第3磁化13Mと第4磁化14Mとが反平行であるときの抵抗が、高抵抗Rhに対応する。例えば、第3磁化13Mと第4磁化14Mとが平行であるときの抵抗が、低抵抗Rlに対応する。
Vr1={Rl/(Rl+Rh)}×ΔV …(1)
一方、図13(b)に例示する動作OP2(”0”状態)の状態において、第3端子T3の電位Vr2は、(2)式で表される。
Vr2={Rh/(Rl+Rh)}×ΔV …(2)
従って、”1”状態と”0”状態との間における、電位変化ΔVrは、(3)式で表される。
ΔVr=Vr2−Vr1={(Rh−Rl)/(Rl+Rh)}×ΔV …(3)
電位変化ΔVrは、第3端子T3の電位を測定することによって得られる。
図14は、第4実施形態に係る磁気記憶装置を示す模式図である。
図14に示すように、本実施形態に係る磁気記憶装置310においては、メモリセルアレイMCA、複数の第1配線(例えば、ワード線WL1及びWL2など)、複数の第2配線(例えば、ビット線BL1、BL2及びBL3など)、及び、制御部70が設けられる。複数の第1配線は、1つの方向に延びる。複数の第2配線は、別の1つの方向に延びる。制御部70は、ワード線選択回路70WS、第1ビット線選択回路70BSa、第2ビット線選択回路70BSbと、第1書込み回路70Wa、第2書き込み回路70Wb、第1読出し回路70Ra、及び、第2読出し回路70Rb、を含む。メモリセルアレイMCAにおいて、複数のメモリセルMCが、アレイ状に並ぶ。
書込みを行なう1つのメモリセルMC(選択メモリセル)のスイッチSwS1がオン状態とされる。例えば、オン状態においては、この1つのスイッチSwS1のゲートが接続されたワード線WL2が、ハイレベルの電位に設定される。電位の設定は、ワード線選択回路70WSにより行われる。上記の1つのメモリセルMC(選択メモリセル)を含む列の他のメモリセルMC(非選択メモリセル)におけるスイッチSwS1もオン状態となる。1つの例では、メモリセルMC(選択メモリセル)内のスイッチSw1のゲートに接続されるワード線WL1、及び、他の列に対応するワード線WL1及びWL2は、ロウレベルの電位に設定される。
読出しを行なうメモリセルMC(選択セル)に接続されたワード線WL1がハイレベルの電位に設定される。上記のメモリセルMC(選択セル)内のスイッチSw1がオン状態にされる。このとき、上記のメモリセルMC(選択セル)を含む列の他のメモリセルMC(非選択セル)におけるスイッチSw1もオン状態となる。上記のメモリセルMC(選択セル)内のスイッチSwS1のゲートに接続されるワード線WL2、及び、他の列に対応するワード線WL1及びWL2は、ロウレベルの電位に設定される。
(構成1)
NaCl構造のHfN、fcc構造のHfN、及び、NaCl構造のHfCよりなる群から選択された少なくとも1つを含む第1層を含む導電部材と、
第1方向において前記第1層から離れた第1磁性層と、
前記第1層と前記第1磁性層との間に設けられた第2磁性層と、
前記第1磁性層と前記第2磁性層との間に設けられた第1非磁性層と、
を備えた、磁気記憶装置。
第2層をさらに備え、
前記第2層と前記第1磁性層との間に前記第2磁性層が設けられ、
前記第2層と前記第2磁性層との間に前記第1層が設けられ、
前記第1層が、前記NaCl構造のHfNを含むとき、前記第2層は、Nb、Mo、Ta、W、Eu、ZrN、ZrC0.97、NC0.99、及び、TaC0.99よりなる群から選択された少なくとも1つを含む、構成1記載の磁気記憶装置。
第2層をさらに備え、
前記第2層と前記第1磁性層との間に前記第2磁性層が設けられ、
前記第2層と前記第2磁性層との間に前記第1層が設けられ、
前記第1層が、前記NaCl構造のHfNを含むとき、前記第2層は、Eu、ZrN、ZrC0.97、NC0.99、及び、TaC0.99よりなる群から選択された少なくとも1つを含む、構成1記載の磁気記憶装置。
第2層をさらに備え、
前記第2層と前記第1磁性層との間に前記第2磁性層が設けられ、
前記第2層と前記第2磁性層との間に前記第1層が設けられ、
前記第1層が、前記NaCl構造のHfCを含むとき、前記第2層は、V、Mo、W、Eu、TiN、ZrN、TiC、NbN、NC0.99、TaC0.99及び、MgOよりなる群から選択された少なくとも1つを含む、構成1記載の磁気記憶装置。
第2層をさらに備え、
前記第2層と前記第1磁性層との間に前記第2磁性層が設けられ、
前記第2層と前記第2磁性層との間に前記第1層が設けられ、
前記第1層が、前記NaCl構造のHfCを含むとき、前記第2層は、Eu、TiN、ZrN、TiC、NbN、NC0.99、TaC0.99、及び、MgOよりなる群から選択された少なくとも1つを含む、構成1記載の磁気記憶装置。
第2層をさらに備え、
前記第2層と前記第1磁性層との間に前記第2磁性層が設けられ、
前記第2層と前記第2磁性層との間に前記第1層が設けられ、
前記第2層は、ホウ素を含み、
前記第2層の少なくとも一部はアモルファスである、構成1記載の磁気記憶装置。
前記第2層は、前記第1層と接した、構成2〜6のいずれか1つに記載の磁気記憶装置。
前記第1層の第1格子定数と、前記第2層の第2格子定数と、の差の絶対値の、前記第1格子定数に対する比は、5%以下である、構成2〜6のいずれか1つに記載の磁気記憶装置。
前記第1層の少なくとも一部における<001>方向は、前記第1方向に沿う、構成1〜8のいずれか1つに記載の磁気記憶装置。
前記第1層の少なくとも一部における<110>方向は、前記第1方向に沿う、構成1〜8のいずれか1つに記載の磁気記憶装置。
Hfと第1元素とを含む第1部材をさらに備え、
第1元素は、酸素及び窒素よりなる群から選択された少なくとも1つを含み、
前記第1非磁性層は、前記第1方向に対して垂直な平面と交差する側面を含み、
前記第1部材は、前記側面の少なくとも一部に対向する、構成1〜10のいずれか1つに記載の磁気記憶装置。
Hfと炭素とを含む第1部材をさらに備え、
前記第1層は、前記HfCを含み、
前記第1非磁性層は、前記第1方向に対して垂直な平面と交差する側面を含み、
前記第1部材は、前記側面の少なくとも一部に対向する、構成1〜11のいずれか1つに記載の磁気記憶装置。
前記第1部材は、前記垂直な前記平面に沿う方向において、前記第2磁性層とさらに対向する、構成11または12に記載の磁気記憶装置。
Hfと第1元素とを含む第1部材と、
Hfと第2元素とを含む第2部材と、
をさらに備え、
前記第1元素は、酸素及び窒素よりなる群から選択された少なくとも1つを含み、
前記第2元素は、酸素及び窒素よりなる群から選択された少なくとも1つを含み、
前記第1非磁性層の少なくとも一部は、前記第1方向と交差する方向において、前記第1部材と前記第2部材との間に設けられる、構成1〜10のいずれか1つに記載の磁気記憶装置。
Hfと炭素とを含む第1部材と、
Hfと炭素とを含む第2部材と、
をさらに備え、
前記第1層は、前記HfCを含み、
前記第1非磁性層の少なくとも一部は、前記第1方向と交差する方向において、前記第1部材と前記第2部材との間に設けられる、構成1〜10のいずれか1つに記載の磁気記憶装置。
前記第2磁性層は、前記第1部材と前記第2部材との間に設けられる、構成14または15に記載の磁気記憶装置。
前記第1層は、前記第1方向において前記第2磁性層と重ならない非重畳領域と、前記第1方向において前記第2磁性層と重なる重畳領域と、を含み、 前記重畳領域の前記第1方向に沿う厚さは、前記非重畳領域の前記第1方向に沿う厚さよりも厚い、構成1〜16のいずれか1つに記載の磁気記憶装置。
第3磁性層と、
第4磁性層と、
第2非磁性層と、をさらに備え、
前記導電部材は、第1〜第5部分を含み、前記第2部分は、前記第1部分と前記第5部分との間に設けられ、前記第4部分は、前記第3部分と前記第5部分の間に設けられ、
前記第1部分から前記第2部分への第2方向は、前記第1方向と交差し、
前記第3部分から前記第1磁性層への方向は、前記第1方向に沿い、
前記第2磁性層は、前記第3部分と前記第1磁性層との間に設けられ、
前記第4部分から前記第3磁性層への方向は、前記第1方向に沿い、
前記第4磁性層は、前記第4部分と前記第3磁性層との間に設けられた、構成1〜17のいずれか1つに記載の磁気記憶装置。
前記第1層は、第1部分と、第2部分と、前記第1部分と前記第2部分との間の第3部分と、を含み、
前記第1部分から前記第2部分への第2方向は、前記第1方向と交差し、
前記第1磁性層は、前記第1方向において前記第3部分から離れ、
前記第2磁性層は、前記第3部分と前記第1磁性層との間に設けられ、
前記第1層は、複数の粒を含み、
前記第1層は、前記第1方向及び前記第2方向を含む平面と交差する第3方向に沿う第1層幅を有し、
前記複数の粒の少なくとも1つの前記第3方向に沿う長さは、前記第1層幅の1/10以上である、構成1〜17のいずれか1つに記載の磁気記憶装置。
前記第1層は、第1部分と、第2部分と、前記第1部分と前記第2部分との間の第3部分と、を含み、
前記第1部分から前記第2部分への第2方向は、前記第1方向と交差し、
前記第1磁性層は、前記第1方向において前記第3部分から離れ、
前記第2磁性層は、前記第3部分と前記第1磁性層との間に設けられ、
前記第1層は、複数の粒を含み、
前記第2磁性層は、前記第1方向及び前記第2方向を含む平面と交差する第3方向に沿う第3方向長さを有し、
前記複数の粒の少なくとも1つの前記第3方向に沿う長さは、前記第3方向長さの1/10以上である、構成1〜17のいずれか1つに記載の磁気記憶装置。
前記第1層は、第1部分と、第2部分と、前記第1部分と前記第2部分との間の第3部分と、を含み、
前記第1部分から前記第2部分への第2方向は、前記第1方向と交差し、
前記第1磁性層は、前記第1方向において前記第3部分から離れ、
前記第2磁性層は、前記第3部分と前記第1磁性層との間に設けられ、
前記第1層は、複数の粒を含み、
前記第2磁性層は、前記第2方向に沿う第2方向長さを有し、
前記複数の粒の少なくとも1つの前記第2方向に沿う長さは、前記第2方向長さの1/10以上である、構成1〜17のいずれか1つに記載の磁気記憶装置。
制御部をさらに備え、
前記導電部材は、第1部分と、第2部分と、前記第1部分と前記第2部分との間の第3部分と、を含み、
前記第1部分から前記第2部分への第2方向は、前記第1方向と交差し、
前記第1磁性層は、前記第1方向において前記第3部分から離れ、
前記第2磁性層は、前記第3部分と前記第1磁性層との間に設けられ、
前記制御部は、前記第1部分及び前記第2部分と電気的に接続され、
前記制御部は、
前記第1部分から前記第2部分へ向かう第1電流を前記導電部材に供給する第1動作と、
前記第2部分から前記第1部分へ向かう第2電流を前記導電部材に供給する第2動作と、
を実施する、構成1〜21記載の磁気記憶装置。
前記制御部は、
前記第1磁性層とさらに電気的に接続され、
前記制御部は、第3動作及び第4動作をさらに実施し、
前記制御部は、
前記第1動作において、前記第1部分と前記第1磁性層との間の電位差を第1電圧とし、
前記第2動作において、前記第1部分と前記第1磁性層との間の電位差を前記第1電圧とし、
前記第3動作において、前記第1部分と前記第1磁性層との間の電位差を第2電圧とし、前記第1電流を前記導電部材に供給し、
前記第4動作において、前記第1部分と前記第1磁性層との間の電位差を前記第2電圧とし、前記第2電流を前記導電部材に供給し、
前記第1電圧は、前記第2電圧とは異なり、
前記第1動作により、前記第1磁性層、前記第1非磁性層及び前記第2磁性層を含むメモリセルは第1記憶状態となり、
前記第2動作により、前記メモリセルは第2記憶状態となり、
前記メモリセルの記憶状態は、前記第3動作の前後において実質的に変化せず、前記第4動作の前後において実質的に変化しない、構成22記載の磁気記憶装置。
第3磁性層と、
第4磁性層と、
第2非磁性層と、
制御部と、
をさらに備え、
前記導電部材は、第1〜第5部分を含み、前記第2部分は、前記第1部分と前記第5部分との間に設けられ、前記第3部分は前記第1部分と前記第2部分との間に設けられ、前記第4部分は、前記第3部分と前記第5部分の間に設けられ、
前記第1部分から前記第2部分への第2方向は、前記第1方向と交差し、
前記第3部分から前記第1磁性層への方向は、前記第1方向に沿い、
前記第2磁性層は、前記第3部分と前記第1磁性層との間に設けられ、
前記第4部分から前記第3磁性層への方向は、前記第1方向に沿い、
前記第4磁性層は、前記第4部分と前記第3磁性層との間に設けられ、
前記制御部は、前記第1部分、前記第2部分及び前記第5部分と電気的に接続され、
前記制御部は、前記第1部分から前記第2部分への向きを有する電流を前記導電部材に供給し、前記第5部分から前記第2部分への向きを有する電流を前記導電部材に供給する第1書き込み動作を実施する、構成1〜18に記載の磁気記憶装置。
前記制御部は、前記第2部分から前記第1部分への向きを有する電流を前記導電部材に供給し、前記第2部分から前記第5部分への向きを有する電流を前記導電部材に供給する第2書き込み動作を実施する、構成24記載の磁気記憶装置。
前記制御部は、前記第1導電層及び前記第3導電層とさらに電気的に接続され、
前記制御部は、読み出し動作をさらに実施し、
前記読み出し動作において、前記制御部は、前記第1導電層と前記第3導電層との間に電圧を印加して前記第2部分の電位を検出する、請求項25記載の記載の磁気記憶装置。
Claims (10)
- NaCl構造のHfCを含む第1層を含む導電部材と、
第1方向において前記第1層から離れた第1磁性層と、
前記第1層と前記第1磁性層との間に設けられた第2磁性層と、
前記第1磁性層と前記第2磁性層との間に設けられた第1非磁性層と、
第2層と、
を備え、
前記第2層と前記第1磁性層との間に前記第2磁性層が設けられ、
前記第2層と前記第2磁性層との間に前記第1層が設けられ、
前記第2層は、V、Mo、W、Eu、TiN、ZrN、TiC、NbN、NC 0.99 、TaC 0.99 及び、MgOよりなる群から選択された少なくとも1つを含む、磁気記憶装置。 - NaCl構造のHfCを含む第1層を含む導電部材と、
第1方向において前記第1層から離れた第1磁性層と、
前記第1層と前記第1磁性層との間に設けられた第2磁性層と、
前記第1磁性層と前記第2磁性層との間に設けられた第1非磁性層と、
第2層と、
を備え、
前記第2層と前記第1磁性層との間に前記第2磁性層が設けられ、
前記第2層と前記第2磁性層との間に前記第1層が設けられ、
前記第2層は、Eu、TiN、ZrN、TiC、NbN、NC 0.99 、TaC 0.99 、及び、MgOよりなる群から選択された少なくとも1つを含む、磁気記憶装置。 - 前記第1層の少なくとも一部における<001>方向は、前記第1方向に沿う、請求項1または2に記載の磁気記憶装置。
- 前記第1層の少なくとも一部における<110>方向は、前記第1方向に沿う、請求項1または2に記載の磁気記憶装置。
- NaCl構造のHfN、fcc構造のHfN、及び、NaCl構造のHfCよりなる群から選択された少なくとも1つを含む第1層を含む導電部材と、
第1方向において前記第1層から離れた第1磁性層と、
前記第1層と前記第1磁性層との間に設けられた第2磁性層と、
前記第1磁性層と前記第2磁性層との間に設けられた第1非磁性層と、
を備え、
前記第1層の少なくとも一部における<001>方向は、前記第1方向に沿う、磁気記憶装置。 - NaCl構造のHfN、fcc構造のHfN、及び、NaCl構造のHfCよりなる群から選択された少なくとも1つを含む第1層を含む導電部材と、
第1方向において前記第1層から離れた第1磁性層と、
前記第1層と前記第1磁性層との間に設けられた第2磁性層と、
前記第1磁性層と前記第2磁性層との間に設けられた第1非磁性層と、
を備え、
前記第1層の少なくとも一部における<110>方向は、前記第1方向に沿う、磁気記憶装置。 - Hfと第1元素とを含む第1部材をさらに備え、
第1元素は、酸素及び窒素よりなる群から選択された少なくとも1つを含み、
前記第1非磁性層は、前記第1方向に対して垂直な平面と交差する側面を含み、
前記第1部材は、前記側面の少なくとも一部に対向する、請求項1〜6のいずれか1つに記載の磁気記憶装置。 - 前記第1部材は、前記垂直な前記平面に沿う方向において、前記第2磁性層とさらに対向する、請求項7記載の磁気記憶装置。
- 制御部をさらに備え、
前記導電部材は、第1部分と、第2部分と、前記第1部分と前記第2部分との間の第3部分と、を含み、
前記第1部分から前記第2部分への第2方向は、前記第1方向と交差し、
前記第1磁性層は、前記第1方向において前記第3部分から離れ、
前記第2磁性層は、前記第3部分と前記第1磁性層との間に設けられ、
前記制御部は、前記第1部分及び前記第2部分と電気的に接続され、
前記制御部は、
前記第1部分から前記第2部分へ向かう第1電流を前記導電部材に供給する第1動作と、
前記第2部分から前記第1部分へ向かう第2電流を前記導電部材に供給する第2動作と、
を実施する、請求項1〜8のいずれか1つに記載の磁気記憶装置。 - 前記制御部は、
前記第1磁性層とさらに電気的に接続され、
前記制御部は、第3動作及び第4動作をさらに実施し、
前記制御部は、
前記第1動作において、前記第1部分と前記第1磁性層との間の電位差を第1電圧とし、
前記第2動作において、前記第1部分と前記第1磁性層との間の電位差を前記第1電圧とし、
前記第3動作において、前記第1部分と前記第1磁性層との間の電位差を第2電圧とし、前記第1電流を前記導電部材に供給し、
前記第4動作において、前記第1部分と前記第1磁性層との間の電位差を前記第2電圧とし、前記第2電流を前記導電部材に供給し、
前記第1電圧は、前記第2電圧とは異なり、
前記第1動作により、前記第1磁性層、前記第1非磁性層及び前記第2磁性層を含むメモリセルは第1記憶状態となり、
前記第2動作により、前記メモリセルは第2記憶状態となり、
前記メモリセルの記憶状態は、前記第3動作の前後において実質的に変化せず、前記第4動作の前後において実質的に変化しない、請求項9記載の磁気記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018154105A JP6948993B2 (ja) | 2018-08-20 | 2018-08-20 | 磁気記憶装置 |
US16/272,372 US10734053B2 (en) | 2018-08-20 | 2019-02-11 | Magnetic memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018154105A JP6948993B2 (ja) | 2018-08-20 | 2018-08-20 | 磁気記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020031085A JP2020031085A (ja) | 2020-02-27 |
JP6948993B2 true JP6948993B2 (ja) | 2021-10-13 |
Family
ID=69523310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018154105A Active JP6948993B2 (ja) | 2018-08-20 | 2018-08-20 | 磁気記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10734053B2 (ja) |
JP (1) | JP6948993B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI780167B (zh) * | 2018-06-26 | 2022-10-11 | 晶元光電股份有限公司 | 半導體基底以及半導體元件 |
US11605670B2 (en) * | 2018-10-30 | 2023-03-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Magnetic tunnel junction structures and related methods |
US11107975B2 (en) * | 2018-10-30 | 2021-08-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Magnetic tunnel junction structures and related methods |
JP7475057B2 (ja) * | 2019-02-13 | 2024-04-26 | 国立大学法人東北大学 | 磁性積層膜、磁気メモリ素子及び磁気メモリ |
KR20220008454A (ko) | 2020-07-14 | 2022-01-21 | 삼성전자주식회사 | 자기 메모리 장치 및 그 제조 방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9111858B2 (en) * | 2012-03-23 | 2015-08-18 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and method for manufacturing the same |
KR20160073782A (ko) * | 2014-12-17 | 2016-06-27 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
US9991313B2 (en) * | 2014-10-02 | 2018-06-05 | Toshiba Memory Corporation | Magnetic memory and manufacturing method of the same |
JP5985728B1 (ja) | 2015-09-15 | 2016-09-06 | 株式会社東芝 | 磁気メモリ |
JP6316474B1 (ja) * | 2017-03-21 | 2018-04-25 | 株式会社東芝 | 磁気メモリ |
-
2018
- 2018-08-20 JP JP2018154105A patent/JP6948993B2/ja active Active
-
2019
- 2019-02-11 US US16/272,372 patent/US10734053B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2020031085A (ja) | 2020-02-27 |
US20200058338A1 (en) | 2020-02-20 |
US10734053B2 (en) | 2020-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6948993B2 (ja) | 磁気記憶装置 | |
JP6416180B2 (ja) | 磁気記憶装置 | |
JP4987616B2 (ja) | 磁気ランダムアクセスメモリ及び抵抗ランダムアクセスメモリ | |
JP6526860B1 (ja) | 磁気記憶装置 | |
JP6861996B2 (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
US9129692B1 (en) | High density magnetic random access memory | |
US20120081950A1 (en) | Structures and methods for a field-reset spin-torque mram | |
KR100910571B1 (ko) | 자기 메모리 장치 | |
WO2019031226A1 (ja) | スピン流磁気抵抗効果素子及び磁気メモリ | |
JP6438531B1 (ja) | 磁気記憶装置 | |
JP2019165099A (ja) | 磁気記憶装置 | |
JP6970654B2 (ja) | 磁気記憶装置 | |
KR20060124578A (ko) | 자기저항효과에 의해 데이터를 기억하는 자기기억소자 | |
US10867649B2 (en) | Magnetic memory device | |
JP6509971B2 (ja) | 磁気記憶素子及び磁気記憶装置 | |
US8519495B2 (en) | Single line MRAM | |
JP4182728B2 (ja) | 磁気記憶素子の記録方法、磁気記憶装置 | |
US9767874B2 (en) | Memory apparatus and memory device | |
JP6479120B1 (ja) | 磁気記憶装置 | |
JP6952672B2 (ja) | 磁気記憶装置 | |
JP2019057553A (ja) | 磁気記憶装置 | |
JP6883006B2 (ja) | 磁気記憶装置 | |
CN116018900A (zh) | 自旋轨道矩磁存储器及其制作方法、存储设备 | |
JP2006332522A (ja) | 磁気記憶素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200313 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210820 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210921 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6948993 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |