JP6506566B2

JP6506566B2 - 電流測定方法

Info

Publication number: JP6506566B2
Application number: JP2015030156A
Authority: JP
Inventors: 将志津吹; 一馬古谷; 篤志広瀬; 敏彦竹内
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2014-02-21
Filing date: 2015-02-19
Publication date: 2019-04-24
Anticipated expiration: 2035-02-19
Also published as: US20150241510A1; JP2015195353A; US9817040B2

Description

本発明の一態様は、半導体装置を流れる微小な電流の測定方法に関する。

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。

なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半導体装置を有している場合がある。

絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコンを代表とする半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。

例えば、酸化物半導体として、Ｉｎ、Ｚｎ、Ｇａ、Ｓｎなどを含む非晶質酸化物を用いてトランジスタを作製する技術が特許文献１で開示されている。

ところで、液晶表示装置などの電荷保持型の半導体装置を作製する場合、トランジスタのオフ状態における特性（以下、オフ電流という）を知ることは極めて重要になる。トランジスタのオフ状態における特性にあわせて薄膜トランジスタのチャネル長やチャネル幅といったパラメータを決定することになるためである。

また、１×１０^−２４Ａ以下の電流値を測定することができる評価方法が特許文献２で開示されている。

特開２００６−１６５５２９号公報特開２０１１−２３７４１８号公報

トランジスタのオフ電流の測定において、ドレイン‐ゲート間、ドレイン‐ソース間、ドレイン‐基板間などに寄生容量が生じるため、該寄生容量の影響をできるだけ低減し、本来のオフ電流（リーク電流ともいう）の値をより正確に知ることが求められている。

上述の問題に鑑み、本発明の一態様では、微小な電流が測定可能な電流測定方法の提供を目的の一とする。または、該電流測定方法を用いた半導体装置の検査方法の提供を目的の一とする。または、該電流測定方法を用いた半導体装置の提供を目的の一とする。または、該検査方法を用いた半導体装置の提供を目的の一とする。または、特性評価用回路の提供を目的の一とする。または、新規な測定方法の提供を目的の一とする。または、本発明の一態様は、新規な半導体装置などを提供することを課題とする。なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はない。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

本発明の一態様の構成は、被試験用（ＤＵＴ：ＤｅｖｉｃｅＵｎｄｅｒＴｅｓｔ）トランジスタと、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、を有する。第１のトランジスタのゲート端子は、第１の入力端子と電気的に接続され、第１のトランジスタのソース端子またはドレイン端子の一方は、第２の入力端子と電気的に接続され、被試験用トランジスタのゲート端子は、第３の入力端子と電気的に接続され、被試験用トランジスタのソース端子またはドレイン端子の一方は、第４の入力端子と電気的に接続され、第２のトランジスタのゲート端子は、第１のトランジスタのソース端子またはドレイン端子の他方と、被試験用トランジスタのソース端子またはドレイン端子の他方と電気的に接続され、第２のトランジスタのソース端子またはドレイン端子の一方は、第３のトランジスタのソース端子またはドレイン端子の一方と、出力端子と電気的に接続され、第３のトランジスタのゲート端子は、第５の入力端子と電気的に接続され、第３のトランジスタのソース端子またはドレイン端子の他方は、第６の入力端子と電気的に接続され、第２のトランジスタのソース端子またはドレイン端子の他方は、第７の入力端子と電気的に接続される。

本発明の一態様は、被試験用トランジスタの第１の端子に第１の電位を与え、第１のトランジスタの第１の端子に第２の電位を与え、第１のトランジスタを導通させ、被試験用トランジスタの第２の端子と、第１のトランジスタの第２の端子とが電気的に接続されてなるノードに所定の電荷を蓄積させ、ノードと電気的に接続する読み出し回路の出力端子の第３の電位を測定し、第１のトランジスタを非導通にし、ノードと電気的に接続する読み出し回路の出力端子の第４の電位を測定し、読み出し回路の出力端子の電位の変化量（第３の電位と第４の電位の差）から、ノードが保持する電荷量を見積もり、ノードが保持する電荷量から、被試験用トランジスタの第１の端子と前記第１のトランジスタの第２の端子との間を流れる電流値を算出することを特徴とする電流測定方法である。

また、上記測定方法において、被試験用トランジスタのドレイン−基板間の容量は、ノードの全容量の１３．４％未満であることが好ましい。

また、上記測定方法において、被試験用トランジスタは、第１のトランジスタよりチャネル幅が大きい。

また、上記測定方法において、読み出し回路は、第２のトランジスタ及び第３のトランジスタを含み、第２のトランジスタの第１の端子はノードと電気的に接続し、第３のトランジスタの第１の端子は、第２のトランジスタの第２の端子および出力端子と電気的に接続する。

また、上記測定方法において、第２のトランジスタの第３の端子の電位と、第３のトランジスタの第２の端子の電位と、第３のトランジスタの第３の端子の電位とは、同電位である期間を含むと好ましい。

また、上記測定方法において、測定環境を恒温状態にして測定すると好ましい。

本発明の一態様では、所定の期間における電位変動から電流値を算出する。これにより、微小な電流値を測定することが可能である。

また、上記電流測定方法を用いて、電気素子が所定の特性を有するか否かを検査することにより、作製した半導体装置の不良を的確に発見することが可能である。

また、上記電流測定方法を用いて得られた電流値の情報を元に、構成要素である電気素子のパラメータを決定して半導体装置を作製することにより、適した特性を備えた半導体装置を提供することが可能である。または、新規な測定方法を提供することが可能である。または、新規な半導体装置を提供することが可能である。

このように、本発明の一態様により、様々な技術的効果を得ることが可能である。

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。

測定系の一例を示す回路図。読み出し回路の一例を示す回路図。ソースフォロワ回路の入出力特性を示す図。入力端子ＩＮの電位Ｖ_ＩＮと出力端子ＯＵＴの電位Ｖ_ＯＵＴの関係の一例を示す図。測定系の動作に係る電位を示す図（タイミングチャート）。測定環境の温度変化の抑制を図った測定系を示す図。トランジスタの構成の一例を説明する図。トランジスタの構成の一例を説明する図。トランジスタの構成の一例を説明する図。トランジスタの構成の一例を説明する図。Ｉｎ−Ｇａ−Ｚｎ酸化物中の酸素の移動経路を説明する図。ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。ＣＡＡＣ−ＯＳの電子回折パターンを示す図。Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。電子機器を説明する図。各端子間を電気的に接続する配線の構成について説明する図。従来の配線の構成について説明する図。オフ電流と測定時間の関係を示す図。オフ電流と測定時間の関係を示す図。オフ電流と温度の関係を示す図。ソースフォロワの出力電位と測定時間の関係を示す図。オフ電流と温度の関係を示す図。オフ電流と温度の関係を示す図。

以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。

また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。

また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。

また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。

また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。

また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインという用語は、入れ替えて用いることができるものとする。

なお、本明細書において、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。

本明細書において、チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースまたはドレインの幅をいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。

なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面に形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。

ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。

そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが互いに重なる領域における、ソースまたはドレインの幅である見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：ＳｕｒｒｏｕｎｄｅｄＣｈａｎｎｅｌＷｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。

なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。

（実施の形態１）
本実施の形態では、本発明の一態様に係る電流測定方法およびこれに用いる測定系の一例について図１を参照して説明する。

＜測定系＞
はじめに、本発明の一態様に係る電流測定方法に用いられる測定系の一例について図１を参照して説明する。以下に示す測定系の構成は、特性評価用回路の構成として採用することが可能である。なお、以下に示す測定系は一例に過ぎない。

図１に示す測定系は、トランジスタ１００と、トランジスタ１０１と、トランジスタ１０２と、トランジスタ１０３と、を有する。トランジスタ１００のゲート端子は、入力端子ＩＮ＿１と電気的に接続され、トランジスタ１００のソース端子またはドレイン端子の一方は、入力端子ＩＮ＿２と電気的に接続され、トランジスタ１０１のゲート端子は、入力端子ＩＮ＿３と電気的に接続され、トランジスタ１０１のソース端子またはドレイン端子の一方は、入力端子ＩＮ＿４と電気的に接続され、トランジスタ１０２のゲート端子は、トランジスタ１００のソース端子またはドレイン端子の他方と、トランジスタ１０１のソース端子またはドレイン端子の他方と電気的に接続され、トランジスタ１０２のソース端子またはドレイン端子の一方は、トランジスタ１０３のソース端子またはドレイン端子の一方と、出力端子ＯＵＴと電気的に接続され、トランジスタ１０３のゲート端子は、入力端子ＩＮ＿５と電気的に接続され、トランジスタ１０３のソース端子またはドレイン端子の他方は、入力端子ＩＮ＿６と電気的に接続され、トランジスタ１０２のソース端子またはドレイン端子の他方は、入力端子ＩＮ＿７と電気的に接続される。また、トランジスタ１０２のゲート端子と接続されるノード（つまり、トランジスタ１０２のゲート端子と、トランジスタ１００のソース端子またはドレイン端子の他方と、トランジスタ１０１のソース端子またはドレイン端子の他方に接続されるノード）をノードＦＮという。なお、被試験用トランジスタは、トランジスタ１０１である。

微小な電流を測定するには、微小な電流によって移動する電荷を、検知することが可能なレベルにまで増加させる必要がある。そこで、単位チャネル幅当たりの測定される電流を大きくするために、ＤＵＴであるトランジスタ１０１のチャネル幅を極端に大きくする。さらにチャネル幅を極端に大きくしたトランジスタを用いて、ノードＦＮの電荷量の変化を長時間に渡って測定することで、オフ電流を見積もる。本実施の形態では、チャネル幅が１ｍのトランジスタを用いる。

また、ノードＦＮに電位を書き込む回路（書き込み回路ともいう）は、トランジスタ１００を含んで構成され、ノードＦＮの電位を読み出す回路（読み出し回路ともいう）は、トランジスタ１０２及びトランジスタ１０３で構成されている。

書き込み回路を構成するトランジスタ１００は、ＤＵＴであるトランジスタ１０１と同時に形成される。トランジスタ１００のチャネル幅は、トランジスタ１０１のチャネル幅と比べて小さく、リーク電流への寄与は無視できる程度に小さい。

また、読み出し回路は、入力容量が小さく、ノードＦＮの電位が精度よく検知できる回路が好ましい。本実施の形態では、トランジスタ１０２及びトランジスタ１０３で構成されているソースフォロワ回路を用いた。トランジスタ１０２及びトランジスタ１０３は、ＤＵＴであるトランジスタ１０１と同時に形成される。

また、各端子間を電気的に接続する配線に寄生容量が生じる。このため、配線（端子）を細くして寄生容量を削減する。配線（端子）の細さは、２０ｎｍ以上０．５μｍ以下が好ましい。また、配線（端子）を細くすることでドレイン−基板間の容量を低減することができ、ドレイン−基板間の容量は、ノードＦＮの全容量の１３．４％未満が好ましく、１３．０％未満がさらに好ましい。本実施の形態では、配線（端子）の細さを０．３５μｍとする。また、ノードＦＮの容量は、５×１０^−１０Ｆとする。

＜電流測定方法＞
次に、上記の測定系を用いた電流測定方法の一例について図１および図２を参照して説明する。なお、以下に示す電流測定方法は一例に過ぎない。

まず、入力端子ＩＮ＿１と入力端子ＩＮ＿２に電位差を生じさせることでトランジスタ１００を導通させてノードＦＮに入力端子ＩＮ＿２の電位を書き込む。このとき、トランジスタ１０１は非導通になるように入力端子ＩＮ＿３と入力端子ＩＮ＿４を制御しておく。その後、トランジスタ１００が非導通になるように入力端子ＩＮ＿１と入力端子ＩＮ＿２を制御してノードＦＮの電位Ｖ_ＦＮを保持する。その後、測定期間が開始されるが、当該測定期間において、入力端子ＩＮ＿３と入力端子ＩＮ＿４の電位は固定しておく。一方で、測定期間中は、ノードＦＮの電位Ｖ_ＦＮは固定しない（フローティング状態とする）。これにより、トランジスタ１０１のオフ電流によって電荷が流れ、時間の経過と共にノードＦＮの電位Ｖ_ＦＮが変動する。つまり、ノードＦＮに保持される電荷量の変動に伴って、ノードＦＮの電位Ｖ_ＦＮが変動する。これにより、出力端子ＯＵＴの電位Ｖ_ＯＵＴも変動する。

次に、出力端子ＯＵＴの電位Ｖ_ＯＵＴの変動からノードＦＮの電位Ｖ_ＦＮの変動量を求めることで、出力端子ＯＵＴの電位Ｖ_ＯＵＴからノードＦＮの電位Ｖ_ＦＮを求めることが可能である。出力端子ＯＵＴの電位Ｖ_ＯＵＴからノードＦＮの電位Ｖ_ＦＮを求めるためには、あらかじめ、図２に示すような読み出し回路（ここではソースフォロワ回路）単体の入出力特性を評価しておく。

本実施の形態では、図２の読み出し回路において、入力端子ＩＮの電位Ｖ_ＩＮ、入力端子ＶＲＥＦの電位Ｖ_ＲＥＦを条件振りし、読み出し回路（ここではソースフォロワ回路）単体の入出力特性を評価する。なお、ここでは、入力端子ＶＤＤの電位は３Ｖ、入力端子ＶＳＳの電位は−２Ｖとし、入力端子ＩＮの電位Ｖ_ＩＮは０．１Ｖ刻みで−３Ｖ乃至４Ｖ、入力端子ＶＲＥＦの電位Ｖ_ＲＥＦは０．５Ｖ刻みで−２．５Ｖ乃至０Ｖとする。なお、入力端子ＩＮの電位Ｖ_ＩＮは図１のノードＦＮの電位Ｖ_ＦＮに対応する。

図３にソースフォロワ回路の入出力特性の一例を示す。

次に、図３に示すソースフォロワ回路の入出力特性から入力端子ＩＮの電位Ｖ_ＩＮと出力端子ＯＵＴの電位Ｖ_ＯＵＴの線形近似式を算出する（図４参照）。ここでは、入力端子ＶＲＥＦの電位Ｖ_ＲＥＦを−１．０Ｖとした際のデータを参照し見積もりを行う。

図４に示す線形近似式のｘに出力端子ＯＵＴの電位Ｖ_ＯＵＴの値を代入することで、ｙ（入力端子ＩＮの電位Ｖ_ＩＮ）を求めることができ、測定期間の最初と最後の出力端子ＯＵＴの電位Ｖ_ＯＵＴの値を代入することで入力端子ＩＮの電位Ｖ_ＩＮの電位の変動を求めることができる。

次に、下記の式よりトランジスタ１０１のリーク電流を見積もることができる。

ここで、Ｉはトランジスタ１０１のリーク電流、ＣはノードＦＮの容量、ΔＶ_ＦＮはノードＦＮの電位の変動量、Δｔは測定期間を表している。

なお、ノードＦＮの容量は、あらかじめノードＦＮ周辺と同様の構成を作製し、該構成の容量をＡｇｉｌｅｎｔ社製のＢ１５００Ａ半導体・デバイスアナライザを用いて測定することができる。

このように、ノードＦＮの容量と、ノードＦＮの電位の変動量と、測定期間から、トランジスタ１０１のリーク電流を求めることができる。

ここで、上記書き込み期間、及びその後の測定期間における各端子の電位の関係を図５に示す。

まず、測定系の電源がＯＮされてから期間Ｄが経過して入力端子ＩＮ＿２の電位がＬｏｗレベルからＨｉｇｈレベルになる。本実施の形態では、入力端子ＩＮ＿２のＬｏｗレベルの電位は１Ｖ、Ｈｉｇｈレベルの電位は２Ｖとし、期間Ｄは３秒間とする。

次に、測定系の電源がＯＮされてから期間Ａ（＞期間Ｄ）が経過して入力端子ＩＮ＿１の電位がＬｏｗレベルからＨｉｇｈレベルになる。本実施の形態では、入力端子ＩＮ＿１のＬｏｗレベルの電位は−３Ｖ、Ｈｉｇｈレベルの電位は５Ｖとし、期間Ａは８秒間とした。入力端子ＩＮ＿１の電位がＨｉｇｈレベルになると、トランジスタ１００は導通し、入力端子ＩＮ＿２の電位がノードＦＮに書き込まれる（電荷がノードＦＮに蓄積される）。

同時に、入力端子ＩＮ＿５及び入力端子ＩＮ＿６の電位がＨｉｇｈレベルからＬｏｗレベルになり、入力端子ＩＮ＿７の電位がＬｏｗレベルからＨｉｇｈレベルになる。本実施の形態では、入力端子ＩＮ＿５のＬｏｗレベルの電位は−１．５Ｖ、Ｈｉｇｈレベルの電位は１．５Ｖ、入力端子ＩＮ＿６のＬｏｗレベルの電位は−２Ｖ、Ｈｉｇｈレベルの電位は１．５Ｖ、入力端子ＩＮ＿７のＬｏｗレベルの電位は１．５Ｖ、Ｈｉｇｈレベルの電位は３Ｖとする。このとき、トランジスタ１０２およびトランジスタ１０３を含む読み出し回路は図４に示す線形近似式を満たし、出力端子ＯＵＴの電位Ｖ_ＯＵＴからノードＦＮの電位を見積もることができる。

ここで、入力端子ＩＮ＿１がＨｉｇｈレベルからＬｏｗレベルになるタイミングに合わせ、入力端子ＩＮ＿５、入力端子ＩＮ＿６および入力端子ＩＮ＿７の信号のレベルを切り替えているのは、ノードＦＮの電位が２Ｖの時（書き込み時の電位）の出力端子ＯＵＴの電位Ｖ_ＯＵＴをモニターするためである。

次に、入力端子ＩＮ＿１の電位がＨｉｇｈレベルになってから期間Ｂが経過して入力端子ＩＮ＿１の電位がＬｏｗレベルになり、トランジスタ１００は非導通となる。なお、入力端子ＩＮ＿３と入力端子ＩＮ＿４の電位は固定しておくため、ノードＦＮの電位Ｖ_ＦＮは固定されない（フローティング状態となる）。本実施の形態では、入力端子ＩＮ＿３の電位は−３Ｖ、入力端子ＩＮ＿４の電位は０Ｖとし、期間Ｂは１０秒間とする。

次に、入力端子ＩＮ＿２の電位がＨｉｇｈレベルになってから期間Ｅが経過して入力端子ＩＮ＿２の電位がＬｏｗレベルになる。本実施の形態では、期間Ｅは２０秒間とする。

また、入力端子ＩＮ＿５及び入力端子ＩＮ＿６の電位がＬｏｗレベル、入力端子ＩＮ＿７の電位がＨｉｇｈレベルになってから期間Ｆが経過して入力端子ＩＮ＿５及び入力端子ＩＮ＿６の電位がＨｉｇｈレベルになり、入力端子ＩＮ＿７の電位がＬｏｗレベルになる。本実施の形態では、期間Ｆは１５秒間とする。

ここで、入力端子ＩＮ＿５および入力端子ＩＮ＿６をＨｉｇｈレベル、入力端子ＩＮ＿７をＬｏｗレベル（入力端子ＩＮ＿５、入力端子ＩＮ＿６および入力端子ＩＮ＿７ともに１．５Ｖ）にするのは、バイアス劣化を抑制するためである。

なお、期間Ｄと期間Ｅの合計の期間は、期間Ａと期間Ｆの合計の期間と同じになっているがこれに限られず、異なっていてもよい。

また、ノードＦＮの電位が２Ｖ（書き込み時の電位）である期間に、出力端子ＯＵＴの電位Ｖ_ＯＵＴを読み取るための信号Ｔｒｉｇｇｅｒを測定器に送信し、測定器が出力端子ＯＵＴの電位Ｖ_ＯＵＴを読み取る。なお、信号Ｔｒｉｇｇｅｒを測定器に送信してから測定器が出力端子ＯＵＴの電位Ｖ_ＯＵＴを読み取るまで数秒かかるため、入力端子ＩＮ＿５および入力端子ＩＮ＿６がＬｏｗレベル、入力端子ＩＮ＿７がＨｉｇｈレベルである期間に出力端子ＯＵＴの電位Ｖ_ＯＵＴを読み取り終わる必要がある。また、入力端子ＩＮ＿５および入力端子ＩＮ＿６がＬｏｗレベル、入力端子ＩＮ＿７がＨｉｇｈレベルになると同時に信号Ｔｒｉｇｇｅｒを測定器に送信しても正確なデータを得られない可能性があるため、入力端子ＩＮ＿５および入力端子ＩＮ＿６がＬｏｗレベル、入力端子ＩＮ＿７がＨｉｇｈレベルになってから、少し（たとえば１秒）経過してから信号Ｔｒｉｇｇｅｒを測定器に送信することが好ましい。

以上により、１回目の書き込み・読み出しを行うことができる。

次に、入力端子ＩＮ＿２の電位がＬｏｗレベルになってから期間Ｆが経過して入力端子ＩＮ＿２の電位がＨｉｇｈレベルになる。

次に、入力端子ＩＮ＿１の電位がＬｏｗレベルになってから期間Ｃが経過して入力端子ＩＮ＿１の電位がＨｉｇｈレベルになる。本実施の形態では、期間Ｃは２５秒間とした。入力端子ＩＮ＿１の電位がＨｉｇｈレベルになると、トランジスタ１００は導通し、入力端子ＩＮ＿２の電位がノードＦＮに書き込まれる。

同時に、入力端子ＩＮ＿５及び入力端子ＩＮ＿６の電位がＨｉｇｈレベル、入力端子ＩＮ＿７の電位がＬｏｗレベルになってから期間Ｅが経過して入力端子ＩＮ＿５及び入力端子ＩＮ＿６の電位がＬｏｗレベル、入力端子ＩＮ＿７の電位がＨｉｇｈレベルになる。このとき、トランジスタ１０２およびトランジスタ１０３を含む読み出し回路は図４に示す線形近似式を満たし、出力端子ＯＵＴの電位Ｖ_ＯＵＴからノードＦＮの電位を見積もることができる。なお、入力端子ＩＮ＿５および入力端子ＩＮ＿６がＬｏｗレベル、入力端子ＩＮ＿７がＨｉｇｈレベルである期間に、出力端子ＯＵＴの電位Ｖ_ＯＵＴを読み取るための信号Ｔｒｉｇｇｅｒを測定器に送信し、測定器が出力端子ＯＵＴの電位Ｖ_ＯＵＴを読み取る。

次に、入力端子ＩＮ＿１の電位がＨｉｇｈレベルになってから期間Ｂが経過して入力端子ＩＮ＿１の電位がＬｏｗレベルになり、トランジスタ１００は非導通となる。

次に、入力端子ＩＮ＿２の電位がＨｉｇｈレベルになってから期間Ｅが経過して入力端子ＩＮ＿２の電位がＬｏｗレベルになる。

また、入力端子ＩＮ＿５及び入力端子ＩＮ＿６の電位がＬｏｗレベル、入力端子ＩＮ＿７の電位がＨｉｇｈレベルになってから期間Ｆが経過して入力端子ＩＮ＿５及び入力端子ＩＮ＿６の電位がＨｉｇｈレベルになり、入力端子ＩＮ＿７の電位がＬｏｗレベルになる。

以上により、２回目の書き込み・読み出しを行うことができる。本実施の形態では、書き込みを２回行っているがこれに限られず、１回のみでも３回以上でもよい。

次に、入力端子ＩＮ＿５及び入力端子ＩＮ＿６の電位がＨｉｇｈレベル、入力端子ＩＮ＿７の電位がＬｏｗレベルになってから期間Ｇが経過して入力端子ＩＮ＿５及び入力端子ＩＮ＿６の電位がＬｏｗレベルになり、入力端子ＩＮ＿７の電位がＨｉｇｈレベルになる。本実施の形態では、期間Ｇは２６秒間とする。

その後は、入力端子ＩＮ＿５及び入力端子ＩＮ＿６の電位がＬｏｗレベル、入力端子ＩＮ＿７の電位がＨｉｇｈレベルになってから期間Ｆが経過して入力端子ＩＮ＿５及び入力端子ＩＮ＿６の電位がＨｉｇｈレベルになり、入力端子ＩＮ＿７の電位がＬｏｗレベルになる。

なお、本実施の形態では、期間Ｅと期間Ｇとを異なるようにしたが、期間Ｅと期間Ｇとを同じにしてもよい。

次に、測定期間（データ保持時間）について説明する。測定期間は、任意の信号ＴｒｉｇｇｅｒがＬｏｗレベルからＨｉｇｈレベルになったときから信号Ｔｒｉｇｇｅｒが次にＬｏｗレベルからＨｉｇｈレベルになったときまでの期間である。本実施の形態では、測定期間を３００秒とした。なお、測定期間が１時間の場合は、測定期間３００秒を１２サイクル行って３００秒毎に出力端子ＯＵＴの電位Ｖ_ＯＵＴを読み出すことによって正確なデータを得ることができる。

なお、図６に示すように特性評価用回路を含む測定サンプルそのものの温度をイナートオーブンを用いて恒温化し、測定サンプルそのものの変動を抑えたうえで、さらに測定系の周辺空気も恒温空気発生装置にて一定の温度になるようにすることで測定環境によるノイズ（温度変化により変動する出力電圧）の影響を低減することができる。

具体的には、例えば、測定サンプルをイナートオーブンに入れ、測定サンプルを恒温状態にする。このとき、イナートオーブンにドライエアを供給すると、イナートオーブン内の湿度を低減することができ、低湿度の環境で測定することができる。また、サンプルは中継部とフラットケーブルで接続されており、中継部は測定系の第１の測定機及び第２の測定機と同軸ケーブルで接続されている。第１の測定機は、サンプルの情報を中継部に送るための信号を同軸ケーブルを介して発信する。第２の測定機は、サンプルの情報を中継部から得る。この第２の測定機が前述した出力端子ＯＵＴの電位Ｖ_ＯＵＴを読み出す。なお、測定系は恒温状態であることが好ましい。たとえば、断熱材やプラスチックダンボールなどで覆われ、恒温空気発生装置及びダクトケーブルを用いて、恒温空気を供給し、測定系を恒温状態にすることができる。なお、測定系は、断熱材やプラスチックダンボールなどで完全に覆わず、少量の恒温空気が外部に流れるようにしておくと好ましい。

以上に示す方法により、測定から見積もられた電流値をチャネル幅１μｍあたりに換算することで電気素子を流れる微小な電流を測定することができる。例えば、本実施の形態において示した方法により、１ｚＡ（ゼプトアンペア：１ｚＡは１０^−２１Ａ）以下、さらに１ｙＡ（ヨクトアンペア：１ｙＡは１０^−２４Ａ）以下の電流値を測定することも可能である。

本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

（実施の形態２）
本実施の形態では、酸化物半導体を用いた半導体装置（トランジスタ）について、図７を用いて説明する。なお、以下では、トップゲート型のトランジスタを例に挙げて説明するが、トランジスタの構成をトップゲート型に限る必要はない。

図７に、酸化物半導体膜にチャネル形成領域を有するトランジスタ６０の構成を、一例として示す。図７（Ａ）には、トランジスタ６０の上面図を示す。なお、図７（Ａ）では、トランジスタ６０のレイアウトを明確にするために、各種の絶縁膜を省略している。また、図７（Ａ）に示した上面図の、一点鎖線Ａ１−Ａ２における断面図を図７（Ｂ）に示し、一点鎖線Ａ３−Ａ４における断面図を図７（Ｃ）に示す。

図７に示すように、トランジスタ６０は、基板９７上に形成された絶縁膜９１上において順に積層された酸化物半導体膜９２ａ及び酸化物半導体膜９２ｂと、酸化物半導体膜９２ｂに電気的に接続され、ソース電極またはドレイン電極としての機能を有する導電膜９３及び導電膜９４と、酸化物半導体膜９２ｂ、導電膜９３及び導電膜９４上の酸化物半導体膜９２ｃと、ゲート絶縁膜としての機能を有し、なおかつ酸化物半導体膜９２ｃ上に位置する絶縁膜９５と、ゲート電極としての機能を有し、なおかつ絶縁膜９５上に位置し酸化物半導体膜９２ａ乃至酸化物半導体膜９２ｃと互いに重なる導電膜９６とを有する。なお、基板９７は、ガラス基板や半導体基板などであってもよいし、ガラス基板や半導体基板上に半導体素子が形成された素子基板であってもよい。

また、トランジスタの、具体的な構成の別の一例を、図８に示す。図８（Ａ）には、トランジスタ７０の上面図を示す。なお、図８（Ａ）では、トランジスタ７０のレイアウトを明確にするために、各種の絶縁膜を省略している。また、図８（Ａ）に示した上面図の、破線Ａ１−Ａ２における断面図を図８（Ｂ）に示し、破線Ａ３−Ａ４における断面図を図８（Ｃ）に示す。

図８に示すように、トランジスタ７０は、基板９７上に形成された絶縁膜９１上において順に積層された酸化物半導体膜９２ａ乃至酸化物半導体膜９２ｃと、酸化物半導体膜９２ｃに電気的に接続され、ソース電極またはドレイン電極としての機能を有する導電膜９３及び導電膜９４と、ゲート絶縁膜としての機能を有し、なおかつ酸化物半導体膜９２ｃ、導電膜９３及び導電膜９４上に位置する絶縁膜９５と、ゲート電極としての機能を有し、なおかつ絶縁膜９５上に位置し酸化物半導体膜９２ａ乃至酸化物半導体膜９２ｃと互いに重なる導電膜９６とを有する。

また、トランジスタの具体的な構成の別の一例を図９に示す。図９（Ａ）には、トランジスタ８０の上面図を示す。なお、図９（Ａ）では、トランジスタ８０のレイアウトを明確にするために、各種の絶縁膜を省略している。また、図９（Ａ）に示した上面図の、破線Ａ１−Ａ２における断面図を図９（Ｂ）に示し、破線Ａ３−Ａ４における断面図を図９（Ｃ）に示す。

図９に示すように、トランジスタ８０は、図７に示すトランジスタ７０上に絶縁膜９８及び絶縁膜９９が設けられている。絶縁膜９８は、ゲート絶縁膜としての機能を有する絶縁膜９５と同種の材料を用いる。このようにすることで、膜間のバンドギャップの違いから生成される界面電荷を抑制することができる。

また、図１０に示すようなボトムゲート型のトランジスタ９０を用いることもできる。図１０（Ａ）には、トランジスタ９０の上面図を示す。なお、図１０（Ａ）では、トランジスタ９０のレイアウトを明確にするために、各種の絶縁膜を省略している。また、図１０（Ａ）に示した上面図の、破線Ａ１−Ａ２における断面図を図１０（Ｂ）に示し、破線Ａ３−Ａ４における断面図を図１０（Ｃ）に示す。

図１０に示すように、トランジスタ９０は、基板９７上に形成されたゲート電極としての機能を有する導電膜９６と、ゲート絶縁膜としての機能を有する絶縁膜９５と、絶縁膜９５上において順に積層された酸化物半導体膜９２ａ及び酸化物半導体膜９２ｂと、酸化物半導体膜９２ｂに電気的に接続され、ソース電極またはドレイン電極としての機能を有する導電膜９３及び導電膜９４と、導電膜９３及び導電膜９４上に位置する絶縁膜８７、絶縁膜８８、絶縁膜８９とを有する。

なお、図７乃至図９では、積層された酸化物半導体膜９２ａ乃至酸化物半導体膜９２ｃを用いるトランジスタの構成を例示している。トランジスタが有する酸化物半導体膜は、積層された複数の酸化物半導体膜で構成されているとは限らず、単膜の酸化物半導体膜で構成されていても良い。

酸化物半導体膜９２ａ乃至酸化物半導体膜９２ｃが順に積層されている半導体膜をトランジスタが有する場合、酸化物半導体膜９２ａ及び酸化物半導体膜９２ｃは、酸化物半導体膜９２ｂを構成する金属元素の少なくとも１つを、その構成要素に含み、伝導帯下端のエネルギーが酸化物半導体膜９２ｂよりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下、真空準位に近い酸化物膜である。さらに、酸化物半導体膜９２ｂは、少なくともインジウムを含むと、キャリア移動度が高くなるため好ましい。

上記構成の半導体膜をトランジスタが有する場合、ゲート電極に電圧を印加することで、半導体膜に電界が加わると、半導体膜のうち、伝導帯下端のエネルギーが小さい酸化物半導体膜９２ｂにチャネル領域が形成される。即ち、酸化物半導体膜９２ｂと絶縁膜９５との間に酸化物半導体膜９２ｃが設けられていることによって、絶縁膜９５と離隔している酸化物半導体膜９２ｂに、チャネル領域を形成することができる。

また、酸化物半導体膜９２ｃは、酸化物半導体膜９２ｂを構成する金属元素の少なくとも１つをその構成要素に含むため、酸化物半導体膜９２ｂと酸化物半導体膜９２ｃの界面では、界面散乱が起こりにくい。従って、当該界面においてキャリアの動きが阻害されにくいため、トランジスタ９０の電界効果移動度が高くなる。

また、酸化物半導体膜９２ｂと酸化物半導体膜９２ａの界面に界面準位が形成されると、界面近傍の領域にもチャネル領域が形成されるために、トランジスタのしきい値電圧が変動してしまう。しかし、酸化物半導体膜９２ａは、酸化物半導体膜９２ｂを構成する金属元素の少なくとも１つをその構成要素に含むため、酸化物半導体膜９２ｂと酸化物半導体膜９２ａの界面には、界面準位が形成されにくい。よって、上記構成により、トランジスタのしきい値電圧等の電気的特性のばらつきを低減することができる。

また、酸化物半導体膜間に不純物が存在することによって、各膜の界面にキャリアの流れを阻害する界面準位が形成されることがないよう、複数の酸化物半導体膜を積層させることが望ましい。積層された酸化物半導体膜の膜間に不純物が存在していると、酸化物半導体膜間における伝導帯下端のエネルギーの連続性が失われ、界面近傍において、キャリアがトラップされるか、あるいは再結合により消滅してしまうからである。膜間における不純物を低減させることで、主成分である一の金属を少なくとも共に有する複数の酸化物半導体膜を、単に積層させるよりも、連続接合（ここでは特に伝導帯下端のエネルギーが各膜の間で連続的に変化するＵ字型の井戸構造を有している状態）が形成されやすくなる。

連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（５×１０^−７Ｐａ乃至１×１０^−４Ｐａ程度まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体が逆流しないようにしておくことが好ましい。

高純度の真性な酸化物半導体を得るためには、各チャンバー内を高真空排気するのみならず、スパッタリングに用いるガスの高純度化も重要である。上記ガスとして用いる酸素ガスやアルゴンガスの露点を、−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下とし、使用するガスの高純度化を図ることで、酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。具体的に、酸化物半導体膜９２ｂがＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜９２ｂを成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ_１：ｙ_１：ｚ_１とすると_、ｘ_１／ｙ_１は、１／３以上６以下、さらには１以上６以下であって、ｚ_１／ｙ_１は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ_１／ｙ_１を１以上６以下とすることで、酸化物半導体膜９２ｂとしてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等がある。

具体的に、酸化物半導体膜９２ａ、酸化物半導体膜９２ｃがＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜９２ａ、酸化物半導体膜９２ｃを成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ_２：ｙ_２：ｚ_２とすると_、ｘ_２／ｙ_２＜ｘ_１／ｙ_１であって、ｚ_２／ｙ_２は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ_２／ｙ_２を１以上６以下とすることで、酸化物半導体膜９２ａ、酸化物半導体膜９２ｃとして後述するＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８等がある。また、酸化物半導体膜９２ｃが酸化ガリウム膜である場合、ゲート絶縁膜を流れてしまうリーク電流の要因となるインジウムの拡散を低減することができるため測定系のオフ電流をより低減することができる。

なお、酸化物半導体膜９２ａ及び酸化物半導体膜９２ｃの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、酸化物半導体膜９２ｂの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下であり、さらに好ましくは３ｎｍ以上５０ｎｍ以下である。

３層構造の半導体膜において、酸化物半導体膜９２ａ乃至酸化物半導体膜９２ｃは、非晶質または結晶質の両方の形態を取りうる。ただし、チャネル領域が形成される酸化物半導体膜９２ｂが結晶質であることにより、トランジスタに安定した電気的特性を付与することができるため、酸化物半導体膜９２ｂは結晶質であることが好ましい。

なお、チャネル形成領域とは、トランジスタの半導体膜のうち、ゲート電極と重なり、かつソース電極とドレイン電極に挟まれる領域を意味する。また、チャネル領域とは、チャネル形成領域において、電流が主として流れる領域をいう。

例えば、酸化物半導体膜９２ａ及び酸化物半導体膜９２ｃとして、スパッタリング法により形成したＩｎ−Ｇａ−Ｚｎ酸化物膜を用いる場合、酸化物半導体膜９２ａ及び酸化物半導体膜９２ｃの成膜には、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いることができる。成膜条件は、例えば、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力０．４Ｐａとし、基板温度を２００℃とし、ＤＣ電力０．５ｋＷとすればよい。

また、酸化物半導体膜９２ｂをＣＡＡＣ−ＯＳ膜とする場合、酸化物半導体膜９２ｂの成膜には、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）を含む多結晶ターゲットを用いることが好ましい。成膜条件は、例えば、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度３００℃とし、ＤＣ電力０．５ｋＷとすることができる。また、酸化物半導体膜９２ｂをＣＡＡＣ−ＯＳ膜とする場合、酸化物半導体膜９２ｂの成膜には、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝２：１：３［原子数比］）をターゲットに用いてもよい。このようなターゲットを用いて成膜されたＣＡＡＣ−ＯＳ膜は、一定の範囲におけるＣＡＡＣ−ＯＳの回折パターンが観測される領域の割合（ＣＡＡＣ化率ともいう）を高くすることができるので、当該ＣＡＡＣ−ＯＳ膜にチャネル形成領域を有するトランジスタの周波数特性（ｆ特）を高めることができる。

なお、酸化物半導体膜９２ａ乃至酸化物半導体膜９２ｃは、スパッタリング法により形成することができる。

なお、電子供与体（ドナー）となる水分または水素などの不純物が低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）は、キャリア発生源が少ないため、ｉ型（真性半導体）又はｉ型に限りなく近くすることができる。そのため、高純度化された酸化物半導体膜にチャネル形成領域を有するトランジスタは、オフ電流が著しく小さく、信頼性が高い。そして、当該酸化物半導体膜にチャネル形成領域が形成されるトランジスタは、閾値電圧がプラスとなる電気的特性（ノーマリーオフ特性ともいう。）になりやすい。

具体的に、高純度化された酸化物半導体膜にチャネル形成領域を有するトランジスタのオフ電流が小さいことは、先の評価方法により証明できる。

なお、半導体膜として酸化物半導体膜を用いる場合、酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気的特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を含むことが好ましい。

酸化物半導体の中でもＩｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｚｎ酸化物などは、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、スパッタリング法や湿式法により電気的特性の優れたトランジスタを作製することが可能であり、量産性に優れるといった利点がある。また、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、上記Ｉｎ−Ｇａ−Ｚｎ酸化物は、ガラス基板上に、電気的特性の優れたトランジスタを作製することが可能である。また、基板の大型化にも対応が可能である。

また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。

例えば、酸化物半導体として、酸化インジウム、酸化ガリウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ酸化物、Ｓｎ−Ｚｎ酸化物、Ａｌ−Ｚｎ酸化物、Ｚｎ−Ｍｇ酸化物、Ｓｎ−Ｍｇ酸化物、Ｉｎ−Ｍｇ酸化物、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｚｎ酸化物、Ｓｎ−Ｇａ−Ｚｎ酸化物、Ａｌ−Ｇａ−Ｚｎ酸化物、Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｌａ−Ｚｎ酸化物、Ｉｎ−Ｐｒ−Ｚｎ酸化物、Ｉｎ−Ｎｄ−Ｚｎ酸化物、Ｉｎ−Ｃｅ−Ｚｎ酸化物、Ｉｎ−Ｓｍ−Ｚｎ酸化物、Ｉｎ−Ｅｕ−Ｚｎ酸化物、Ｉｎ−Ｇｄ−Ｚｎ酸化物、Ｉｎ−Ｔｂ−Ｚｎ酸化物、Ｉｎ−Ｄｙ−Ｚｎ酸化物、Ｉｎ−Ｈｏ−Ｚｎ酸化物、Ｉｎ−Ｅｒ−Ｚｎ酸化物、Ｉｎ−Ｔｍ−Ｚｎ酸化物、Ｉｎ−Ｙｂ−Ｚｎ酸化物、Ｉｎ−Ｌｕ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ酸化物を用いることができる。

なお、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物とは、ＩｎとＧａとＺｎを含む酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素を含んでいてもよい。Ｉｎ−Ｇａ−Ｚｎ酸化物は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、移動度も高い。

例えば、Ｉｎ−Ｓｎ−Ｚｎ酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ酸化物でも、バルク内欠陥密度を低減することにより移動度を上げることができる。

また、以下では、酸化物半導体がＩｎ−Ｇａ−Ｚｎ酸化物である場合の結晶性と、酸素透過性との関係を説明する。

Ｉｎ−Ｇａ−Ｚｎ酸化物の結晶における、過剰酸素（酸素）の移動に係るエネルギー障壁について計算により求める。計算には、密度汎関数理論に基づく平面波基底第一原理計算ソフトＶＡＳＰ（Ｖｉｅｎｎａａｂ−ｉｎｉｔｉｏｓｉｍｕｌａｔｉｏｎｐａｃｋａｇｅ）を用いる。なお、汎関数としてはＧＧＡ−ＰＢＥを用いる。また、平面波のカットオフエネルギーを４００ｅＶとする。また、ＰＡＷ（ＰｒｏｊｅｃｔｏｒＡｕｇｍｅｎｔｅｄＷａｖｅ）法により内殻電子の効果を取り入れる。

ここでは、図１１に示すＩｎ−Ｇａ−Ｚｎ酸化物の結晶において、過剰酸素（酸素）の移動経路１、移動経路２、移動経路３および移動経路４の移動しやすさを計算する。

なお、移動経路１は、三つのインジウム原子および一つの亜鉛原子と結合した酸素に結合した過剰酸素（酸素）が、隣接する三つのインジウム原子および一つの亜鉛原子と結合した酸素に結合する経路である。また、移動経路２は、三つのインジウム原子および一つのガリウム原子と結合した酸素に結合した過剰酸素（酸素）が、インジウムおよび酸素を含む層を横切って、隣接する三つのインジウム原子および一つの亜鉛原子と結合した酸素に結合する経路である。また、移動経路３は、二つのガリウム原子および一つの亜鉛原子と結合した酸素に結合した過剰酸素（酸素）が、隣接する二つの亜鉛原子および一つのガリウム原子と結合した酸素に結合する経路である。また、移動経路４は、二つのガリウム原子および一つの亜鉛原子と結合した酸素に結合した過剰酸素（酸素）が、ガリウム、亜鉛および酸素を含む層を横切って、隣接する三つのインジウム原子および一つのガリウム原子と結合した酸素に結合する経路である。

単位時間当たりに拡散のエネルギー障壁Ｅ_ａを越える頻度を拡散頻度Ｒとすると、Ｒは下に示す式で表すことができる。

Ｒ＝ν・ｅｘｐ［−Ｅ_ａ／（ｋ_ＢＴ）］

なお、νは拡散原子の熱振動の振動数、ｋ_Ｂはボルツマン定数、Ｔは絶対温度である。νにデバイ振動数として１０^１３［１／ｓｅｃ］を与えた場合の、３５０℃および４５０℃における拡散頻度Ｒは表１のようになる。

表１に示すように、インジウムおよび酸素を含む層を横切る移動経路２において、他の移動経路よりも高いエネルギー障壁を有することがわかる。これは、Ｉｎ−Ｇａ−Ｚｎ酸化物の結晶は、ｃ軸方向における過剰酸素（酸素）の移動が起こりにくいことを示している。即ち、ＣＡＡＣ−ＯＳなどのように、ｃ軸配向性を有し、被形成面または上面に概略垂直な方向を向いている構造を有する場合、被形成面または上面に概略垂直な方向における過剰酸素（酸素）の移動が起こりにくいことを示している。

また、トランジスタにおいて、ソース電極及びドレイン電極に用いられる導電性材料によっては、ソース電極及びドレイン電極中の金属が、酸化物半導体膜から酸素を引き抜くことがある。この場合、酸化物半導体膜のうち、ソース電極及びドレイン電極に接する領域が、酸素欠損の形成によりｎ型化される。ｎ型化された領域は、ソース領域またはドレイン領域として機能するため、酸化物半導体膜とソース電極及びドレイン電極との間におけるコンタクト抵抗を下げることができる。よって、ｎ型化された領域が形成されることで、トランジスタ９０の移動度及びオン電流を高めることができ、それにより、トランジスタ９０を用いた半導体装置の高速動作を実現することができる。

なお、ソース電極及びドレイン電極中の金属による酸素の引き抜きは、ソース電極及びドレイン電極をスパッタリング法などにより形成する際に起こりうるし、ソース電極及びドレイン電極を形成した後に行われる加熱処理によっても起こりうる。また、ｎ型化される領域は、酸素と結合し易い導電性材料をソース電極及びドレイン電極に用いることで、より形成されやすくなる。上記導電性材料としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどが挙げられる。

複数の積層された酸化物半導体膜を有する半導体膜をトランジスタ９０に用いる場合、ｎ型化される領域は、チャネル領域となる酸化物半導体膜９２ｂにまで達していることが、トランジスタ９０の移動度及びオン電流を高め、半導体装置の高速動作を実現する上で好ましい。

絶縁膜９１は、加熱により上記酸素の一部を酸化物半導体膜９２ａ乃至酸化物半導体膜９２ｃに供給する機能を有する絶縁膜であることが望ましい。また、絶縁膜９１は、欠陥が少ないことが好ましく、代表的には、ＥＳＲ測定により得られる、シリコンのダングリングボンドに由来するｇ＝２．００１を持つスピンの密度が１×１０^１８ｓｐｉｎｓ／ｃｍ^３以下であることが好ましい。

絶縁膜９１は、加熱により上記酸素の一部を酸化物半導体膜９２ａ乃至酸化物半導体膜９２ｃに供給する機能を有するため、酸化物であることが望ましく、例えば、酸化アルミニウム、酸化マグネシウム、酸化珪素、酸化窒化珪素、窒化酸化珪素、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどを用いることができる。絶縁膜９１は、プラズマＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法またはスパッタリング法等により、形成することができる。

なお、本明細書中において、酸化窒化物は、その組成として、窒素よりも酸素の含有量が多い材料を指し、窒化酸化物は、その組成として、酸素よりも窒素の含有量が多い材料を指す。

なお、図７乃至図９に示すトランジスタは、チャネル領域が形成される酸化物半導体膜９２ｂの端部のうち、導電膜９３及び導電膜９４とは重ならない端部、言い換えると、導電膜９３及び導電膜９４が位置する領域とは異なる領域に位置する端部と、導電膜９６とが、重なる構成を有する。酸化物半導体膜９２ｂの端部は、当該端部を形成するためのエッチングでプラズマに曝されるときに、エッチングガスから生じた塩素ラジカル、フッ素ラジカル等が、酸化物半導体を構成する金属元素と結合しやすい。よって、酸化物半導体膜の端部では、当該金属元素と結合していた酸素が脱離しやすい状態にあるため、酸素欠損が形成され、ｎ型化しやすいやすい。しかし、図７乃至図９に示すトランジスタでは、導電膜９３及び導電膜９４とは重ならない酸化物半導体膜９２ｂの端部と、導電膜９６とが重なるため、導電膜９６の電位を制御することにより、当該端部にかかる電界を制御することができる。よって、酸化物半導体膜９２ｂの端部を介して導電膜９３と導電膜９４の間に流れる電流を、導電膜９６に与える電位によって制御することができる。このようなトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。

具体的に、ｓ−ｃｈａｎｎｅｌ構造の場合、トランジスタがオフとなるような電位を導電膜９６に与えたときは、当該端部を介して導電膜９３と導電膜９４の間に流れるオフ電流を小さく抑えることができる。そのため、トランジスタでは、大きなオン電流を得るためにチャネル長を短くし、その結果、酸化物半導体膜９２ｂの端部における導電膜９３と導電膜９４の間の長さが短くなっても、トランジスタのオフ電流を小さく抑えることができる。よって、トランジスタは、チャネル長を短くすることで、オンのときには大きいオン電流を得ることができ、オフのときにはオフ電流を小さく抑えることができる。

また、具体的に、ｓ−ｃｈａｎｎｅｌ構造の場合、トランジスタがオンとなるような電位を導電膜９６に与えたときは、当該端部を介して導電膜９３と導電膜９４の間に流れる電流を大きくすることができる。当該電流は、トランジスタの電界効果移動度とオン電流の増大に寄与する。そして、酸化物半導体膜９２ｂの端部と、導電膜９６とが重なることで、酸化物半導体膜９２ｂにおいてキャリアの流れる領域が、絶縁膜９５に近い酸化物半導体膜９２ｂの界面近傍のみでなく、酸化物半導体膜９２ｂの広い範囲においてキャリアが流れるため、トランジスタにおけるキャリアの移動量が増加する。この結果、トランジスタのオン電流が大きくなる共に、電界効果移動度が高くなり、代表的には電界効果移動度が１０ｃｍ^２／Ｖ・ｓ以上、さらには２０ｃｍ^２／Ｖ・ｓ以上となる。なお、ここでの電界効果移動度は、酸化物半導体膜の物性値としての移動度の近似値ではなく、トランジスタの飽和領域における電流駆動力の指標であり、見かけ上の電界効果移動度である。

＜酸化物半導体膜の構造＞
以下では、酸化物半導体膜の構造について説明する。なお、以下の説明において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。

酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ＣＡｘｉｓＡｌｉｇｎｅｄＣｒｙｓｔａｌｌｉｎｅＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅＯＳ：ａｍｏｒｐｈｏｕｓｌｉｋｅＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。

また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、ｎｃ−ＯＳなどがある。

非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であって不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距離秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。

逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅｔｅｌｙａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体と呼ぶことはできない。ただし、ａ−ｌｉｋｅＯＳは、微小な領域において周期構造を有するものの、鬆（ボイドともいう。）を有し、不安定な構造である。そのため、物性的には非晶質酸化物半導体に近いといえる。

＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。

ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一つである。

透過型電子顕微鏡（ＴＥＭ：ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図１２（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（ＳｐｈｅｒｉｃａｌＡｂｅｒｒａｔｉｏｎＣｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うことができる。

図１２（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図１２（Ｂ）に示す。図１２（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。

図１２（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図１２（Ｃ）は、特徴的な原子配列を、補助線で示したものである。図１２（Ｂ）および図１２（Ｃ）より、ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあり、ペレットとペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−ＡｘｉｓＡｌｉｇｎｅｄｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。

ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる（図１２（Ｄ）参照。）。図１２（Ｃ）で観察されたペレットとペレットとの間で傾きが生じている箇所は、図１２（Ｄ）に示す領域５１６１に相当する。

また、図１３（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図１３（Ａ）の領域（１）、領域（２）および領域（３）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図１３（Ｂ）、図１３（Ｃ）および図１３（Ｄ）に示す。図１３（Ｂ）、図１３（Ｃ）および図１３（Ｄ）より、ペレットは、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかしながら、異なるペレット間で、金属原子の配列に規則性は見られない。

次に、Ｘ線回折（ＸＲＤ：Ｘ−ＲａｙＤｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図１４（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。

なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。

一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ_４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図１４（Ｂ）に示すように明瞭なピークは現れない。これに対し、ＩｎＧａＺｎＯ_４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφスキャンした場合、図１４（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。

次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの電子線を入射させると、図１５（Ａ）に示すような回折パターン（制限視野透過電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ_４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図１５（Ｂ）に示す。図１５（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図１５（Ｂ）における第１リングは、ＩｎＧａＺｎＯ_４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図１５（Ｂ）における第２リングは（１１０）面などに起因すると考えられる。

上述したように、ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をするとＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。

なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。

酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。

不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。

＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。

ｎｃ−ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。

ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅＯＳや非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いた場合、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークは検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される場合がある。

このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（ＲａｎｄｏｍＡｌｉｇｎｅｄｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。

ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。

＜ａ−ｌｉｋｅＯＳ＞
ａ−ｌｉｋｅＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。

ａ−ｌｉｋｅＯＳは、高分解能ＴＥＭ像において鬆が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。

鬆を有するため、ａ−ｌｉｋｅＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。

電子照射を行う試料として、ａ−ｌｉｋｅＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ（試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。

まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有することがわかる。

なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、ＩｎＧａＺｎＯ_４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ_４の結晶部と見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ_４の結晶のａ−ｂ面に対応する。

図１６は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である。ただし、上述した格子縞の長さを結晶部の大きさとしている。図１６より、ａ−ｌｉｋｅＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図１６中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０^８ｅ⁻／ｎｍ^２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０^８ｅ⁻／ｎｍ^２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図１６中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度であることがわかる。

このように、ａ−ｌｉｋｅＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られないことがわかる。即ち、ａ−ｌｉｋｅＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。

また、鬆を有するため、ａ−ｌｉｋｅＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ_４の密度は６．３５７ｇ／ｃｍ^３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅＯＳの密度は５．０ｇ／ｃｍ^３以上５．９ｇ／ｃｍ^３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ^３以上６．３ｇ／ｃｍ^３未満となる。

なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。

以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。

以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。

（実施の形態３）
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：ＤｉｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機、医療機器などが挙げられる。これら電子機器の具体例を図１７に示す。

図１７（Ａ）は携帯型ゲーム機であり、筐体５００１、筐体５００２、表示部５００３、表示部５００４、マイクロホン５００５、スピーカー５００６、操作キー５００７、スタイラス５００８等を有する。本発明の一態様にかかる半導体装置は、携帯型ゲーム機の各種集積回路に用いることができる。なお、図１７（Ａ）に示した携帯型ゲーム機は、２つの表示部５００３と表示部５００４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。

図１７（Ｂ）は携帯情報端末であり、第１筐体５６０１、第２筐体５６０２、第１表示部５６０３、第２表示部５６０４、接続部５６０５、操作キー５６０６等を有する。本発明の一態様にかかる半導体装置は、携帯情報端末の各種集積回路に用いることができる。第１表示部５６０３は第１筐体５６０１に設けられており、第２表示部５６０４は第２筐体５６０２に設けられている。そして、第１筐体５６０１と第２筐体５６０２とは、接続部５６０５により接続されており、第１筐体５６０１と第２筐体５６０２の間の角度は、接続部５６０５により変更が可能である。第１表示部５６０３における映像を、接続部５６０５における第１筐体５６０１と第２筐体５６０２との間の角度に従って、切り替える構成としても良い。また、第１表示部５６０３及び第２表示部５６０４の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしても良い。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。或いは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。

図１７（Ｃ）はノート型パーソナルコンピュータであり、筐体５４０１、表示部５４０２、キーボード５４０３、ポインティングデバイス５４０４等を有する。本発明の一態様にかかる半導体装置は、ノート型パーソナルコンピュータの各種集積回路に用いることができる。

図１７（Ｄ）は電気冷凍冷蔵庫であり、筐体５３０１、冷蔵室用扉５３０２、冷凍室用扉５３０３等を有する。本発明の一態様にかかる半導体装置は、電気冷凍冷蔵庫の各種集積回路に用いることができる。

図１７（Ｅ）はビデオカメラであり、第１筐体５８０１、第２筐体５８０２、表示部５８０３、操作キー５８０４、レンズ５８０５、接続部５８０６等を有する。本発明の一態様にかかる半導体装置は、ビデオカメラの各種集積回路に用いることができる。操作キー５８０４及びレンズ５８０５は第１筐体５８０１に設けられており、表示部５８０３は第２筐体５８０２に設けられている。そして、第１筐体５８０１と第２筐体５８０２とは、接続部５８０６により接続されており、第１筐体５８０１と第２筐体５８０２の間の角度は、接続部５８０６により変更が可能である。表示部５８０３における映像を、接続部５８０６における第１筐体５８０１と第２筐体５８０２との間の角度に従って切り替える構成としても良い。

図１７（Ｆ）は普通自動車であり、車体５１０１、車輪５１０２、ダッシュボード５１０３、ライト５１０４等を有する。本発明の一態様にかかる半導体装置は、普通自動車の各種集積回路に用いることができる。

本実施例では、本発明の一態様を用いて実際に行った電流測定の結果を示す。なお、本実施例では、図１に示した測定系を用意して電流測定を行った。被試験用トランジスタとしてチャネル長Ｌ＝０．８μｍ、チャネル幅Ｗ＝１０ｃｍの、高純度化した酸化物半導体を用いた先の実施の形態で示した図７のトランジスタを採用し、当該トランジスタのオフ電流を測定した。

なお、各端子間を電気的に接続する配線に寄生容量が生じる。このため、配線を細くして寄生容量を削減する。図１８に、寄生容量を削減するために配線の細さを０．３５μｍとした構成を示し、図１９に、配線の細さが０．８μｍの場合の構成例を示す。なお、図１８（Ａ）および図１９（Ａ）は、全体図を示し、図１８（Ｂ）および図１９（Ｂ）は、図１８（Ａ）および図１９（Ａ）の点線で囲った部分の拡大図を示す。なお、図１８の構成におけるノードＦＮの全容量は５．２４×１０^−１０Ｆであり、ドレイン−ゲート間の容量は５．０６×１０^−１０Ｆ（全容量の９６．５％）、ドレイン−ソース間の容量は１．７２×１０^−１２Ｆ（全容量の０．３％）、ドレイン−基板間の容量は１．５９×１０^−１１Ｆ（全容量の３．０％）、その他の容量は６．２１×１０^−１３Ｆ（全容量の０．１％）であった。また、図１９の構成におけるノードＦＮの全容量は１．０２×１０^−１０Ｆであり、ドレイン−ゲート間の容量は８．４４×１０^−１１Ｆ（全容量の８２．９％）、ドレイン−ソース間の容量は３．２１×１０^−１２Ｆ（全容量の３．２％）、ドレイン−基板間の容量は１．３６×１０^−１１Ｆ（全容量の１３．４％）、その他の容量は６．２１×１０^−１３Ｆ（全容量の０．６％）であった。

また、各電位の関係は、図５のタイミングチャートに従った。また、１２５℃で１０時間、データの保持を行った。測定期間においては、一定時間ごとに、出力端子ＯＵＴの電位Ｖ_ＯＵＴを測定し、ノードＦＮの電位を見積もり、オフ電流を導いた。

図２０に、上記電流測定に係る経過時間Ｔｉｍｅ［ｈｒ］と、オフ電流［Ａ／μｍ］との関係を示す。なお、図中の四角は図１８の構成を用いた結果、図中のバツ印は図１９の構成を用いた結果である。図２０から、配線の太さを細くした構成の方がオフ電流の値が小さいことが確認できた。

また、チャネル長Ｌ＝０．８μｍ、チャネル幅Ｗ＝１ｍの、高純度化した酸化物半導体を用いた先の実施の形態で示した図７のトランジスタ、かつ、配線の太さを細くした構成においても同様に評価した。

図２１に、上記電流測定に係る経過時間Ｔｉｍｅ［ｈｒ］と、オフ電流［Ａ／μｍ］との関係を示す。

図２１により、チャネル幅Ｗ＝１ｍであるとオフ電流は約９００ｙＡ／μｍとなることが確認できた。

本実施例では、本発明の一態様を用いて実際に行った電流測定の結果を示す。なお、本実施例では、図１に示した測定系を用意して電流測定を行った。チャネル長Ｌ＝０．８μｍ、チャネル幅Ｗ＝１０ｃｍの、高純度化した酸化物半導体を用いた先の実施の形態で示した図７乃至図９のトランジスタを採用し、当該トランジスタのオフ電流を測定した。

なお、本実施例で用いる図７に示すトランジスタは、先に示した寄生容量を削減するために配線を細くした（細さ０．３５μｍ）構成であり、本実施例で用いる図８及び図９に示すトランジスタは先に示した配線の細さが０．８μｍの構成である。

また、各電位の関係は、図５のタイミングチャートに従った。また、１２５℃で１０時間、データの保持を行った。さらに８５℃で２４時間、データの保持を行った。測定期間においては、出力端子ＯＵＴの電位Ｖ_ＯＵＴを測定し、ノードＦＮの電位を見積もり、オフ電流を導いた。
図２２に、測定時の基板温度（絶対温度）の逆数とオフ電流との関係を示す。ここでは、理解を容易にするため測定時の基板温度の逆数に１０００を掛けた数値（１０００／Ｔ）［１／Ｋ］を横軸としている。なお、図中の四角は先に示した寄生容量を削減するために配線を細くした構成で、かつ、図７に示すトランジスタを用いた結果、図中の三角は先に示した寄生容量を削減するために配線を細くした構成で、かつ、図８に示すトランジスタを用いた結果、図中のひし形は先に示した寄生容量を削減するために配線を細くした構成で、かつ、図９に示すトランジスタを用いた結果である。

図２２より、８５℃で２４時間の条件では、オフ電流はおよそ３×１０^−２３Ａ／μｍ（３０ｙＡ／μｍ）、１２５℃で１０時間の条件では、オフ電流はおよそ１×１０^−２１Ａ／μｍ（１ｚＡ／μｍ）であった。

また、ノードＦＮに接続されたトランジスタ１０２およびトランジスタ１０３を含む読み出し回路（本実施ではソースフォロワ回路）の出力電位を時間ごとにプロットした図を図２３に示す。

図２３に示すように、ノードＦＮへの書き込みが行われてから次のノードＦＮへの書き込みが行われるまでの期間におけるオフ電流による電圧降下は非常に少なく、０．００１Ｖ乃至０．００２Ｖしか変動していないことが分かった。

本実施例では、本発明の一態様を用いて実際に行った電流測定の結果を示す。なお、本実施例では、図１に示した測定系を用意して電流測定を行った。チャネル長Ｌ＝０．８μｍ、チャネル幅Ｗ＝１０ｃｍの、高純度化した酸化物半導体を用いた先の実施の形態で示した図７のトランジスタを採用し、当該トランジスタのオフ電流を測定した。

また、試料は２種類用意した。試料１は図７のトランジスタの酸化物半導体膜９２ｃをＩｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットで作製したものを用い、配線の細さが０．８μｍである構成である。試料２は図７のトランジスタの酸化物半導体膜９２ｃが酸化ガリウム膜であり、先に示した寄生容量を削減するために配線を細くした（細さ０．３５μｍ）構成である。

また、各電位の関係は、図５のタイミングチャートに従った。また、１５０℃で１０時間、データの保持を行った。さらに１２５℃で１０時間、データの保持を行った。さらに８５℃で２４時間、データの保持を行った。さらに試料１のみ６０℃で６０時間、データの保持を行った。測定期間においては、出力端子ＯＵＴの電位Ｖ_ＯＵＴを測定し、ノードＦＮの電位を見積もり、オフ電流を導いた。

図２４に、測定時の基板温度（絶対温度）の逆数とオフ電流との関係を示す。ここでは、理解を容易にするため測定時の基板温度の逆数に１０００を掛けた数値（１０００／Ｔ）［１／Ｋ］を横軸としている。なお、図中の四角は試料１の結果、図中のひし形は試料２の結果である。

図２４より、８５℃で２４時間の条件では、試料１のオフ電流は３７．６ｙＡ／μｍ、試料２のオフ電流は６ｙＡ／μｍであり、６０℃で６０時間の条件では、試料１のオフ電流は３ｙＡ／μｍであることが確認できた。

本実施例に用いたトランジスタの構成は、実施例３の試料２と同様であり、測定系が２３℃一定になるように恒温状態にして１０サンプル測定した。

また、各電位の関係は、図５のタイミングチャートに従った。また、１５０℃で１０時間、データの保持を行った。さらに１２５℃で１０時間、データの保持を行った。さらに８５℃で２４時間、データの保持を行った。測定期間においては、出力端子ＯＵＴの電位Ｖ_ＯＵＴを測定し、ノードＦＮの電位を見積もり、オフ電流を導いた。

図２５に、測定時の基板温度（絶対温度）の逆数とオフ電流との関係を示す。ここでは、理解を容易にするため測定時の基板温度の逆数に１０００を掛けた数値（１０００／Ｔ）［１／Ｋ］を横軸としている。

図２５より、８５℃で２４時間の条件では、オフ電流は１ｙＡ／μｍ以下の場合があることが確認できた。

６０トランジスタ
７０トランジスタ
８０トランジスタ
８７絶縁膜
８８絶縁膜
８９絶縁膜
９０トランジスタ
９１絶縁膜
９２ａ酸化物半導体膜
９２ｂ酸化物半導体膜
９２ｃ酸化物半導体膜
９３導電膜
９４導電膜
９５絶縁膜
９６導電膜
９７基板
９８絶縁膜
９９絶縁膜
１００トランジスタ
１０１トランジスタ
１０２トランジスタ
１０３トランジスタ
５００１筐体
５００２筐体
５００３表示部
５００４表示部
５００５マイクロホン
５００６スピーカー
５００７操作キー
５００８スタイラス
５１０１車体
５１０２車輪
５１０３ダッシュボード
５１０４ライト
５１２０基板
５３０１筐体
５３０２冷蔵室用扉
５３０３冷凍室用扉
５４０１筐体
５４０２表示部
５４０３キーボード
５４０４ポインティングデバイス
５６０１筐体
５６０２筐体
５６０３表示部
５６０４表示部
５６０５接続部
５６０６操作キー
５８０１筐体
５８０２筐体
５８０３表示部
５８０４操作キー
５８０５レンズ
５８０６接続部

Claims

基板上に、被試験用トランジスタと、第１のトランジスタと、読み出し回路とを有し、
前記被試験用トランジスタの第１の端子と、前記第１のトランジスタの第１の端子と、前記読み出し回路とが電気的に接続するノードを有し、
前記被試験用トランジスタの第２の端子に第１の電位を与え、
前記第１のトランジスタの第２の端子に第２の電位を与え、
前記第１のトランジスタを導通させ、前記ノードに所定の電荷を蓄積させ、
前記読み出し回路の出力端子の第３の電位を測定し、
前記第１のトランジスタを非導通にし、
前記読み出し回路の前記出力端子の第４の電位を測定し、
前記第３の電位と前記第４の電位の差から、前記ノードが保持する電荷量を見積もり、
前記電荷量から、前記被試験用トランジスタの前記第２の端子と前記第１のトランジスタの前記第１の端子との間を流れる電流値を算出し、
前記被試験用トランジスタの前記第１の端子あるいは前記第２の端子と前記基板との間の容量は、前記ノードの全容量の１３．４％未満であることを特徴とする電流測定方法。
請求項１において、
前記被試験用トランジスタは、前記第１のトランジスタよりチャネル幅が大きいことを特徴とする電流測定方法。
請求項１または請求項２において、
前記読み出し回路は、第２のトランジスタ及び第３のトランジスタを有し、
前記第２のトランジスタのゲート端子は前記ノードと電気的に接続し、
前記第３のトランジスタの第１の端子は、前記第２のトランジスタの第１の端子および前記出力端子と電気的に接続することを特徴とする電流測定方法。
請求項３において、
前記第２のトランジスタの第２の端子の電位と、前記第３のトランジスタの第２の端子の電位と、前記第３のトランジスタのゲート端子の電位とは、同電位である期間を有することを特徴とする電流測定方法。
請求項１乃至請求項４のいずれか一において、
測定環境を恒温状態にして測定する電流測定方法。