JP6494716B2 - 回路基板およびその製造方法 - Google Patents

Description

本発明は回路基板およびその製造方法に関し、特に、均一な厚さの導電層を有する回路基板およびその製造方法に関する。

プリント回路基板(printed circuit board，ＰＣＢ)は、回路設計に応じ、回路部品を接続する導電配線の配線パターンを描画してから、機械および化学加工、表面処理などの方式により絶縁体上に電気的な導体を形成した回路基板である。上述の回路パターンは、印刷、リソグラフィー、エッチングおよび電気メッキなどの技術により精密な配線となり、電子部品および部品間の回路の相互接続をサポートする組み立てのプラットフォームになる。

現在、基板導電層の大半は依然として電気メッキの方式で形成されているが、製品の機能性の設計要素のために、ビアホール数の設計は、チップ実装領域にますます多くかつ集中するようになっており、ビアホール数の分布が不均一となっている。分布が不均一なために、電気メッキの過程でホール数高密度領域で電流が分散し、ホール数低密度領域では電流が集中してしまい、電気メッキ後にホール数高密度（密集）領域とホール数低密度（過疎）領域で導電層の厚さが不均一となる現象が生じてしまう。このことは製品の抵抗、インピーダンスに影響し、また後続の工程、例えばパッケージング時の半田ボール実装／半田ペースト印刷の安定性にも影響を及ぼす。

図１Ａは、チップ実装領域Ａおよび非チップ実装領域Ｂを含む従来技術による回路基板の上面図を示している。図１Ｂは、従来技術による回路基板の断面図を示している。回路基板は、基板１００、複数の第１の導電ブロック２００、第１の絶縁層２１０、第１の導電層２５０、複数の第２の導電ブロック３００、第２の絶縁層３１０、および第２の導電層３５０を含む。図１Ｂから、チップ実装領域Ａ中の開口密集領域２０２、３０２上方に位置する第１の導電層２５０、第２の導電層３５０の厚さは比較的薄く、非チップ実装領域Ｂ中の開口過疎領域２０４、３０４上方に位置する第１の導電層２５０、第２の導電層３５０の厚さは比較的厚いという状況が見て取れる。上述したように、このような導電層の厚さ不均一の現象は、製品の抵抗、インピーダンスに影響し、また後続工程の安定性にも影響する。

よって、均一な厚さの導電層を備える回路基板およびその製造方法を開発することが目下の急務である。

１実施形態によれば、本発明は、対向する第１の表面および第２の表面を有する基板と、基板の第１の表面上に間隔をあけて配列する、開口密集領域の第１の導電ブロックおよび開口過疎領域の第１の導電ブロックを含む複数の第１の導電ブロックと、基板の第１の表面上に設置され、かつ開口密集領域を構成する複数の第１の開口および開口過疎領域を構成する複数の第２の開口を備えて、開口密集領域の第１の導電ブロックおよび開口過疎領域の第１の導電ブロックをそれぞれ露出させる第１の絶縁層と、第１の絶縁層上に間隔をあけて配列する複数の導電部材とを含む回路基板であって、導電部材が、第１の開口に対応して充填されて、開口密集領域の第１の導電ブロックと電気的に接続する複数の第１の導電部材と、第２の開口に対応して充填されて、開口過疎領域の第１の導電ブロックと電気的に接続する複数の第２の導電部材とを含み、導電部材は均一な厚さを有する、回路基板を提供する。

別の実施形態によれば、本発明は、基板の第１の表面上に、間隔をあけて配列する、開口密集領域の第１の導電ブロックおよび開口過疎領域の第１の導電ブロックを含む複数の第１の導電ブロックを形成する工程と、基板の第１の表面上に第１の絶縁層を形成する工程と、第１の絶縁層に、開口密集領域を構成する複数の第１の開口、および開口過疎領域を構成する複数の第２の開口を形成し、開口密集領域の第１の導電ブロックおよび開口過疎領域の第１の導電ブロックをそれぞれ露出させる工程と、第１の絶縁層上に、パターン化された第１のドライフィルムを形成し、第１の開口および第２の開口は露出させる工程と、電気メッキプロセスを行って第１の導電層を形成する工程と、少なくとも開口密集領域上方に位置すると共に、第１の導電層とは付着しないように、パターン化されたドライフィルム上に第１の冶具を置く工程と、エッチングプロセスを行い、第１の導電層の一部を除去して第１の導電層に均一な厚さを持たせる工程と、第１の冶具を取り除く工程と、パターン化された第１のドライフィルムを除去して、第１の絶縁層上に、間隔をあけて配列する複数の導電部材を形成する工程と、を含む回路基板の製造方法を提供する。

別の実施形態によれば、本発明は、基板の第１の表面上に間隔をあけて配列する、開口密集領域の第１の導電ブロックおよび開口過疎領域の第１の導電ブロックを含む複数の第１の導電ブロックを形成する工程と、基板の第１の表面上に第１の絶縁層を形成する工程と、第１の絶縁層に、開口密集領域を構成する複数の第１の開口、および開口過疎領域を構成する複数の第２の開口を形成し、開口密集領域の第１の導電ブロックおよび開口過疎領域の第１の導電ブロックをそれぞれ露出させる工程と、第１の絶縁層上に、パターン化された第１のドライフィルムを形成し、第１の開口および第２の開口を露出させる工程と、電気メッキプロセスを行って第１の導電層を形成する工程と、少なくとも開口密集領域上方に位置し、かつ第１の導電層に付着するように、第１の導電層およびパターン化された第１のドライフィルム上に第１のドライフィルム層を形成する工程と、エッチングプロセスを行って、第１の導電層の一部を除去し、第１の導電層に均一な厚さを持たせる工程と、第１のドライフィルム層および前記パターン化された第１のドライフィルムを除去して、前記第１の絶縁層上に、間隔をあけて配列する複数の導電部材を形成する工程と、を含む回路基板の製造方法を提供する。

本発明の上述ならびにその他の目的、特徴および利点をより明瞭かつ分かりやすくするため、以下に好ましい実施形態を挙げ、添付の図面と対応させながら、詳細に説明する。

均一な厚さの導電層を備える回路基板およびその製造方法を提案する。

図１Ａは回路基板の上面図である。 図１Ｂは、従来技術により製造された回路基板の断面説明図を示している。 本発明のいくつかの実施形態による回路基板の製造方法の中間段階の断面説明図である。 本発明のいくつかの実施形態による回路基板の製造方法の中間段階の断面説明図である。 本発明のいくつかの実施形態による回路基板の製造方法の中間段階の断面説明図である。 本発明のいくつかの実施形態による回路基板の製造方法の中間段階の断面説明図である。 本発明のいくつかの実施形態による回路基板の製造方法の中間段階の断面説明図である。 本発明のいくつかの実施形態による回路基板の製造方法の中間段階の断面説明図である。 図８Ａは、本発明の１実施形態による、図４の丸く囲んだ箇所の拡大図である。図８Ｂ〜８Ｄは、本発明のいくつかの実施形態による、図４の丸く囲んだ箇所のエッチング後の拡大図である。 図９Ａは、本発明の１実施形態による、図６の丸く囲んだ箇所の拡大図である。図９Ｂ〜９Ｄは、本発明のいくつかの実施形態による、図６の丸く囲んだ箇所のエッチング後の拡大図である。

以下に、本発明の実施形態による回路基板およびその製造方法を説明する。しかしながら、本発明で提示する実施形態は、特定の方法で本発明を作製および使用することを説明するものにすぎず、本発明の範囲を限定するものではない。また、本発明の実施形態の図および記載においては、同じ符号を用いて同一または類似する部材を示すものとする。

図５を参照されたい。この図は本発明の実施形態による回路基板の断面説明図を示している。本実施形態において、回路基板は、基板１００、複数の第１の導電ブロック２００、第１の絶縁層２１０、一表面側にある複数の導電部材２８０、複数の第２の導電ブロック３００、第２の絶縁層３１０、および、他表面側にある複数の導電部材３８０を含む。基板１００は、対向する第１の表面１０２および第２の表面１０４を有する。本実施形態では、基板１００は樹脂材料からなるものであってよい。本実施形態において、第１の絶縁層２１０、第２の絶縁層３１０はＡＢＦ（Ajinomoto Build-up Film）またはＰＰ（プリプレグ）材料からなるものであってよい。

第１の導電ブロック２００は、基板１００の第１の表面１０２上に間隔をあけて配列している。第１の導電ブロック２００は、開口密集領域２０２の第１の導電ブロック２００および開口過疎領域２０４の第１の導電ブロック２００を含む。第１の絶縁層２１０は第１の導電ブロック２００および基板１００の第１の表面１０２上に設けられ、かつ複数の第１の開口２２０と、それら第１の開口２２０から構成される開口密集領域２０２とを備えると共に、複数の第２の開口２２２と、それら第２の開口２２２から構成される開口過疎領域２０４とを備える（図２に表示)。複数の第１の開口２２０が開口密集領域２０２の第１の導電ブロック２００を露出させ、また複数の第２の開口２２２が開口過疎領域２０４の第１の導電ブロック２００を露出させる。第１の表面１０２側にある導電部材２８０は第１の絶縁層２１０上に間隔をあけて配列している。導電部材２８０は、第１の開口２２０に対応して充填されて、開口密集領域２０２の第１の導電ブロック２００に電気的に接続する複数の第１の導電部材２８１と、第２の開口２２２に対応して充填されて、開口過疎領域２０４の第１の導電ブロック２００に電気的に接続する複数の第２の導電部材２８２と、を含む。導電部材２８０は均一な厚さを有する。導電部材２８０は均一な厚さを有することで、開口密集領域２０２および開口過疎領域２０４にある各導電部材２８０の表面の高さ位置が、略均一に揃っている。本実施形態において、第２の導電部材２８２の第１の導電部材２８１に隣接する部分の上表面は平滑な接合面である。

本実施形態では、導電部材２８０中の第２の導電部材２８２の厚さと第１の導電部材２８１の厚さとの差の値は第１の導電部材２８１の厚さの−５０〜１００％であってよい。「差の値」を求めるときには、開口密集領域２０２において、第１の開口２２０内における第１の導電部材２８１の底部から表面までの高さを、「第１の導電部材２８１の厚さ」とする。また、「差の値」を求めるときには、開口過疎領域２０４において、第２の開口２２２内における第２の導電部材２８２の底部から表面までの高さを、「第２の導電部材２８２の厚さ」とする。例えば、１実施形態において、第２の導電部材２８２の厚さは第１の導電部材２８１の厚さよりも大きくてよく、この場合、第２の導電部材２８２の厚さと第１の導電部材２８１の厚さとの差の値は第１の導電部材２８１の厚さの０％から１００％の間であってよく、例えば１％〜９９％または１０％〜５０％であってよい。あるいは、別の実施形態において、第２の導電部材２８２の厚さは第１の導電部材２８１の厚さにほぼ等しく、この場合、第２の導電部材２８２の厚さと第１の導電部材２８１の厚さとの差の値は第１の導電部材２８１の厚さの０％にほぼ等しく、例えば−５％〜５％または−１％〜１％である。またあるいは、別の実施形態では、第２の導電部材２８２の厚さは第１の導電部材２８１の厚さより小さくてよく、この場合、第２の導電部材２８２の厚さと第１の導電部材２８１の厚さとの差の値は第１の導電部材２８１の厚さの０％から−５０％の間であってよく、例えば−１％〜−４９％または−１０％〜−２５％とすることができる。

同様に、複数の第２の導電ブロック３００が、基板１００の第２の表面１０４上に間隔をあけて配列している。第２の導電ブロック３００は、開口密集領域３０２の第２の導電ブロック３００、および開口過疎領域３０４の第２の導電ブロック３００を含む。第２の絶縁層３１０は第２の導電ブロック３００および基板１００の第２の表面１０４上に設けられ、かつ複数の第３の開口３２０と、それら第３の開口３２０から構成される開口密集領域３０２とを備えると共に、複数の第４の開口３２２と、それら第４の開口３２２から構成される開口過疎領域３０４とを備える（図２に表示)。複数の第３の開口３２０が開口密集領域３０２の第２の導電ブロック３００を露出させ、また複数の第４の開口３２２が開口過疎領域３０４の第２の導電ブロック３００を露出させる。第２の表面１０４側にある別の導電部材３８０は第２の絶縁層３１０上に間隔をあけて配列している。導電部材３８０は、第３の開口３２０に対応して充填されて、開口密集領域３０２の第２の導電ブロック３００に電気的に接続する複数の第３の導電部材３８１と、第４の開口３２２に対応して充填されて、開口過疎領域３０４の第２の導電ブロック３００に電気的に接続する複数の第４の導電部材３８２と、を含む。導電部材３８０は均一な厚さを有する。導電部材３８０は均一な厚さを有することで、開口密集領域３０２および開口過疎領域３０４にある各導電部材３８０の表面の高さ位置が、略均一に揃っている。本実施形態において、第４の導電部材３８２の第３の導電部材３８１に隣接する部分の上表面は平滑な接合面である。

本実施形態において、導電部材３８０中の第４の導電部材３８２の厚さと第３の導電部材３８１の厚さとの差の値は第３の導電部材３８１の厚さの−５０〜１００％とすることができる。「差の値」を求めるときには、開口密集領域３０２において、第３の開口３２０内における第３の導電部材３８１の底部から表面までの高さを、「第３の導電部材３８１の厚さ」とする。また、「差の値」を求めるときには、開口過疎領域３０４において、第４の開口３２２内における第４の導電部材３８２の底部から表面までの高さを、「第４の導電部材３８２の厚さ」とする。第４の導電部材３８２の厚さと第３の導電部材３８１の厚さとの差の値の関係は、上記した第２の導電部材２８２の厚さと第１の導電部材２８１の厚さとの差の値の関係についての記載を参照することができるため、ここでは繰り返し述べない。

図７を参照されたい。この図は、本発明の別の実施形態による回路基板の断面説明図を示している。図５と同じ構成要素には同じ符号を使用している。本実施形態の回路基板の構造は図５の実施形態と類似しているが、第２の導電部材２９２の第１の導電部材２９１に隣接する部分の上表面が、垂直な段差（Ｌ字状段差）を有した接合面であり、かつ第４の導電部材３９２の第３の導電部材３９１に隣接する部分の上表面が、垂直な段差（Ｌ字状段差）を有した接合面であるという点が異なっている。

本明細書において、第１の導電部材の厚さについて記載するとき、それは第１の導電部材における最も低い部分（箇所）での厚さを指し、同様に、第２の導電部材の厚さについて記載するとき、それは第２の導電部材における最も低い部分（箇所）での厚さを指している。本発明の実施形態では、第２の導電部材の厚さと第１の導電部材の厚さは異なる差の値を有していてよいが、導電部材全体は依然均一な厚さを有するため、上述した従来技術に比して、本発明で形成される回路基板では、第２の導電部材の厚さと第１の導電部材の厚さとの間の差の値が大幅に低減され、導電部材全体の均一性を高める目的が達成されるという点に留意すべきである。また、本発明のいくつかの実施形態では、第２の導電部材の厚さが第１の導電部材の厚さよりも大きい場合、導電部材全体の均一性を高める目的を達成できる他、さらに細線、微細化も実現でき、抵抗またはインピーダンスの制御という要求を満たすこともできる。

図２〜５は、本発明の実施形態による回路基板の製造方法の中間段階を示す断面説明図である。

図２を参照されたい。対向する第１の表面１０２および第２の表面１０４を有する基板１００を準備する。本実施形態において、基板１００は樹脂材料からなるものであってよい。基板１００の第１の表面１０２および第２の表面１０４上に導電層(図示せず)をそれぞれ形成し、そしてリソグラフィーおよびエッチングプロセスにより導電層をパターン化して、第１の表面１０２および第２の表面１０４上に、間隔をあけて配列する複数の第１の導電ブロック２００および複数の第２の導電ブロック３００をそれぞれ形成する。本実施形態では、第１の導電ブロック２００は、開口密集領域２０２の第１の導電ブロック２００および開口過疎領域２０４の第１の導電ブロック２００を含み、第２の導電ブロック３００は、開口密集領域３０２の第２の導電ブロック３００および開口過疎領域３０４の第２の導電ブロック３００を含む。次いで、ラミネートプロセスを行い、基板１００の第１の表面１０２および第２の表面１０４上に第１の絶縁層２１０および第２の絶縁層３１０をそれぞれ形成して第１の導電ブロック２００および第２の導電ブロック３００をそれぞれ覆う。本実施形態では、第１の絶縁層２１０または第２の絶縁層３１０はＡＢＦまたはＰＰ材料からなるものとすることができる。次いで、レーザ穴あけ加工プロセスにより第１の絶縁層２１０に複数の第１の開口２２０および複数の第２の開口２２２を形成し、開口密集領域２０２を構成すると共に開口密集領域２０２の第１の導電ブロック２００を露出させ、開口過疎領域２０４を構成すると共に開口過疎領域２０４の第１の導電ブロック２００を露出させる。さらに、レーザ穴あけ加工プロセスにより第２の絶縁層３１０に複数の第３の開口３２０および複数の第４の開口３２２を形成し、開口密集領域３０２を構成すると共に開口密集領域３０２の第２の導電ブロック３００を露出させ、開口過疎領域３０４を構成すると共に開口過疎領域３０４の第２の導電ブロック３００を露出させることができる。レーザ穴あけ加工プロセスを行った後に、デスミアのステップを実行し、レーザ穴あけ加工後の第１の開口２２０、第２の開口２２２、第３の開口３２０、第４の開口３２２内の残留物（図示せず）を除去することができる。

図３を参照されたい。蒸着プロセス(例えば、化学銅蒸着プロセス)により、第１の絶縁層２１０および第２の絶縁層３１０上に第１のシード(seed)層２３０および第２のシード層３３０をそれぞれ形成し、第１の開口２２０、第２の開口２２２(図２に表示)および第３の開口３２０、第４の開口３２２(図２に表示)内までそれぞれ延伸させる。次いで、第１のシード層２３０および第２のシード層３３０上に第１のドライフィルムおよび第２のドライフィルムを形成する。次いで、露光および現像プロセスにより、パターン化された第１のドライフィルム２４０およびパターン化された第２のドライフィルム３４０を形成し、一部の第１のシード層２３０および第２のシード層３３０をそれぞれ露出させる。次いで、露出した第１のシード層２３０および第２のシード層３３０上に電気メッキプロセスを行って、第１の絶縁層２１０および第２の絶縁層３１０上に、第１のシード層２３０または第２のシード層３３０を介在させて、第１の導電層２５０および第２の導電層３５０をそれぞれ形成する。

続いて、図４を参照されたい。第１の冶具２６０および第２の冶具３６０を、パターン化された第１のドライフィルム２４０およびパターン化された第２のドライフィルム３４０上にそれぞれ置く。本実施形態において、第１の冶具２６０は少なくとも開口密集領域２０２上方に位置し、かつ第１の導電層２５０とは付着しない。第２の冶具３６０は少なくとも開口密集領域３０２上方に位置し、かつ第２の導電層３５０とは付着しない。１実施形態において、第１の冶具２６０は開口密集領域２０２の範囲より大きいか、または同範囲に等しくてよく、第２の冶具３６０は開口密集領域３０２の範囲より大きいか、または同範囲に等しくてよい。次いで、エッチングプロセスにより、第１の冶具２６０にカバーされていない第１の導電層２５０の部分および第２の冶具３６０にカバーされていない第２の導電層３５０の部分を除去して、第１の導電層２５０および第２の導電層３５０に均一な厚さを持たせるようにする。

本実施形態では、エッチング液の使用量を調整することにより、第１の導電層２５０および第２の導電層３５０のうち、第１の冶具２６０および第２の冶具３６０にカバーされていない部分のエッチング量を制御することができる。なお、本実施形態においては、第１の導電層２５０および第２の導電層３５０は第１の冶具２６０および第２の冶具３６０にカバーされていない部分が除去される他、第１の冶具２６０および第２の冶具３６０にカバーされている部分も少量除去されて、第１の導電層２５０および第２の導電層３５０のカバー領域(開口密集領域２０２、３０２にほぼ相当)と未カバー領域(開口過疎領域２０４、３０４にほぼ相当)との間に平滑な接合面が形成されるようになる、という点に留意すべきである。これは、第１の冶具２６０および第２の冶具３６０はそれぞれパターン化された第１のドライフィルム２４０およびパターン化された第２のドライフィルム３４０上に置かれるのみで、第１の導電層２５０および第２の導電層３５０とは付着しないため、少量のエッチング液が第１の冶具２６０と第１の導電層２５０との間の空隙および第２の冶具３６０と第２の導電層３５０との間の空隙にそれぞれ滲入することができ、ひいては第１の導電層２５０および第２の導電層３５０の第１の冶具２６０および第２の冶具３６０にカバーされている部分が少量除去されることとなるからである。

例えば図８Ａ〜８Ｄを参照されたい。これらの図は、本発明のいくつかの実施形態による図４で丸く囲んだ部分のエッチング前後の拡大図を示しており、第１の導電層２５０の第１の冶具２６０にカバーされた部分をａ、第１の冶具２６０にカバーされていない部分をｂと表示している。エッチングプロセス実行前、図８Ａで示されるように、未カバー領域ｂの厚さはカバー領域ａの厚さよりも大きく、両者の差の値はＨである。エッチングプロセス実行後、図８Ｂ〜８Ｄに示されるように、未カバー領域ｂの厚さは顕著に減少し、未カバー領域ｂの厚さとカバー領域ａの厚さとの差の値は異なる状況となり得る。１実施形態では、図８Ｂに示されるように、未カバー領域ｂの厚さは依然としてカバー領域ａの厚さより大きく、両者の差の値はＨ₁である。別の実施形態では、図８Ｃに示されるように、未カバー領域ｂの厚さはカバー領域ａの厚さに近く、両者の差の値はＨ₂である。また別の実施形態では、図８Ｄに示されるように、未カバー領域ｂの厚さはカバー領域ａの厚さよりも小さく、両者の差の値はＨ₃である。エッチング液の使用量が増加するのに伴って、未カバー領域ｂの厚さとカバー領域ａの厚さとの差の値は小さくなって、Ｈ>Ｈ₁>Ｈ₂となる（ただし、Ｈ>０、Ｈ₁>０、Ｈ₂≧０）。エッチング液の使用量は、未カバー領域ｂの厚さがカバー領域ａの厚さよりも小さくなるまで増やすこともできる。なお、上記で述べたように、エッチングプロセスを行った後、第１の導電層２５０のカバー領域ａ (開口密集領域２０２にほぼ相当)と未カバー領域ｂ (開口過疎領域２０４にほぼ相当)との間に平滑な接合面が備わるという点に注目されたい。しかし、図８Ｂ〜８Ｄで示される特定の構造は説明のためのものにすぎず、本発明を限定するものではないということが理解されよう。

エッチングプロセスを行った後、続いて第１の冶具２６０および第２の冶具３６０を取り除くと共に、パターン化された第１のドライフィルム２４０およびパターン化された第２のドライフィルム３４０を除去して、下方の第１のシード層２３０および第２のシード層３３０の部分を露出させる。次いで、エッチングプロセスにより、露出した第１のシード層２３０および第２のシード層３３０を除去し、第１の絶縁層２１０および第２の絶縁層３１０上に、間隔をあけて配列する複数の導電部材２８０および複数の導電部材３８０をそれぞれ形成する。図５に示されるように、複数の導電部材２８０は複数の第１の導電部材２８１および複数の第２の導電部材２８２を含み、第１の開口２２０および第２の開口２２２内にそれぞれ対応して充填され、開口密集領域２０２の第１の導電ブロック２００および開口過疎領域２０４の第１の導電ブロック２００にそれぞれ電気的に接続する。複数の導電部材３８０は複数の第３の導電部材３８１および複数の第４の導電部材３８２を含み、第３の開口３２０および第４の開口３２２内にそれぞれ対応して充填され、開口密集領域３０２の第２の導電ブロック３００および開口過疎領域３０４の第２の導電ブロック３００にそれぞれ電気的に接続する。

このようにして、本発明の１実施形態による回路基板は作製できる。図５からわかるように、導電部材２８０および導電部材３８０全体がそれぞれ均一な厚さを有し、上に述べた先行技術（図１Ｂに示す）に比べ、本実施形態による回路基板では、第２の導電部材２８２の厚さと第１の導電部材２８１の厚さとの差の値、および第４の導電部材３８２の厚さと第３の導電部材３８１の厚さとの差の値がいずれも大幅に低減されており、導電部材全体の均一性を高める目的を達成している。

図２〜３、６〜７は、本発明の別の実施形態による回路基板の製造方法の中間段階の断面説明図を示している。

図２を参照されたい。対向する第１の表面１０２および第２の表面１０４を有する基板１００を準備する。本実施形態において、基板１００は樹脂材料からなるものであってよい。基板１００の第１の表面１０２および第２の表面１０４上に導電層(図示せず)をそれぞれ形成する。そしてリソグラフィーエッチングプロセスにより導電層をパターン化して、第１の表面１０２および第２の表面１０４上に、間隔をあけて配列する複数の第１の導電ブロック２００および複数の第２の導電ブロック３００をそれぞれ形成する。本実施形態において、第１の導電ブロック２００は開口密集領域２０２の第１の導電ブロック２００および開口過疎領域２０４の第１の導電ブロック２００を含み、第２の導電ブロック３００は開口密集領域３０２の第２の導電ブロック３００および開口過疎領域３０４の第２の導電ブロック３００を含む。次いで、ラミネートプロセスを行い、基板１００の第１の表面１０２および第２の表面１０４上に第１の絶縁層２１０および第２の絶縁層３１０をそれぞれ形成して、第１の導電ブロック２００および第２の導電ブロック３００をそれぞれ被覆する。本実施形態では、第１の絶縁層２１０または第２の絶縁層３１０はＡＢＦまたはＰＰ材料からなるものとすることができる。次いで、レーザ穴あけ加工プロセスにより、第１の絶縁層２１０に複数の第１の開口２２０および複数の第２の開口２２２を形成して、開口密集領域２０２を構成すると共に開口密集領域の第１の導電ブロック２００を露出させ、開口過疎領域２０４を構成すると共に開口過疎領域２０４の第１の導電ブロック２００を露出させる。さらに、レーザ穴あけ加工プロセスにより、第２の絶縁層３１０に複数の第３の開口３２０および複数の第４の開口３２２を形成して、開口密集領域３０２を構成すると共に開口密集領域３０２の第２の導電ブロック３００を露出させ、開口過疎領域３０４を構成すると共に開口過疎領域３０４の第２の導電ブロック３００を露出させる。レーザ穴あけ加工プロセスを行った後に、デスミアのステップを実行して、レーザ穴あけ加工後の第１の開口２２０、第２の開口２２２、第３の開口３２０、第４の開口３２２内の残留物（図示せず）を除去することができる。

図３を参照されたい。蒸着プロセス（例えば、化学銅蒸着プロセス)により、第１の絶縁層２１０および第２の絶縁層３１０上に第１のシード(seed)層２３０および第２のシード層３３０をそれぞれ形成し、かつ第１の開口２２０、第２の開口２２２(図２に表示)、および、第３の開口３２０、第４の開口３２２（図２に表示）内までそれぞれ延伸させる。次いで、第１のシード層２３０および第２のシード層３３０上に第１のドライフィルムおよび第２のドライフィルムを形成する。次いで、露光および現像プロセスにより、パターン化された第１のドライフィルム２４０およびパターン化された第２のドライフィルム３４０を形成し、一部の第１のシード層２３０および第２のシード層３３０をそれぞれ露出させる。次いで、露出した第１のシード層２３０および第２のシード層３３０上に電気メッキプロセスを行って、第１の絶縁層２１０および第２の絶縁層３１０上に、第１のシード層２３０または第２のシード層３３０を介在させて、第１の導電層２５０および第２の導電層３５０をそれぞれ形成する。

続いて図６を参照されたい。第１の導電層２５０およびパターン化された第１のドライフィルム２４０上に第１のドライフィルム層２７０を形成すると共に、第２の導電層３５０およびパターン化された第２のドライフィルム３４０上に第２のドライフィルム層３７０を形成する。本実施形態では、第１のドライフィルム層２７０は少なくとも開口密集領域２０２上方に位置し、かつ第１の導電層２５０に付着し、また第２のドライフィルム層３７０は少なくとも開口密集領域３０２上方に位置し、かつ第２の導電層３５０に付着する。次いで、エッチングプロセスにより、第１のドライフィルム層２７０に覆われていない第１の導電層２５０の部分、および第２のドライフィルム層３７０に覆われていない第２の導電層３５０の部分を除去して、第１の導電層２５０および第２の導電層３５０が均一な厚さを有するようにする。

本実施形態では、エッチング液の使用量を調整することにより、第１の導電層２５０および第２の導電層３５０のうち、第１のドライフィルム層２７０および第２のドライフィルム層３７０にカバーされていない部分でのエッチング量を制御することができる。なお、本実施形態においては、第１の導電層２５０および第２の導電層３５０は、第１のドライフィルム層２７０および第２のドライフィルム層３７０にカバーされていない部分のみが除去されて、第１の導電層２５０および第２の導電層３５０のカバー領域(開口密集領域２０２、３０２にほぼ相当)と未カバー領域(開口過疎領域２０４、３０４にほぼ相当)との間に、垂直な段差を有した接合面が形成されるようになる、という点に留意すべきである。これは、第１のドライフィルム層２７０および第２のドライフィルム層３７０は第１の導電層２５０および第２の導電層３５０に緊密に付着することから、エッチング液が、第１の導電層２５０および第２の導電層３５０の、第１のドライフィルム層２７０および第２のドライフィルム層３７０にカバーされている部分に滲入しないためである。またこれにより、本実施形態では、第１の導電層２５０および第２の導電層３５０のカバー領域(開口密集領域２０２、３０２にほぼ相当)と未カバー領域(開口過疎領域２０４、３０４にほぼ相当)との間の厚さの差の値をより精度よく制御および推測することもできる。

例えば図９Ａ〜９Ｄを参照されたい。これらの図は、本発明のいくつかの実施形態による図６で丸く囲んだ部分のエッチング前後の拡大図を示しており、第１の導電層２５０の第１のドライフィルム層２７０にカバーされた部分をａ、第１のドライフィルム層２７０にカバーされていない部分をｂと表示している。エッチングプロセスを行う前、図９Ａで示されるように、未カバー領域ｂの厚さはカバー領域ａの厚さよりも大きく、両者の差の値はＨ’である。エッチングプロセスを行った後、図９Ｂ〜９Ｄに示されるように、未カバー領域ｂの厚さは顕著に減少し、未カバー領域ｂの厚さとカバー領域ａの厚さとの差の値は異なる状況となり得る。１実施形態では、図９Ｂに示されるように、未カバー領域ｂの厚さは依然としてカバー領域ａの厚さより大きく、両者の差の値はＨ’_１である。別の実施形態では、図９Ｃに示されるように、未カバー領域ｂの厚さはカバー領域ａの厚さに近く、両者の差の値はＨ’_２である。また別の実施形態では、図９Ｄに示されるように、未カバー領域ｂの厚さはカバー領域ａの厚さよりも小さく、両者の差の値はＨ’₃である。エッチング液の使用量が増加するのに伴って、未カバー領域ｂの厚さとカバー領域ａの厚さとの差の値は小さくなって、Ｈ’＞Ｈ’_１＞Ｈ’_２となる（ただし、Ｈ’＞０、Ｈ’_１＞０、Ｈ’_２≧０）。エッチング液の使用量は、未カバー領域ｂの厚さがカバー領域ａの厚さよりも小さくなるまで増やすこともできる。なお、上記で述べたように、エッチングプロセスを行った後、第１の導電層２５０のカバー領域ａ(開口密集領域２０２にほぼ相当)と未カバー領域ｂ(開口過疎領域２０４にほぼ相当)との間に、垂直な段差を有した接合面が備わるという点に注目されたい。しかし、図９Ｂ〜９Ｄで示される特定の構造は説明のためのものにすぎず、本発明を限定するものではないということが理解される。

エッチングプロセスを行った後、続いて第１のドライフィルム層２７０および第２のドライフィルム層３７０除去すると共に、パターン化された第１のドライフィルム２４０およびパターン化された第２のドライフィルム３４０を除去して、下方の第１のシード層２３０および第２のシード層３３０の一部を露出させる。次いで、エッチングプロセスにより、露出した第１のシード層２３０および第２のシード層３３０を除去し、第１の絶縁層２１０および第２の絶縁層３１０上に、間隔をあけて配列する複数の導電部材２９０および複数の導電部材３９０をそれぞれ形成する。図７に示されるように、複数の導電部材２９０は複数の第１の導電部材２９１および複数の第２の導電部材２９２を含み、第１の開口２２０および第２の開口２２２内にそれぞれ対応して充填され、開口密集領域２０２の第１の導電ブロック２００および開口過疎領域２０４の第１の導電ブロック２００にそれぞれ電気的に接続する。複数の導電部材３９０は複数の第３の導電部材３９１および複数の第４の導電部材３９２を含み、第３の開口３２０および第４の開口３２２内にそれぞれ対応して充填され、開口密集領域３０２の第２の導電ブロック３００および開口過疎領域３０４の第２の導電ブロック３００にそれぞれ電気的に接続する。

このようにして、本発明の別の実施形態による回路基板は作製できる。図７からわかるように、導電部材２９０および導電部材３９０全体がそれぞれ均一な厚さを有し、上に述べた先行技術（図１Ｂに示す）に比べ、本実施形態による回路基板では、第２の導電部材２９２の厚さと第１の導電部材２９１の厚さとの差の値、および第４の導電部材３９２の厚さと第３の導電部材３９１の厚さとの差の値はいずれも顕著に低減されており、導電部材全体の均一性を高めるという目的を達成している。

製品の機能性の設計要素のために、ビアホール数の設計は、チップ実装領域にますます多くかつ集中するようになっており、これによりビアホール数の分布が不均一となり、ひいては電気メッキ後にホール数密集領域（開口密集領域）とホール数過疎領域（開口過疎領域）とでの導電層の厚さが不均一となる現象が生じている。本発明の提供する回路基板の製造方法は、冶具およびドライフィルム層を用い、画像転写を組み合わせる方式により、導電層の厚さの比較的小さい領域（ここでは開口密集領域）をカバーまたは被覆して、局所的エッチングを行うため、ホール数密集領域とホール数過疎領域の導電層の厚さの差を大幅に縮めて、導電層全体の厚さの均一性を高めることができる。導電層の厚さが均一である状況下においては、後続の回路形成のためのエッチングプロセスを行うときに安定した線幅が維持され、配線幅が不安定になるという事態、または残留物が残るという事態が回避される。導電層の厚さの均一性が高まると、後続のプロセス、例えばパッケージプロセスの安定性もさらに向上し得る。また、本発明が提供する回路基板の製造方法によれば、導電層の厚さの差を有効に制御することもでき、ひいては細線、微細化を実現し、抵抗またはインピーダンスを制御するという要求を満たすことができる。

以下に実施例を提示し、従来技術の回路基板と本発明が提供する回路基板との差異を説明する。

表１は、図１Ｂで示した従来技術により製造した回路基板と、本発明の図２〜７で示した方法により製造した回路基板との導電層(銅)の厚さにおける差異を示している。表１の結果からわかるように、ＣＯ側またはＳＯ側のいずれであるかにかかわらず、図１Ｂに示した従来技術により製造した回路基板に比べ、本発明の図２〜７で示した方法により製造した回路基板は、導電層(銅)全体の厚さの差の値が低減しており、導電層(銅)の厚さの均一性が大幅に改善されている。

以上のように、本発明を、いくつかの好ましい実施形態により開示したが、それらは本発明を限定するものではなく、当業者であれば、本発明の精神および範囲を逸脱することなく、任意の変化および修飾を加えることができる。よって、本発明の保護範囲は、以下の特許請求の範囲で定められたものに基づかなければならない。

１００…基板
１０２…第１の表面
１０４…第２の表面
２００…第１の導電ブロック
２０２、３０２ …開口密集領域
２０４、３０４ …開口過疎領域
２１０…第１の絶縁層
２２０…第１の開口
２２２…第２の開口
２３０…第１のシード層
２４０…パターン化された第１のドライフィルム
２５０…第１の導電層
２６０…第１の冶具
２７０…第１のドライフィルム層
２８０、３８０…導電部材
２８１、２９１…第１の導電部材
２８２、２９２…第２の導電部材
３００…第２の導電ブロック
３１０…第２の絶縁層
３２０…第３の開口
３２２…第４の開口
３３０…第２のシード層
３４０…パターン化された第２のドライフィルム
３５０…第２の導電層
３６０…第２の冶具
３７０…第２のドライフィルム層
３８１、３９１…第３の導電部材
３８２、３９２…第４の導電部材
Ａ…チップ実装領域
Ｂ…非チップ実装領域
Ｈ、Ｈ_１、Ｈ_２、Ｈ_３、Ｈ’、Ｈ’_１、Ｈ’_２、Ｈ’_３…差の値

Claims (17)

1. 対向する第１の表面および第２の表面を有する基板と、
   前記基板の前記第１の表面上に間隔をあけて配列している、開口密集領域の第１の導電ブロックおよび開口過疎領域の第１の導電ブロックを含む複数の第１の導電ブロックと、
   前記基板の前記第１の表面上に設けられ、かつ複数の第１の開口およびこれら第１の開口から構成される前記開口密集領域、ならびに複数の第２の開口およびこれら第２の開口から構成される前記開口過疎領域を有する第１の絶縁層であって、前記複数の第１の開口が前記開口密集領域の前記複数の第１の導電ブロックを露出させ、前記複数の第２の開口が前記開口過疎領域の前記複数の第１の導電ブロックを露出させる、第１の絶縁層と、
   前記第１の絶縁層上に間隔をあけて配列しており、前記複数の第１の開口に対応して充填されて前記開口密集領域の前記複数の第１の導電ブロックに電気的に接続する複数の第１の導電部材、および前記複数の第２の開口に対応して充填されて前記開口過疎領域の前記複数の第１の導電ブロックに電気的に接続する複数の第２の導電部材を含み、前記複数の第２の導電部材の前記複数の第１の導電部材と隣接する部分の上表面が垂直な接合面を有する、複数の導電部材と、
   を含んでなり、
   前記複数の導電部材が均一な厚さを有する、回路基板。
2. 前記複数の第２の導電部材の厚さと前記複数の第１の導電部材の厚さとの差の値が前記複数の第１の導電部材の厚さの−５０〜１００％である、請求項１に記載の回路基板。
3. 前記基板の前記第２の表面上に間隔をあけて配列している、開口密集領域の第２の導電ブロックおよび開口過疎領域の第２の導電ブロックを含む複数の第２の導電ブロックと、
   前記基板の前記第２の表面に設けられ、かつ複数の第３の開口およびこれら第３の開口から構成される前記開口密集領域、ならびに複数の第４の開口およびこれら第４の開口から構成される前記開口過疎領域を有する第２の絶縁層であって、前記複数の第３の開口が前記開口密集領域の前記複数の第２の導電ブロックを露出させ、前記複数の第４の開口が前記開口過疎領域の前記複数の第２の導電ブロックを露出させる、第２の絶縁層と、
   前記第２の絶縁層上に間隔をあけて配列しており、前記複数の第３の開口に対応して充填されて前記開口密集領域の前記複数の第２の導電ブロックに電気的に接続する複数の第３の導電部材、および前記複数の第４の開口に対応して充填されて前記開口過疎領域の前記複数の第２の導電ブロックに電気的に接続する複数の第４の導電部材を含む別の複数の導電部材と、
   をさらに含み、
   前記別の複数の導電部材が均一な厚さを有する、請求項１に記載の回路基板。
4. 前記複数の第４の導電部材の厚さと前記複数の第３の導電部材の厚さとの差の値が前記複数の第３の導電部材の厚さの−５０〜１００％である、請求項３に記載の回路基板。
5. 前記複数の第４の導電部材の、前記複数の第３の導電部材に隣接する部分の上表面が、平滑な接合面、または、垂直な段差を有した接合面である、請求項３に記載の回路基板。
6. 基板の第１の表面上に、間隔をあけて配列する複数の第１の導電ブロックを形成する工程であって、前記複数の第１の導電ブロックが、開口密集領域の第１の導電ブロックおよび開口過疎領域の第１の導電ブロックを含む、工程と、
   前記基板の前記第１の表面上に第１の絶縁層を形成する工程と、
   前記第１の絶縁層に、前記開口密集領域を構成する複数の第１の開口、および前記開口過疎領域を構成する複数の第２の開口を形成する工程であって、前記複数の第１の開口が前記開口密集領域の前記複数の第１の導電ブロックを露出させ、前記複数の第２の開口が前記開口過疎領域の前記複数の第１の導電ブロックを露出させる、工程と、
   前記第１の絶縁層上に、パターン化された第１のドライフィルムを形成し、前記複数の第１の開口および前記複数の第２の開口を露出させる工程と、
   電気メッキプロセスを行って第１の導電層を形成する工程と、
   少なくとも前記開口密集領域上方に位置し、かつ前記第１の導電層とは付着しないように、かつ前記パターン化された第１のドライフィルムに直接接触するように、前記パターン化された第１のドライフィルム上に第１の冶具を置く工程と、
   エッチングプロセスを行って、前記第１の導電層の一部を除去し、前記第１の導電層に均一な厚さを持たせる工程と、
   前記第１の冶具を取り除く工程と、
   前記パターン化された第１のドライフィルムを除去して、前記第１の絶縁層上に、間隔をあけて配列する複数の導電部材を形成する工程と、
   を含む、回路基板の製造方法。
7. 前記複数の導電部材が、
   前記複数の第１の開口に対応して充填されて前記開口密集領域の前記複数の第１の導電ブロックに電気的に接続する複数の第１の導電部材と、
   前記複数の第２の開口に対応して充填されて前記開口過疎領域の前記複数の第１の導電ブロックに電気的に接続する複数の第２の導電部材と、
   を含む、請求項６に記載の回路基板の製造方法。
8. 前記複数の第２の導電部材の厚さと前記複数の第１の導電部材の厚さとの差の値が前記複数の第１の導電部材の厚さの−５０〜１００％である、請求項７に記載の回路基板の製造方法。
9. 前記基板の前記第１の表面に対向する第２の表面上に、間隔をあけて配列する複数の第２の導電ブロックを形成する工程であって、前記複数の第２の導電ブロックが、開口密集領域の第２の導電ブロックおよび開口過疎領域の第２の導電ブロックを含む、工程と、
   前記基板の前記第２の表面上に第２の絶縁層を形成する工程と、
   前記第２の絶縁層に、前記開口密集領域を構成する複数の第３の開口、および前記開口過疎領域を構成する複数の第４の開口を形成する工程であって、前記複数の第３の開口が前記開口密集領域の前記複数の第２の導電ブロックを露出させ、前記複数の第４の開口が前記開口過疎領域の前記複数の第２の導電ブロックを露出させる、工程と、
   前記第２の絶縁層上に、パターン化された第２のドライフィルムを形成して、前記複数の第３の開口および前記複数の第４の開口を露出させる工程と、
   電気メッキプロセスを行って第２の導電層を形成する工程と、
   少なくとも前記開口密集領域上方に位置し、かつ前記第２の導電層とは付着しないように、前記パターン化された第２のドライフィルム上に第２の冶具を置く工程と、
   エッチングプロセスを行って、前記第２の導電層の一部を除去し、前記第２の導電層に均一な厚さを持たせる工程と、
   前記第２の冶具を取り除く工程と、
   前記パターン化された第２のドライフィルムを除去して、前記第２の絶縁層上に、間隔をあけて配列する別の複数の導電部材を形成する工程と、
   をさらに含む、請求項６に記載の回路基板の製造方法。
10. 前記別の複数の導電部材が、
    前記複数の第３の開口に対応して充填されて、前記開口密集領域の前記複数の第２の導電ブロックに電気的に接続する複数の第３の導電部材と、
    前記複数の第４の開口に対応して充填されて、前記開口過疎領域の前記複数の第２の導電ブロックに電気的に接続する複数の第４の導電部材と、
    を含む、請求項９に記載の回路基板の製造方法。
11. 前記複数の第４の導電部材の厚さと前記複数の第３の導電部材の厚さとの差の値が前記複数の第３の導電部材の厚さの−５０〜１００％である、請求項１０に記載の回路基板の製造方法。
12. 基板の第１の表面上に、間隔をあけて配列する複数の第１の導電ブロックを形成する工程であって、前記複数の第１の導電ブロックが、開口密集領域の第１の導電ブロックおよび開口過疎領域の第１の導電ブロックを含む、工程と、
    前記基板の前記第１の表面上に第１の絶縁層を形成する工程と、
    前記第１の絶縁層に、前記開口密集領域を構成する複数の第１の開口、および前記開口過疎領域を構成する複数の第２の開口を形成する工程であって、前記複数の第１の開口が前記開口密集領域の前記複数の第１の導電ブロックを露出させ、前記複数の第２の開口が前記開口過疎領域の前記複数の第１の導電ブロックを露出させる、工程と、
    前記第１の絶縁層上に、パターン化された第１のドライフィルムを形成し、前記複数の第１の開口および前記複数の第２の開口を露出させる工程と、
    電気メッキプロセスを行って第１の導電層を形成し、前記第１の導電層の上表面は前記パターン化された第１のドライフィルムの上表面より低い、工程と、
    少なくとも前記開口密集領域上方に位置し、かつ前記第１の導電層に付着するように、前記第１の導電層および前記パターン化された第１のドライフィルム上に第１のドライフィルム層を形成し、前記パターン化された第１のドライフィルムの一部は前記第１のドライフィルム層の中にある、工程と、
    エッチングプロセスを行って、前記第１の導電層の一部を除去し、前記第１の導電層に均一な厚さを持たせる工程と、
    前記第１のドライフィルム層および前記パターン化された第１のドライフィルムを除去して、前記第１の絶縁層上に、間隔をあけて配列する複数の導電部材を形成する工程と、
    を含む、回路基板の製造方法。
13. 前記複数の導電部材が、
    前記複数の第１の開口に対応して充填されて前記開口密集領域の前記複数の第１の導電ブロックに電気的に接続する複数の第１の導電部材と、
    前記複数の第２の開口に対応して充填されて前記開口過疎領域の前記複数の第１の導電ブロックに電気的に接続する複数の第２の導電部材と、
    を含む、請求項１２に記載の回路基板の製造方法。
14. 前記複数の第２の導電部材の厚さと前記複数の第１の導電部材の厚さとの差の値が前記複数の第１の導電部材の厚さの−５０〜１００％である、請求項１３に記載の回路基板の製造方法。
15. 前記基板の前記第１の表面に対向する第２の表面上に、間隔をあけて配列する複数の第２の導電ブロックを形成する工程であって、前記複数の第２の導電ブロックが、開口密集領域の第２の導電ブロックおよび開口過疎領域の第２の導電ブロックを含む、工程と、
    前記基板の前記第２の表面上に第２の絶縁層を形成する工程と、
    前記第２の絶縁層に、前記開口密集領域を構成する複数の第３の開口、および前記開口過疎領域を構成する複数の第４の開口を形成する工程であって、前記複数の第３の開口が前記開口密集領域の前記複数の第２の導電ブロックを露出させ、前記複数の第４の開口が前記開口過疎領域の前記複数の第２の導電ブロックを露出させる、工程と、
    前記第２の絶縁層上に、パターン化された第２のドライフィルムを形成して、前記複数の第３の開口および前記複数の第４の開口を露出させる工程と、
    電気メッキプロセスを行って第２の導電層を形成する工程と、
    少なくとも前記開口密集領域上方に位置し、かつ前記第２の導電層に付着するように、前記第２の導電層および前記パターン化された第２のドライフィルム上に第２のドライフィルム層を形成する工程と、
    エッチングプロセスを行って、前記第２の導電層の一部を除去し、前記第２の導電層に均一な厚さを持たせる工程と、
    前記第２のドライフィルム層および前記パターン化された第２のドライフィルムを除去して、前記第２の絶縁層上に、間隔をあけて配列する別の複数の導電部材を形成する工程と、
    をさらに含む、請求項１２に記載の回路基板の製造方法。
16. 前記別の複数の導電部材が、
    前記複数の第３の開口に対応して充填されて前記開口密集領域の前記複数の第２の導電ブロックに電気的に接続する複数の第３の導電部材と、
    前記複数の第４の開口に対応して充填されて前記開口過疎領域の前記複数の第２の導電ブロックに電気的に接続する複数の第４の導電部材と、
    を含む、請求項１５に記載の回路基板の製造方法。
17. 前記複数の第４の導電部材の厚さと前記複数の第３の導電部材の厚さとの差の値が前記複数の第３の導電部材の厚さの−５０〜１００％である、請求項１６に記載の回路基板の製造方法。

Images