JP6482269B2 - 送信装置、受信装置、デジタル放送システム及びチップ - Google Patents

Description

本発明は、送信装置、受信装置、デジタル放送システム及びチップに関する。

日本における地上デジタル放送方式であるＩＳＤＢ-Ｔ（Ｉｎｔｅｇｒａｔｅｄ Ｓｅｒｖｉｃｅｓ Ｄｉｇｉｔａｌ Ｂｒｏａｄｃａｓｔｉｎｇ - Ｔｅｒｒｅｓｔｒｉａｌ）方式では、送信装置は、データフレーム及び制御信号（ＴＭＣＣ情報やＡＣ信号）によって構成される伝送フレーム（ＯＦＤＭフレーム）毎に、映像・音声等のデータを送信する。制御信号は、伝送フレーム毎に伝送フレームに挿入される。また、受信装置は、伝送フレームの同期をとることによって、映像・音声等のデータを受信する（例えば、非特許文献１）。

「地上デジタルテレビジョン放送の伝送方式 標準規格」 ＡＲＩＢ ＳＴＤ−Ｂ３１

しかしながら、上述した技術では、伝送フレーム毎に制御信号が頻繁に変わるケースが想定されておらず、ｎ（ｎは１以上の整数）番目の伝送フレームには、ｎ番目の伝送フレームに含まれるデータシンボル＃ｎを復調するための制御信号＃ｎが含まれる。

このような背景下において、例えば、フェージングに対する耐性を向上するために、伝送フレームに含まれるデータフレームについては、時間軸方向においてシンボルの順序を入れ替えるインターリーブ（以下、時間インターリーブ）及びデインターリーブ（以下、時間デインターリーブ）が適用され、伝送フレームに含まれる制御信号については、上述した時間インターリーブ及び時間デインターリーブが適用されないケースが考えられる。このようなケースにおいては、時間デインターリーブが適用されたデータフレーム＃ｎの処理を復調するタイミングにおいては、ｎ＋ｘ（ｘは１以上の整数）番目以降の伝送フレームに含まれる制御信号＃ｎ＋ｘが受信装置で復調されている可能性があり、制御信号＃ｎが制御信号＃ｎ＋ｘによって上書きされている可能性がある。言い換えると、時間デインターリーブが適用されたデータフレーム＃ｎの処理を開始するタイミングにおいて、データフレーム＃ｎと制御信号＃ｎとの同期が取れておらず、データフレーム＃ｎを構成するデータシンボル＃ｎを正しく復調することができない恐れがある。

或いは、伝送フレームに含まれるデータフレームについて、上述した時間インターリーブ及び時間デインターリーブが適用されないケースも考えられる。このようなケースにおいては、データフレーム＃ｎの復調を開始するタイミングにおいては、ｎ番目の伝送フレームに含まれる制御信号＃ｎが受信装置で復調されていない可能性がある。言い換えると、時間デインターリーブが適用されないデータフレーム＃ｎの処理を開始するタイミングにおいて、データフレーム＃ｎと制御信号＃ｎとの同期が取れておらず、データフレーム＃ｎを構成するデータシンボル＃ｎを正しく復調することができない恐れがある。

そこで、本発明は、上述した課題を解決するためになされたものであり、伝送フレーム毎に制御信号が頻繁に変わる場合であっても、データフレームを正しく復調することを可能とする送信装置、受信装置、デジタル放送システム及びチップを提供することを目的とする。

第１の特徴は、送信装置であって、データビットのキャリア変調によってデータシンボルを生成するキャリア変調部と、シンボル数によって定義されるインターリーブ分散範囲に亘って、前記キャリア変調部から出力されるデータシンボルを構成するデータキャリアシンボルの順序を時間軸方向において入れ替える時間インターリーブを少なくとも行うインターリーブ部と、前記インターリーブ部から出力されるデータシンボルの復調に用いる制御信号を生成する制御信号生成部と、前記インターリーブ部から出力されるデータシンボルによって構成されるデータフレーム及び前記制御信号生成部から出力される制御信号を含む伝送フレームを送信する送信部とを備え、前記送信部は、ｎ（ｎは１以上の整数）番目の伝送フレームに含まれるデータフレーム＃ｎと、ｎ−ｐ（ｐは０以上の整数）番目の伝送フレームに含まれるデータフレーム＃ｎ−ｐの復調に用いる制御信号＃ｎ−ｐとを含む前記ｎ番目の伝送フレームを送信することを要旨とする。

第２の特徴は、受信装置であって、データフレーム及び制御信号を含む伝送フレームを受信する受信部と、シンボル数によって定義されるデインターリーブ範囲に亘って、前記受信部から出力されるデータシンボルを構成するデータキャリアシンボルの順序を時間軸方向において入れ替える時間デインターリーブを少なくとも行うデインターリーブ部と、前記デインターリーブ部から出力されるデータシンボルのキャリア復調によってデータビットを生成するキャリア復調部と、ｎ（ｎは１以上の整数）番目の伝送フレームを受信するときに、ｎ−ｑ（ｑは０以上の整数）番目の伝送フレームに含まれる制御信号＃ｎ−ｑを取得する取得部とを備えることを要旨とする。

第３の特徴は、送信装置であって、データビットのキャリア変調によってデータシンボルを生成するキャリア変調部と、前記キャリア変調部から出力されるデータシンボルの復調に用いる制御信号を生成する制御信号生成部と、前記キャリア変調部から出力されるデータシンボルによって構成されるデータフレーム及び前記制御信号生成部から出力される制御信号を含む伝送フレームを送信する送信部とを備え、前記送信部は、ｎ（ｎは１以上の整数）番目の伝送フレームに含まれるデータフレーム＃ｎと、ｎ＋ｒ（ｒは１以上の整数）番目の伝送フレームに含まれるデータフレーム＃ｎ＋ｒの復調に用いる制御信号＃ｎ＋ｒとを含む前記ｎ番目の伝送フレームを送信することを要旨とする。

第４の特徴は、受信装置であって、データシンボル及び制御信号を含む伝送フレームを受信する受信部と、前記受信部から出力されるデータシンボルのキャリア復調によってデータビットを生成するキャリア復調部と、ｎ（ｎは１以上の整数）番目の伝送フレームを受信するときに、ｎ＋ｓ（ｓは１以上の整数）番目の伝送フレームに含まれる制御信号＃ｎ＋ｓを取得する取得部とを備えることを要旨とする。

第５の特徴は、送信装置及び受信装置を備えるデジタル放送システムであって、前記送信装置は、データビットのキャリア変調によってデータシンボルを生成するキャリア変調部と、シンボル数によって定義されるインターリーブ分散範囲に亘って、前記キャリア変調部から出力されるデータシンボルを構成するデータキャリアシンボルの順序を時間軸方向において入れ替える時間インターリーブを少なくとも行うインターリーブ部と、前記インターリーブ部から出力されるデータシンボルの復調に用いる制御信号を生成する制御信号生成部と、前記インターリーブ部から出力されるデータシンボル及び前記制御信号生成部から出力される制御信号を含む伝送フレームを送信する送信部とを備え、前記受信装置は、データシンボル及び制御信号を含む伝送フレームを受信する受信部と、シンボル数によって定義されるデインターリーブ範囲に亘って、前記受信部から出力されるデータシンボルを構成するデータキャリアシンボルの順序を時間軸方向において入れ替える時間デインターリーブを少なくとも行うデインターリーブ部と、前記デインターリーブ部から出力されるデータシンボルのキャリア復調によってデータビットを生成するキャリア復調部とを備え、前記送信部は、ｎ（ｎは１以上の整数）番目の伝送フレームに含まれるデータフレーム＃ｎと、ｎ−ｐ（ｐは０以上の整数）番目の伝送フレームに含まれるデータフレーム＃ｎ−ｐの復調に用いる制御信号＃ｎ−ｐとを含む前記ｎ番目の伝送フレームを送信することを要旨とする。

第６の特徴は、送信装置及び受信装置を備えるデジタル放送システムであって、前記送信装置は、データビットのキャリア変調によってデータシンボルを生成するキャリア変調部と、シンボル数によって定義されるインターリーブ分散範囲に亘って、前記キャリア変調部から出力されるデータシンボルを構成するデータキャリアシンボルの順序を時間軸方向において入れ替える時間インターリーブを少なくとも行うインターリーブ部と、前記インターリーブ部から出力されるデータシンボルの復調に用いる制御信号を生成する制御信号生成部と、前記インターリーブ部から出力されるデータシンボル及び前記制御信号生成部から出力される制御信号を含む伝送フレームを送信する送信部とを備え、前記受信装置は、前記伝送フレームを受信する受信部と、シンボル数によって定義されるデインターリーブ範囲に亘って、前記受信部から出力されるシンボルを構成するデータキャリアシンボルの順序を時間軸方向において入れ替える時間デインターリーブを少なくとも行うデインターリーブ部と、前記デインターリーブ部から出力されるデータシンボルのキャリア復調によってデータビットを生成するキャリア復調部と、ｎ（ｎは１以上の整数）番目の伝送フレームを受信するときに、ｎ−ｑ（ｑは０以上の整数）番目の伝送フレームに含まれる制御信号＃ｎ−ｑを取得する取得部とを備える。

第７の特徴は、送信装置及び受信装置を備えるデジタル放送システムであって、前記送信装置は、データビットのキャリア変調によってデータシンボルを生成するキャリア変調部と、前記キャリア変調部から出力されるデータシンボルの復調に用いる制御信号を生成する制御信号生成部と、前記キャリア変調部から出力されるデータシンボルによって構成されるデータフレーム及び前記制御信号生成部から出力される制御信号を含む伝送フレームを送信する送信部とを備え、前記受信装置は、データフレーム及び制御信号を含む伝送フレームを受信する受信部と、前記デインターリーブ部から出力されるデータシンボルのキャリア復調によってデータビットを生成するキャリア復調部とを備え、前記送信部は、ｎ（ｎは１以上の整数）番目の伝送フレームに含まれるデータフレーム＃ｎと、ｎ＋ｒ（ｒは１以上の整数）番目の伝送フレームに含まれるデータフレーム＃ｎ＋ｒの復調に用いる制御信号＃ｎ＋ｒとを含む前記ｎ番目の伝送フレームを送信することを要旨とする。

第８の特徴は、送信装置及び受信装置を備えるデジタル放送システムであって、前記送信装置は、データビットのキャリア変調によってデータシンボルを生成するキャリア変調部と、前記キャリア変調部から出力されるデータシンボルの復調に用いる制御信号を生成する制御信号生成部と、前記キャリア変調部から出力されるデータシンボルによって構成されるデータフレーム及び前記制御信号生成部から出力される制御信号を含む伝送フレームを送信する送信部とを備え、前記受信装置は、データフレーム及び制御信号を含む伝送フレームを受信する受信部と、前記デインターリーブ部から出力されるデータシンボルのキャリア復調によってデータビットを生成するキャリア復調部と、ｎ（ｎは１以上の整数）番目の伝送フレームを受信するときに、ｎ＋ｓ（ｓは１以上の整数）番目の伝送フレームに含まれる制御信号＃ｎ＋ｓを取得する取得部とを備えることを要旨とする。

第９の特徴は、受信装置に搭載されるチップであって、データフレーム及び制御信号を含む伝送フレームを受信する受信部と、シンボル数によって定義されるデインターリーブ範囲に亘って、前記受信部から出力されるデータシンボルを構成するデータキャリアシンボルの順序を時間軸方向において入れ替える時間デインターリーブを少なくとも行うデインターリーブ部と、前記デインターリーブ部から出力されるデータシンボルのキャリア復調によってデータビットを生成するキャリア復調部と、ｎ（ｎは１以上の整数）番目の伝送フレームを受信するときに、ｎ−ｑ（ｑは０以上の整数）番目の伝送フレームに含まれる制御信号＃ｎ−ｑを取得する取得部とを備えることを要旨とする。

第１０の特徴は、 受信装置に搭載されるチップであって、データシンボル及び制御信号を含む伝送フレームを受信する受信部と、前記デインターリーブ部から出力されるデータシンボルのキャリア復調によってデータビットを生成するキャリア復調部と、ｎ（ｎは１以上の整数）番目の伝送フレームを受信するときに、ｎ＋ｓ（ｓは１以上の整数）番目の伝送フレームに含まれる制御信号＃ｎ＋ｓを取得する取得部とを備えることを要旨とする。

本発明によれば、伝送フレーム毎に制御信号が頻繁に変わる場合であっても、データフレームを正しく復調することを可能とする送信装置、受信装置、デジタル放送システム及びチップを提供することができる。

図１は、第１実施形態に係る送信装置１０を示すブロック図である。 図２は、第１実施形態に係る受信装置２０を示すブロック図である。 図３は、第１実施形態に係るフレーム構造の一例を示す図である。 図４は、第１実施形態に係る時間インターリーブについて説明するための図である。 図５は、第１実施形態に係る時間デインターリーブについて説明するための図である。 図６は、第１実施形態に係る同期方法について説明するための図である。 図７は、第２実施形態に係る受信装置２０を示すブロック図である。 図８は、第２実施形態に係る同期方法について説明するための図である。 図９は、変更例１に係る受信装置２０を示すブロック図である。 図１０は、第３実施形態に係る送信装置１０を示すブロック図である。 図１１は、第３実施形態に係る受信装置２０を示すブロック図である。 図１２は、第３実施形態に係る同期方法について説明するための図である。 図１３は、第４実施形態に係る受信装置２０を示すブロック図である。 図１４は、第４実施形態に係る同期方法について説明するための図である。

以下において、実施形態について説明する。なお、以下の図面の記載において、同一または類似の部分には、同一または類似の符号を付している。ただし、図面は模式的なものであり、各寸法の比率などは現実のものとは異なることに留意すべきである。

したがって、具体的な寸法などは以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

［実施形態の概要］
第１に、実施形態に係る送信装置は、データビットのキャリア変調によってデータシンボルを生成するキャリア変調部と、シンボル数によって定義されるインターリーブ分散範囲に亘って、前記キャリア変調部から出力されるデータシンボルを構成するデータキャリアシンボルの順序を時間軸方向において入れ替える時間インターリーブを少なくとも行うインターリーブ部と、前記インターリーブ部から出力されるデータシンボルの復調に用いる制御信号を生成する制御信号生成部と、前記インターリーブ部から出力されるデータシンボルによって構成されるデータフレーム及び前記制御信号生成部から出力される制御信号を含む伝送フレームを送信する送信部とを備え、前記送信部は、ｎ（ｎは１以上の整数）番目の伝送フレームに含まれるデータフレーム＃ｎと、ｎ−ｐ（ｐは０以上の整数）番目の伝送フレームに含まれるデータフレーム＃ｎ−ｐの復調に用いる制御信号＃ｎ−ｐとを含む前記ｎ番目の伝送フレームを送信する。

実施形態では、送信装置は、データフレーム＃ｎと制御信号＃ｎ−ｐとを含むｎ番目の伝送フレームを送信する。従って、受信装置においてｎ番目の伝送フレーム（データフレーム＃ｎ）よりも前に受信するデータフレーム＃ｎ−ｐに対する時間デインターリーブを適用することによって遅延が生じても、時間デインターリーブが適用されたデータフレーム＃ｎ−ｐの処理を開始するタイミングにおいて、データフレーム＃ｎ−ｐと制御信号＃ｎ−ｐとの同期をとることができる。従って、データフレームに対して時間インターリーブ及び時間デインターリーブが適用されており、伝送フレーム毎に制御信号が頻繁に変わる場合であっても、データフレームを正しく復調することができる。

第２に、実施形態に係る受信装置は、データフレーム及び制御信号を含む伝送フレームを受信する受信部と、シンボル数によって定義されるデインターリーブ範囲に亘って、前記受信部から出力されるデータシンボルを構成するデータキャリアシンボルの順序を時間軸方向において入れ替える時間デインターリーブを少なくとも行うデインターリーブ部と、前記デインターリーブ部から出力されるデータシンボルのキャリア復調によってデータビットを生成するキャリア復調部と、ｎ（ｎは１以上の整数）番目の伝送フレームを受信するときに、ｎ−ｑ（ｑは０以上の整数）番目の伝送フレームに含まれる制御信号＃ｎ−ｑを取得する取得部とを備える。

実施形態では、受信装置は、ｎ番目の伝送フレームを受信するときに、制御信号＃ｎ−ｑを取得する。すなわち、受信装置は、ｎ番目の伝送フレーム（データフレーム＃ｎ）よりも前に受信するデータフレーム＃ｎ−ｑに対する時間デインターリーブが適用された後に、時間デインターリーブが適用されたデータフレーム＃ｎ−ｑの処理を開始するタイミングにおいて、データフレーム＃ｎ−ｑと制御信号＃ｎ−ｑとの同期をとることができる。従って、データシンボルに対して時間インターリーブ及び時間デインターリーブが適用されており、伝送フレーム毎に制御信号が頻繁に変わる場合であっても、データフレームを正しく復調することができる。

第３に、実施形態に係る送信装置は、データビットのキャリア変調によってデータシンボルを生成するキャリア変調部と、前記キャリア変調部から出力されるデータシンボルの復調に用いる制御信号を生成する制御信号生成部と、前記キャリア変調部から出力されるデータシンボルによって構成されるデータフレーム及び前記制御信号生成部から出力される制御信号を含む伝送フレームを送信する送信部とを備え、前記送信部は、ｎ（ｎは１以上の整数）番目の伝送フレームに含まれるデータフレーム＃ｎと、ｎ＋ｒ（ｒは１以上の整数）番目の伝送フレームに含まれるデータフレーム＃ｎ＋ｒの復調に用いる制御信号＃ｎ＋ｒとを含む前記ｎ番目の伝送フレームを送信する。

実施形態では、送信装置は、データフレーム＃ｎと制御信号＃ｎ＋ｒとを含むｎ番目の伝送フレームを送信する。従って、受信装置においてｎ番目の伝送フレーム（データフレーム＃ｎ）よりも後に受信するデータフレーム＃ｎ＋ｒの処理を開始するタイミングにおいて、制御信号＃ｎ＋ｒの復調が既に完了しているため、伝送フレーム毎に制御信号が頻繁に変わる場合であっても、速やかに正しくデータフレームを復調することができる。

第４に、実施形態に係る受信装置は、データシンボル及び制御信号を含む伝送フレームを受信する受信部と、前記受信部から出力されるデータシンボルのキャリア復調によってデータビットを生成するキャリア復調部と、ｎ（ｎは１以上の整数）番目の伝送フレームを受信するときに、ｎ＋ｓ（ｓは１以上の整数）番目の伝送フレームに含まれる制御信号＃ｎ＋ｓを取得する取得部とを備える。

実施形態では、受信装置は、ｎ番目の伝送フレームを受信するときに、制御信号＋ｓを取得する。従って、受信装置においてｎ番目の伝送フレーム（データフレーム＃ｎ）よりも後に受信するデータフレーム＃ｎ＋ｓの処理を開始するタイミングにおいて、制御信号＃ｎ＋ｓの復調が既に完了しているため、伝送フレーム毎に制御信号が頻繁に変わる場合であっても、速やかに正しくデータフレームを復調することができる。

［第１実施形態］
（デジタル放送システム）
以下において、第１実施形態に係るデジタル放送システムについて説明する。図１は、第１実施形態に係る送信装置１０を示すブロック図であり、図２は、第１実施形態に係る受信装置２０を示すブロック図である。デジタル放送システムは、送信装置１０及び受信装置２０を備える。

実施形態において、デジタル放送システムは、次世代地上放送方式に対応するデジタル放送システムである。例えば、デジタル放送システムでは、ＭＩＭＯ（Ｍｕｌｔｉｐｌｅ Ｉｎｐｕｔ Ｍｕｌｔｉｐｌｅ Ｏｕｔｐｕｔ）技術、ＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）技術が適用される。デジタル放送システムでは、送信装置１０から受信装置２０に対して、複数の階層に属する階層化データ（例えば、１セグメント、１３セグメント）が送信される。第１実施形態では、階層化データとして、Ａ階層データ、Ｂ階層データ、Ｃ階層データが送信されるケースについて例示する。

図１に示すように、送信装置１０は、誤り訂正符号化部１１と、フレーム化部１２と、キャリア変調部１３と、インターリーブ部１４と、ポインタ生成部１５と、制御信号生成部１６と、ＭＩＭＯ−ＯＦＤＭ変調部１７とを備える。送信装置１０は、例えば、放送局等に設けられる。

誤り訂正符号化部１１は、所定数のデータビット及び誤り訂正符号を含む固定長の誤り訂正符号ブロックを生成するブロック生成部を構成する。具体的には、誤り訂正符号化部１１は、所定フォーマットを有するＴＳ（Ｔｒａｎｓｐｏｒｔ Ｓｔｒｅａｍ）などの入力データに誤り訂正符号を付与する。

第１実施形態では、階層化データとして、Ａ階層データ、Ｂ階層データ、Ｃ階層データが送信される。従って、送信装置１０は、Ａ階層データの誤り訂正符号ブロックを生成する誤り訂正符号化部１１Ａと、Ｂ階層データの誤り訂正符号ブロックを生成する誤り訂正符号化部１１Ｂと、Ｃ階層データの誤り訂正符号ブロックを生成する誤り訂正符号化部１１Ｃとを備える。

フレーム化部１２は、誤り訂正符号ブロックによって構成されるデータフレームを生成するフレーム生成部を構成する。

第１実施形態では、階層化データとして、Ａ階層データ、Ｂ階層データ、Ｃ階層データが送信される。従って、送信装置１０は、Ａ階層データの誤り訂正符号ブロックを生成するフレーム化部１２Ａと、Ｂ階層データの誤り訂正符号ブロックを生成するフレーム化部１２Ｂと、Ｃ階層データの誤り訂正符号ブロックを生成するフレーム化部１２Ｃとを備える。

キャリア変調部１３は、データビットのキャリア変調によってデータシンボルを生成する。具体的には、キャリア変調部１３は、ＰＳＫ（位相変調）やＱＡＭ（直角位相振幅変調）などの変調方式に従って、データフレームに含まれる所定数のデータビットを１つのデータキャリアシンボルとしてＩＱ平面上にマッピングし、所定数のデータキャリアシンボルによって構成されるデータシンボルを生成する。

第１実施形態では、階層化データとして、Ａ階層データ、Ｂ階層データ、Ｃ階層データが送信される。従って、送信装置１０は、Ａ階層データのデータシンボルを生成するキャリア変調部１３Ａと、Ｂ階層データのデータシンボルを生成するキャリア変調部１３Ｂと、Ｃ階層データのデータシンボルを生成するキャリア変調部１３Ｃとを備える。

インターリーブ部１４は、キャリア変調部１３から出力されるデータシンボルを構成するデータキャリアシンボルの順序を入れ替えるインターリーブを行う。インターリーブ部１４は、シンボル数によって定義されるインターリーブ分散範囲に亘ってデータシンボルを構成するデータキャリアシンボルの順序を時間軸方向において入れ替える時間インターリーブを少なくとも行う。インターリーブ部１４は、時間インターリーブに加えて、キャリアシンボル数によって定義されるインターリーブ分散範囲に亘ってデータシンボルを構成するデータキャリアシンボルの順序を周波数軸方向において入れ替える周波数インターリーブを行ってもよい。

第１実施形態では、階層化データとして、Ａ階層データ、Ｂ階層データ、Ｃ階層データが送信される。従って、送信装置１０は、Ａ階層データのデータフレームに含まれるデータキャリアにインターリーブを適用するインターリーブ部１４Ａと、Ｂ階層データのデータフレームに含まれるデータキャリアにインターリーブを適用するインターリーブ部１４Ｂと、Ｃ階層データのデータフレームに含まれるデータキャリアにインターリーブを適用するインターリーブ部１４Ｃとを備える。

ポインタ生成部１５は、データフレームの先頭位置に対するデータフレームの先頭に含まれる誤り訂正符号ブロックの先頭位置のオフセットを計算するとともに、計算されたオフセットを示すポインタを生成する。オフセットは、例えば、データフレームの先頭位置を構成するデータキャリアシンボルからデータフレームの先頭に含まれる誤り訂正符号ブロックの先頭位置を構成するデータキャリアシンボルまでのキャリアシンボル数を示す値である。第１実施形態では、ポインタは、データシンボルの復調に用いる制御信号（例えば、後述するＴＭＣＣ信号（伝送制御信号））に含まれる。

このように、ポインタが制御信号に含まれるため、誤り訂正符号ブロックは、複数の伝送フレーム（データフレーム）に跨がって配置されてもよい。すなわち、伝送フレームの先頭に含まれる誤り訂正符号ブロックの先頭位置が伝送フレームの先頭位置と一致していなくてもよい。

第１実施形態では、ポインタ生成部１５は、ｎ−ｐ（ｐは０以上の整数）番目の伝送フレームに含まれるデータフレーム＃ｎ−ｐの復調に用いる制御信号＃ｎ−ｐがｎ（ｎは１以上の整数）番目の伝送フレームに含まれるようにポインタを生成する。すなわち、ポインタ生成部１５は、制御信号＃ｎ−ｐの送信に先立ってデータフレーム＃ｎ−ｐが送信されるように、制御信号＃ｎ−ｐに含めるポインタを生成する。

制御信号生成部１６は、ＴＭＣＣ（Ｔｒａｎｓｍｉｓｓｉｏｎ ａｎｄ Ｍｕｌｔｉｐｌｅｘｉｎｇ Ｃｏｎｆｉｇｕｒａｔｉｏｎ Ｃｏｎｔｒｏｌ）信号、ＡＣ（Ａｕｘｉｌｉａｒｙ Ｃｈａｎｎｅｌ）信号等の制御信号を生成する。制御信号は、インターリーブ部１４から出力されるデータシンボル（データフレーム）の復調に用いる信号である。例えば、ＴＭＣＣ信号（伝送制御信号）は、複数の階層のそれぞれの伝送パラメータ（変調方式、セグメント数、符号化率等）を示す信号、伝送フレーム（以下、ＯＦＤＭフレーム）の同期をとるための同期信号を含む。例えば、ＴＭＣＣ信号（伝送制御信号）は、上述したポインタを含む。

ＭＩＭＯ−ＯＦＤＭ変調部１７は、インターリーブ部１４から出力されるデータシンボル（データフレーム）及び制御信号生成部１６から出力される制御信号によって構成されるＯＦＤＭフレームを生成する。ＯＦＤＭフレームは、所定数のキャリアシンボル（周波数軸）及び所定数のシンボル数（時間軸）によって定義される。

続いて、ＭＩＭＯ−ＯＦＤＭ変調部１７は、ＯＦＤＭフレームを構成する各キャリアシンボルに対して、空間符号化処理を行って２系統の信号を生成して、２系統の信号に対してＩＦＦＴ処理及び直交変換を行って無線信号Ｔｘ１，Ｔｘ２を生成する。ＭＩＭＯ−ＯＦＤＭ変調部１７は、複数のアンテナを用いて、無線信号Ｔｘ１，Ｔｘ２を受信装置２０に送信する。なお、２系統の信号は、同一の信号であってもよいが、伝送効率の観点では、異なる信号であることが好ましい。

第１実施形態では、ＭＩＭＯ−ＯＦＤＭ変調部１７は、インターリーブ部１４から出力されるデータシンボル及び制御信号生成部１６から出力される制御信号を含むＯＦＤＭフレームを送信する送信部を構成する。また、ポインタ生成部１５によって生成されたポインタが制御信号に含まれるため、ＭＩＭＯ−ＯＦＤＭ変調部１７は、ｎ（ｎは１以上の整数）番目のＯＦＤＭフレームに含まれるデータフレーム＃ｎと、ｎ−ｐ（ｐは０以上の整数）番目のＯＦＤＭフレームに含まれるデータフレーム＃ｎ−ｐの復調に用いる制御信号＃ｎ−ｐとを含むｎ番目のＯＦＤＭフレームを送信する送信部を構成する。

図２に示すように、受信装置２０は、周波数変換部２１と、直交復調部２２と、ＭＩＭＯ−ＯＦＤＭ復調部２３と、制御信号復調部２４と、デインターリーブ部２５と、キャリア復調部２６と、抽出部２７と、誤り訂正復号部２８とを備える。受信装置２０は、例えば、家庭内に固定的に設置される受像機、ユーザが持ち運び可能な移動端末に設けられる。

周波数変換部２１は、複数のアンテナを用いて、無線信号Ｒｘ１，Ｒｘ２を受信する。具体的には、周波数変換部２１は、周波数変換によって、無線信号Ｒｘ１，Ｒｘ２をベースバンド信号に変換してＡＤ変換などによってデジタル化する。

第１実施形態では、複数のアンテナによって無線信号Ｒｘ１，Ｒｘ２を受信するため、受信装置２０は、無線信号Ｒｘ１を処理する周波数変換部２１Ａと、無線信号Ｒｘ２を処理する周波数変換部２１Ｂとを備える。

直交復調部２２は、周波数変換部２１によって変換された周波数成分の直交復調を行う。

第１実施形態では、複数のアンテナによって無線信号Ｒｘ１，Ｒｘ２を受信するため、受信装置２０は、無線信号Ｒｘ１に対応する信号を処理する周波数変換部２１Ａと、無線信号Ｒｘ２に対応する信号を処理する周波数変換部２１Ｂとを備える。

ＭＩＭＯ−ＯＦＤＭ復調部２３は、周波数変換部２１Ａ及び周波数変換部２１Ｂから出力される２系統の信号に対してＦＦＴ処理およびＭＩＭＯ復調処理を行って、所定数のキャリアシンボル（周波数軸）及び所定数のシンボル数（時間軸）によって定義されるＯＦＤＭフレームを取得する。ＯＦＤＭフレームの同期は、上述したＴＭＣＣ信号によって行われる。

第１実施形態において、ＭＩＭＯ−ＯＦＤＭ復調部２３は、データフレーム及び制御信号を含むＯＦＤＭフレームを受信する受信部を構成する。

制御信号復調部２４は、ＯＦＤＭフレームに含まれる制御信号のうち、伝送制御信号（ＴＭＣＣ信号）を構成するシンボルのキャリア復調を行う。また、制御信号復調部２４は、ＯＦＤＭフレームに含まれる制御信号のうち、ＡＣ信号を構成するシンボルのキャリア復調を行う。制御信号復調部２４は、制御信号に含まれるポインタを抽出する。

デインターリーブ部２５は、ＭＩＭＯ−ＯＦＤＭ復調部２３から出力されるデータシンボルを構成するデータキャリアシンボルの順序を入れ替えるデインターリーブを行う。デインターリーブは、インターリーブと逆の手順で行われることに留意すべきである。デインターリーブ部２５は、シンボル数によって定義されるデインターリーブ範囲に亘ってデータシンボルを構成するデータキャリアシンボルの順序を時間軸方向において入れ替える時間デインターリーブを少なくとも行う。デインターリーブ部２５は、時間デインターリーブに加えて、キャリアシンボル数によって定義されるデインターリーブ範囲に亘ってデータシンボルを構成するデータキャリアシンボルの順序を周波数軸方向において入れ替える周波数デインターリーブを行ってもよい。

第１実施形態では、階層化データとして、Ａ階層データ、Ｂ階層データ、Ｃ階層データが送信される。従って、受信装置２０は、Ａ階層データのデータフレームを構成するデータキャリアにデインターリーブを適用するデインターリーブ部２５Ａと、Ｂ階層データのデータフレームを構成するデータキャリアにデインターリーブを適用するデインターリーブ部２５Ｂと、Ｃ階層データのデータフレームを構成するデータキャリアにデインターリーブを適用するデインターリーブ部２５Ｃとを備える。

キャリア復調部２６は、デインターリーブ部２５から出力されるデータシンボルのキャリア復調によってデータビットを生成する。具体的には、キャリア復調部２６は、ＰＳＫ（位相変調）やＱＡＭ（直角位相振幅変調）などの変調方式に応じて、ＩＱ平面上にマッピングされたデータシンボルを所定数のデータビットにデマッピングする。

第１実施形態では、階層化データとして、Ａ階層データ、Ｂ階層データ、Ｃ階層データが送信される。従って、受信装置２０は、Ａ階層データのデータビットを生成するキャリア復調部２６Ａと、Ｂ階層データのデータビットを生成するキャリア復調部２６Ｂと、Ｃ階層データのデータビットを生成するキャリア復調部２６Ｃとを備える。

抽出部２７は、データフレームから誤り訂正符号ブロックを抽出する。具体的には、抽出部２７は、データフレームの先頭位置に対するデータフレームの先頭に含まれる誤り訂正符号ブロックの先頭位置のオフセットを示すポインタに基づいて、データフレームの先頭に含まれる誤り訂正符号ブロックを抽出する。また、誤り訂正符号ブロックが固定長であるため、抽出部２７は、データフレームの先頭に含まれる誤り訂正符号ブロックの先頭位置を特定することができれば、他の誤り訂正符号ブロックも抽出することができる。

第１実施形態では、階層化データとして、Ａ階層データ、Ｂ階層データ、Ｃ階層データが送信される。従って、受信装置２０は、Ａ階層データの誤り訂正符号ブロックを抽出する抽出部２７Ａと、Ｂ階層データの誤り訂正符号ブロックを抽出する抽出部２７Ｂと、Ｃ階層データの誤り訂正符号ブロックを抽出する抽出部２７Ｃとを備える。

誤り訂正復号部２８は、抽出部２７から出力される誤り訂正符号ブロックを構成するビット列の誤り訂正を行う。

第１実施形態では、階層化データとして、Ａ階層データ、Ｂ階層データ、Ｃ階層データが送信される。従って、受信装置２０は、Ａ階層データの誤り訂正符号ブロックを構成するビット列の誤り訂正を行う誤り訂正復号部２８Ａと、Ｂ階層データの誤り訂正符号ブロックを構成するビット列の誤り訂正を行う誤り訂正復号部２８Ｂと、Ｃ階層データの誤り訂正符号ブロックを構成するビット列の誤り訂正を行う誤り訂正復号部２８Ｃとを備える。

（フレーム構造）
以下において、第１実施形態に係るフレーム構造の一例について説明する。図３は、第１実施形態に係るフレーム構造の一例を示す図である。

図３に示すように、ＯＦＤＭフレームは、各階層のデータフレームを構成するシンボル及び制御信号（ＴＭＣＣ信号及びＡＣ信号）によって構成される。なお、ＯＦＤＭフレームは、上述したように、所定数のキャリアシンボル（周波数軸）及び所定数のシンボル数（時間軸）によって定義される。

各階層のデータフレームは、誤り訂正符号ブロック（ＦＥＣブロックとも呼ぶ）によって構成される。誤り訂正符号ブロックは、複数のデータフレームに跨がって配置されてもよい。誤り訂正符号ブロックは、固定長のビット列を有するが、誤り訂正符号ブロックのビット列長は、階層毎に異なっていてもよい。また、図３では、Ｃ階層の誤り訂正ブロックのビット列長を６４８００ビットとして例示しているが、ビット列長はこの限りではない。

（時間インターリーブ及び時間デインターリーブ）
以下において、第１実施形態に係る時間インターリーブ及び時間デインターリーブについて説明する。図４は、第１実施形態に係る時間インターリーブについて説明するための図である。図５は、第１実施形態に係る時間デインターリーブについて説明するための図である。

図４及び図５に示すように、データフレームは、時間軸方向においてシンボル数Ｎｓのデータシンボルを含み、１つのデータシンボルは、周波数軸方向においてＮｃ個のデータキャリアシンボルを含む。すなわち、データフレームは、Ｎｓ×Ｎｃのキャリアシンボルを含む。ここでは、Ｎｓが”８”であり、Ｎｃが”６”であるケースが例示されている。

このようなケースにおいて、送信装置１０（インターリーブ部１４）は、図４に示すように、シンボル数Ｉによって定義されるインターリーブ分散範囲に亘ってデータシンボルの順序を入れ替える時間インターリーブを行う。例えば、ｎ番目のデータフレームに含まれるデータキャリアシンボル１（ｎ）〜６（ｎ）の順序は、シンボル数Ｉによって定義されるインターリーブ分散範囲に亘って入れ替えられる。

一方で、受信装置２０（デインターリーブ部２５）は、図５に示すように、シンボル数Ｉによって定義されるデインターリーブ範囲に亘ってデータキャリアシンボルの順序を入れ替える時間デインターリーブを行う。例えば、ｎ番目のデータフレームに含まれるデータキャリアシンボル１（ｎ）〜６（ｎ）の順序は、シンボル数Ｉによって定義されるデインターリーブ範囲に亘って入れ替えられる。

ここで、図４に示す時間インターリーブ前の状態と図５に示す時間デインターリーブ後の状態とを比較すると、時間デインターリーブに伴って遅延が生じている。このような遅延が生じており、伝送フレーム毎に制御信号が頻繁に変わる場合であっても、時間デインターリーブ後の状態において、データフレームの開始タイミングと制御信号の開始タイミングとを揃えるために、送信装置１０（インターリーブ部１４）は、時間インターリーブ後の状態において、遅延補正量Ｄｓだけデータシンボル群を遅延させることに留意すべきである。遅延補正量Ｄｓは、以下の式によって算出される。

Ｄｓ＝Ｎｓ×ｍ−Ｉ
但し、ｍは、Ｎｓ×ｍ＞Ｉを満足する最小の整数であることに留意すべきである。

結果として、時間デインターリーブ後の状態において、ＯＦＤＭフレームのデータシンボル数（Ｎｓ）の整数倍（ｍ）の遅延時間Ｄｆが生じる。ここでは、ｍは２であり、受信装置２０において、データフレームは、制御信号に対して２ＯＦＤＭフレームだけ遅延する。

（同期方法）
以下において、第１実施形態に係る同期方法について説明する。図６は、第１実施形態に係る同期方法について説明するための図である。

上述したように、時間インターリーブ前の状態と時間デインターリーブ後の状態とを比較すると、時間デインターリーブに伴う遅延によって、制御信号とデータフレームとの間に２ＯＦＤＭフレームの遅延が生じる。

従って、第１実施形態では、図６に示すように、ＭＩＭＯ−ＯＦＤＭ変調部１７は、ｎ（ｎは１以上の整数）番目のＯＦＤＭフレームに含まれるデータフレーム＃ｎと、ｎ−ｐ（ｐは０以上の整数）番目のＯＦＤＭフレームに含まれるデータフレーム＃ｎ−ｐの復調に用いる制御信号＃ｎ−ｐとを含むｎ番目のＯＦＤＭフレームを送信する。

具体的には、ｐの値は、インターリーブ分散範囲（或いは、デインターリーブ範囲）を定義するシンボル数Ｉに基づいて定められる。詳細には、ｐの値は、シンボル数Ｉによって定められるｍの値に基づいて定められる。ｍの値は、上述したように、制御信号に対するデータフレームの遅延時間を示す値である。

例えば、図６に示す例では、受信装置２０において、時間デインターリーブが適用されたデータフレーム＃ｎ−１の処理を開始するタイミングにおいて、データフレームの先頭に含まれる誤り訂正符号ブロックの先頭位置（先頭データキャリアの位置）を示すポインタ＃ｎ−１（Ｓ（３））の受信（復調）が完了するように、ｐの値として”１”が定められている。従って、ＭＩＭＯ−ＯＦＤＭ変調部１７は、伝送フレーム＃ｎ（ＯＦＤＭフレーム）を送信する場合に、データフレーム＃ｎ及び制御信号＃ｎ−１を含む伝送フレーム＃ｎ（ＯＦＤＭフレーム）を送信する。

これによって、受信装置２０は、データフレームの先頭に含まれる誤り訂正符号ブロックの先頭位置（先頭データキャリアの位置）を適切に特定することができる。

なお、時間デインターリーブが適用されたデータフレーム＃ｎ−１の処理を開始するタイミングとは、図６に示すように、時間デインターリーブが適用されたデータフレーム＃ｎ−１を構成するデータシンボルの出力を開始するタイミングであってもよい。或いは、時間デインターリーブが適用されたデータフレーム＃ｎ−１の処理を開始するタイミングとは、時間デインターリーブが適用されたデータフレーム＃ｎ−１を構成するデータシンボルの出力が完了したタイミングであってもよい。このようなケースにおいては、ｐの値として”２”が定められていてもよい。すなわち、ＭＩＭＯ−ＯＦＤＭ変調部１７は、伝送フレーム＃ｎ＋１（ＯＦＤＭフレーム）を送信する場合に、データフレーム＃ｎ＋１及び制御信号＃ｎ−１を含む伝送フレーム＃ｎ＋１（ＯＦＤＭフレーム）を送信してもよい。

（作用及び効果）
第１実施形態では、送信装置１０は、データフレーム＃ｎと制御信号＃ｎ−ｐとを含むｎ番目のＯＦＤＭフレームを送信する。従って、受信装置２０においてｎ番目の伝送フレーム（データフレーム＃ｎ）よりも前に受信するデータフレーム＃ｎ−ｐに対する時間デインターリーブを適用することによって遅延が生じても、時間デインターリーブが適用されたデータフレーム＃ｎ−ｐの処理を開始するタイミングにおいて、データフレーム＃ｎ−ｐと制御信号＃ｎ−ｐとの同期をとることができる。従って、データフレームに対して時間インターリーブ及び時間デインターリーブが適用されており、伝送フレーム毎に制御信号が頻繁に変わる場合であっても、データシンボルを正しく復調することができる。

第１実施形態では、制御信号は、データフレームの先頭位置に対するデータフレームの先頭に含まれる誤り訂正符号ブロックの先頭位置のオフセットを示すポインタを含む。従って、ＯＦＤＭフレームの先頭に含まれる誤り訂正符号ブロックの先頭位置がＯＦＤＭフレームの先頭位置と一致していなくても、受信装置２０が誤り訂正符号ブロックを抽出することができる。言い換えると、誤り訂正符号ブロックが複数のＯＦＤＭフレーム（データフレーム）を跨がって配置されることが許容されるため、Ｎｕｌｌ値を挿入する必要がなく、伝送効率の低下が抑制される。

第１実施形態では、時間デインターリーブが適用されたデータフレーム＃ｎ−１を構成するデータシンボルの処理（キャリア復調）を開始するタイミングにおいて、制御信号＃ｎ−ｐの復調が既に完了しているため、データフレーム＃ｎ−１を構成するデータシンボルの処理（キャリア復調）を速やかに開始することができる。

［第２実施形態］
以下において、第２実施形態について説明する。以下においては、第１実施形態に対する差異について説明する。

具体的には、第１実施形態では、送信装置１０は、データフレーム＃ｎとデータフレーム＃ｎ−ｐの復調に用いる制御信号＃ｎ−ｐとを含むｎ番目のＯＦＤＭフレームを送信する。すなわち、送信装置１０は、データフレーム＃ｎ−ｐの復調に用いる制御信号＃ｎ−ｐの送信に先立って、データフレーム＃ｎ−ｐを送信する。

これに対して、第２実施形態では、このような処理が行われずに、送信装置１０は、データシンボル及びデータシンボルの復調に用いる制御信号を同一のＯＦＤＭフレームで送信する。受信装置２０は、ｎ（ｎは１以上の整数）番目のＯＦＤＭフレーム（伝送フレーム）を受信するときに、ｎ−ｑ（ｑは０以上の整数）番目のＯＦＤＭフレームに含まれる制御信号＃ｎ−ｑを取得する。

（受信装置）
以下において、第２実施形態に係る受信装置について説明する。図７は、第２実施形態に係る受信装置２０を示すブロック図である。図７では、図２と同様の構成については、同様の符号を付している。従って、図２と同様の構成の説明については省略する。図７に示すように、受信装置２０は、図２に示す構成に加えて、演算回路２９Ａを有する。

演算回路２９Ａは、ｎ番目のＯＦＤＭフレームに含まれる制御信号＃ｎに基づいて、制御信号＃ｎ−ｑを演算する。すなわち、演算回路２９Ａは、ｎ番目のＯＦＤＭフレームを受信するときに、ｎ−ｑ番目のＯＦＤＭフレームに含まれる制御信号＃ｎ−ｑを取得する取得部を構成する。

ここで、第１実施形態と同様に、時間インターリーブ前の状態と時間デインターリーブ後の状態とを比較すると、時間デインターリーブに伴う遅延によって、制御信号とデータフレームとの間に２ＯＦＤＭフレームの遅延が生じる。

従って、第２実施形態では、図８に示すように、演算回路２９Ａは、時間デインターリーブが適用されたデータフレーム＃ｎ−１の処理を開始するタイミングにおいて、ＯＦＤＭフレーム＃ｎに含まれる制御信号＃ｎに基づいて、制御信号＃ｎ−ｑを演算する。

具体的には、ｑの値は、インターリーブ分散範囲（或いは、デインターリーブ範囲）を定義するシンボル数Ｉに基づいて定められる。詳細には、ｑの値は、シンボル数Ｉによって定められるｍの値に基づいて定められる。ｍの値は、第１実施形態と同様に、制御信号に対するデータフレームの遅延時間を示す値である。

例えば、図８に示す例では、時間デインターリーブが適用されたデータフレーム＃ｎ−１の処理を開始するタイミングにおいて、データフレームの先頭に含まれる誤り訂正符号ブロックの先頭位置（先頭データキャリアの位置）を示すポインタ＃ｎ−１（Ｓ（３））を取得することができるように、ｑの値として”１”が定められている。従って、演算回路２９Ａは、制御信号＃ｎに含まれるポインタ＃ｎ（Ｓ（５））に基づいて、データフレーム＃ｎ−１に適用すべきポインタ＃ｎ−１（Ｓ（３））を演算する。なお、データフレームに含まれる誤り訂正符号ブロックの長さは固定長であるため、ポインタ＃ｎ（Ｓ（５））からポインタ＃ｎ−１（Ｓ（３））を演算可能であることに留意すべきである。

これによって、受信装置２０は、データフレームの先頭に含まれる誤り訂正符号ブロックの先頭位置（先頭データキャリアの位置）を適切に特定することができる。

なお、時間デインターリーブが適用されたデータフレーム＃ｎ−１の処理を開始するタイミングとは、図８に示すように、時間デインターリーブが適用されたデータフレーム＃ｎ−１を構成するデータシンボルの出力を開始するタイミングであってもよい。或いは、時間デインターリーブが適用されたデータフレーム＃ｎ−１の処理を開始するタイミングとは、時間デインターリーブが適用されたデータフレーム＃ｎ−１を構成するデータシンボルの出力が完了したタイミングであってもよい。このようなケースにおいては、ｑの値として”２”が定められていてもよい。すなわち、演算回路２９Ａは、制御信号＃ｎ＋１に含まれるポインタ＃ｎ＋１（Ｓ（７））に基づいて、データフレーム＃ｎ−１に適用すべきポインタ＃ｎ−１（Ｓ（３））を演算してもよい。

（作用及び効果）
第２実施形態では、受信装置２０は、ｎ番目の伝送フレームを受信するときに、制御信号＃ｎ−ｑを取得する。すなわち、受信装置２０は、ｎ番目の伝送フレーム（データフレーム＃）よりも前に受信するデータフレーム＃ｎ−ｑに対する時間デインターリーブが適用された後に、時間デインターリーブが適用されたデータフレーム＃ｎ−ｑの処理を開始するタイミングにおいて、データフレーム＃ｎ−ｑと制御信号＃ｎ−ｑとの同期をとることができる。従って、データフレームに対して時間インターリーブ及び時間デインターリーブが適用される場合であっても、データシンボルを正しく復調することができる。

第２実施形態では、制御信号は、データフレームの先頭位置に対するデータフレームの先頭に含まれる誤り訂正符号ブロックの先頭位置のオフセットを示すポインタを含む。従って、ＯＦＤＭフレームの先頭に含まれる誤り訂正符号ブロックの先頭位置がＯＦＤＭフレームの先頭位置と一致していなくても、受信装置２０が誤り訂正符号ブロックを抽出することができる。言い換えると、誤り訂正符号ブロックが複数のＯＦＤＭフレーム（データフレーム）を跨がって配置されることが許容されるため、Ｎｕｌｌ値を挿入する必要がなく、伝送効率の低下が抑制される。

［変更例１］
以下において、第２実施形態の変更例１について説明する。以下においては、第２実施形態に対する相違点について主として説明する。

具体的には、第２実施形態では、受信装置２０は、ｎ−ｑ番目のＯＦＤＭフレームに含まれる制御信号＃ｎ−ｑを取得する取得部として、演算回路２９Ａを有する。

これに対して、変更例１では、受信装置２０は、取得部として、ｎ−ｑ番目のＯＦＤＭフレームに含まれる制御信号＃ｎ―ｑを遅延する遅延回路を有する。

（受信装置）
以下において、変更例１に係る受信装置について説明する。図９は、変更例１に係る受信装置２０を示すブロック図である。図９では、図７と同様の構成については、同様の符号を付している。従って、図７と同様の構成の説明については省略する。図９に示すように、受信装置２０は、演算回路２９Ａに代えて、遅延回路２９Ｂを有する。

遅延回路２９Ｂは、制御信号＃ｎ−ｑを復調した後に、制御信号＃ｎ−ｑをｑの値に対応する時間だけ遅延する。すなわち、遅延回路２９Ｂは、ｎ番目のＯＦＤＭフレームを受信するときに、ｎ−ｑ番目のＯＦＤＭフレームに含まれる制御信号＃ｎ−ｑを取得する取得部を構成する。なお、ｑの値の定め方については、第２実施形態と同様である。

（作用及び効果）
変更例２では、受信装置２０は、ｎ−ｑ番目のＯＦＤＭフレームに含まれる制御信号＃ｎ−ｑを取得する取得部として、演算回路２９Ａに代えて遅延回路２９Ｂを有する。これによって、第２実施形態と同様の効果が得られる。

［第３実施形態］
以下において、第３実施形態について説明する。以下においては、第１実施形態に対する相違点について主として説明する。

具体的には、第１実施形態では、データフレームに対して時間インターリーブ及び時間デインターリーブが適用される。これに対して、第３実施形態では、データフレームに対して時間インターリーブ及び時間デインターリーブが適用されない。

詳細には、第３実施形態では、送信装置１０は、図１０に示すように、インターリーブ部１４を有しておらず、受信装置２０は、図１１に示すように、デインターリーブ部２５を有していない。なお、図１０及び図１１では、図１及び図２と同様の構成については、同様の符号を付している。従って、図１及び図２と同様の構成の説明については省略する。

このようなケースにおいて、ＭＩＭＯ−ＯＦＤＭ変調部１７は、ｎ（ｎは１以上の整数）番目のＯＦＤＭフレームに含まれるデータフレーム＃ｎと、ｎ＋ｒ（ｒは１以上の整数）番目のＯＦＤＭフレームに含まれるデータフレーム＃ｎ＋ｒの復調に用いる制御信号＃ｎ＋ｒとを含むｎ番目のＯＦＤＭフレームを送信する送信部を構成する。

（同期方法）
以下において、第３実施形態に係る同期方法について説明する。図１２は、第３実施形態に係る同期方法について説明するための図である。

上述したように、ＭＩＭＯ−ＯＦＤＭ変調部１７は、ｎ（ｎは１以上の整数）番目のＯＦＤＭフレームに含まれるデータフレーム＃ｎと、ｎ＋ｒ（ｒは１以上の整数）番目のＯＦＤＭフレームに含まれるデータフレーム＃ｎ＋ｒの復調に用いる制御信号＃ｎ＋ｒとを含むｎ番目のＯＦＤＭフレームを送信する。

図１２に示す例では、データフレーム＃ｎの処理を開始するタイミング（第３実施形態では、データフレーム＃ｎを構成するデータシンボルの出力を開始するタイミング）において、データフレームの先頭に含まれる誤り訂正符号ブロックの先頭位置（先頭データキャリアの位置）を示すポインタ＃ｎ（Ｓ（５））の受信（復調）が完了するように、ｒの値として”１”が定められている。従って、ＭＩＭＯ−ＯＦＤＭ変調部１７は、伝送フレーム＃ｎ−１（ＯＦＤＭフレーム）を送信する場合に、データフレーム＃ｎ−１及び制御信号＃ｎを含む伝送フレーム＃ｎ−１（ＯＦＤＭフレーム）を送信する。なお、２以上のＯＦＤＭフレームに対応する制御信号を格納するバッファ或いは制御信号を遅延する遅延回路が受信装置２０に設けられている場合には、ｒの値は、２以上の整数であってもよい。

なお、第３実施形態において、データフレーム＃ｎの処理を開始するタイミングとは、図１２に示すように、データフレーム＃ｎを構成するデータシンボルの出力を開始するタイミングであることに留意すべきである。

これによって、受信装置２０は、データフレーム＃ｎの処理（例えば、キャリア復調）を開始するタイミングにおいて、データフレーム＃ｎの先頭に含まれる誤り訂正符号ブロックの先頭位置（先頭データキャリアの位置）が既知であるため、データフレーム＃ｎを構成するデータシンボルの出力完了を待たずに、データフレーム＃ｎを構成するデータシンボルの処理を速やかに開始することができる。

（作用及び効果）
第３実施形態では、送信装置１０は、データフレーム＃ｎと制御信号＃ｎ＋ｒとを含むｎ番目の伝送フレームを送信する。従って、受信装置２０においてｎ番目の伝送フレーム（データフレーム＃ｎ）よりも後に受信するデータフレーム＃ｎ＋ｒの処理を開始するタイミングにおいて、制御信号＃ｎ＋ｒの復調が既に完了しているため、伝送フレーム毎に制御信号が頻繁に変わる場合であっても、速やかに正しくデータフレームを復調することができる。

［第４実施形態］
以下において、第４実施形態について説明する。以下においては、第３実施形態に対する相違点について主として説明する。

具体的には、第３実施形態では、送信装置１０は、データフレーム＃ｎとデータフレーム＃ｎ＋ｒの復調に用いる制御信号＃ｎ＋ｒとを含むｎ番目のＯＦＤＭフレームを送信する。すなわち、送信装置１０は、データフレーム＃ｎの送信に先立って、データフレーム＃ｎの復調に用いる制御信号＃ｎを送信する。

これに対して、第４実施形態では、このような処理が行われずに、送信装置１０は、データシンボル及びデータシンボルの復調に用いる制御信号を同一のＯＦＤＭフレームで送信する。受信装置２０は、ｎ（ｎは１以上の整数）番目のＯＦＤＭフレーム（伝送フレーム）を受信するときに、ｎ＋ｓ（ｓは１以上の整数）番目のＯＦＤＭフレームに含まれる制御信号＃ｎ＋ｓを取得する。

（受信装置）
以下において、第４実施形態に係る受信装置について説明する。図１３は、第４実施形態に係る受信装置２０を示すブロック図である。図１３では、図１１と同様の構成については、同様の符号を付している。従って、図１１と同様の構成の説明については省略する。図１３に示すように、受信装置２０は、図１１に示す構成に加えて、演算回路２９Ａを有する。

演算回路２９Ａは、ｎ番目のＯＦＤＭフレームに含まれる制御信号＃ｎに基づいて、制御信号＃ｎ＋ｓを演算する。すなわち、演算回路２９Ａは、ｎ番目のＯＦＤＭフレームを受信するときに、ｎ＋ｓ番目のＯＦＤＭフレームに含まれる制御信号＃ｎ＋ｓを取得する取得部を構成する。

具体的には、図１４に示すように、演算回路２９Ａは、データフレーム＃ｎの処理を開始するタイミングにおいて、ＯＦＤＭフレーム＃ｎに含まれる制御信号＃ｎに基づいて、制御信号＃ｎ＋ｓを演算する。

例えば、図１４に示す例では、データフレーム＃ｎの処理を開始するタイミング（第４実施形態では、データフレーム＃ｎを構成するデータシンボルの出力を開始するタイミング）において、データフレームの先頭に含まれる誤り訂正符号ブロックの先頭位置（先頭データキャリアの位置）を示すポインタ＃ｎ（Ｓ（５））を取得することができるように、ｓの値として”１”が定められている。従って、演算回路２９Ａは、制御信号＃ｎ−１に含まれるポインタ＃ｎ−１（Ｓ（３））に基づいて、データフレーム＃ｎに適用すべきポインタ＃ｎ（Ｓ（５））を演算する。なお、データフレームに含まれる誤り訂正符号ブロックの長さは固定長であるため、ポインタ＃ｎ−１（Ｓ（３））からポインタ＃ｎ（Ｓ（５））を演算可能であることに留意すべきである。なお、２以上のＯＦＤＭフレームに対応する制御信号を格納するバッファ或いは制御信号を遅延する遅延回路が受信装置２０に設けられている場合には、ｓの値は、２以上の整数であってもよい。

なお、第４実施形態では、データフレーム＃ｎの処理を開始するタイミングとは、図１２に示すように、データフレーム＃ｎを構成するデータシンボルの出力を開始するタイミングであることに留意すべきである。

これによって、受信装置２０は、データフレーム＃ｎの処理（例えば、キャリア復調）を開始するタイミングにおいて、データフレーム＃ｎの先頭に含まれる誤り訂正符号ブロックの先頭位置（先頭データキャリアの位置）が既知であるため、データフレーム＃ｎを構成するデータシンボルの出力完了を待たずに、データフレーム＃ｎを構成するデータシンボルの処理を速やかに開始することができる。

（作用及び効果）
第４実施形態では、受信装置２０は、ｎ番目の伝送フレームを受信するときに、制御信号＋ｓを取得する。受信装置２０においてｎ番目の伝送フレーム（データフレーム＃ｎ）よりも後に受信するデータフレーム＃ｎ＋ｓの処理を開始するタイミングにおいて、制御信号＃ｎ＋ｓの復調が既に完了しているため、伝送フレーム毎に制御信号が頻繁に変わる場合であっても、速やかに正しくデータフレームを復調することができる。

［その他の実施形態］
本発明は上述した実施形態によって説明したが、この開示の一部をなす論述及び図面は、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。

第１実施形態では、送信装置１０は、データフレーム＃ｎとデータフレーム＃ｎ−ｐの復調に用いる制御信号＃ｎ−ｐとを含むｎ番目のＯＦＤＭフレームを送信する。すなわち、送信装置１０は、データフレーム＃ｎ−ｐよりも後において、データフレーム＃ｎ−ｐの復調に用いる制御信号＃ｎ−ｐを送信する。しかしながら、実施形態は、これに限定されるものではない。例えば、送信装置１０は、データフレーム＃ｎ−ｐよりも後において、データフレーム＃ｎ−ｐの先頭位置に対するデータフレーム＃ｎ−ｐの先頭に含まれる誤り訂正符号ブロックの先頭位置のオフセットを示すポインタのみを送信してもよい。すなわち、ポインタ以外の制御信号＃ｎ−ｐは、データフレーム＃ｎ−ｐを含むＯＦＤＭフレーム＃ｎ−ｐと同時に送信されてもよい。

第３実施形態では、データフレーム＃ｎとデータフレーム＃ｎ＋ｒの復調に用いる制御信号＃ｎ＋ｒとを含むｎ番目のＯＦＤＭフレームを送信する。すなわち、送信装置１０は、データフレーム＃ｎの送信に先立って、データフレーム＃ｎの復調に用いる制御信号＃ｎを送信する。しかしながら、実施形態は、これに限定されるものではない。例えば、送信装置１０は、データフレーム＃ｎの送信に先立って、データフレーム＃ｎの先頭位置に対するデータフレーム＃ｎの先頭に含まれる誤り訂正符号ブロックの先頭位置のオフセットを示すポインタのみを送信してもよい。すなわち、ポインタ以外の制御信号＃ｎは、データフレーム＃ｎを含むＯＦＤＭフレーム＃ｎと同時に送信されてもよい。

第１実施形態では、制御信号に対するデータフレームの遅延時間を示す値（ｍ）が”２”である場合において、ｍの値に基づいて定められるｐの値が“１”又は“２”であるケースについて例示した。しかしながら、実施形態はこれに限定されるものではない。例えば、ｍの値が“１”である場合においては、ｐの値は“０”又は“１”であってもよい。なお、処理対象のデータフレームを構成するデータシンボルの出力を開始するタイミングで処理対象のデータフレームに対応する制御信号の復調を完了することによって、処理対象のデータフレームの処理を速やかに開始する観点では、ｍの値が“１”である場合においては、ｐの値は“０”であることが好ましい。すなわち、ｐの値は、ｍの値に基づいて定められていればよい。

第２実施形態及び第２実施形態の変更例１では、制御信号に対するデータフレームの遅延時間を示す値（ｍ）が”２”である場合において、ｍの値に基づいて定められるｑの値が“１”又は“２”であるケースについて例示した。しかしながら、実施形態はこれに限定されるものではない。例えば、ｍの値が“１”である場合においては、ｑの値は“０”又は“１”であってもよい。なお、処理対象のデータフレームを構成するデータシンボルの出力を開始するタイミングで処理対象のデータフレームに対応する制御信号の復調を完了することによって、処理対象のデータフレームの処理を速やかに開始する観点では、ｍの値が“１”である場合においては、ｑの値は“０”であることが好ましい。すなわち、ｑの値は、ｍの値に基づいて定められていればよい。

実施形態では、ＯＦＤＭフレーム（伝送フレーム）毎に頻繁に変更される制御信号の一例として、ポインタを例示した。しかしながら、実施形態は、これに限定されるものではない。ＯＦＤＭフレーム（伝送フレーム）毎に頻繁に変更される制御信号は、ポインタ以外のパラメータであってもよく、例えば、ＦＦＴサイズや変調多値数などの変調パラメータであってもよい。

実施形態では、ＭＩＭＯ（Ｍｕｌｔｉｐｌｅ Ｉｎｐｕｔ Ｍｕｌｔｉｐｌｅ Ｏｕｔｐｕｔ）技術が用いられるシステムについて例示した。しかしながら、実施形態は、これに限定されるものではない。実施形態は、ＭＩＳＯ（Ｍｕｌｔｉｐｌｅ Ｉｎｐｕｔ Ｓｉｎｇｌｅ Ｏｕｔｐｕｔ）技術又はＳＩＳＯ（Ｓｉｎｇｌｅ Ｉｎｐｕｔ Ｓｉｎｇｌｅ Ｏｕｔｐｕｔ）技術が用いられるシステムに適用されてもよい。

実施形態では、変調方式としてＯＦＤＭが用いられるケースについて例示した。しかしながら、実施形態は、これに限定されるものではない。変調方式は、例えば、ＦＢＭＣ（Ｆｉｌｔｅｒ Ｂａｎｋ Ｍｕｌｔｉ Ｃａｒｒｉｅｒ）やシングルキャリア方式であってもよい。

実施形態では、階層化データが送信されるケースを例示したが、実施形態は、これに限定されるものではない。送信装置１０から受信装置２０に送信されるデータは、階層化されていなくてもよい。

実施形態では特に触れていないが、送信装置１０及び受信装置２０が行う各処理をコンピュータに実行させるプログラムが提供されてもよい。また、プログラムは、コンピュータ読取り可能媒体に記録されていてもよい。コンピュータ読取り可能媒体を用いれば、コンピュータにプログラムをインストールすることが可能である。ここで、プログラムが記録されたコンピュータ読取り可能媒体は、非一過性の記録媒体であってもよい。非一過性の記録媒体は、特に限定されるものではないが、例えば、ＣＤ−ＲＯＭやＤＶＤ−ＲＯＭ等の記録媒体であってもよい。

或いは、送信装置１０及び受信装置２０が行う各処理を実行するためのプログラムを記憶するメモリ及びメモリに記憶されたプログラムを実行するプロセッサによって構成されるチップが提供されてもよい。

１０…送信装置、１１…誤り訂正符号化部、１２…フレーム化部、１３…キャリア変調部、１４…インターリーブ部、１５…ポインタ生成部、１６…制御信号生成部、１７…ＭＩＭＯ−ＯＦＤＭ変調部、２０…受信装置、２１…周波数変換部、２２…直交復調部、２３…ＭＩＭＯ−ＯＦＤＭ復調部、２４…制御信号復調部、２５…デインターリーブ部、２６…キャリア復調部、２７…抽出部、２８…誤り訂正複号部、２９Ａ…演算回路、２９Ｂ…遅延回路

Claims (10)

1. 所定数のデータビット及び誤り訂正符号を含む固定長のＦＥＣブロックを生成するブロック生成部と、
   前記ＦＥＣブロックによって構成されるデータフレームを生成するフレーム生成部と、
   データビットのキャリア変調によってデータシンボルを生成するキャリア変調部と、
   シンボル数によって定義されるインターリーブ分散範囲に亘って、前記キャリア変調部から出力されるデータシンボルを構成するデータキャリアシンボルの順序を時間軸方向において入れ替える時間インターリーブを少なくとも行うインターリーブ部と、
   前記インターリーブ部から出力されるデータシンボルの復調に用いるＴＭＣＣ信号を生成するＴＭＣＣ信号生成部と、
   前記インターリーブ部から出力されるデータシンボルによって構成されるデータフレーム及び前記ＴＭＣＣ信号生成部から出力されるＴＭＣＣ信号を含むＯＦＤＭフレームを送信する送信部とを備え、
   前記送信部は、ｎ（ｎは１以上の整数）番目のＯＦＤＭフレームに含まれるデータフレーム＃ｎと、ｎ−ｐ（ｐは０以上の整数）番目のＯＦＤＭフレームに含まれるデータフレーム＃ｎ−ｐの復調に用いるＴＭＣＣ信号＃ｎ−ｐとを含む前記ｎ番目のＯＦＤＭフレームを送信し、
   前記ＴＭＣＣ信号は、１つのＦＥＣブロックが複数のＯＦＤＭフレームを跨がって配置されることが許容されるように、データフレームの先頭位置に対する当該データフレームの先頭に含まれるＦＥＣブロックの先頭位置のオフセットを示すポインタを含むことを特徴とする送信装置。
2. データビットのキャリア変調によってデータシンボルを生成するキャリア変調部と、
   シンボル数によって定義されるインターリーブ分散範囲に亘って、前記キャリア変調部から出力されるデータシンボルを構成するデータキャリアシンボルの順序を時間軸方向において入れ替える時間インターリーブを少なくとも行うインターリーブ部と、
   前記インターリーブ部から出力されるデータシンボルの復調に用いる制御信号を生成する制御信号生成部と、
   前記インターリーブ部から出力されるデータシンボルによって構成されるデータフレーム及び前記制御信号生成部から出力される制御信号を含む伝送フレームを送信する送信部とを備え、
   前記送信部は、ｎ（ｎは１以上の整数）番目の伝送フレームに含まれるデータフレーム＃ｎと、ｎ−ｐ（ｐは０以上の整数）番目の伝送フレームに含まれるデータフレーム＃ｎ−ｐの復調に用いる制御信号＃ｎ−ｐとを含む前記ｎ番目の伝送フレームを送信し、
   前記ｐの値は、前記インターリーブ分散範囲を定義するシンボル数に応じて定められることを特徴とする送信装置。
3. データシンボル及びＴＭＣＣ信号を含むＯＦＤＭフレームを受信する受信部と、
   シンボル数によって定義されるデインターリーブ範囲に亘って、前記受信部から出力されるデータシンボルを構成するデータキャリアシンボルの順序を時間軸方向において入れ替える時間デインターリーブを少なくとも行うデインターリーブ部と、
   前記デインターリーブ部から出力されるデータシンボルのキャリア復調によってデータビットを生成するキャリア復調部と、
   ｎ（ｎは１以上の整数）番目のＯＦＤＭフレームを受信するときに、ｎ−ｑ（ｑは０以上の整数）番目のＯＦＤＭフレームに含まれるＴＭＣＣ信号＃ｎ−ｑを取得する取得部とを備え、
   前記ＴＭＣＣ信号は、１つのＦＥＣブロックが複数のＯＦＤＭフレームを跨がって配置されることが許容されるように、データフレームの先頭位置に対する当該データフレームの先頭に含まれるＦＥＣブロックの先頭位置のオフセットを示すポインタを含むことを特徴とする受信装置。
4. データシンボル及び制御信号を含む伝送フレームを受信する受信部と、
   シンボル数によって定義されるデインターリーブ範囲に亘って、前記受信部から出力されるデータシンボルを構成するデータキャリアシンボルの順序を時間軸方向において入れ替える時間デインターリーブを少なくとも行うデインターリーブ部と、
   前記デインターリーブ部から出力されるデータシンボルのキャリア復調によってデータビットを生成するキャリア復調部と、
   ｎ（ｎは１以上の整数）番目の伝送フレームを受信するときに、ｎ−ｑ（ｑは０以上の整数）番目の伝送フレームに含まれる制御信号＃ｎ−ｑを取得する取得部とを備え、
   前記取得部は、前記ｎ番目の伝送フレームに含まれる制御信号＃ｎに基づいて、前記制御信号＃ｎ−ｑを演算する演算回路であることを特徴とする受信装置。
5. データシンボル及び制御信号を含む伝送フレームを受信する受信部と、
   シンボル数によって定義されるデインターリーブ範囲に亘って、前記受信部から出力されるデータシンボルを構成するデータキャリアシンボルの順序を時間軸方向において入れ替える時間デインターリーブを少なくとも行うデインターリーブ部と、
   前記デインターリーブ部から出力されるデータシンボルのキャリア復調によってデータビットを生成するキャリア復調部と、
   ｎ（ｎは１以上の整数）番目の伝送フレームを受信するときに、ｎ−ｑ（ｑは０以上の整数）番目の伝送フレームに含まれる制御信号＃ｎ−ｑを取得する取得部とを備え、
   前記取得部は、前記ｎ−ｑ番目の伝送フレームに含まれる制御信号＃ｎ―ｑを遅延する遅延回路であることを特徴とする受信装置。
6. データシンボル及び制御信号を含む伝送フレームを受信する受信部と、
   シンボル数によって定義されるデインターリーブ範囲に亘って、前記受信部から出力されるデータシンボルを構成するデータキャリアシンボルの順序を時間軸方向において入れ替える時間デインターリーブを少なくとも行うデインターリーブ部と、
   前記デインターリーブ部から出力されるデータシンボルのキャリア復調によってデータビットを生成するキャリア復調部と、
   ｎ（ｎは１以上の整数）番目の伝送フレームを受信するときに、ｎ−ｑ（ｑは０以上の整数）番目の伝送フレームに含まれる制御信号＃ｎ−ｑを取得する取得部とを備え、
   前記ｑの値は、前記デインターリーブ範囲を定義するシンボル数に応じて定められることを特徴とする受信装置。
7. 所定数のデータビット及び誤り訂正符号を含む固定長のＦＥＣブロックを生成するブロック生成部と、
   前記ＦＥＣブロックによって構成されるデータフレームを生成するフレーム生成部と、
   データビットのキャリア変調によってデータシンボルを生成するキャリア変調部と、
   前記キャリア変調部から出力されるデータシンボルの復調に用いるＴＭＣＣ信号を生成するＴＭＣＣ信号生成部と、
   前記キャリア変調部から出力されるデータシンボルによって構成されるデータフレーム及び前記ＴＭＣＣ信号生成部から出力されるＴＭＣＣ信号を含むＯＦＤＭフレームを送信する送信部とを備え、
   前記送信部は、ｎ（ｎは１以上の整数）番目のＯＦＤＭフレームに含まれるデータフレーム＃ｎと、ｎ＋ｒ（ｒは１以上の整数）番目のＯＦＤＭフレームに含まれるデータフレーム＃ｎ＋ｒの復調に用いるＴＭＣＣ信号＃ｎ＋ｒとを含む前記ｎ番目のＯＦＤＭフレームを送信し、
   前記ＴＭＣＣ信号は、１つのＦＥＣブロックが複数のＯＦＤＭフレームを跨がって配置されることが許容されるように、データフレームの先頭位置に対する当該データフレームの先頭に含まれるＦＥＣブロックの先頭位置のオフセットを示すポインタを含むことを特徴とする送信装置。
8. データシンボル及びＴＭＣＣ信号を含むＯＦＤＭフレームを受信する受信部と、
   前記受信部から出力されるデータシンボルのキャリア復調によってデータビットを生成するキャリア復調部と、
   ｎ（ｎは１以上の整数）番目のＯＦＤＭフレームを受信するときに、ｎ＋ｓ（ｓは１以上の整数）番目のＯＦＤＭフレームに含まれるＴＭＣＣ信号＃ｎ＋ｓを取得する取得部とを備え、
   前記ＯＦＤＭフレームに含まれるデータシンボルは、所定数のデータビット及び誤り訂正符号を含む固定長のＦＥＣブロックによって構成されるデータフレームと対応しており、
   前記ＴＭＣＣ信号は、１つのＦＥＣブロックが複数のＯＦＤＭフレームを跨がって配置されることが許容されるように、データフレームの先頭位置に対する当該データフレームの先頭に含まれるＦＥＣブロックの先頭位置のオフセットを示すポインタを含むことを特徴とする受信装置。
9. 受信装置に搭載されるチップであって、
   データシンボル及びＴＭＣＣ信号を含むＯＦＤＭフレームを受信する受信部と、
   シンボル数によって定義されるデインターリーブ範囲に亘って、前記受信部から出力されるデータシンボルを構成するデータキャリアシンボルの順序を時間軸方向において入れ替える時間デインターリーブを少なくとも行うデインターリーブ部と、
   前記デインターリーブ部から出力されるデータシンボルのキャリア復調によってデータビットを生成するキャリア復調部と、
   ｎ（ｎは１以上の整数）番目のＯＦＤＭフレームを受信するときに、ｎ−ｑ（ｑは０以上の整数）番目のＯＦＤＭフレームに含まれるＴＭＣＣ信号＃ｎ−ｑを取得する取得部とを備え、
   前記ＴＭＣＣ信号は、１つのＦＥＣブロックが複数のＯＦＤＭフレームを跨がって配置されることが許容されるように、データフレームの先頭位置に対する当該データフレームの先頭に含まれるＦＥＣブロックの先頭位置のオフセットを示すポインタを含むことを特徴とするチップ。
10. 受信装置に搭載されるチップであって、
    データシンボル及びＴＭＣＣ信号を含むＯＦＤＭフレームを受信する受信部と、
    前記受信部から出力されるデータシンボルのキャリア復調によってデータビットを生成するキャリア復調部と、
    ｎ（ｎは１以上の整数）番目のＯＦＤＭフレームを受信するときに、ｎ＋ｓ（ｓは１以上の整数）番目のＯＦＤＭフレームに含まれるＴＭＣＣ信号＃ｎ＋ｓを取得する取得部とを備え、
    前記ＯＦＤＭフレームに含まれるデータシンボルは、所定数のデータビット及び誤り訂正符号を含む固定長のＦＥＣブロックによって構成されるデータフレームと対応しており、
    前記ＴＭＣＣ信号は、１つのＦＥＣブロックが複数のＯＦＤＭフレームを跨がって配置されることが許容されるように、データフレームの先頭位置に対する当該データフレームの先頭に含まれるＦＥＣブロックの先頭位置のオフセットを示すポインタを含むことを特徴とするチップ。

Images