JP6479617B2

JP6479617B2 - Nonvolatile memory data recovery method and memory control device

Info

Publication number: JP6479617B2
Application number: JP2015181589A
Authority: JP
Inventors: 村田　伸一; 伸一村田
Original assignee: Lapis Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2015-09-15
Filing date: 2015-09-15
Publication date: 2019-03-06
Anticipated expiration: 2035-09-15
Also published as: JP2017058820A

Description

本発明は、不揮発性メモリのデータ回復方法及びメモリ制御装置に関する。 The present invention relates to a nonvolatile memory data recovery method and a memory control device.

ＮＡＮＤフラッシュメモリ等の不揮発性メモリは、近年微細化が進む一方、データ保持能力が低下している。そのため、メモリ制御装置には、データのエラー訂正処理を行うためのエラー訂正機能やデータの回復処理を行うためのデータ回復機能等が搭載されている。軽度のエラーに対してはエラー訂正処理を行い、重度のエラーに対してはデータの回復処理を行うのが一般的である。 Non-volatile memories such as NAND flash memories have been increasingly miniaturized in recent years, and data retention capability has been reduced. Therefore, the memory control device is equipped with an error correction function for performing data error correction processing, a data recovery function for performing data recovery processing, and the like. Generally, error correction processing is performed for minor errors, and data recovery processing is performed for severe errors.

データのエラーは、メモリからデータが繰り返し読み出されることにより発生する。また、データを読み出す際には読み出しの対象ページ以外の隣接する周辺ページにも電圧が印加されるため、繰り返し読み出されるアドレス以外のアドレスを含む広範囲のメモリ領域においてデータが破壊される、所謂「リードディスターブ」現象が生じる虞がある。そこで、リードディスターブ現象を防ぐため、読み出しアドレス以外の非読み出しアドレスについても広範囲にエラー検出を行うメモリコントローラが考えられた（例えば、特許文献１）。 A data error occurs when data is repeatedly read from the memory. In addition, when data is read, a voltage is also applied to adjacent peripheral pages other than the read target page, so that data is destroyed in a wide range of memory areas including addresses other than the address that is repeatedly read. A “disturb” phenomenon may occur. Therefore, in order to prevent the read disturb phenomenon, a memory controller that performs error detection for a wide range of non-read addresses other than the read address has been considered (for example, Patent Document 1).

特開２００９−２６２８５号公報JP 2009-26285 A

データのエラーは読み出し行為により進行するため、データの出力要求が想定される状況においても、誤り検出やリフレッシュ等のデータの回復処理が必要となる場合がある。データの出力要求の発生からデータの出力までの期間は、アクセスタイム等の仕様により定められている。一方、データの回復処理には、アクセスタイムを大幅に上回る処理期間が必要となる。このため、データの回復処理は複数回の処理に分割して実行される場合が多く、処理の頻度が高い。従って、データの回復処理中にデータの出力要求が発生する場合がある。 Since a data error progresses due to a read action, data recovery processing such as error detection and refresh may be required even in a situation where a data output request is assumed. A period from generation of a data output request to data output is determined by specifications such as access time. On the other hand, the data recovery process requires a processing period that greatly exceeds the access time. For this reason, the data recovery process is often executed by being divided into a plurality of processes, and the frequency of the process is high. Therefore, a data output request may occur during data recovery processing.

データの回復処理中にデータの出力要求があった場合、アクセスタイム等の仕様に従ってデータを読み出すためには、回復処理を中断しなければならない。データの回復処理を何度も中断すると、処理の効率が悪くなるだけでなく、かえってデータの破壊を促進してしまいかねないという問題があった。また、データの出力要求よりもデータの回復処理を優先すると、仕様通りに速やかにデータの読出処理を行うことができないという問題があった。 If there is a data output request during the data recovery process, the recovery process must be interrupted in order to read the data according to the specifications such as the access time. If the data recovery process is interrupted many times, not only does the efficiency of the process deteriorate, but there is a problem that the destruction of the data may be promoted. Further, if the data recovery process is prioritized over the data output request, there is a problem in that the data read process cannot be performed promptly as specified.

上記課題を解決するため、本発明は、データ読出処理を阻害することなく効率のよいデータの回復処理を行うことが可能な不揮発性メモリのデータ回復方法及びメモリ制御装置を提供することを目的とする。 In order to solve the above problems, an object of the present invention is to provide a nonvolatile memory data recovery method and a memory control device capable of performing efficient data recovery processing without hindering data reading processing. To do.

本発明に係る不揮発性メモリのデータ回復方法は、フレーム周期に応じたタイミングで不揮発性メモリからデータ読出を行うメモリ制御システムにおいて、前記不揮発性メモリに記憶されているデータに対してデータ回復処理を実行するデータ回復方法であって、前記フレーム周期の１周期の期間を真性フレーム期間として計測する真性フレーム期間計測ステップと、前記フレーム周期の１周期における前記データ読出の開始から完了までの期間をリード期間として計測するリード期間計測ステップと、前記真性フレーム期間において前記データ読出を実行しない期間をアイドル期間として算出するアイドル期間算出ステップと、前記アイドル期間において前記データ回復処理を実行するデータ回復ステップと、を含むことを特徴とする。 According to the nonvolatile memory data recovery method of the present invention, in a memory control system that reads data from a nonvolatile memory at a timing according to a frame period, a data recovery process is performed on the data stored in the nonvolatile memory. A data recovery method to be executed, wherein an intrinsic frame period measuring step for measuring one period of the frame period as an intrinsic frame period, and a period from the start to completion of the data reading in one period of the frame period are read A read period measurement step for measuring as a period, an idle period calculation step for calculating a period in which the data reading is not performed in the intrinsic frame period as an idle period, and a data recovery step for executing the data recovery process in the idle period; It is characterized by including.

また、本発明に係る不揮発性メモリのデータ回復方法は、フレーム周期に応じたタイミングで不揮発性メモリからデータ読出を行うメモリ制御システムにおいて、前記不揮発性メモリに記憶されているデータに対してデータ回復処理を実行するデータ回復方法であって、前記データ読出のタイミングに同期して、第１の前記データ読出の開始から第２の前記データ読出の開始までの期間を第１疑似フレーム期間として計測し、前記第２の前記データ読出の開始から第３の前記データ読出の開始までの期間を第２疑似フレーム期間として計測する疑似フレーム期間計測ステップと、前記第１疑似フレーム期間において前記データ読出を実行しない期間を第１アイドル期間として計測し、前記第２疑似フレーム期間において前記データ読出を実行しない期間を第２アイドル期間として計測するステップと、前記第３の前記データ読出における読出開始から完了までの期間をリード期間として計測するリード期間計測ステップと、前記第１疑似フレーム期間と前記第２疑似フレーム期間のうち短い方の期間から、前記リード期間を減算して減算期間を算出し、前記第１アイドル期間と前記第２アイドル期間と前記減算期間とのうち最も短い期間を、前記第２疑似フレーム期間の後の第３疑似フレーム期間において前記データ読出を実行しない第３アイドル期間として算出するアイドル期間算出ステップと、前記第３アイドル期間において前記データ回復処理を実行するデータ回復ステップと、を含むことを特徴とする。 According to another aspect of the present invention, there is provided a data recovery method for a nonvolatile memory in a memory control system that reads data from a nonvolatile memory at a timing corresponding to a frame period. A data recovery method for executing processing, wherein a period from the start of the first data read to the start of the second data read is measured as a first pseudo frame period in synchronization with the data read timing. A pseudo frame period measuring step of measuring a period from the start of the second data reading to a third data reading as a second pseudo frame period, and executing the data reading in the first pseudo frame period The period during which no data is transmitted is measured as the first idle period, and the data reading is executed during the second pseudo frame period. A step of measuring no period as a second idle period, a read period measuring step of measuring a period from the start of reading to completion in the third data reading as a read period, the first pseudo frame period, and the second pseudo frame period The subtraction period is calculated by subtracting the read period from the shorter one of the pseudo frame periods, and the shortest period among the first idle period, the second idle period, and the subtraction period is determined as the second period. An idle period calculating step for calculating as a third idle period in which the data reading is not executed in a third pseudo frame period after the pseudo frame period; and a data recovery step for executing the data recovery process in the third idle period. It is characterized by including.

また、本発明に係るメモリ制御装置は、フレーム周期に応じたタイミングで供給されるデータ出力要求に応じて不揮発性メモリからデータ読出を行うメモリ制御装置であって、前記データ読出を実行するデータ読出部と、前記フレーム周期の１周期の期間を真性フレーム期間として計測し、前記１周期における前記データ読出の開始から完了までの期間をリード期間として計測する期間計測部と、前記真性フレーム期間において前記データ読出を実行しない期間をアイドル期間として算出する期間算出部と、前記アイドル期間において前記データ回復処理を実行する回復処理部と、を含むことを特徴とする。 The memory control device according to the present invention is a memory control device that reads data from a non-volatile memory in response to a data output request supplied at a timing corresponding to a frame period, and performs the data reading. A period measurement unit that measures a period of one cycle of the frame period as an intrinsic frame period, and measures a period from the start to completion of the data reading in the one period as a read period, and the true frame period in the intrinsic frame period It includes a period calculation unit that calculates a period during which data reading is not performed as an idle period, and a recovery processing unit that executes the data recovery process in the idle period.

また、本発明に係るメモリ制御装置は、フレーム周期に応じたタイミングで供給されるデータ出力要求に応じて不揮発性メモリからデータ読出を行うメモリ制御装置であって、前記データ読出を実行するデータ読出部と、前記データ読出のタイミングに同期して、第１の前記データ読出の開始から第２の前記データ読出の開始までの期間を第１疑似フレーム期間として計測し、前記第２の前記データ読出の開始から第３の前記データ読出の開始までの期間を第２疑似フレーム期間として計測し、前記第１疑似フレーム期間において前記データ読出を実行しない期間を第１アイドル期間として計測し、前記第２疑似フレーム期間において前記データ読出を実行しない期間を第２アイドル期間として計測し、前記第３の前記データ読出における読出開始から完了までの期間をリード期間として計測する期間計測部と、前記第１疑似フレーム期間と前記第２疑似フレーム期間のうち短い方の期間から、前記リード期間を減算して減算期間を算出し、前記第１アイドル期間及び前記第２アイドル期間及び前記減算期間のうち最も短い期間を、前記第２疑似フレーム期間の後の第３疑似フレーム期間において前記データ読出を実行しない第３アイドル期間として算出する期間算出部と、前記第３アイドル期間において前記データ回復処理を実行する回復処理部と、を含むことを特徴とする。 The memory control device according to the present invention is a memory control device that reads data from a non-volatile memory in response to a data output request supplied at a timing corresponding to a frame period, and performs the data reading. In synchronization with the data read timing, the period from the start of the first data read to the start of the second data read is measured as a first pseudo frame period, and the second data read A period from the start of the third to the start of the data reading is measured as a second pseudo frame period, a period during which the data reading is not performed in the first pseudo frame period is measured as a first idle period, and the second A period during which the data reading is not executed in the pseudo frame period is measured as a second idle period, and the reading in the third data reading is performed. A period measurement unit that measures a period from the start to the completion as a lead period, and a subtraction period is calculated by subtracting the read period from the shorter one of the first pseudo frame period and the second pseudo frame period The shortest period among the first idle period, the second idle period, and the subtraction period is calculated as a third idle period in which the data reading is not performed in a third pseudo frame period after the second pseudo frame period. And a recovery processing unit that executes the data recovery process in the third idle period.

本発明によれば、データ読出処理を阻害することなく効率のよいデータの回復処理を行うことが可能となる。 According to the present invention, efficient data recovery processing can be performed without hindering data read processing.

本発明に係るメモリ制御システムの構成を示すブロック図である。It is a block diagram which shows the structure of the memory control system which concerns on this invention. 実施例１におけるデータ読出処理及び期間算出処理を模式的に示すタイムチャートである。3 is a time chart schematically showing a data reading process and a period calculation process in the first embodiment. 実施例１におけるメモリ制御処理のルーチンを示すフローチャートである。4 is a flowchart illustrating a routine of memory control processing in the first embodiment. フレーム期間計測処理のルーチンを示すフローチャートである。It is a flowchart which shows the routine of a frame period measurement process. リード期間計測処理のルーチンを示すフローチャートである。It is a flowchart which shows the routine of a read period measurement process. データ回復制御処理のルーチンを示すフローチャートである。It is a flowchart which shows the routine of a data recovery control process. 実施例２におけるデータ読出処理及び期間算出処理を模式的に示すタイムチャートである。10 is a time chart schematically showing a data read process and a period calculation process in the second embodiment. 実施例２におけるメモリ制御処理を示すフローチャートである。10 is a flowchart illustrating memory control processing according to the second embodiment. 疑似フレーム期間計測処理のルーチンを示すフローチャートである。It is a flowchart which shows the routine of a pseudo frame period measurement process. 実施例３におけるデータ読出処理及び期間算出処理を模式的に示すタイムチャートである。10 is a time chart schematically showing a data reading process and a period calculation process in Example 3. 実施例３におけるメモリ制御処理のルーチンを示すフローチャートである。10 is a flowchart illustrating a routine of a memory control process in Embodiment 3. 実施例４におけるデータ読出処理及び期間算出処理を模式的に示すタイムチャートである。14 is a time chart schematically showing a data reading process and a period calculation process in Example 4. 実施例４におけるデータ読出処理及び期間算出処理を模式的に示すタイムチャートである。14 is a time chart schematically showing a data reading process and a period calculation process in Example 4. 実施例４におけるメモリ制御処理のルーチンを示すフローチャートである。14 is a flowchart illustrating a routine for memory control processing according to the fourth embodiment. 実施例５におけるメモリ制御システムの構成を示すブロック図である。FIG. 10 is a block diagram illustrating a configuration of a memory control system according to a fifth embodiment. 実施例５におけるデータ読出処理及び期間算出処理を模式的に示すタイムチャートである。10 is a time chart schematically showing a data reading process and a period calculation process in Example 5. 実施例５におけるデータ読出処理及び期間算出処理を模式的に示すタイムチャートである。10 is a time chart schematically showing a data reading process and a period calculation process in Example 5. 実施例５におけるデータ読出処理及び期間算出処理を模式的に示すタイムチャートである。10 is a time chart schematically showing a data reading process and a period calculation process in Example 5. 実施例５におけるメモリ制御処理のルーチンを示すフローチャートである。14 is a flowchart illustrating a routine of memory control processing in the fifth embodiment.

以下、本発明の実施例を図面を参照しつつ詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図１は、本発明に係るメモリ制御装置（メモリ制御部１２）を含むメモリ制御システム１０の構成を示すブロック図である。メモリ制御システム１０は、ＣＰＵ（Central Processing Unit）１１、メモリ制御部１２、不揮発性の半導体メモリであるＮＡＮＤ型のフラッシュメモリ１３、ＲＡＭ（Random Access Memory）１４及びＣＰＵバス１５を含む。メモリ制御システム１０は、フラッシュメモリ１３に記憶されている画像データを、フレーム周期に応じたタイミングで周期的に読み出し、液晶表示パネル等からなる表示装置（図示せず）に画像データを供給する。 FIG. 1 is a block diagram showing a configuration of a memory control system 10 including a memory control device (memory control unit 12) according to the present invention. The memory control system 10 includes a CPU (Central Processing Unit) 11, a memory control unit 12, a NAND flash memory 13 that is a nonvolatile semiconductor memory, a RAM (Random Access Memory) 14, and a CPU bus 15. The memory control system 10 periodically reads out image data stored in the flash memory 13 at a timing corresponding to the frame period, and supplies the image data to a display device (not shown) including a liquid crystal display panel.

ＣＰＵ１１は、ＣＰＵバス１５を介してメモリ制御部１２及びＲＡＭ１４に接続されている。ＣＰＵ１１は、ＣＰＵバス１５を介してメモリ制御部１２及びＲＡＭ１４にアクセスし、フラッシュメモリ１３に対するデータの読み出し・書き込みアクセスを行う。 The CPU 11 is connected to the memory control unit 12 and the RAM 14 via the CPU bus 15. The CPU 11 accesses the memory control unit 12 and the RAM 14 via the CPU bus 15 and performs data read / write access to the flash memory 13.

ＣＰＵ１１は、フレーム周期に応じたタイミングで、読み出し対象となるデータのアドレスとともに１〜２００回程度の複数回のデータ出力要求からなる１セットのデータ出力要求群をメモリ制御部１２に供給する。本実施例では、ＣＰＵ１１は、１フレーム周期毎に１回ずつ、フレーム周期の先頭に合わせて、データの出力要求群をメモリ制御部１２に供給する。 The CPU 11 supplies the memory control unit 12 with a set of data output requests composed of a plurality of data output requests of about 1 to 200 times together with the address of data to be read at a timing according to the frame period. In the present embodiment, the CPU 11 supplies a data output request group to the memory control unit 12 once every frame period in accordance with the head of the frame period.

メモリ制御部１２は、データ読出部２１、期間計測部２２、期間算出部２３及び回復処理部２４を含む。 The memory control unit 12 includes a data reading unit 21, a period measurement unit 22, a period calculation unit 23, and a recovery processing unit 24.

データ読出部２１は、ＣＰＵ１１からのデータ出力要求に応じて、フラッシュメモリ１３から画像データを出力する（データ出力処理）。すなわち、データ読出部２１は、データ出力要求群に含まれるデータ出力要求の各々に対応する１〜２００回程度の複数回のデータ出力処理を実行する。以下、１セットのデータ出力要求群に対応するデータ出力処理群を、まとめて「データ読出処理」と称する。本実施例では、１フレーム周期毎に１回（１セット）ずつＣＰＵ１１からデータ出力要求群が供給されるため、データ読出部２１は、１フレーム周期につき１回のデータ読出処理（すなわち、１セットのデータ出力処理群）を実行する。データ読出部２１は、フレーム周期の各周期の先頭からデータ読出処理を行う。 The data reading unit 21 outputs image data from the flash memory 13 in response to a data output request from the CPU 11 (data output process). That is, the data reading unit 21 executes a data output process for a plurality of times of about 1 to 200 times corresponding to each data output request included in the data output request group. Hereinafter, a data output processing group corresponding to a set of data output request groups is collectively referred to as a “data reading process”. In this embodiment, since the data output request group is supplied from the CPU 11 once per frame period (one set), the data reading unit 21 performs one data reading process (that is, one set) per frame period. Data output processing group). The data reading unit 21 performs data reading processing from the beginning of each period of the frame period.

期間計測部２２は、フレーム周期の１周期毎の期間を真性フレーム期間Ａとして計測する。以下の説明では、複数の真性フレーム期間Ａを区別する場合、先頭から順に番号を付して真性フレーム期間Ａ１，Ａ２，Ａ３・・・とも称する。なお、各真性フレーム期間Ａ（Ａ１，Ａ２，Ａ３・・・）の長さは等しい。 The period measuring unit 22 measures a period of each frame period as an intrinsic frame period A. In the following description, when a plurality of intrinsic frame periods A are distinguished, numbers are assigned in order from the beginning and are also referred to as intrinsic frame periods A1, A2, A3,. In addition, the length of each intrinsic frame period A (A1, A2, A3...) Is equal.

また、期間計測部２２は、データ読出部２１がデータ読出処理を開始してから完了するまでの期間をリード期間Ｃｍとして計測する。具体的には、期間計測部２２は、ＣＰＵ１１からメモリ制御部１２にデータ出力要求の供給が開始された後、データ出力要求が途絶えてから１ｍｓ後までの期間をリード期間Ｃｍとして計測する。すなわち、リード期間Ｃｍは、１セットのデータ出力要求群のうちの最初のデータ出力要求の供給開始から最後のデータ出力要求が途絶えて１ｍｓ後までの期間として計測される。以下、真性フレーム期間Ａ及びリード期間Ｃｍの計測に係る処理を期間計測処理とも称する。 The period measuring unit 22 measures a period from when the data reading unit 21 starts the data reading process to when it is completed as the read period Cm. Specifically, the period measurement unit 22 measures the period from the start of the data output request from the CPU 11 to the memory control unit 12 to 1 ms after the data output request is stopped as the read period Cm. That is, the read period Cm is measured as a period from the start of supply of the first data output request in the set of data output request groups to 1 ms after the end of the last data output request. Hereinafter, the process related to the measurement of the intrinsic frame period A and the read period Cm is also referred to as a period measurement process.

期間算出部２３は、真性フレーム期間Ａにおいてデータ読出処理を実行しない期間をアイドル期間Ｄｍとして算出する期間算出処理を実行する。具体的には、期間算出部２３は、真性フレーム期間Ａからリード期間Ｃｍを減算することにより、ＣＰＵ１１からのデータ出力要求がない期間をアイドル期間Ｄｍとして算出する。 The period calculation unit 23 executes a period calculation process for calculating a period during which no data reading process is executed in the intrinsic frame period A as the idle period Dm. Specifically, the period calculation unit 23 subtracts the read period Cm from the intrinsic frame period A, thereby calculating a period when there is no data output request from the CPU 11 as the idle period Dm.

回復処理部２４は、フラッシュメモリ１３に記憶されているデータに対して、データ回復処理を実行する。データ回復処理は、例えばフラッシュメモリ１３内のデータに生じているデータの誤りを検出するための誤り検出処理、監視処理や、リフレッシュ処理等を含む。回復処理部２４は、かかるデータ回復処理を複数の回復処理期間Ｆｍ（ｍ＝１，２，３・・・）に分割して実行する。また、回復処理部２４は、データ回復処理の実行に際して、回復処理期間Ｆｍの設定等を含む後述するデータ回復制御処理を実行する。以下の説明では、期間計測処理、期間算出処理及びデータ回復制御処理からなる一連の処理を、まとめてメモリ制御処理とも称する。 The recovery processing unit 24 performs data recovery processing on the data stored in the flash memory 13. The data recovery processing includes, for example, error detection processing, monitoring processing, refresh processing, and the like for detecting data errors occurring in the data in the flash memory 13. The recovery processing unit 24 executes the data recovery processing by dividing it into a plurality of recovery processing periods Fm (m = 1, 2, 3,...). In addition, when executing the data recovery process, the recovery processing unit 24 executes a later-described data recovery control process including setting the recovery process period Fm and the like. In the following description, a series of processes including a period measurement process, a period calculation process, and a data recovery control process are collectively referred to as a memory control process.

図２は、本実施例におけるデータ読出処理及び期間算出処理を模式的に示すタイムチャートである。真性フレーム期間Ａ１が先頭のフレーム期間であり、時間軸（Ｔ）に沿って矢印の方向に２番目の真性フレーム期間Ａ２、３番目の真性フレーム期間Ａ３、４番目の真性フレーム期間Ａ４が続いている。上記の通り、真性フレーム期間Ａ毎に１回ずつデータ読出処理が実行されるため、各真性フレーム期間Ａには、１回ずつリード期間Ｃｍ及びアイドル期間Ｄｍが存在する。なお、上記の通り各真性フレーム期間Ａ（Ａ１，Ａ２，Ａ３，Ａ４）の長さは等しいが、各リード期間Ｃｍの長さは読み出し対象となるデータのサイズ等に応じて異なる。 FIG. 2 is a time chart schematically showing the data reading process and the period calculation process in the present embodiment. The intrinsic frame period A1 is the first frame period, followed by the second intrinsic frame period A2, the third intrinsic frame period A3, and the fourth intrinsic frame period A4 in the direction of the arrow along the time axis (T). Yes. As described above, since the data read process is executed once for each intrinsic frame period A, each intrinsic frame period A has a read period Cm and an idle period Dm once. As described above, the length of each intrinsic frame period A (A1, A2, A3, A4) is equal, but the length of each read period Cm differs depending on the size of data to be read out.

図３は、メモリ制御部１２が行うメモリ制御処理のルーチンを示すフローチャートである。メモリ制御部１２は、まず処理対象の真性フレーム期間Ａｍとして先頭の真性フレーム期間である真性フレーム期間Ａ１（すなわち、ｍ＝１）をセットする（ステップＳ１）。メモリ制御部１２は、ＣＰＵ１１からデータ出力要求が供給されているか否かを判定する（ステップＳ２）。データ出力要求が供給されていると判定すると、メモリ制御部１２の期間計測部２２は、フレーム期間計測処理を実行する（ステップＳ３）。 FIG. 3 is a flowchart showing a routine of a memory control process performed by the memory control unit 12. First, the memory control unit 12 sets an intrinsic frame period A1 (that is, m = 1) that is a leading intrinsic frame period as an intrinsic frame period Am to be processed (step S1). The memory control unit 12 determines whether or not a data output request is supplied from the CPU 11 (step S2). If it is determined that the data output request is supplied, the period measuring unit 22 of the memory control unit 12 executes a frame period measuring process (step S3).

図４は、フレーム期間計測処理のルーチンを示すフローチャートである。このフレーム期間計測処理は、先頭の真性フレーム期間Ａ１における真性フレーム期間Ａの長さを計測する処理である。なお、上記のとおり各真性フレーム期間Ａの長さは等しいため、先頭の真性フレーム期間Ａ１を計測することにより、２番目以降の真性フレーム期間Ａ２，Ａ３，Ａ４・・・の長さを得ることができる。 FIG. 4 is a flowchart showing a routine of frame period measurement processing. This frame period measurement process is a process of measuring the length of the intrinsic frame period A in the leading intrinsic frame period A1. In addition, since the length of each intrinsic frame period A is equal as described above, the length of the second and subsequent intrinsic frame periods A2, A3, A4,... Is obtained by measuring the leading intrinsic frame period A1. Can do.

期間計測部２２は、リード期間Ｃ１が開始した後（ステップＳ１１）、データ出力要求が途絶えてから１ｍｓが経過したか否かを判定する（ステップＳ１２）。経過したと判定すると、リード期間Ｃ１が終了したと判定する。リード期間Ｃ１が終了すると、アイドル期間Ｄ１が開始する（ステップＳ１３）。 The period measuring unit 22 determines whether 1 ms has elapsed since the data output request was interrupted after the read period C1 started (step S11) (step S12). If it is determined that it has elapsed, it is determined that the read period C1 has ended. When the read period C1 ends, the idle period D1 starts (step S13).

メモリ制御部１２は、ＣＰＵ１１からデータ出力要求が供給されているか否かを判定する（ステップＳ１４）。データ出力要求が供給されたと判定すると、アイドル期間Ｄ１が終了したと判定する。これにより、リード期間Ｃ１の開始からアイドル期間Ｄ１の終了までを真性フレーム期間Ａ１として計測し、真性フレーム期間の計測処理を終了する（ステップＳ１５）。メモリ制御部１２は、真性フレーム期間Ａｍの番号ｍを１だけインクリメントする（ステップＳ１６）。 The memory control unit 12 determines whether or not a data output request is supplied from the CPU 11 (step S14). If it is determined that the data output request is supplied, it is determined that the idle period D1 has ended. Thereby, the period from the start of the read period C1 to the end of the idle period D1 is measured as the true frame period A1, and the measurement process of the true frame period is ended (step S15). The memory control unit 12 increments the number m of the intrinsic frame period Am by 1 (step S16).

再び図３を参照すると、メモリ制御部１２の期間計測部２２は、フレーム期間計測処理の後、リード期間計測処理を実行する（ステップＳ４）。 Referring to FIG. 3 again, the period measurement unit 22 of the memory control unit 12 executes the read period measurement process after the frame period measurement process (step S4).

図５は、リード期間計測処理のルーチンを示すフローチャートである。このリード期間計測処理は、先頭の真性フレーム期間Ａ１に続く２番目以降の真性フレーム期間（Ａ２，Ａ３，Ａ４・・・）におけるリード期間Ｃｍ（ｍ＝２，３，４・・・）を計測する処理である。 FIG. 5 is a flowchart showing a read period measurement process routine. This read period measurement process measures the read period Cm (m = 2, 3, 4,...) In the second and subsequent true frame periods (A2, A3, A4...) Following the first intrinsic frame period A1. It is processing to do.

期間計測部２２は、リード期間Ｃｍの計測を開始した後（ステップＳ１７）、データ出力要求が途絶えてから１ｍｓが経過したか否かを判定する（ステップＳ１８）。経過したと判定すると、リード期間Ｃｍが終了したと判定して、リード期間計測処理を終了する（ステップＳ１９）。 After starting the measurement of the read period Cm (step S17), the period measuring unit 22 determines whether 1 ms has elapsed since the data output request was interrupted (step S18). If it is determined that it has elapsed, it is determined that the read period Cm has ended, and the read period measurement process ends (step S19).

再び図３を参照すると、メモリ制御部１２は、リード期間計測処理の実行後、データ回復制御処理に移行する（ステップＳ５）。 Referring to FIG. 3 again, after executing the read period measurement process, the memory control unit 12 proceeds to the data recovery control process (step S5).

図６は、データ回復制御処理のルーチンを示すフローチャートである。メモリ制御部１２は、先頭から２番目以降の真性フレーム期間Ａ（Ａ２，Ａ３，Ａ４・・・）においてデータの回復を行うためのデータの回復処理期間Ｆｍ（ｍ＝２，３，４・・・）を設定する（ステップＳ２０）。期間算出部２３は、ステップＳ３において計測した真性フレーム期間Ａからリード期間Ｃｍを減算することにより、アイドル期間Ｄｍ（ｍ＝２，３，４・・・）を算出する（ステップＳ２１）。例えば、図２に示すように、アイドル期間Ｄ２及びＤ３は、夫々Ｄ２＝Ａ−Ｃ２、Ｄ３＝Ａ−Ｃ３として算出される。 FIG. 6 is a flowchart showing a routine of data recovery control processing. The memory control unit 12 performs a data recovery processing period Fm (m = 2, 3, 4,...) For performing data recovery in the second and subsequent intrinsic frame periods A (A2, A3, A4...). .) Is set (step S20). The period calculation unit 23 calculates the idle period Dm (m = 2, 3, 4,...) By subtracting the read period Cm from the intrinsic frame period A measured in step S3 (step S21). For example, as shown in FIG. 2, the idle periods D2 and D3 are calculated as D2 = A−C2 and D3 = A−C3, respectively.

再び図６を参照すると、メモリ制御部１２は、設定したデータの回復処理期間Ｆｍがアイドル期間Ｄｍの範囲に収まるか、すなわちアイドル期間Ｄｍにおいてデータの回復を行うことが可能か否かを判定する（ステップＳ２２）。データの回復処理期間Ｆｍがアイドル期間Ｄｍの範囲に収まらない、すなわちアイドル期間Ｄｍ内でデータの回復を行うことができないと判定すると、メモリ制御部１２は、データ回復制御処理を終了する（ステップＳ２３）。一方、データの回復処理期間Ｆｍがアイドル期間Ｄｍの範囲に収まっている、すなわちアイドル期間Ｄｍ内でデータの回復を行うことができると判定すると、当該回復処理期間Ｆｍにおいてデータの回復処理を実行する（ステップＳ２４）。 Referring to FIG. 6 again, the memory control unit 12 determines whether the set data recovery processing period Fm is within the range of the idle period Dm, that is, whether data recovery is possible in the idle period Dm. (Step S22). If it is determined that the data recovery processing period Fm does not fall within the range of the idle period Dm, that is, data recovery cannot be performed within the idle period Dm, the memory control unit 12 ends the data recovery control process (step S23). ). On the other hand, when it is determined that the data recovery processing period Fm is within the range of the idle period Dm, that is, data recovery can be performed within the idle period Dm, the data recovery process is executed in the recovery processing period Fm. (Step S24).

再び図３を参照すると、メモリ制御部１２は、先頭の真性フレーム期間Ａ１以外の全ての真性フレーム期間（Ａ２、Ａ３，Ａ４・・・）においてデータ回復制御処理が完了したか否かを判定する（ステップＳ６）。データ回復制御処理が完了したと判定すると、メモリ制御処理を終了する。一方、データ回復制御処理が完了していないと判定すると、メモリ制御部１２は、真性フレーム期間Ａｍの番号ｍを１だけインクリメントする（ステップＳ７）。メモリ制御部１２は、ＣＰＵ１１からデータ出力要求が供給されているか否かを判定する（ステップＳ８）。出力要求が供給されていると判定すると、ステップＳ４に戻り、リード期間計測処理を実行する（ステップＳ４）。 Referring to FIG. 3 again, the memory control unit 12 determines whether or not the data recovery control process is completed in all the intrinsic frame periods (A2, A3, A4...) Other than the leading intrinsic frame period A1. (Step S6). When it is determined that the data recovery control process is completed, the memory control process is terminated. On the other hand, when determining that the data recovery control process is not completed, the memory control unit 12 increments the number m of the intrinsic frame period Am by 1 (step S7). The memory control unit 12 determines whether or not a data output request is supplied from the CPU 11 (step S8). If it is determined that the output request is supplied, the process returns to step S4, and the read period measurement process is executed (step S4).

以上のように、本実施例のメモリ制御部１２は、真性フレーム期間及びリード期間を計測して、アイドル期間を算出する。そして、回復処理期間を設定し、回復処理期間がアイドル期間に収まる場合にのみ、データ回復処理を実行する。アイドル期間に収まるように回復処理期間を設定してデータ回復処理を実行することにより、データ読出処理による中断を経ることなく、データ回復処理を行うことができる。従って、データ読出処理を阻害することなく効率のよいデータの回復処理を行うことが可能となる。 As described above, the memory control unit 12 according to the present embodiment measures the intrinsic frame period and the read period, and calculates the idle period. Then, the recovery process period is set, and the data recovery process is executed only when the recovery process period falls within the idle period. By executing the data recovery process by setting the recovery process period so as to be within the idle period, the data recovery process can be performed without interruption due to the data read process. Therefore, efficient data recovery processing can be performed without hindering data reading processing.

実施例２のメモリ制御システム１０は、図１に示すように、ＣＰＵ１１、メモリ制御部１２、不揮発性の半導体メモリであるＮＡＮＤ型のフラッシュメモリ１３、ＲＡＭ１４及びＣＰＵバス１５を含む。 As shown in FIG. 1, the memory control system 10 according to the second embodiment includes a CPU 11, a memory control unit 12, a NAND flash memory 13 that is a nonvolatile semiconductor memory, a RAM 14, and a CPU bus 15.

ＣＰＵ１１は、実施例１とは異なり、１フレーム周期毎に２回（２セット）ずつ、データ出力要求群をメモリ制御部１２に供給する。具体的には、ＣＰＵ１１は、真性フレーム期間Ａの先頭のタイミングで第１のデータ出力要求群、真性フレーム期間Ａの途中のタイミングで第２のデータ出力要求群をメモリ制御部１２に供給する。 Unlike the first embodiment, the CPU 11 supplies the data output request group to the memory control unit 12 twice (two sets) every frame period. Specifically, the CPU 11 supplies the first data output request group to the memory control unit 12 at the beginning timing of the intrinsic frame period A and the second data output request group at timing in the middle of the intrinsic frame period A.

データ読出部２１は、ＣＰＵ１１からのデータ出力要求に応じて、データ読出処理を実行する。本実施例では、１フレーム周期毎に２回（２セット）ずつＣＰＵ１１からデータ出力要求群が供給されるため、データ読出部２１は、１フレーム周期につき２回のデータ読出処理（すなわち、２セットのデータ出力処理群）を実行する。具体的には、データ読出部２１は、真性フレーム期間Ａの先頭から第１のデータ読出処理を行い、真性フレーム期間Ａの途中から第２のデータ読出処理を行う。 The data reading unit 21 executes a data reading process in response to a data output request from the CPU 11. In this embodiment, since the data output request group is supplied from the CPU 11 twice per frame period (two sets), the data reading unit 21 performs two data reading processes (that is, two sets) per frame period. Data output processing group). Specifically, the data reading unit 21 performs the first data reading process from the beginning of the intrinsic frame period A, and performs the second data reading process from the middle of the intrinsic frame period A.

期間計測部２２は、真性フレーム期間Ａの先頭から第２のデータ読出処理の開始までの期間を第１疑似フレーム期間として計測し、第２のデータ読出処理の開始から次のフレーム周期の先頭までの期間を第２疑似フレーム期間として計測する。各真性フレーム期間Ａにおける第１疑似フレーム期間及び第２疑似フレーム期間を総称して単に疑似フレーム期間Ｂｍ（ｍ＝１，２，３・・・）と称する。 The period measuring unit 22 measures the period from the beginning of the intrinsic frame period A to the start of the second data reading process as the first pseudo frame period, and from the start of the second data reading process to the beginning of the next frame period. Is measured as the second pseudo frame period. The first pseudo frame period and the second pseudo frame period in each intrinsic frame period A are collectively referred to simply as a pseudo frame period Bm (m = 1, 2, 3,...).

期間計測部２２は、リード期間Ｃｍの開始からアイドル期間Ｄｍの終了までの期間として疑似フレーム期間Ｂｍを計測する。上記の通り、本実施例では１フレーム周期につき２回のデータ読出処理（２セットのデータ出力処理群）が実行されるため、真性フレーム期間Ａは、２回のデータ読出処理に対応する２つの疑似フレーム期間Ｂｍを含む。また、期間計測部２２は、実施例１と同様、リード期間Ｃｍについての期間計測処理を行う。 The period measuring unit 22 measures the pseudo frame period Bm as a period from the start of the read period Cm to the end of the idle period Dm. As described above, in this embodiment, two data reading processes (two sets of data output processing groups) are executed per frame period, so that the intrinsic frame period A includes two data reading processes corresponding to two data reading processes. A pseudo frame period Bm is included. Further, the period measuring unit 22 performs a period measuring process for the read period Cm, as in the first embodiment.

期間算出部２３は、真性フレーム期間Ａ、疑似フレーム期間Ｂｍ及びリード期間Ｃｍに基づいて、アイドル期間Ｄｍを算出する。具体的には、期間算出部２３は、真性フレーム期間Ａから第１疑似フレーム期間（例えば、Ｂ１）と第２疑似フレーム期間におけるリード期間（例えば、Ｃ２）とを減算してアイドル期間（例えば、Ｄ２）を算出する。この第２疑似フレーム期間におけるアイドル期間を、特に副アイドル期間と称する。 The period calculation unit 23 calculates the idle period Dm based on the intrinsic frame period A, the pseudo frame period Bm, and the read period Cm. Specifically, the period calculation unit 23 subtracts the first pseudo frame period (for example, B1) and the read period (for example, C2) in the second pseudo frame period from the intrinsic frame period A, and then idle period (for example, D2) is calculated. The idle period in the second pseudo frame period is particularly referred to as a secondary idle period.

回復処理部２４は、期間算出部２３により算出された副アイドル期間において、フラッシュメモリ１３内のメモリ領域に保持されたデータの回復処理を制御するデータ回復制御処理を行う。 The recovery processing unit 24 performs a data recovery control process for controlling the recovery process of data held in the memory area in the flash memory 13 during the sub-idle period calculated by the period calculation unit 23.

図７は、本実施例におけるデータ読出処理及び期間算出処理を模式的に示すタイムチャートである。上記の通り、真性フレーム期間Ａ毎に２回ずつデータ読出処理が実行されるため、真性フレーム期間Ａは、リード期間Ｃｍ及びアイドル期間Ｄｍからなる２個の疑似フレーム期間Ｂｍを含む。例えば、真性フレーム期間Ａ１は疑似フレーム期間Ｂ１及びＢ２を含み、真性フレーム期間Ａ２は疑似フレーム期間Ｂ３及びＢ４を含む。 FIG. 7 is a time chart schematically showing data reading processing and period calculation processing in the present embodiment. As described above, since the data reading process is executed twice for each intrinsic frame period A, the intrinsic frame period A includes two pseudo frame periods Bm including a read period Cm and an idle period Dm. For example, the intrinsic frame period A1 includes pseudo frame periods B1 and B2, and the intrinsic frame period A2 includes pseudo frame periods B3 and B4.

実施例１と同様、各真性フレーム期間Ａの長さは等しい。これに対し、疑似フレーム期間Ｂｍ、リード期間Ｃｍ及びアイドル期間Ｄｍの長さは、読み出し対象となるデータのサイズ等に応じて異なる。 As in the first embodiment, the length of each intrinsic frame period A is equal. On the other hand, the lengths of the pseudo frame period Bm, the read period Cm, and the idle period Dm differ depending on the size of data to be read.

図８は、メモリ制御部１２が行うメモリ制御処理のルーチンを示すフローチャートである。メモリ制御部１２は、まず処理対象の疑似フレーム期間Ｂｍとして先頭の疑似フレーム期間である疑似フレーム期間Ｂ１（すなわち、ｍ＝１）をセットする（ステップＳ３１）。メモリ制御部１２は、ＣＰＵ１１からデータ出力要求が供給されているか否かを判定する（ステップＳ３２）。データ出力要求が供給されていると判定すると、メモリ制御部１２の期間計測部２２は、疑似フレーム期間計測処理を実行する（ステップＳ３３）。 FIG. 8 is a flowchart showing a routine of a memory control process performed by the memory control unit 12. First, the memory control unit 12 sets a pseudo frame period B1 (that is, m = 1), which is the first pseudo frame period, as the pseudo frame period Bm to be processed (step S31). The memory control unit 12 determines whether or not a data output request is supplied from the CPU 11 (step S32). If it is determined that the data output request is supplied, the period measurement unit 22 of the memory control unit 12 executes a pseudo frame period measurement process (step S33).

図９は、疑似フレーム期間計測処理のルーチンを示すフローチャートである。この疑似フレーム期間計測処理は、疑似フレーム期間Ｂｍを計測する処理である。 FIG. 9 is a flowchart showing a routine of the pseudo frame period measurement process. This pseudo frame period measurement process is a process of measuring the pseudo frame period Bm.

期間計測部２２は、リード期間Ｃ１が開始した後（ステップＳ４２）、データ出力要求が途絶えてから１ｍｓが経過したか否かを判定する（ステップＳ４３）。経過したと判定すると、リード期間Ｃ１が終了したと判定する。これにより、リード期間Ｃ１が計測される。リード期間Ｃ１が終了すると、アイドル期間Ｄ１が開始する（ステップＳ４４）。 After the read period C1 starts (step S42), the period measuring unit 22 determines whether 1 ms has elapsed since the data output request was interrupted (step S43). If it is determined that it has elapsed, it is determined that the read period C1 has ended. Thereby, the read period C1 is measured. When the read period C1 ends, the idle period D1 starts (step S44).

メモリ制御部１２は、ＣＰＵ１１からデータ出力要求が供給されているか否かを判定する（ステップＳ４５）。データ出力要求が供給されたと判定すると、アイドル期間Ｄ１が終了したと判定する。これにより、アイドル期間Ｄ１が計測される。期間計測部２２は、リード期間Ｃ１の開始からアイドル期間Ｄ１の終了までを疑似フレーム期間Ｂ１として計測し、疑似フレーム期間計測処理を終了する。メモリ制御部１２は、疑似フレーム期間Ｂｍの番号ｍを１だけインクリメントする（ステップＳ４７）。 The memory control unit 12 determines whether or not a data output request is supplied from the CPU 11 (step S45). If it is determined that the data output request is supplied, it is determined that the idle period D1 has ended. Thereby, the idle period D1 is measured. The period measurement unit 22 measures the period from the start of the read period C1 to the end of the idle period D1 as the pseudo frame period B1, and ends the pseudo frame period measurement process. The memory control unit 12 increments the number m of the pseudo frame period Bm by 1 (step S47).

再び図８を参照すると、メモリ制御部１２は、疑似フレーム期間Ｂｍを２回計測したか否かを判定する（ステップＳ３４）。２回計測していないと判定すると、期間計測部２２は、ステップＳ３３に戻り、再び疑似フレーム期間計測処理を実行する。一方、２回計測したと判定すると、期間算出部２３は、計測した２つの疑似フレーム期間（Ｂ１とＢ２）を加算することにより、真性フレーム期間Ａを算出する（ステップＳ３５）。 Referring to FIG. 8 again, the memory control unit 12 determines whether or not the pseudo frame period Bm is measured twice (step S34). If it determines with not measuring twice, the period measurement part 22 will return to step S33, and will perform a pseudo frame period measurement process again. On the other hand, if it determines with having measured twice, the period calculation part 23 will calculate the intrinsic | native frame period A by adding two measured pseudo-frame periods (B1 and B2) (step S35).

メモリ制御部１２は、計測済みの疑似フレーム期間の直後の疑似フレーム期間Ｂｍについて、疑似フレーム期間計測処理を実行する（ステップＳ３６）。例えば、疑似フレーム期間Ｂ１及びＢ２を計測した直後において、疑似フレーム期間Ｂ３を計測する。なお、疑似フレーム期間計測処理の詳細については、ステップＳ３３の処理と同様であるため、ここでは説明を省略する。 The memory control unit 12 executes the pseudo frame period measurement process for the pseudo frame period Bm immediately after the measured pseudo frame period (step S36). For example, the pseudo frame period B3 is measured immediately after the pseudo frame periods B1 and B2 are measured. Note that the details of the pseudo frame period measurement process are the same as the process of step S33, and thus the description thereof is omitted here.

続いて、メモリ制御部１２の期間計測部２２は、ステップＳ３６において計測した疑似フレーム期間の直後のリード期間Ｃｍについて、リード期間計測処理を実行する（ステップＳ３７）。例えば、ステップＳ３６において疑似フレーム期間Ｂ３を計測した場合、その直後のリード期間Ｃ４を計測する。なお、リード期間計測処理の詳細は、実施例１において図５を参照して説明した処理と同様であるため、ここでは説明を省略する。 Subsequently, the period measurement unit 22 of the memory control unit 12 performs a read period measurement process for the read period Cm immediately after the pseudo frame period measured in Step S36 (Step S37). For example, when the pseudo frame period B3 is measured in step S36, the read period C4 immediately after that is measured. The details of the read period measurement process are the same as the process described with reference to FIG. 5 in the first embodiment, and thus the description thereof is omitted here.

メモリ制御部１２は、リード期間計測処理の実行後、データ回復制御処理に移行する（ステップＳ３８）。本実施例におけるデータ回復制御処理は、基本的な処理の流れについては実施例１において図６のフローチャートで示したデータ回復制御処理と同様であるが、アイドル期間算出ステップ（ステップＳ２１）の処理動作において、実施例１と異なる。 After executing the read period measurement process, the memory control unit 12 proceeds to the data recovery control process (step S38). The data recovery control process in the present embodiment is the same as the data recovery control process shown in the flowchart of FIG. 6 in the first embodiment with respect to the basic process flow, but the processing operation of the idle period calculation step (step S21). However, this is different from the first embodiment.

メモリ制御部１２は、ステップＳ３６において計測した疑似フレーム期間の直後の疑似フレーム期間Ｂｍにおいて、データの回復を行うためのデータの回復処理期間Ｆｍを設定する（ステップＳ２０）。例えば、ステップＳ３６において疑似フレーム期間Ｂ３を計測した場合、その直後のリード期間Ｃ４において、データの回復処理期間Ｆ４を設定する。ステップＳ３６において疑似フレーム期間Ｂ５を計測した場合、その直後のリード期間Ｃ６において、データの回復処理期間Ｆ６を設定する。 The memory control unit 12 sets a data recovery processing period Fm for data recovery in the pseudo frame period Bm immediately after the pseudo frame period measured in step S36 (step S20). For example, when the pseudo frame period B3 is measured in step S36, the data recovery processing period F4 is set in the read period C4 immediately after that. When the pseudo frame period B5 is measured in step S36, the data recovery processing period F6 is set in the read period C6 immediately after that.

メモリ制御部１２の期間算出部２３は、ステップＳ３５において計測した真性フレーム期間Ａから、ステップＳ３７において計測したリード期間Ｃｍ及びその直前の疑似フレーム期間Ｂ（ｍ−１）を減算することにより、副アイドル期間であるアイドル期間Ｄｍを算出する（ステップＳ２１）。例えば、ステップＳ３７においてリード期間Ｃ４を計測した場合、図７に示すように、真性フレーム期間Ａから疑似フレーム期間Ｂ３及びリード期間Ｃ４を減算し、アイドル期間Ｄ４を副アイドル期間として算出する。ステップＳ３７においてリード期間Ｃ６を計測した場合、真性フレーム期間Ａから疑似フレーム期間Ｂ５及びリード期間Ｃ６を減算し、アイドル期間Ｄ６を副アイドル期間として算出する。 The period calculation unit 23 of the memory control unit 12 subtracts the read period Cm measured in step S37 and the immediately preceding pseudo frame period B (m−1) from the intrinsic frame period A measured in step S35. An idle period Dm that is an idle period is calculated (step S21). For example, when the read period C4 is measured in step S37, as shown in FIG. 7, the pseudo frame period B3 and the read period C4 are subtracted from the intrinsic frame period A, and the idle period D4 is calculated as the sub-idle period. When the read period C6 is measured in step S37, the pseudo frame period B5 and the read period C6 are subtracted from the intrinsic frame period A, and the idle period D6 is calculated as the sub-idle period.

再び図６を参照すると、メモリ制御部１２は、設定したデータの回復処理期間Ｆｍが副アイドル期間であるアイドル期間Ｄｍの範囲に収まるか、すなわち当該副アイドル期間においてデータの回復を行うことが可能か否かを判定する（ステップＳ２２）。データの回復処理期間Ｆｍがアイドル期間Ｄｍの範囲に収まらない、すなわちアイドル期間Ｄｍ内でデータの回復を行うことができないと判定すると、メモリ制御部１２は、データ回復制御処理を終了する（ステップＳ２３）。一方、データの回復処理期間Ｆｍがアイドル期間Ｄｍの範囲に収まっている、すなわちアイドル期間Ｄｍ内でデータの回復を行うことができると判定すると、当該回復処理期間Ｆｍにおいてデータの回復処理を実行する（ステップＳ２４）。 Referring to FIG. 6 again, the memory control unit 12 can set the data recovery processing period Fm within the range of the idle period Dm that is the sub-idle period, that is, can perform data recovery in the sub-idle period. It is determined whether or not (step S22). If it is determined that the data recovery processing period Fm does not fall within the range of the idle period Dm, that is, data recovery cannot be performed within the idle period Dm, the memory control unit 12 ends the data recovery control process (step S23). ). On the other hand, when it is determined that the data recovery processing period Fm is within the range of the idle period Dm, that is, data recovery can be performed within the idle period Dm, the data recovery process is executed in the recovery processing period Fm. (Step S24).

再び図８を参照すると、メモリ制御部１２は、全ての疑似フレーム期間についてデータ回復制御処理が完了したか否かを判定する（ステップＳ３９）。データ回復制御処理が完了したと判定すると、メモリ制御処理を終了する。一方、データ回復制御処理が完了していないと判定すると、メモリ制御部１２は、疑似フレーム期間Ｂｍの番号ｍをインクリメントする（ステップＳ４０）。メモリ制御部１２は、ＣＰＵ１１からデータ出力要求が供給されているか否かを判定する（ステップＳ４１）。出力要求が供給されていると判定すると、ステップＳ３６に戻り、疑似フレーム期間計測処理を実行する。 Referring to FIG. 8 again, the memory control unit 12 determines whether or not the data recovery control process has been completed for all the pseudo frame periods (step S39). When it is determined that the data recovery control process is completed, the memory control process is terminated. On the other hand, when determining that the data recovery control process is not completed, the memory control unit 12 increments the number m of the pseudo frame period Bm (step S40). The memory control unit 12 determines whether a data output request is supplied from the CPU 11 (step S41). If it is determined that the output request is supplied, the process returns to step S36, and the pseudo frame period measurement process is executed.

このように、ステップＳ３９〜Ｓ４１を経て、ステップＳ３６〜Ｓ３８の処理を繰り返し実行することにより、先頭の真性フレーム期間Ａ１以降の全ての真性フレーム期間（Ａ２，Ａ３，Ａ４・・・）において回復処理期間Ｆｍが設定され、回復処理期間Ｆｍがアイドル期間Ｄｍの範囲内に収まっている場合には、データの回復処理が実行される。 In this way, by performing the processes of steps S36 to S38 repeatedly through steps S39 to S41, the recovery process is performed in all the intrinsic frame periods (A2, A3, A4...) After the leading intrinsic frame period A1. When the period Fm is set and the recovery process period Fm is within the range of the idle period Dm, the data recovery process is executed.

以上のように、本実施例のメモリ制御部１２は、真性フレーム期間内にリード期間及びアイドル期間（すなわち、疑似フレーム期間）が２回ずつ存在する場合に、当該真性フレーム期間内の１回目の疑似フレーム期間（例えば、Ｂ３，Ｂ５，Ｂ７・・・）及び２回目のリード期間（例えば、Ｃ４、Ｃ６，Ｃ８・・・）を計測して、２回目のアイドル期間（例えば、Ｄ４，Ｄ６，Ｄ８・・・）を算出する。そして、回復処理期間がアイドル期間に収まる場合にのみ、データの回復処理を実行する。アイドル期間内に収まるように回復処理期間を設定することにより、データ読出処理による中断を経ることなく、データの回復処理を行うことができる。従って、データ読出処理を阻害することなく効率のよいデータの回復処理を行うことが可能となる。 As described above, when there are two read periods and idle periods (that is, pseudo frame periods) in the intrinsic frame period, the memory control unit 12 according to the present embodiment performs the first time in the intrinsic frame period. A pseudo frame period (for example, B3, B5, B7...) And a second read period (for example, C4, C6, C8...) Are measured, and a second idle period (for example, D4, D6, etc.) is measured. D8 ...) is calculated. Then, the data recovery process is executed only when the recovery process period falls within the idle period. By setting the recovery process period so as to be within the idle period, the data recovery process can be performed without interruption by the data read process. Therefore, efficient data recovery processing can be performed without hindering data reading processing.

実施例３のメモリ制御システム１０は、図１に示すように、ＣＰＵ１１、メモリ制御部１２、不揮発性の半導体メモリであるＮＡＮＤ型のフラッシュメモリ１３、ＲＡＭ１４及びＣＰＵバス１５を含む。 As shown in FIG. 1, the memory control system 10 according to the third embodiment includes a CPU 11, a memory control unit 12, a NAND flash memory 13 that is a nonvolatile semiconductor memory, a RAM 14, and a CPU bus 15.

ＣＰＵ１１は、実施例１及び実施例２とは異なり、１フレーム周期毎にｎ回（ｎ：自然数）ずつ、データ出力要求群をメモリ制御部１２に供給する。具体的には、ＣＰＵ１１は、真性フレーム期間Ａの先頭のタイミングで第１データ出力要求群、真性フレーム期間Ａの途中のタイミングで第２データ出力要求群〜第ｎデータ出力要求群を順次メモリ制御部１２に供給する。 Unlike the first and second embodiments, the CPU 11 supplies the data output request group to the memory control unit 12 n times (n: natural number) every frame period. Specifically, the CPU 11 sequentially controls the first data output request group at the beginning timing of the intrinsic frame period A, and the second data output request group to the nth data output request group at timing in the middle of the intrinsic frame period A. To the unit 12.

データ読出部２１は、ＣＰＵ１１からのデータの出力要求に応じて、１フレーム周期につきｎ回のデータ読出処理（すなわち、ｎセットのデータ出力処理群）を実行する。具体的には、データ読出部２１は、真性フレーム期間Ａの先頭から第１データ読出処理を実行し、真性フレーム期間Ａの途中から第２データ読出処理〜第ｎデータ読出処理を実行する。 In response to a data output request from the CPU 11, the data reading unit 21 executes n data reading processes (that is, n sets of data output processing groups) per frame period. Specifically, the data reading unit 21 executes the first data reading process from the beginning of the intrinsic frame period A, and executes the second data reading process to the nth data reading process from the middle of the intrinsic frame period A.

期間計測部２２は、真性フレーム期間Ａの先頭から第２データ読出処理の開始までの期間を第１疑似フレーム期間として計測し、第ｋ（ｋ：２≦ｋ≦（ｎ−１）の自然数）データ読出処理の開始から第（ｋ＋１）データ読出処理の開始までの期間を第ｋ疑似フレーム期間として計測し、第ｎデータ読出処理の開始から次のフレーム周期の先頭までの期間を第ｎ疑似フレーム期間として計測する。各真性フレーム期間Ａにおける第１〜第ｎ疑似フレーム期間を総称して単に疑似フレーム期間Ｂｍ（ｍ＝１，２，３・・・）と称する。上記の通り、本実施例では１フレーム周期につきｎ回のデータ読出処理が行われるため、真性フレーム期間Ａは、ｎ回のデータ読出処理に対応するｎ個の疑似フレーム期間Ｂｍを含む。 The period measuring unit 22 measures the period from the beginning of the intrinsic frame period A to the start of the second data reading process as the first pseudo frame period, and kth (k: natural number of 2 ≦ k ≦ (n−1)). The period from the start of the data read process to the start of the (k + 1) th data read process is measured as the kth pseudo frame period, and the period from the start of the nth data read process to the beginning of the next frame period is the nth pseudo frame. Measure as a period. The first to nth pseudo frame periods in each intrinsic frame period A are collectively referred to simply as pseudo frame periods Bm (m = 1, 2, 3,...). As described above, since the data reading process is performed n times per frame period in this embodiment, the intrinsic frame period A includes n pseudo frame periods Bm corresponding to the n data reading processes.

期間算出部２３は、真性フレーム期間Ａから第１〜第（ｎ−１）疑似フレーム期間（例えば、Ｂ１〜Ｂ（ｎ−１））を加算した加算期間と第ｎ疑似フレーム期間におけるリード期間（例えば、Ｃｎ）とを減算してアイドル期間（例えば、Ｄｎ）を算出する。この第ｎ疑似フレーム期間におけるアイドル期間を、特に副アイドル期間と称する。 The period calculation unit 23 adds an addition period obtained by adding the first to (n−1) th pseudo frame periods (for example, B1 to B (n−1)) from the intrinsic frame period A and a read period (nth pseudo frame period) For example, the idle period (for example, Dn) is calculated by subtracting Cn). The idle period in the nth pseudo frame period is particularly referred to as a secondary idle period.

図１０は、本実施例におけるデータ読出処理及び期間算出処理を模式的に示すタイムチャートである。上記の通り、真性フレーム期間Ａ毎にｎ回ずつデータ読出処理が実行されるため、真性フレーム期間Ａは、リード期間Ｃｍ及びアイドル期間Ｄｍからなるｎ個の疑似フレーム期間Ｂｍを含む。例えば、真性フレーム期間Ａ１は疑似フレーム期間Ｂ１〜Ｂｎを含み、真性フレーム期間Ａ２は疑似フレーム期間Ｂ（ｎ＋１）〜Ｂ（２ｎ）を含む。 FIG. 10 is a time chart schematically showing the data reading process and the period calculation process in the present embodiment. As described above, since the data reading process is executed n times for each intrinsic frame period A, intrinsic frame period A includes n pseudo frame periods Bm including a read period Cm and an idle period Dm. For example, the intrinsic frame period A1 includes pseudo frame periods B1 to Bn, and the intrinsic frame period A2 includes pseudo frame periods B (n + 1) to B (2n).

図１１は、メモリ制御部１２が行うメモリ制御処理のルーチンを示すフローチャートである。メモリ制御部１２は、まず処理対象の疑似フレーム期間Ｂｍとして先頭の疑似フレーム期間である疑似フレーム期間Ｂ１（すなわち、ｍ＝１）をセットする（ステップＳ５１）。メモリ制御部１２は、ＣＰＵ１１からデータ出力要求が供給されているか否かを判定する（ステップＳ５２）。データ出力要求が供給されていると判定すると、メモリ制御部１２の期間計測部２２は、疑似フレーム期間計測処理を実行する（ステップＳ５３）。この疑似フレーム期間計測処理については、実施例２において図９を参照して説明した処理と同様であるため、ここでは説明を省略する。 FIG. 11 is a flowchart showing a routine of memory control processing performed by the memory control unit 12. First, the memory control unit 12 sets a pseudo frame period B1 (that is, m = 1), which is the first pseudo frame period, as the pseudo frame period Bm to be processed (step S51). The memory control unit 12 determines whether or not a data output request is supplied from the CPU 11 (step S52). If it is determined that the data output request is supplied, the period measurement unit 22 of the memory control unit 12 executes a pseudo frame period measurement process (step S53). Since this pseudo frame period measurement process is the same as the process described with reference to FIG. 9 in the second embodiment, the description thereof is omitted here.

メモリ制御部１２は、疑似フレーム期間Ｂｍをｎ回計測したか否かを判定する（ステップＳ５４）。ｎ回計測していないと判定すると、期間計測部２２は、ステップＳ５３に戻り、再び疑似フレーム期間計測処理を実行する。一方、ｎ回計測したと判定すると、期間算出部２３は、計測したｎ個の疑似フレーム期間Ｂ１〜Ｂｎを加算することにより、真性フレーム期間Ａを算出する（ステップＳ５５）。 The memory control unit 12 determines whether or not the pseudo frame period Bm has been measured n times (step S54). If it is determined that the measurement has not been performed n times, the period measurement unit 22 returns to step S53 and executes the pseudo frame period measurement process again. On the other hand, if it determines with having measured n times, the period calculation part 23 will calculate the intrinsic | native frame period A by adding n measured pseudo frame periods B1-Bn (step S55).

メモリ制御部１２は、計測済みのｎ個の疑似フレーム期間（例えば、Ｂ１〜Ｂｎ）の後の疑似フレーム期間Ｂｍ（例えば、Ｂ（ｎ＋１），Ｂ（ｎ＋２），・・・）について、疑似フレーム期間計測処理を実行する（ステップＳ５６）。この疑似フレーム期間計測処理については、ステップＳ５３の処理と同様であるため、ここでは説明を省略する。 The memory control unit 12 performs pseudo frame processing for pseudo frame periods Bm (for example, B (n + 1), B (n + 2),...) After n pseudo frame periods (for example, B1 to Bn) that have been measured. Period measurement processing is executed (step S56). Since this pseudo frame period measurement process is the same as the process of step S53, description thereof is omitted here.

メモリ制御部１２は、疑似フレーム期間Ｂｍを（ｎ−１）回計測したか否かを判定する（ステップＳ５７）。（ｎ−１）回計測していないと判定すると、期間計測部２２は、ステップＳ５６に戻り、再び疑似フレーム期間計測処理を実行する。 The memory control unit 12 determines whether or not the pseudo frame period Bm has been measured (n−1) times (step S57). If it is determined that (n-1) times are not measured, the period measurement unit 22 returns to step S56 and executes the pseudo frame period measurement process again.

続いて、メモリ制御部１２の期間計測部２２は、ステップＳ５６〜Ｓ５７において（ｎ−１）回目に計測した疑似フレーム期間Ｂｍ（例えば、Ｂ（２ｎ−１））の直後のリード期間Ｃｍ（例えば、Ｃ（２ｎ））について、リード期間計測処理を実行する（ステップＳ５８）。このリード期間計測処理は、実施例１において図５を参照して説明した処理と同様であるため、ここでは説明を省略する。 Subsequently, the period measuring unit 22 of the memory control unit 12 reads the read period Cm (for example, immediately after the pseudo frame period Bm (for example, B (2n−1)) measured at the (n−1) th time in steps S56 to S57 (for example, B (2n−1)). , C (2n)), a read period measurement process is executed (step S58). Since this read period measurement process is the same as the process described with reference to FIG. 5 in the first embodiment, the description thereof is omitted here.

メモリ制御部１２は、リード期間計測処理の実行後、データ回復制御処理に移行する（ステップＳ５９）。本実施例におけるデータ回復制御処理は、基本的な処理の流れについては実施例１において図６のフローチャートで示したデータ回復制御処理と同様であるが、アイドル期間算出ステップ（ステップＳ２１）の処理動作において、実施例１と異なる。 After executing the read period measurement process, the memory control unit 12 proceeds to the data recovery control process (step S59). The data recovery control process in the present embodiment is the same as the data recovery control process shown in the flowchart of FIG. 6 in the first embodiment with respect to the basic process flow, but the processing operation of the idle period calculation step (step S21). However, this is different from the first embodiment.

メモリ制御部１２は、ステップＳ５６〜Ｓ５７において（ｎ−１）回目に計測した疑似フレーム期間の直後の疑似フレーム期間Ｂｍにおいて、データの回復を行うためのデータの回復処理期間Ｆｍを設定する（ステップＳ２０）。例えば、ステップＳ５６〜Ｓ５７において疑似フレーム期間Ｂ（２ｎ−１）を計測した場合、その直後の疑似フレーム期間Ｂ（２ｎ）において、データの回復処理期間Ｆ（２ｎ）を設定する。 The memory control unit 12 sets a data recovery processing period Fm for data recovery in the pseudo frame period Bm immediately after the pseudo frame period measured at the (n−1) th time in steps S56 to S57 (step S56). S20). For example, when the pseudo frame period B (2n-1) is measured in steps S56 to S57, the data recovery processing period F (2n) is set in the pseudo frame period B (2n) immediately after that.

メモリ制御部１２の期間算出部２３は、ステップＳ５５において計測した真性フレーム期間Ａから、ステップＳ５６〜Ｓ５７において計測した（ｎ−１）個の疑似フレーム期間Ｂｍの加算値及びステップＳ５８において計測したリード期間Ｃｍを減算することにより、副アイドル期間であるアイドル期間Ｄｍを算出する（ステップＳ２１）。例えば、ステップＳ５６〜Ｓ５７において疑似フレーム期間Ｂ（ｎ＋１）〜Ｂ（２ｎ−１）を計測し、ステップＳ５８においてＣ（２ｎ）を計測した場合、ＡからＢ（ｎ＋１）〜Ｂ（２ｎ−１）の加算値及びＣ（２ｎ）を減算することにより、アイドル期間Ｄ（２ｎ）を副アイドル期間として算出する。すなわち、アイドル期間Ｄ（２ｎ）は、以下の式（１）で表される。
また、ステップＳ５６〜Ｓ５７において疑似フレーム期間Ｂ（２ｎ＋１）〜Ｂ（３ｎ−１）を計測し、ステップＳ５８においてＣ（３ｎ）を計測した場合、ＡからＢ（２ｎ＋１）〜Ｂ（３ｎ−１）の加算値及びＣ（３ｎ）を減算することにより、アイドル期間Ｄ（３ｎ）を副アイドル期間として算出する。すなわち、アイドル期間Ｄ（３ｎ）は、以下の式（２）で表される。
メモリ制御部１２は、設定したデータの回復処理期間Ｆｍが副アイドル期間であるアイドル期間Ｄｍの範囲に収まるか、すなわち当該副アイドル期間においてデータの回復を行うことが可能か否かを判定する（ステップＳ２２）。データの回復処理期間Ｆｍがアイドル期間Ｄｍの範囲に収まらない、すなわちアイドル期間Ｄｍ内でデータの回復を行うことができないと判定すると、メモリ制御部１２は、データ回復制御処理を終了する（ステップＳ２３）。一方、データの回復処理期間Ｆｍがアイドル期間Ｄｍの範囲に収まっている、すなわちアイドル期間Ｄｍ内でデータの回復を行うことができると判定すると、当該回復処理期間Ｆｍにおいてデータの回復処理を実行する（ステップＳ２４）。 The period calculation unit 23 of the memory control unit 12 adds the (n-1) pseudo frame periods Bm measured in steps S56 to S57 from the intrinsic frame period A measured in step S55 and the read measured in step S58. By subtracting the period Cm, an idle period Dm that is a sub-idle period is calculated (step S21). For example, when the pseudo frame periods B (n + 1) to B (2n-1) are measured in steps S56 to S57 and C (2n) is measured in step S58, A to B (n + 1) to B (2n-1) are measured. The idle period D (2n) is calculated as the sub-idle period by subtracting the added value of C and C (2n). That is, the idle period D (2n) is expressed by the following formula (1).
Further, when the pseudo frame periods B (2n + 1) to B (3n-1) are measured in steps S56 to S57 and C (3n) is measured in step S58, A to B (2n + 1) to B (3n-1) are measured. The idle period D (3n) is calculated as the sub-idle period by subtracting the added value of C and C (3n). That is, the idle period D (3n) is expressed by the following formula (2).
The memory control unit 12 determines whether or not the set data recovery processing period Fm falls within the range of the idle period Dm that is the sub-idle period, that is, whether or not data recovery can be performed in the sub-idle period ( Step S22). If it is determined that the data recovery processing period Fm does not fall within the range of the idle period Dm, that is, data recovery cannot be performed within the idle period Dm, the memory control unit 12 ends the data recovery control process (step S23). ). On the other hand, when it is determined that the data recovery processing period Fm is within the range of the idle period Dm, that is, data recovery can be performed within the idle period Dm, the data recovery process is executed in the recovery processing period Fm. (Step S24).

再び図１１を参照すると、メモリ制御部１２は、全ての疑似フレーム期間についてデータ回復制御処理が完了したか否かを判定する（ステップＳ６０）。データ回復制御処理が完了したと判定すると、メモリ制御処理を終了する。一方、データ回復制御処理が完了していないと判定すると、メモリ制御部１２は、疑似フレーム期間Ｂｍの番号ｍをインクリメントする（ステップＳ６１）。メモリ制御部１２は、ＣＰＵ１１からデータ出力要求が供給されているか否かを判定する（ステップＳ６２）。出力要求が供給されていると判定すると、ステップＳ５６に戻り、疑似フレーム期間計測処理を実行する。 Referring to FIG. 11 again, the memory control unit 12 determines whether or not the data recovery control process has been completed for all the pseudo frame periods (step S60). When it is determined that the data recovery control process is completed, the memory control process is terminated. On the other hand, when determining that the data recovery control process has not been completed, the memory control unit 12 increments the number m of the pseudo frame period Bm (step S61). The memory control unit 12 determines whether or not a data output request is supplied from the CPU 11 (step S62). If it is determined that the output request is supplied, the process returns to step S56 to execute the pseudo frame period measurement process.

このように、ステップＳ６０〜Ｓ６２を経て、ステップＳ５６〜Ｓ５９の処理を繰り返し実行することにより、先頭の真性フレーム期間Ａ１以降の全ての真性フレーム期間（Ａ２，Ａ３，Ａ４・・・）において回復処理期間Ｆｍが設定され、回復処理期間Ｆｍがアイドル期間Ｄｍの範囲内に収まっている場合には、データの回復処理が実行される。 As described above, the processing in steps S56 to S59 is repeatedly executed through steps S60 to S62, whereby the recovery processing is performed in all the intrinsic frame periods (A2, A3, A4...) After the leading intrinsic frame period A1. When the period Fm is set and the recovery process period Fm is within the range of the idle period Dm, the data recovery process is executed.

以上のように、本実施例のメモリ制御部１２は、真性フレーム期間内にリード期間及びアイドル期間（疑似フレーム期間）がｎ回ずつ存在する場合に、同一の真性フレーム期間内における先頭から（ｎ−１）個の疑似フレーム期間（例えば、Ｂ（ｎ＋１）〜Ｂ（２ｎ−１））及びその直後のリード期間（例えば、Ｃ（２ｎ））の長さを計測して、これらを真性フレーム期間の長さＡから減算することにより、アイドル期間（例えば、Ｄ（２ｎ））を算出する。そして、回復処理期間を設定し、回復処理期間がアイドル期間に収まる場合にのみ、データの回復処理を実行する。アイドル期間内に収まるように回復処理期間を設定することにより、データ読出処理による中断を経ることなく、データの回復処理を行うことができる。従って、データ読出処理を阻害することなく効率のよいデータの回復処理を行うことが可能となる。 As described above, when there are n read periods and idle periods (pseudo frame periods) in the intrinsic frame period, the memory control unit 12 of the present embodiment starts from the beginning in the same intrinsic frame period (n -1) The lengths of the pseudo frame periods (for example, B (n + 1) to B (2n-1)) and the read period (for example, C (2n)) immediately after the pseudo frame period are measured, and these are used as intrinsic frame periods. The idle period (for example, D (2n)) is calculated by subtracting from the length A. Then, a recovery process period is set, and the data recovery process is executed only when the recovery process period falls within the idle period. By setting the recovery process period so as to be within the idle period, the data recovery process can be performed without interruption by the data read process. Therefore, efficient data recovery processing can be performed without hindering data reading processing.

実施例４のメモリ制御システム１０は、図１に示すように、ＣＰＵ１１、メモリ制御部１２、不揮発性の半導体メモリであるＮＡＮＤ型のフラッシュメモリ１３、ＲＡＭ１４及びＣＰＵバス１５を含む。 As shown in FIG. 1, the memory control system 10 according to the fourth embodiment includes a CPU 11, a memory control unit 12, a NAND flash memory 13 that is a nonvolatile semiconductor memory, a RAM 14, and a CPU bus 15.

本実施例において、ＣＰＵ１１は、１フレーム周期毎に１回又は２回（すなわち、１セット又は２セット）ずつ、データ出力要求群をメモリ制御部１２に供給する。フレーム周期毎のデータ出力要求群の回数が１回である場合、実施例１と同様に、ＣＰＵ１１は、フレーム周期の先頭に合わせてデータ出力要求群をメモリ制御部１２に供給する。一方、フレーム周期毎のデータ出力要求群の回数が２回である場合、ＣＰＵ１１は、実施例２と同様、真性フレーム期間Ａの先頭のタイミングで第１データ出力要求群、真性フレーム期間Ａの途中のタイミングで第２のデータ出力要求群をメモリ制御部１２に供給する。 In this embodiment, the CPU 11 supplies a data output request group to the memory control unit 12 once or twice (that is, one set or two sets) every frame period. When the number of data output request groups for each frame period is one, the CPU 11 supplies the data output request group to the memory control unit 12 in accordance with the head of the frame period as in the first embodiment. On the other hand, when the number of data output request groups for each frame period is 2, the CPU 11 is in the middle of the first data output request group and the true frame period A at the head timing of the true frame period A, as in the second embodiment. At this time, the second data output request group is supplied to the memory control unit 12.

データ読出部２１は、ＣＰＵ１１からのデータ出力要求群に応じて、１フレーム周期につき１回又は２回のデータ読出処理（すなわち、１セット又は２セットのデータ出力処理群）を実行する。フレーム周期毎のデータ読出の回数が１回である場合、データ読出部２１は、実施例１と同様、フレーム周期の各周期の先頭からデータ読出処理を行う。一方、フレーム周期毎のデータ読出の回数が２回である場合、データ読出部２１は、真性フレーム期間Ａの先頭から第１のデータ読出処理を行い、真性フレーム期間Ａの途中から第２のデータ読出処理を行う。 The data reading unit 21 executes data reading processing once or twice per frame period (that is, one set or two sets of data output processing group) according to the data output request group from the CPU 11. When the number of data readings per frame period is one, the data reading unit 21 performs data reading processing from the beginning of each frame period, as in the first embodiment. On the other hand, when the number of data readings per frame period is two, the data reading unit 21 performs the first data reading process from the beginning of the intrinsic frame period A and the second data from the middle of the intrinsic frame period A. Read processing is performed.

期間計測部２２は、データ読出の開始から次のデータ読出の開始までの期間を夫々疑似フレーム期間Ｂｍとして計測する。すなわち、期間計測部２２は、データ読出処理の開始のタイミングに同期した期間を疑似フレーム期間Ｂｍ（ｍ＝１，２，３・・・）として計測する。上記の通り、本実施例では１フレーム周期につき１回又は２回のデータ読出処理が行われるため、真性フレーム期間Ａは、１又は２個の疑似フレーム期間Ｂｍを含む。 The period measuring unit 22 measures a period from the start of data reading to the start of the next data reading as a pseudo frame period Bm. That is, the period measuring unit 22 measures a period synchronized with the start timing of the data reading process as a pseudo frame period Bm (m = 1, 2, 3,...). As described above, since the data reading process is performed once or twice per frame period in this embodiment, the intrinsic frame period A includes one or two pseudo frame periods Bm.

図１２及び図１３は、本実施例におけるデータ読出処理及び期間算出処理を模式的に示すタイムチャートである。図１２は、真性フレーム期間Ａにおいてデータ読出処理が２回（データ出力処理群が２セット）行われる場合、すなわち真性フレーム期間Ａが２つの疑似フレーム期間Ｂｍを含む場合の例を示す図である。これに対し、図１３は、真性フレーム期間Ａにおいてデータ読出処理が１回（データ出力処理群が１セット）行われる場合、すなわち真性フレーム期間Ａが１つの疑似フレーム期間Ｂｍを含む場合の例を示す図である。 12 and 13 are time charts schematically showing data reading processing and period calculation processing in the present embodiment. FIG. 12 is a diagram illustrating an example of a case where the data reading process is performed twice (two sets of data output processing groups) in the intrinsic frame period A, that is, the intrinsic frame period A includes two pseudo frame periods Bm. . On the other hand, FIG. 13 shows an example in which the data reading process is performed once in the intrinsic frame period A (one set of data output processing group), that is, the intrinsic frame period A includes one pseudo frame period Bm. FIG.

図１４は、メモリ制御部１２が行うメモリ制御処理のルーチンを示すフローチャートである。メモリ制御部１２は、まず処理対象の疑似フレーム期間Ｂｍとして先頭の疑似フレーム期間である疑似フレーム期間Ｂ１（すなわち、ｍ＝１）をセットする（ステップＳ７１）。メモリ制御部１２は、ＣＰＵ１１からデータ出力要求が供給されているか否かを判定する（ステップＳ７２）。データ出力要求が供給されていると判定すると、メモリ制御部１２の期間計測部２２は、疑似フレーム期間計測処理を実行する（ステップＳ７３）。この疑似フレーム期間計測処理については、実施例２において図９を参照して説明した処理と同様であるため、ここでは説明を省略する。 FIG. 14 is a flowchart showing a routine of memory control processing performed by the memory control unit 12. First, the memory control unit 12 sets a pseudo frame period B1 (that is, m = 1), which is the first pseudo frame period, as the pseudo frame period Bm to be processed (step S71). The memory control unit 12 determines whether a data output request is supplied from the CPU 11 (step S72). If it is determined that the data output request is supplied, the period measurement unit 22 of the memory control unit 12 executes a pseudo frame period measurement process (step S73). Since this pseudo frame period measurement process is the same as the process described with reference to FIG. 9 in the second embodiment, the description thereof is omitted here.

メモリ制御部１２は、疑似フレーム期間Ｂｍを２回計測したか否かを判定する（ステップＳ７４）。２回計測していないと判定すると、期間計測部２２は、ステップＳ７３に戻り、再び疑似フレーム期間計測処理を実行する。 The memory control unit 12 determines whether or not the pseudo frame period Bm is measured twice (step S74). If it determines with not measuring twice, the period measurement part 22 will return to step S73, and will perform a pseudo frame period measurement process again.

一方、２回計測したと判定すると、期間計測部２２は、ステップＳ７３〜Ｓ７４において計測した２個の疑似フレーム期間Ｂｍの直後のリード期間Ｃｍについて、リード期間計測処理を実行する（ステップＳ７５）。例えば、ステップＳ７３〜７４において疑似フレーム期間Ｂ１及びＢ２を計測した場合、その直後のリード期間Ｃ３を計測する。なお、リード期間計測処理の詳細は、実施例１において図５を参照して説明した処理と同様であるため、ここでは説明を省略する。 On the other hand, if it determines with having measured twice, the period measurement part 22 will perform a read period measurement process about the read period Cm immediately after two pseudo frame periods Bm measured in step S73-S74 (step S75). For example, when the pseudo frame periods B1 and B2 are measured in steps S73 to S74, the read period C3 immediately after that is measured. The details of the read period measurement process are the same as the process described with reference to FIG. 5 in the first embodiment, and thus the description thereof is omitted here.

メモリ制御部１２は、リード期間計測処理の実行後、データ回復制御処理に移行する（ステップＳ７６）。本実施例におけるデータ回復制御処理は、基本的な処理の流れについては実施例１において図６のフローチャートを参照して説明したデータ回復制御処理と同様であるが、アイドル期間算出ステップ（ステップＳ２１）の処理動作において、実施例１と異なる。 After executing the read period measurement process, the memory control unit 12 proceeds to the data recovery control process (step S76). The data recovery control process in the present embodiment is the same as the data recovery control process described with reference to the flowchart of FIG. 6 in the first embodiment with respect to the basic process flow, but the idle period calculation step (step S21). This processing operation is different from that of the first embodiment.

メモリ制御部１２は、ステップＳ７３〜Ｓ７４において計測した２個の疑似フレーム期間の直後の疑似フレーム期間Ｂｍにおいて、データの回復を行うためのデータの回復処理期間Ｆｍを設定する（ステップＳ２０）。例えば、ステップＳ７３〜Ｓ７４において疑似フレーム期間Ｂ１，Ｂ２を計測した場合、その直後の疑似フレーム期間Ｂ３において、データの回復処理期間Ｆ３を設定する。ステップＳ７３〜Ｓ７４において疑似フレーム期間Ｂ４，Ｂ５を計測した場合、その直後の疑似フレーム期間Ｂ６において、データの回復処理期間Ｆ６を設定する。 The memory control unit 12 sets a data recovery processing period Fm for data recovery in the pseudo frame period Bm immediately after the two pseudo frame periods measured in steps S73 to S74 (step S20). For example, when the pseudo frame periods B1 and B2 are measured in steps S73 to S74, the data recovery processing period F3 is set in the pseudo frame period B3 immediately after that. When the pseudo frame periods B4 and B5 are measured in steps S73 to S74, the data recovery processing period F6 is set in the pseudo frame period B6 immediately after that.

メモリ制御部１２の期間算出部２３は、ステップＳ７３〜Ｓ７４において計測した２個の疑似フレーム期間（例えば、Ｂ１、Ｂ２）のうち、短い方の疑似フレーム期間からステップＳ７５で計測したリード期間（例えば、Ｃ３）を減算する。期間算出部２３は、かかる減算期間（例えば、Ｂ２−Ｃ３）を、ステップＳ７３〜７４において計測した２個の疑似フレーム期間におけるアイドル期間（例えば、Ｄ１，Ｄ２）と比較し、３者のうちで最も短い期間をアイドル期間Ｄｍとして算出する（ステップＳ２１）。 The period calculation unit 23 of the memory control unit 12 reads the read period (for example, measured in step S75 from the shorter pseudo frame period of the two pseudo frame periods (for example, B1 and B2) measured in steps S73 to S74. , C3) is subtracted. The period calculation unit 23 compares the subtraction period (for example, B2-C3) with the idle period (for example, D1, D2) in the two pseudo frame periods measured in steps S73 to S74, and among the three parties. The shortest period is calculated as the idle period Dm (step S21).

例えば、図１２のタイムチャートでは、疑似フレーム期間Ｂ２の方が疑似フレーム期間Ｂ１よりも短い。従って、期間算出部２３は、疑似フレーム期間Ｂ２からリード期間Ｃ３を減算する。期間算出部２３は、アイドル期間Ｄ１，Ｄ２及び（Ｂ２−Ｃ３）を比較し、３者のうちで最も短い（Ｂ２−Ｃ３）又はＤ２をアイドル期間Ｄｍとして算出する。 For example, in the time chart of FIG. 12, the pseudo frame period B2 is shorter than the pseudo frame period B1. Therefore, the period calculation unit 23 subtracts the read period C3 from the pseudo frame period B2. The period calculation unit 23 compares the idle periods D1, D2 and (B2-C3), and calculates the shortest (B2-C3) or D2 among the three as the idle period Dm.

これに対し、図１３のタイムチャートでは、疑似フレーム期間Ｂ１と疑似フレーム期間Ｂ２とが同じ長さであるため、期間算出部２３は、疑似フレーム期間Ｂ１からリード期間Ｃ３を減算する。期間算出部２３は、アイドル期間Ｄ１，Ｄ２及び（Ｂ１−Ｃ３）を比較し、３者のうちで最も短い（Ｂ１−Ｃ３）をアイドル期間Ｄｍとして算出する。 In contrast, in the time chart of FIG. 13, since the pseudo frame period B1 and the pseudo frame period B2 have the same length, the period calculation unit 23 subtracts the read period C3 from the pseudo frame period B1. The period calculation unit 23 compares the idle periods D1, D2 and (B1-C3), and calculates the shortest (B1-C3) among the three as the idle period Dm.

再び図１４を参照すると、メモリ制御部１２は、全ての疑似フレーム期間についてデータ回復制御処理が完了したか否かを判定する（ステップＳ７７）。データ回復制御処理が完了したと判定すると、メモリ制御処理を終了する。一方、データ回復制御処理が完了していないと判定すると、メモリ制御部１２は、疑似フレーム期間Ｂｍの番号ｍをインクリメントする（ステップＳ７８）。メモリ制御部１２は、ステップＳ７２に戻り、ＣＰＵ１１からデータ出力要求が供給されているか否かを判定する。 Referring to FIG. 14 again, the memory control unit 12 determines whether or not the data recovery control process has been completed for all the pseudo frame periods (step S77). When it is determined that the data recovery control process is completed, the memory control process is terminated. On the other hand, when determining that the data recovery control process is not completed, the memory control unit 12 increments the number m of the pseudo frame period Bm (step S78). The memory control unit 12 returns to step S72 and determines whether or not a data output request is supplied from the CPU 11.

このように、ステップＳ７７〜Ｓ７８を経て、ステップＳ７２〜Ｓ７６の処理を繰り返し実行することにより、３ｋ番目（ｋ：自然数）の疑似フレーム期間Ｂｍにおいて回復処理期間Ｆｍが設定され、回復処理期間Ｆｍがアイドル期間Ｄｍの範囲内に収まっている場合には、データの回復処理が実行される。 In this way, through steps S77 to S78, by repeatedly executing the processing of steps S72 to S76, the recovery processing period Fm is set in the 3kth (k: natural number) pseudo frame period Bm. If it falls within the range of the idle period Dm, data recovery processing is executed.

以上のように、本実施例のメモリ制御部１２は、連続した２つの疑似フレーム期間（例えば、Ｂ１，Ｂ２）及びその直後のリード期間（例えば、Ｃ３）を計測する。そして、計測したリード期間を２つの疑似フレーム期間のうち短い方の疑似フレーム期間（例えば、Ｂ２）から減算して減算値（例えば、Ｂ２−Ｃ３）を得る。そして、かかる減算値と２つの疑似フレーム期間における２つのアイドル期間（例えば、Ｄ１，Ｄ２）とを比較して、最も短い期間を次の疑似フレーム期間におけるアイドル期間（例えば、Ｃ３）として算出する。 As described above, the memory control unit 12 of this embodiment measures two consecutive pseudo frame periods (for example, B1 and B2) and a read period (for example, C3) immediately after that. Then, the measured read period is subtracted from the shorter one of the two pseudo frame periods (for example, B2) to obtain a subtraction value (for example, B2-C3). Then, the subtraction value is compared with two idle periods (for example, D1 and D2) in two pseudo frame periods, and the shortest period is calculated as an idle period (for example, C3) in the next pseudo frame period.

このようなアイドル期間の算出方法によれば、真性フレーム期間内に疑似フレームが１回含まれる場合（図１３）、２回含まれる場合（図１２）のいずれであっても、アイドル期間を算出することができる。そして、アイドル期間内に収まるように回復処理期間を設定することにより、データ読出処理による中断を経ることなく、データの回復処理を行うことができる。従って、データ読出処理を阻害することなく効率のよいデータの回復処理を行うことが可能となる。 According to such an idle period calculation method, the idle period is calculated regardless of whether the pseudo frame is included once (FIG. 13) or twice (FIG. 12) in the intrinsic frame period. can do. Then, by setting the recovery process period so as to be within the idle period, the data recovery process can be performed without interruption due to the data read process. Therefore, efficient data recovery processing can be performed without hindering data reading processing.

実施例５のメモリ制御システム１０は、図１５に示すように、ＣＰＵ１１、メモリ制御部１２、不揮発性の半導体メモリであるＮＡＮＤ型のフラッシュメモリ１３、ＲＡＭ１４及びＣＰＵバス１５を含む。 As illustrated in FIG. 15, the memory control system 10 according to the fifth embodiment includes a CPU 11, a memory control unit 12, a NAND flash memory 13 that is a nonvolatile semiconductor memory, a RAM 14, and a CPU bus 15.

本実施例では、ＣＰＵ１１が１フレーム周期毎にメモリ制御部１２に供給するデータ出力要求群の回数は不定である。したがって、メモリ制御部１２のデータ読出部２１は、１フレーム周期につきＣＰＵ１１から供給されるデータ出力要求群の頻度（セット数）に応じた回数だけ、データ読出処理（データ出力処理群）を実行する。 In this embodiment, the number of data output request groups that the CPU 11 supplies to the memory control unit 12 every frame period is indefinite. Therefore, the data reading unit 21 of the memory control unit 12 executes the data reading process (data output processing group) as many times as the frequency (number of sets) of the data output request group supplied from the CPU 11 per frame period. .

本実施例のメモリ制御部１２は、データ読出部２１、期間計測部２２、期間算出部２３、回復処理部２４及び比較処理部２５を含む。 The memory control unit 12 according to this embodiment includes a data reading unit 21, a period measurement unit 22, a period calculation unit 23, a recovery processing unit 24, and a comparison processing unit 25.

比較処理部２５は、連続した２個の疑似フレーム期間（例えば、Ｂ１，Ｂ２）の長さを加算した加算値と第１の下限値Ａｍｉｎとを比較する第１比較処理を行う。第１の下限値Ａｍｉｎは、真性フレーム期間Ａの長さの下限値である。また、比較処理部２５は、２個の疑似フレーム期間Ｂｍにおけるアイドル期間（例えば、Ｄ１，Ｄ２）の長さを、第２の下限値Ｄｍｉｎと比較する第２比較処理を行う。第２の下限値Ｄｍｉｎは、アイドル期間の長さの下限値である。第１比較処理において加算値が第１の下限値Ａｍｉｎ以上であると判定し、且つ第２比較処理においてアイドル期間Ｄｍの長さがいずれも第２の下限値Ｄｍｉｎ以上であると判定した場合に、回復処理部２４はデータ回復処理を実行する。 The comparison processing unit 25 performs a first comparison process in which an added value obtained by adding the lengths of two consecutive pseudo frame periods (for example, B1 and B2) is compared with the first lower limit value Amin. The first lower limit value Amin is a lower limit value of the length of the intrinsic frame period A. The comparison processing unit 25 performs a second comparison process that compares the length of the idle period (for example, D1 and D2) in the two pseudo frame periods Bm with the second lower limit value Dmin. The second lower limit value Dmin is a lower limit value of the length of the idle period. When it is determined in the first comparison process that the added value is equal to or greater than the first lower limit value Amin, and in the second comparison process, it is determined that all the idle periods Dm are equal to or greater than the second lower limit value Dmin. The recovery processing unit 24 executes data recovery processing.

図１６〜１８は、本実施例におけるデータ読出処理及び期間算出処理を模式的に示すタイムチャートである。図１６のタイムチャートでは、連続する２個の疑似フレーム期間（Ｂ１，Ｂ２）の加算値（Ｂ１＋Ｂ２）が第１の下限値Ａｍｉｎ以上であり、且つ当該疑似フレーム期間におけるアイドル期間（Ｄ１，Ｄ２）の長さがいずれも第２の下限値Ｄｍｉｎ以上である。従って、メモリ制御部１２は、アイドル期間Ｄ３を算出し、回復処理期間Ｆ３との比較結果に応じてデータ回復処理を実行する。 16 to 18 are time charts schematically showing data reading processing and period calculation processing in the present embodiment. In the time chart of FIG. 16, the addition value (B1 + B2) of two consecutive pseudo frame periods (B1, B2) is equal to or greater than the first lower limit value Amin, and the idle period (D1, D2) in the pseudo frame period. Are both equal to or greater than the second lower limit value Dmin. Therefore, the memory control unit 12 calculates the idle period D3 and executes the data recovery process according to the comparison result with the recovery process period F3.

これに対し、図１７のタイムチャートでは、連続する２個の疑似フレーム期間（Ｂ１，Ｂ２）の加算値（Ｂ１＋Ｂ２）が第１の下限値Ａｍｉｎ未満であり、当該疑似フレーム期間におけるアイドル期間（Ｄ１，Ｄ２）の長さがいずれも第２の下限値Ｄｍｉｎよりも短い。従って、メモリ制御部１２は、データ回復処理を実行しない。 On the other hand, in the time chart of FIG. 17, the addition value (B1 + B2) of two consecutive pseudo frame periods (B1, B2) is less than the first lower limit value Amin, and the idle period (D1 , D2) are shorter than the second lower limit value Dmin. Therefore, the memory control unit 12 does not execute the data recovery process.

図１８のタイムチャートは、真性フレーム期間Ａにおいてリード期間及びアイドル期間が１回ずつである場合、すなわち各真性フレーム期間Ａが疑似フレーム期間Ｂｍを１つ含む場合の例を示すタイムチャートである。各疑似フレーム期間（Ｂ１，Ｂ２）は夫々単独で第１の下限値Ａｍｉｎ以上であり、アイドル期間（Ｄ１，Ｄ２）の長さがいずれも第２の下限値Ｄｍｉｎ以上であるため、メモリ制御部１２は、アイドル期間Ｄ３を算出し、回復処理期間Ｆ３との比較結果に応じてデータ回復処理を実行する。 The time chart of FIG. 18 is a time chart showing an example in the case where the read period and the idle period are once each in the intrinsic frame period A, that is, each intrinsic frame period A includes one pseudo frame period Bm. Since each pseudo frame period (B1, B2) is not less than the first lower limit value Amin and the length of the idle period (D1, D2) is not less than the second lower limit value Dmin, the memory control unit 12 calculates the idle period D3 and executes the data recovery process according to the comparison result with the recovery process period F3.

図１９は、メモリ制御部１２が行うメモリ制御処理のルーチンを示すフローチャートである。メモリ制御部１２は、まず処理対象の疑似フレーム期間Ｂｍとして先頭の疑似フレーム期間である疑似フレーム期間Ｂ１（すなわち、ｍ＝１）をセットする（ステップＳ８１）。メモリ制御部１２は、ＣＰＵ１１からデータ出力要求が供給されているか否かを判定する（ステップＳ８２）。データ出力要求が供給されていると判定すると、メモリ制御部１２の期間計測部２２は、疑似フレーム期間計測処理を実行する（ステップＳ８３）。この疑似フレーム期間計測処理については、実施例２において図９を参照して説明した処理と同様であるため、ここでは説明を省略する。 FIG. 19 is a flowchart showing a routine of memory control processing performed by the memory control unit 12. First, the memory control unit 12 sets a pseudo frame period B1 (that is, m = 1), which is the first pseudo frame period, as the pseudo frame period Bm to be processed (step S81). The memory control unit 12 determines whether or not a data output request is supplied from the CPU 11 (step S82). If it is determined that the data output request is supplied, the period measurement unit 22 of the memory control unit 12 executes a pseudo frame period measurement process (step S83). Since this pseudo frame period measurement process is the same as the process described with reference to FIG. 9 in the second embodiment, the description thereof is omitted here.

メモリ制御部１２は、疑似フレーム期間Ｂｍを２回計測したか否かを判定する（ステップＳ８４）。２回計測していないと判定すると、期間計測部２２は、ステップＳ８３に戻り、再び疑似フレーム期間計測処理を実行する。 The memory control unit 12 determines whether or not the pseudo frame period Bm is measured twice (step S84). If it determines with not measuring twice, the period measurement part 22 will return to step S83, and will perform a pseudo frame period measurement process again.

一方、２回計測したと判定すると、期間計測部２２は、ステップＳ７３〜Ｓ７４において計測した２個の疑似フレーム期間Ｂｍの加算値を第１の下限値Ａｍｉｎと比較する（ステップＳ８５）。加算値が第１の下限値Ａｍｉｎ未満であると判定すると、ステップＳ８９に移行する。 On the other hand, if it determines with having measured twice, the period measurement part 22 will compare the addition value of two pseudo frame periods Bm measured in step S73-S74 with the 1st lower limit Amin (step S85). When it is determined that the added value is less than the first lower limit value Amin, the process proceeds to step S89.

一方、加算値が第１の下限値Ａｍｉｎ以上であると判定すると、期間計測部２２は、ステップＳ７３〜Ｓ７４において計測した２個の疑似フレーム期間における２つのアイドル期間（Ｄ（ｍ−１），Ｄ（ｍ−２））を、第２の下限値Ｄｍｉｎと比較する（ステップＳ８６）。２つのアイドル期間のうち少なくとも一方が第２の下限値Ｄｍｉｎ未満であると判定すると、ステップＳ８９に移行する。 On the other hand, when it is determined that the added value is equal to or greater than the first lower limit value Amin, the period measurement unit 22 determines that two idle periods (D (m−1), D) in the two pseudo frame periods measured in steps S73 to S74. D (m−2)) is compared with the second lower limit value Dmin (step S86). If it is determined that at least one of the two idle periods is less than the second lower limit value Dmin, the process proceeds to step S89.

一方、２つのアイドル期間がいずれも第２の下限値Ｄｍｉｎ以上であると判定すると、期間計測部２２は、ステップＳ７３〜Ｓ７４において計測した２個の疑似フレーム期間の直後のリード期間Ｃｍについて、リード期間計測処理を実行する（ステップＳ８７）。例えば、ステップＳ８３〜８４において疑似フレーム期間Ｂ１及びＢ２を計測した場合、その直後のリード期間Ｃ３を計測する。なお、リード期間計測処理の詳細は、実施例１において図５を参照して説明した処理と同様であるため、ここでは説明を省略する。 On the other hand, if it is determined that both of the two idle periods are equal to or greater than the second lower limit value Dmin, the period measuring unit 22 reads the read period Cm immediately after the two pseudo frame periods measured in steps S73 to S74. Period measurement processing is executed (step S87). For example, when the pseudo frame periods B1 and B2 are measured in steps S83 to S84, the read period C3 immediately after that is measured. The details of the read period measurement process are the same as the process described with reference to FIG. 5 in the first embodiment, and thus the description thereof is omitted here.

メモリ制御部１２は、リード期間計測処理の実行後、データ回復制御処理に移行する（ステップＳ８８）。本実施例におけるデータ回復制御処理は、実施例４のデータ回復制御処理と同様であるため、説明を省略する。 After executing the read period measurement process, the memory control unit 12 proceeds to the data recovery control process (step S88). The data recovery control process in the present embodiment is the same as the data recovery control process in the fourth embodiment, and a description thereof will be omitted.

メモリ制御部１２は、全ての疑似フレーム期間についてデータ回復制御処理が完了したか否かを判定する（ステップＳ８９）。データ回復制御処理が完了したと判定すると、メモリ制御処理を終了する。一方、データ回復制御処理が完了していないと判定すると、メモリ制御部１２は、疑似フレーム期間Ｂｍの番号ｍをインクリメントする（ステップＳ９０）。メモリ制御部１２は、ステップＳ８２に戻り、ＣＰＵ１１からデータ出力要求が供給されているか否かを判定する。 The memory control unit 12 determines whether or not the data recovery control process has been completed for all the pseudo frame periods (step S89). When it is determined that the data recovery control process is completed, the memory control process is terminated. On the other hand, when determining that the data recovery control process has not been completed, the memory control unit 12 increments the number m of the pseudo frame period Bm (step S90). The memory control unit 12 returns to step S82 and determines whether or not a data output request is supplied from the CPU 11.

以上のように、本実施例のメモリ制御部１２は、連続した２個の疑似フレーム期間の長さを加算した加算値と第１の下限値Ａｍｉｎ（真性フレーム期間の長さの下限値）とを比較する第１比較処理と、２個の疑似フレーム期間におけるアイドル期間の長さを第２の下限値Ｄｍｉｎ（アイドル期間の下限値）と比較する第２比較処理とを行う。そして、第１比較処理において加算値が第１の下限値Ａｍｉｎ以上であると判定し、且つ第２比較処理においてアイドル期間の長さがいずれも第２の下限値Ｄｍｉｎ以上であると判定した場合にのみ、データ回復処理を実行する。 As described above, the memory control unit 12 according to the present embodiment includes the added value obtained by adding the lengths of two consecutive pseudo frame periods, the first lower limit value Amin (the lower limit value of the intrinsic frame period length), and And a second comparison process for comparing the length of the idle period in the two pseudo frame periods with the second lower limit value Dmin (the lower limit value of the idle period). When it is determined in the first comparison process that the added value is equal to or greater than the first lower limit value Amin, and in the second comparison process, it is determined that all the idle periods are equal to or greater than the second lower limit value Dmin. Only the data recovery process is executed.

一方、第１比較処理において加算値が第１の下限値Ａｍｉｎ未満である場合、又は第２比較処理において２つのアイドル期間の少なくとも一方の長さが第２の下限値Ｄｍｉｎ未満である場合には、メモリ制御部１２は、データ回復処理に必要なアイドル期間が確保できないと判定して、データ回復処理を実行しない。 On the other hand, when the added value is less than the first lower limit value Amin in the first comparison process, or when the length of at least one of the two idle periods is less than the second lower limit value Dmin in the second comparison process. The memory control unit 12 determines that the idle period necessary for the data recovery process cannot be secured and does not execute the data recovery process.

従って、１フレーム周期（真性フレーム期間Ａ）毎のデータ読出処理の回数（すなわち、ＣＰＵ１１から供給されるデータ出力要求群のセット数）が不定である場合にも、データ回復処理が可能か否かを判定し、可能である場合には、アイドル期間内に収まるように回復処理期間を設定して、データ読出処理による中断を経ることなく、データの回復処理を行うことができる。従って、データ読出処理を阻害することなく効率のよいデータの回復処理を行うことが可能となる。 Therefore, whether or not the data recovery process is possible even when the number of data read processes per frame period (true frame period A) (that is, the number of sets of data output request groups supplied from the CPU 11) is indefinite. If it is possible, the recovery process period is set so as to be within the idle period, and the data recovery process can be performed without interruption by the data read process. Therefore, efficient data recovery processing can be performed without hindering data reading processing.

なお、本発明は上記実施形態に限定されない。例えば、上記実施例では、本発明のメモリ制御システムを画像処理用メモリに適用した例について説明した。しかし、画像データの読み出しに限られず、メモリからのデータの読み出しに周期性があるものであればよい。 In addition, this invention is not limited to the said embodiment. For example, in the above embodiment, the example in which the memory control system of the present invention is applied to the image processing memory has been described. However, the present invention is not limited to reading image data, and any data that has periodicity in reading data from a memory may be used.

また、上記実施例では、ＮＡＮＤ型のフラッシュメモリを用いる例について説明した。しかし、ＮＯＲ型のフラッシュメモリ等、他の半導体メモリを用いても良い。また、本発明は、半導体メモリに限られず、他の不揮発性メモリにも適用することが可能である。 In the above embodiment, an example using a NAND flash memory has been described. However, other semiconductor memories such as a NOR type flash memory may be used. Further, the present invention is not limited to a semiconductor memory but can be applied to other nonvolatile memories.

また、上記実施例４では、メモリ制御部１２が１フレーム周期毎に１回又は２回ずつデータ読出処理を実行する場合、すなわち真性フレーム期間Ａが１つ又は２つの疑似フレーム期間を有する場合について説明した。しかし、１フレーム周期毎に３回以上のデータ読出処理を実行し、真性フレーム期間Ａが３つ以上の疑似フレーム期間を有していてもよい。 In the fourth embodiment, when the memory control unit 12 executes the data reading process once or twice every frame period, that is, when the intrinsic frame period A has one or two pseudo frame periods. explained. However, the data reading process may be executed three or more times per frame period, and the intrinsic frame period A may have three or more pseudo frame periods.

また、上記実施例５では、連続する２つの疑似フレーム期間の加算値と真性フレーム期間Ａの長さの下限値とを比較して第１比較処理を行う例について説明した。しかし、これに限られず、連続する３つ以上の疑似フレーム期間を真性フレーム期間Ａの長さの下限値と比較しても良い。そして、真性フレーム期間Ａが３つ以上の疑似フレーム期間を有する場合にもデータ回復処理を実行可能な構成としてもよい。 In the fifth embodiment, the example in which the first comparison process is performed by comparing the added value of two consecutive pseudo frame periods with the lower limit value of the length of the intrinsic frame period A has been described. However, the present invention is not limited to this, and three or more consecutive pseudo frame periods may be compared with the lower limit value of the length of the intrinsic frame period A. A configuration in which the data recovery process can be executed even when the intrinsic frame period A has three or more pseudo frame periods may be employed.

また、上記実施例では、データ読出を実行しないアイドル期間を算出して、当該アイドル期間内にデータの回復処理を実行する例について説明した。しかし、ＣＰＵ１１からのデータ出力要求が想定される場面に実行される、データの回復処理以外の他の処理にも応用することが可能である。 In the above embodiment, an example has been described in which an idle period in which data reading is not performed is calculated and data recovery processing is performed within the idle period. However, the present invention can also be applied to processes other than the data recovery process that are executed when a data output request from the CPU 11 is assumed.

１０メモリ制御システム
１１ＣＰＵ
１２メモリ制御部
１３フラッシュメモリ
１４ＲＡＭ
１５ＣＰＵバス
２１データ読出部
２２期間計測部
２３期間算出部
２４回復処理部
２５比較処理部 10 Memory control system 11 CPU
12 Memory control unit 13 Flash memory 14 RAM
15 CPU bus 21 data reading unit 22 period measuring unit 23 period calculating unit 24 recovery processing unit 25 comparison processing unit

Claims

フレーム周期に応じたタイミングで不揮発性メモリからデータ読出を行うメモリ制御システムにおいて、前記不揮発性メモリに記憶されているデータに対してデータ回復処理を実行するデータ回復方法であって、
前記フレーム周期の１周期の期間を真性フレーム期間として計測する真性フレーム期間計測ステップと、
前記フレーム周期の１周期における前記データ読出の開始から完了までの期間をリード期間として計測するリード期間計測ステップと、
前記真性フレーム期間において前記データ読出を実行しない期間をアイドル期間として算出するアイドル期間算出ステップと、
前記アイドル期間において前記データ回復処理を実行するデータ回復ステップと、
を含むことを特徴とする不揮発性メモリのデータ回復方法。 In a memory control system for reading data from a nonvolatile memory at a timing according to a frame period, a data recovery method for performing data recovery processing on data stored in the nonvolatile memory,
An intrinsic frame period measuring step of measuring one period of the frame period as an intrinsic frame period;
A read period measuring step of measuring a period from the start to completion of the data reading in one cycle of the frame period as a read period;
An idle period calculation step of calculating a period in which the data reading is not performed in the intrinsic frame period as an idle period;
A data recovery step for executing the data recovery process in the idle period;
A data recovery method for a non-volatile memory, comprising:

前記フレーム周期毎に、前記真性フレーム期間の先頭から前記リード期間が開始する第１のデータ読出と、前記真性フレーム期間の途中から前記リード期間が開始する第２のデータ読出と、を含む２回の前記データ読出を行うステップと、
前記真性フレーム期間の先頭から前記第２のデータ読出の開始までの期間を第１疑似フレーム期間として計測し、前記第２のデータ読出の開始から次のフレーム周期の先頭までの期間を第２疑似フレーム期間として計測する疑似フレーム期間計測ステップと、
をさらに含み、
前記リード期間計測ステップは、前記第１疑似フレーム期間における前記データ読出の開始から完了までの期間を第１リード期間として計測し、前記第２疑似フレーム期間における前記データ読出の開始から完了までの期間を第２リード期間として計測するステップを含み、
前記アイドル期間算出ステップは、前記真性フレーム期間から前記第１疑似フレーム期間と前記第２リード期間とを減算して、前記第２疑似フレーム期間において前記データ読出を実行しない期間を副アイドル期間として算出するステップを含み、
前記データ回復ステップは、前記副アイドル期間において前記データ回復処理を実行するステップを含む、
ことを特徴とする請求項１に記載の不揮発性メモリのデータ回復方法。 Two times including a first data reading in which the read period starts from the beginning of the intrinsic frame period and a second data read in which the read period starts in the middle of the intrinsic frame period for each frame period Performing the data reading of:
The period from the beginning of the intrinsic frame period to the start of the second data reading is measured as the first pseudo frame period, and the period from the start of the second data reading to the beginning of the next frame period is measured as the second pseudo frame period. A pseudo frame period measuring step for measuring as a frame period;
Further including
In the read period measuring step, a period from the start to the completion of the data reading in the first pseudo frame period is measured as a first read period, and a period from the start to the completion of the data reading in the second pseudo frame period Measuring as the second lead period,
The idle period calculating step subtracts the first pseudo frame period and the second read period from the intrinsic frame period, and calculates a period during which the data reading is not performed in the second pseudo frame period as a sub idle period. Including the steps of
The data recovery step includes executing the data recovery process in the sub-idle period.
The data recovery method for a nonvolatile memory according to claim 1.

前記フレーム周期毎に、前記真性フレーム期間の先頭から前記リード期間が開始する第１のデータ読出と、前記真性フレーム期間の途中から前記リード期間が開始する第２〜第ｎ（ｎ：３以上の自然数）のデータ読出と、を含むｎ回の前記データ読出を行うステップと、
前記真性フレーム期間の先頭から前記第２のデータ読出の開始までの期間を第１疑似フレーム期間として計測し、第ｋ（ｋ：２≦ｋ≦（ｎ−１）の自然数）のデータ読出の開始から第（ｋ＋１）のデータ読出の開始までの期間を第ｋ疑似フレーム期間として計測し、前記第ｎのデータ読出の開始から次のフレーム周期の先頭までの期間を第ｎ疑似フレーム期間として計測し、前記第１疑似フレーム期間から前記第ｎ疑似フレーム期間までのｎ個の疑似フレーム期間を得る疑似フレーム期間計測ステップと、
をさらに含み、
前記リード期間計測ステップは、前記第ｋ疑似フレーム期間における前記データ読出の開始から完了までの期間を第ｋリード期間として計測し、前記第ｎ疑似フレーム期間における前記データ読出の開始から完了までの期間を第ｎリード期間として計測するステップを含み、
前記アイドル期間算出ステップは、前記第１疑似フレーム期間から第（ｎ−１）疑似フレーム期間までの（ｎ−１）個の前記疑似フレーム期間を加算して加算期間を算出し、前記加算期間と前記第ｎリード期間とを前記真性フレーム期間から減算して、前記第ｎ疑似フレーム期間において前記データ読出を実行しない期間を副アイドル期間として算出するステップを含み、
前記データ回復ステップは、前記副アイドル期間において前記データ回復処理を実行するステップを含む、
ことを特徴とする請求項１に記載の不揮発性メモリのデータ回復方法。 For each frame period, the first data reading in which the read period starts from the beginning of the intrinsic frame period and the second to nth (n: 3 or more) in which the read period starts in the middle of the intrinsic frame period Reading the natural number) data n times, including:
The period from the beginning of the intrinsic frame period to the start of the second data reading is measured as the first pseudo frame period, and the kth (k: natural number of 2 ≦ k ≦ (n−1)) data reading start To the start of the (k + 1) th data reading is measured as the kth pseudo frame period, and the period from the start of the nth data reading to the beginning of the next frame period is measured as the nth pseudo frame period. A pseudo frame period measuring step for obtaining n pseudo frame periods from the first pseudo frame period to the nth pseudo frame period;
Further including
The read period measuring step measures a period from the start to the completion of the data reading in the kth pseudo frame period as a kth read period, and a period from the start to the completion of the data reading in the nth pseudo frame period. Measuring as the nth lead period,
The idle period calculation step adds the (n−1) pseudo frame periods from the first pseudo frame period to the (n−1) th pseudo frame period to calculate an addition period, Subtracting the nth read period from the intrinsic frame period, and calculating a period during which the data reading is not performed as the sub-idle period in the nth pseudo frame period,
The data recovery step includes executing the data recovery process in the sub-idle period.
The data recovery method for a nonvolatile memory according to claim 1.

フレーム周期に応じたタイミングで不揮発性メモリからデータ読出を行うメモリ制御システムにおいて、前記不揮発性メモリに記憶されているデータに対してデータ回復処理を実行するデータ回復方法であって、
前記データ読出のタイミングに同期して、第１の前記データ読出の開始から第２の前記データ読出の開始までの期間を第１疑似フレーム期間として計測し、前記第２の前記データ読出の開始から第３の前記データ読出の開始までの期間を第２疑似フレーム期間として計測する疑似フレーム期間計測ステップと、
前記第１疑似フレーム期間において前記データ読出を実行しない期間を第１アイドル期間として計測し、前記第２疑似フレーム期間において前記データ読出を実行しない期間を第２アイドル期間として計測するステップと、
前記第３の前記データ読出における読出開始から完了までの期間をリード期間として計測するリード期間計測ステップと、
前記第１疑似フレーム期間と前記第２疑似フレーム期間のうち短い方の期間から、前記リード期間を減算して減算期間を算出し、前記第１アイドル期間と前記第２アイドル期間と前記減算期間とのうち最も短い期間を、前記第２疑似フレーム期間の後の第３疑似フレーム期間において前記データ読出を実行しない第３アイドル期間として算出するアイドル期間算出ステップと、
前記第３アイドル期間において前記データ回復処理を実行するデータ回復ステップと、
を含むことを特徴とする不揮発性メモリのデータ回復方法。 In a memory control system for reading data from a nonvolatile memory at a timing according to a frame period, a data recovery method for performing data recovery processing on data stored in the nonvolatile memory,
In synchronization with the data read timing, a period from the start of the first data read to the start of the second data read is measured as a first pseudo frame period, and from the start of the second data read. A pseudo frame period measuring step of measuring a period until the start of the third data reading as a second pseudo frame period;
Measuring a period in which the data reading is not performed in the first pseudo frame period as a first idle period, and measuring a period in which the data reading is not performed in the second pseudo frame period as a second idle period;
A read period measuring step of measuring a period from a reading start to completion in the third data reading as a read period;
A subtraction period is calculated by subtracting the read period from the shorter one of the first pseudo frame period and the second pseudo frame period, and the first idle period, the second idle period, and the subtraction period, An idle period calculation step of calculating a shortest period as a third idle period in which the data reading is not performed in a third pseudo frame period after the second pseudo frame period;
A data recovery step of executing the data recovery process in the third idle period;
A data recovery method for a non-volatile memory, comprising:

前記第１疑似フレーム期間及び前記第２疑似フレーム期間を加算した加算値と、第１の下限値とを比較する第１の比較ステップと、
前記第１アイドル期間及び前記第２アイドル期間と、第２の下限値とを比較する第２の比較ステップと、
を含み、
前記データ回復ステップは、前記加算値が前記第１の下限値以上であって、且つ前記第１アイドル期間及び前記第２アイドル期間がいずれも前記第２の下限値以上である場合に、前記データ回復処理を実行するステップを含む、
ことを特徴とする請求項４に記載の不揮発性メモリのデータ回復方法。 A first comparison step of comparing an added value obtained by adding the first pseudo frame period and the second pseudo frame period with a first lower limit value;
A second comparison step of comparing the first idle period and the second idle period with a second lower limit;
Including
In the data recovery step, when the addition value is equal to or greater than the first lower limit value, and both the first idle period and the second idle period are equal to or greater than the second lower limit value, Including performing a recovery process,
The data recovery method for a nonvolatile memory according to claim 4.

フレーム周期に応じたタイミングで供給されるデータ出力要求に応じて不揮発性メモリからデータ読出を行うメモリ制御装置であって、
前記データ読出を実行するデータ読出部と、
前記フレーム周期の１周期の期間を真性フレーム期間として計測し、前記１周期における前記データ読出の開始から完了までの期間をリード期間として計測する期間計測部と、
前記真性フレーム期間において前記データ読出を実行しない期間をアイドル期間として算出する期間算出部と、
前記アイドル期間において前記データ回復処理を実行する回復処理部と、
を含むことを特徴とするメモリ制御装置。 A memory control device that reads data from a nonvolatile memory in response to a data output request supplied at a timing according to a frame period,
A data reading unit for performing the data reading;
A period measuring unit that measures a period of one frame period as an intrinsic frame period, and measures a period from the start to completion of the data reading in the one period as a read period;
A period calculation unit that calculates a period in which the data reading is not performed in the intrinsic frame period as an idle period;
A recovery processing unit that executes the data recovery process in the idle period;
A memory control device comprising:

前記データ読出部は、前記真性フレーム期間の先頭から前記リード期間が開始する第１のデータ読出と、前記真性フレーム期間の途中から前記リード期間が開始する第２のデータ読出と、を含む２回の前記データ読出を行い、
前記期間計測部は、前記真性フレーム期間の先頭から前記第２のデータ読出の開始までの期間を第１疑似フレーム期間として計測し、前記第２のデータ読出の開始から次のフレーム周期の先頭までの期間を第２疑似フレーム期間として計測し、前記第１疑似フレーム期間における前記データ読出の開始から完了までの期間を第１リード期間として計測し、前記第２疑似フレーム期間における前記データ読出の開始から完了までの期間を第２リード期間として計測し、
前記期間算出部は、前記真性フレーム期間から前記第１疑似フレーム期間と前記第２リード期間とを減算して、前記第２疑似フレーム期間において前記データ読出を実行しない期間を第２アイドル期間として算出し、
前記回復処理部は、前記第２アイドル期間において前記データ回復処理を実行する、
ことを特徴とする請求項６に記載のメモリ制御装置。 The data reading unit includes two times including a first data reading in which the read period starts from the beginning of the intrinsic frame period and a second data reading in which the read period starts in the middle of the intrinsic frame period. Reading the data,
The period measuring unit measures a period from the beginning of the intrinsic frame period to the start of the second data reading as a first pseudo frame period, and from the start of the second data reading to the beginning of the next frame period. Is measured as the second pseudo frame period, the period from the start to completion of the data reading in the first pseudo frame period is measured as the first read period, and the start of the data reading in the second pseudo frame period Measure the period from completion to completion as the second lead period,
The period calculation unit subtracts the first pseudo frame period and the second read period from the intrinsic frame period, and calculates a period during which the data reading is not performed in the second pseudo frame period as a second idle period. And
The recovery processing unit executes the data recovery processing in the second idle period;
The memory control device according to claim 6.

前記データ読出部は、前記真性フレーム期間の先頭から前記リード期間が開始する第１のデータ読出と、前記真性フレーム期間の途中から前記リード期間が開始する第２〜第ｎ（ｎ：３以上の自然数）のデータ読出と、を含むｎ回の前記データ読出を行い、
前記期間計測部は、前記真性フレーム期間の先頭から前記第２のデータ読出の開始までの期間を第１疑似フレーム期間として計測し、第ｋ（ｋ：２≦ｋ≦（ｎ−１）の自然数）のデータ読出の開始から第（ｋ＋１）のデータ読出の開始までの期間を第ｋ疑似フレーム期間として計測し、前記第ｎのデータ読出の開始から次のフレーム周期の先頭までの期間を第ｎ疑似フレーム期間として計測し、前記第ｋ疑似フレーム期間における前記データ読出の開始から完了までの期間を第ｋリード期間として計測し、前記第ｎ疑似フレーム期間における前記データ読出の開始から完了までの期間を第ｎリード期間として計測し、
前記期間算出部は、前記第１疑似フレーム期間から第（ｎ−１）疑似フレーム期間までの（ｎ−１）個の疑似フレーム期間を加算して加算期間を算出し、前記加算期間と前記第ｎリード期間とを前記真性フレーム期間から減算して、前記第ｎ疑似フレーム期間において前記データ読出を実行しない期間を第ｎアイドル期間として算出し、
前記回復処理部は、前記ｎアイドル期間において前記データ回復処理を実行する、
ことを特徴とする請求項６に記載のメモリ制御装置。 The data reading unit includes first data reading in which the read period starts from the beginning of the intrinsic frame period, and second to nth (n: 3 or more) in which the read period starts in the middle of the intrinsic frame period. Data reading of (natural number) and n times of data reading including
The period measurement unit measures a period from the beginning of the intrinsic frame period to the start of the second data reading as a first pseudo frame period, and is a natural number of k (k: 2 ≦ k ≦ (n−1)). ) Is measured as the kth pseudo frame period from the start of the data read to the start of the (k + 1) th data read, and the period from the start of the nth data read to the beginning of the next frame period is measured as the nth. A pseudo frame period, a period from the start to completion of the data reading in the kth pseudo frame period is measured as a kth read period, and a period from the start to the completion of data reading in the nth pseudo frame period Is measured as the nth lead period,
The period calculation unit calculates an addition period by adding (n−1) pseudo frame periods from the first pseudo frame period to the (n−1) th pseudo frame period, and calculates the addition period and the first period. subtracting the n read period from the intrinsic frame period, and calculating a period during which the data reading is not performed in the nth pseudo frame period as the nth idle period,
The recovery processing unit executes the data recovery processing in the n idle period;
The memory control device according to claim 6.

フレーム周期に応じたタイミングで供給されるデータ出力要求に応じて不揮発性メモリからデータ読出を行うメモリ制御装置であって、
前記データ読出を実行するデータ読出部と、
前記データ読出のタイミングに同期して、第１の前記データ読出の開始から第２の前記データ読出の開始までの期間を第１疑似フレーム期間として計測し、前記第２の前記データ読出の開始から第３の前記データ読出の開始までの期間を第２疑似フレーム期間として計測し、前記第１疑似フレーム期間において前記データ読出を実行しない期間を第１アイドル期間として計測し、前記第２疑似フレーム期間において前記データ読出を実行しない期間を第２アイドル期間として計測し、前記第３の前記データ読出における読出開始から完了までの期間をリード期間として計測する期間計測部と、
前記第１疑似フレーム期間と前記第２疑似フレーム期間のうち短い方の期間から、前記リード期間を減算して減算期間を算出し、前記第１アイドル期間と前記第２アイドル期間と前記減算期間とのうち最も短い期間を、前記第２疑似フレーム期間の後の第３疑似フレーム期間において前記データ読出を実行しない第３アイドル期間として算出する期間算出部と、
前記第３アイドル期間において前記データ回復処理を実行する回復処理部と、
を含むことを特徴とするメモリ制御装置。 A memory control device that reads data from a nonvolatile memory in response to a data output request supplied at a timing according to a frame period,
A data reading unit for performing the data reading;
In synchronization with the data read timing, a period from the start of the first data read to the start of the second data read is measured as a first pseudo frame period, and from the start of the second data read. A third period until the start of the data reading is measured as a second pseudo frame period, a period during which the data reading is not performed in the first pseudo frame period is measured as a first idle period, and the second pseudo frame period A period measurement unit that measures a period during which the data reading is not performed as a second idle period, and measures a period from the start to the completion of reading in the third data reading as a read period;
A subtraction period is calculated by subtracting the read period from the shorter one of the first pseudo frame period and the second pseudo frame period, and the first idle period, the second idle period, and the subtraction period, A period calculation unit that calculates the shortest period as a third idle period in which the data reading is not performed in a third pseudo frame period after the second pseudo frame period;
A recovery processing unit that executes the data recovery process in the third idle period;
A memory control device comprising:

前記第１疑似フレーム期間及び前記第２疑似フレーム期間を加算した加算値と第１の下限値とを比較する第１の処理と、前記第１アイドル期間及び前記第２アイドル期間と第２の下限値とを比較する第２の比較処理と、を実行する比較処理部をさらに含み、
前記回復処理部は、前記加算値が前記第１の下限値以上であって、且つ前記第１アイドル期間及び前記第２アイドル期間がいずれも前記第２の下限値以上である場合に、前記データ回復処理を実行する、
ことを特徴とする請求項９に記載のメモリ制御装置。 A first process for comparing an added value obtained by adding the first pseudo frame period and the second pseudo frame period and a first lower limit value; the first idle period; the second idle period; and a second lower limit. A comparison processing unit that executes a second comparison process for comparing the values;
The recovery processing unit, when the addition value is equal to or greater than the first lower limit value, and when both the first idle period and the second idle period are equal to or greater than the second lower limit value. Run recovery process,
The memory control device according to claim 9.