JP6478746B2 - 抵抗調整装置 - Google Patents
抵抗調整装置 Download PDFInfo
- Publication number
- JP6478746B2 JP6478746B2 JP2015060376A JP2015060376A JP6478746B2 JP 6478746 B2 JP6478746 B2 JP 6478746B2 JP 2015060376 A JP2015060376 A JP 2015060376A JP 2015060376 A JP2015060376 A JP 2015060376A JP 6478746 B2 JP6478746 B2 JP 6478746B2
- Authority
- JP
- Japan
- Prior art keywords
- series
- resistance value
- variable resistor
- parallel
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Adjustable Resistors (AREA)
Description
dc12を生成出力する。rv1、δrv1からdc11およびdc12を変換生成する方法として、所定の演算式に依る演算手段を用いるか、所定の係数変換値をルックアップテーブルに記憶させたアドレス参照手段が用いられる。
実施に当たって、所望の抵抗値を目指して微小調整時を行うとき、入力設定値r−reqに対して一意的に並列合成出力抵抗値が決定できるように、HRDRVの設定の入力方法を改善する。その手段として、HRDRV1の2つのDRV(DRV11,DRV12)に対して、同時に両DRVの抵抗値を変化させない方法・手段を採ることとする。具体的な手段としては以下の手順1、2による手段をとる。
手順2、手順1で決定した第2のDRVの抵抗値を変えずに、フィードバックされる並列合成抵抗値を見ながら第1のDRVの設定値を下位ビット側から1ずつ減少させ、前記並列合成抵抗値が所望の抵抗値に対して許容される誤差範囲内に到達するまで手順2を繰り返す。
定回路CNV10は、所望の抵抗値に対応する入力設定値r−reqと、端子T11−T12間の抵抗値を抵抗測定装置R−METERによって実測した抵抗実測値r−measを入力として、2つのDRVの設定値(dc11およびdc12)を生成出力する。
(a) 所望抵抗値に対応する入力設定値r−reqを設定する。
(b) DRV11の抵抗値rv11を設定可能な最大抵抗値rv11maxに定めた後、DRV12の抵抗値rv12を、フィードバックされた抵抗値を見ながら、前記rv
11maxとの並列合成抵抗値が入力設定値r−reqを超える最小値となるよう算出し設定する。以降、rv12は同一の設定値が選択される。
(c1・c2) ステップ(b)で算出したrv11とrv12を用いて2個のDRV(DRV11、DRV12)の抵抗値を設定する。
(d) 抵抗設定値の変更によりHRDRV1の出力抵抗値r−sysが変化する
(e) HRDRV1の出力抵抗値r−sysを抵抗測定装置R−METERを用いて実測し、抵抗実測値r−measを得る。
(f) 前記抵抗実測値r−measと入力設定値r−reqを比較し、調整が収束したか判定する。ここで△rは出力抵抗値r−sysの許容誤差である。
(g) (f)で収束しなかった場合、DRV11の直列抵抗値rv11をデジタル信号の下位ビット側から△rv11(例えば1ビット)減少させ、(c)に戻る。
この動作フローでは(b)で記したように、rv12は同一の設定値が選択され、rv11の変化によって出力抵抗値r−sysの微小変化を実現する。
rv11:DRV11の直列抵抗値
rv12:DRV12の直列抵抗値
△rv11 :rv11を1bit変化させた時の変化量
△r−sys :△rv11に対応する出力抵抗値r−sysの変化量
△r :rv11、rv12の並列合成抵抗値に対する所望の分解能
であれば良い。
に変形できる。これにより、rv12について、(11)式、(12)式の条件を得る。
図5は、この発明の実施の形態2に基づく抵抗調整装置を示す図である。図において、入力設定回路CNV20は、所望の設定信号r−reqを受けて,生成した2つのDRVの設定値(dc11およびdc12)を次のHRDRV1に伝える。同様に、生成した設定値dc13を、粗調整部RV20に伝える。HRDRV1は、実施の形態1と同様に、第1の直列可変抵抗体DRV11および第2の直列可変抵抗体DRV12の並列接続による出力抵抗値r−sysを生成する。次いで粗抵抗回路部RV20では、設定値dc13による粗抵抗値r−coarseが生成される。結局、HRDRV1と粗調整部RV20が直列接続されて直並列抵抗体を形成し、端子T22およびT12における、出力抵抗値は、Rsys+Rcoarseとなる。
って確保できることを示している。
SW11〜SW18:要素スイッチ
R11〜R18:要素抵抗
AR:アナログ回路部
DC:デジタル回路部
T11,T12:端子
HRDRV:高分解能デジタル入力並列可変抵抗体
HRDRV1:高分解能デジタル入力並列可変抵抗体(HRDRV)
DRV11:直列可変抵抗体
DRV12:直列可変抵抗体
CNV1, CNV10, CNV20:入力設定部
R-METER:抵抗測定装置
UL:上限線
LL:下限線
GR:左限境界線
RY:領域
r-meas:抵抗測定値
r−req:入力設定値
r−sys:出力抵抗値
rv11:DRV11の直列抵抗値
rv12:DRV12の直列抵抗値
rv11max:rv11の最大値
△rv11:rv11を1bit変化させた時の変化量
△rv12:rv12を1bit変化させた時の変化量
rv(a), rv(b) 並列合成抵抗値
rv1:並列合成抵抗値
dc11,dc12:設定値信号
δrv1:rv1の誤差
δrv11、δrv12:rv11,rv12の誤差
Claims (2)
- Lは正整数であり、L個の抵抗素子が直列に接続され、各抵抗素子には、それぞれ並列にスイッチが接続され、Lビットデジタル信号に対応して、対応する前記スイッチがオンオフされて直列抵抗値が可変される第1直列可変抵抗体と、
Mは正整数であり、M個の抵抗素子が直列に接続され、各抵抗素子には、それぞれ並列にスイッチが接続され、Mビットデジタル信号に対応して、対応する前記スイッチがオンオフされて直列抵抗値が可変される第2直列可変抵抗体とを有し、
前記第1直列可変抵抗体と前記第2直列可変抵抗体とが並列接続され、並列合成抵抗値を得る並列抵抗体、
Nは正整数であり、N個の抵抗素子が直列に接続され、各抵抗素子には、それぞれ並列にスイッチが接続され、Nビットデジタル信号に対応して、対応する前記スイッチがオンオフされて直列抵抗値が可変される第3直列可変抵抗体を備え、
前記第3直列可変抵抗体は前記並列抵抗体に直列接続され、直並列合成抵抗値を得る直並列抵抗体、及び
所望の抵抗値の入力に対して、
前記第1直列可変抵抗体用のLビットデジタル信号を生成し、このLビットデジタル信号を前記第1直列可変抵抗体に入力して、前記第1直列可変抵抗体の直列抵抗値を設定し、前記第2直列可変抵抗体用のMビットデジタル信号を生成し、このMビットデジタル信号を前記第2直列可変抵抗体に入力して、前記第2直列可変抵抗体の直列抵抗値を設定し、前記第3直列可変抵抗体用のNビットデジタル信号を生成し、このNビットデジタル信号を前記第3直列可変抵抗体に入力して、前記第3直列可変抵抗体の直列抵抗値を設定し、得られた前記直並列抵抗体の直並列合成抵抗値がフィードバックされるデジタル制御部を備え、
前記デジタル制御部は、前記所望の抵抗値の入力に対して、
前記並列抵抗体の並列合成抵抗値で調整され得る抵抗値を差し引いた残りの抵抗値に近い抵抗値となるように前記第3直列可変抵抗体の抵抗値を設定し、
前記第3直列可変抵抗体の抵抗値を設定した状態で、かつ
前記第1直列可変抵抗体の抵抗値をその取りうる最大の抵抗値に設定し、
前記第1直列可変抵抗体の抵抗値をその取りうる最大の抵抗値に設定した状態で、
前記直並列抵抗体の直並列合成抵抗値が、前記所望の抵抗値を上回る最小の抵抗値となるように、前記第2直列可変抵抗体の抵抗値を可変させて保持させ、
前記第2直列可変抵抗体の抵抗値を可変さて保持させた状態で、前記直並列合成抵抗値がフィードバックされ、前記第1直列可変抵抗体の抵抗値の設定値を、前記第1直列可変抵抗体用のLビットデジタル信号の下位ビット側から調整して、前記直並列抵抗体の直並列合成抵抗値を前記所望の抵抗値に近づけるように構成した抵抗調整装置。 - 前記第1直列可変抵抗体の直列抵抗値をrv11とし、前記第2直列可変抵抗体の直列抵抗値をrv12とし、前記rv11を1bit変化させた時の変化量が△rv11であり、前記rv11の取りうる最大値がrv11maxであり、前記rv12を1bit変化させた時の変化量が△rv12であり、前記並列抵抗体の並列合成抵抗値に対する所望の分解能が△rである時、数式ヘは
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015060376A JP6478746B2 (ja) | 2015-03-24 | 2015-03-24 | 抵抗調整装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015060376A JP6478746B2 (ja) | 2015-03-24 | 2015-03-24 | 抵抗調整装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016181579A JP2016181579A (ja) | 2016-10-13 |
JP6478746B2 true JP6478746B2 (ja) | 2019-03-06 |
Family
ID=57132729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015060376A Expired - Fee Related JP6478746B2 (ja) | 2015-03-24 | 2015-03-24 | 抵抗調整装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6478746B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108831643B (zh) * | 2018-06-15 | 2023-06-30 | 福建星云电子股份有限公司 | 一种低成本高精度的可调电阻器及控制方法 |
JP7165040B2 (ja) * | 2018-12-10 | 2022-11-02 | ローム株式会社 | 可変抵抗回路 |
CN112600534B (zh) * | 2021-01-04 | 2024-06-11 | 广州千语软件信息科技有限公司 | 一种可调电阻组合电路的控制方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5931050Y2 (ja) * | 1978-02-16 | 1984-09-04 | 松下電器産業株式会社 | 可変抵抗装置 |
JPH05175849A (ja) * | 1991-06-18 | 1993-07-13 | Fujitsu Ltd | Daコンバータ |
JPH05327376A (ja) * | 1992-05-20 | 1993-12-10 | Fujitsu Ltd | ディジタル制御可変利得回路 |
JPH11194838A (ja) * | 1998-01-05 | 1999-07-21 | Mitsubishi Electric Corp | 内部降圧電源発生回路および当該内部降圧電源発生回路を備える半導体集積装置 |
JP4765206B2 (ja) * | 2001-06-22 | 2011-09-07 | ヤマハ株式会社 | ボリューム回路 |
JP2010171886A (ja) * | 2009-01-26 | 2010-08-05 | Asahi Kasei Electronics Co Ltd | 電子ボリューム回路 |
JP2013231621A (ja) * | 2012-04-27 | 2013-11-14 | Tokai Rika Co Ltd | 信号処理回路 |
-
2015
- 2015-03-24 JP JP2015060376A patent/JP6478746B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2016181579A (ja) | 2016-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5066010B2 (ja) | 多点式秤及びその製造方法 | |
JP6478746B2 (ja) | 抵抗調整装置 | |
US20080278359A1 (en) | Analog-to-Digital Converter Offset and Gain Calibration Using Internal Voltage References | |
TWI469512B (zh) | 阻抗調整裝置 | |
JPS58210530A (ja) | 抵抗温度計 | |
CN107145182A (zh) | 输入电压型模拟电阻器及电阻控制方法 | |
US20080231412A1 (en) | Resistor Network and Variable Resistor Simulator | |
JPH02136754A (ja) | 微小電気信号を測定する方法と装置 | |
US10998113B2 (en) | Redundant resistor network | |
KR100909660B1 (ko) | 센서측정회로의 오차보정장치 및 그 방법 | |
JPH0755588A (ja) | 温度検出器 | |
JP5472384B2 (ja) | Cr発振回路 | |
CN113728291A (zh) | 具有电源电流稳定的电压驱动器 | |
US11107613B2 (en) | On-chip resistor trimming to compensate for process variation | |
JPH0829269A (ja) | 温度補償回路 | |
JP2002261610A (ja) | A/d変換器 | |
JPS5866869A (ja) | ディジタル電圧計 | |
JP6724515B2 (ja) | Ad変換装置 | |
US11211940B2 (en) | Pinstrap detection circuit | |
JP2003060504A (ja) | A/d変換装置およびa/dコンバータ用誤差補正装置 | |
JP4806688B2 (ja) | アナログ/デジタル変換方法及びこれを用いた半導体装置 | |
JP5851316B2 (ja) | 電圧検出装置 | |
Kochan | Method of ADC's nonlinearity identification | |
JPH088743A (ja) | アナログ/ディジタル信号変換器 | |
CN111025945A (zh) | 可变电阻模拟电路及可变电阻模拟电路的参数设计方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170417 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180605 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190205 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6478746 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |