JP6476114B2 - 調整可能な及び高いゲート・ソース定格電圧を備えるｉｉｉ‐窒化物エンハンスメントモードトランジスタ - Google Patents

調整可能な及び高いゲート・ソース定格電圧を備えるｉｉｉ‐窒化物エンハンスメントモードトランジスタ Download PDF

Info

Publication number
JP6476114B2
JP6476114B2 JP2015526712A JP2015526712A JP6476114B2 JP 6476114 B2 JP6476114 B2 JP 6476114B2 JP 2015526712 A JP2015526712 A JP 2015526712A JP 2015526712 A JP2015526712 A JP 2015526712A JP 6476114 B2 JP6476114 B2 JP 6476114B2
Authority
JP
Japan
Prior art keywords
gan fet
gate
mode gan
forming
enhancement mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015526712A
Other languages
English (en)
Other versions
JP2015529019A5 (ja
JP2015529019A (ja
Inventor
ペンハルカル サミール
ペンハルカル サミール
ティピルネニ ナヴィーン
ティピルネニ ナヴィーン
Original Assignee
日本テキサス・インスツルメンツ合同会社
テキサス インスツルメンツ インコーポレイテッド
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ合同会社, テキサス インスツルメンツ インコーポレイテッド, テキサス インスツルメンツ インコーポレイテッド filed Critical 日本テキサス・インスツルメンツ合同会社
Publication of JP2015529019A publication Critical patent/JP2015529019A/ja
Publication of JP2015529019A5 publication Critical patent/JP2015529019A5/ja
Application granted granted Critical
Publication of JP6476114B2 publication Critical patent/JP6476114B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本願は、半導体デバイスの分野に関し、更に特定して言えば、半導体デバイスにおけるガリウム窒化物ＦＥＴに関連する。
ＧａＮなどのＩＩＩ‐Ｎ材料でつくられた電界効果トランジスタ（ＦＥＴ）は、シリコンＦＥＴに比べて高バンドギャップ及び高熱伝導率などの、パワースイッチに対する望ましい特性を呈する。しかしながら、半導体ゲートを備えるエンハンスメントモードＧａＮ ＦＥＴは、望ましくないことに、ゲートがオーバーバイアスされるとき過度なゲート漏れ電流の影響を受け易い。同様に、絶縁されたゲートを備えるエンハンスメントモードＧａＮ ＦＥＴは、ゲートがオーバーバイアスされるときゲート誘電体ブレークダウンの影響を受け易い。
半導体デバイスが、ｐ型半導体材料のゲート又は絶縁されたゲートを備えるエンハンスメントモードＧａＮ ＦＥＴ、及びエンハンスメントモードＧａＮ ＦＥＴのゲートノードと半導体デバイスのゲート端子との間に直列に電気的に結合されるデプリーションモードＧａＮ ＦＥＴを含む。デプリーションモードＧａＮ ＦＥＴのゲートノードが、エンハンスメントモードＧａＮ ＦＥＴのソースノードに電気的に結合される。
半導体デバイスのオペレーションの間、最大所望ゲート・ソースバイアスを下回る低ゲートバイアスが、半導体デバイスのゲート端子に印加され得る。この低ゲートバイアスは、デプリーションモードＧａＮ ＦＥＴを介して搬送され、デプリーションモードＧａＮ ＦＥＴの小さな電圧降下を備えたエンハンスメントモードＧａＮ ＦＥＴのゲートノードに印加される。最大所望ゲート・ソースバイアスを上回る高ゲートバイアスが、半導体デバイスのゲート端子に印加され得る。この高ゲートバイアスは、デプリーションモードＧａＮ ＦＥＴをピンチオフモードに入らせて、デプリーションモードＧａＮ ＦＥＴのソースノードがピンチオフ電圧に保たれ、デプリーションモードＧａＮ ＦＥＴのドレイン・ソース電圧降下がこの高ゲートバイアスと共に増大するようにし、そしてそのためエンハンスメントモードＧａＮ ＦＥＴのゲートノードでのゲートバイアスが、最大所望ゲート・ソースバイアスを下回るピンチオフ電圧に保たれる。
例示の半導体デバイスの回路図である。
例示の半導体デバイスの断面図である。 例示の半導体デバイスの断面図である。 例示の半導体デバイスの断面図である。
半導体デバイスが、ｐ型半導体材料のゲート又は絶縁されたゲートを備えるエンハンスメントモードＧａＮ ＦＥＴ、及びエンハンスメントモードＧａＮ ＦＥＴのゲートノードと半導体デバイスのゲート端子との間に直列に電気的に結合されるデプリーションモードＧａＮ ＦＥＴを含む。デプリーションモードＧａＮ ＦＥＴのゲートノードが、エンハンスメントモードＧａＮ ＦＥＴのソースノードに電気的に結合される。
半導体デバイスのオペレーションの間、最大所望ゲート・ソースバイアスを下回る低ゲートバイアスが、半導体デバイスのゲート端子に印加され得る。この低ゲートバイアスは、デプリーションモードＧａＮ ＦＥＴを介して搬送され、デプリーションモードＧａＮ ＦＥＴの小さい電圧降下を備えたエンハンスメントモードＧａＮ ＦＥＴのゲートノードに印加される。最大所望ゲート・ソースバイアスを上回る高ゲートバイアスが、半導体デバイスのゲート端子に印加され得る。この高ゲートバイアスは、デプリーションモードＧａＮ ＦＥＴをピンチオフモードに入らせ、デプリーションモードＧａＮ ＦＥＴのソースノードがピンチオフ電圧に保たれ、デプリーションモードＧａＮ ＦＥＴのドレイン・ソース電圧降下が高ゲートバイアスと共に増大するようにし、そしてそのためエンハンスメントモードＧａＮ ＦＥＴのゲートノードでのゲートバイアスが、最大所望ゲート・ソースバイアスを下回るピンチオフ電圧に保たれる。
「ＩＩＩ‐Ｎ」という用語は、ＩＩＩ族要素（アルミニウム、ガリウム、インジウム、及びボロン）がその半導体材料における原子の一部を提供し、窒素原子が半導体材料における残りの原子を提供する、半導体材料を指す。ＩＩＩ‐Ｎ半導体材料の例は、ガリウム窒化物、ボロンガリウム窒化物、アルミニウムガリウム窒化物、インジウム窒化物、及びインジウムアルミニウムガリウム窒化物である。材料の元素式を説明する用語は、要素の特定のストイキオメトリーを暗示しない。ＩＩＩ‐Ｎ材料は、あり得るストイキオメトリーの範囲を示すために可変の下付き文字を用いて書くことができる。例えば、アルミニウムガリウム窒化物はＡｌｘＧａ１−ｘＮと書くことができ、インジウムアルミニウムガリウム窒化物はＩｎｘＡｌｙＧａ１−ｘ−ｙＮと書くことができる。ＧａＮ ＦＥＴという用語は、ＩＩＩ‐Ｎ半導体材料を含む電界効果トランジスタを指す。
図１は、例示の半導体デバイスの回路図である。半導体デバイス１００は、エンハンスメントモードＧａＮ ＦＥＴ１０２及びデプリーションモードＧａＮ ＦＥＴ１０４を含む。エンハンスメントモードＧａＮ ＦＥＴ１０２のソースノード１０６が、半導体デバイス１００のソース端子１０８に電気的に結合される。エンハンスメントモードＧａＮ ＦＥＴ１０２のドレインノード１１０が、半導体デバイス１００のドレイン端子１１２に電気的に結合される。
デプリーションモードＧａＮ ＦＥＴ１０４のドレインノード１１４が、半導体デバイス１００のゲート端子１１６に電気的に結合される。デプリーションモードＧａＮ ＦＥＴ１０４のソースノード１１８が、エンハンスメントモードＧａＮ ＦＥＴ１０２のゲートノード１２０に電気的に結合される。デプリーションモードＧａＮ ＦＥＴ１０４のゲートノード１２２が、半導体デバイス１００のソース端子１０８に電気的に結合される。
エンハンスメントモードＧａＮ ＦＥＴ１０２のゲートノード１２０は、エンハンスメントモードＧａＮ ＦＥＴ１０２上のゲート・ソースバイアスが、例えば、５ボルトの最大所望ゲート・ソースバイアスを超えるとき、不利なことに過度な電流を引き出し得る。エンハンスメントモードＧａＮ ＦＥＴ１０２の閾値電圧が、最大所望ゲート・ソースバイアスより小さい。デプリーションモードＧａＮ ＦＥＴ１０４のゲート・ソースピンチオフ電圧が、エンハンスメントモードＧａＮ ＦＥＴの最大所望ゲート・ソースバイアスより小さい。
図２〜図４は、例示の半導体デバイスの断面を図示する。図２を参照すると、半導体デバイス２００が、エンハンスメントモードＧａＮ ＦＥＴ２０２及びデプリーションモードＧａＮ ＦＥＴ２０４を含む。エンハンスメントモードＧａＮ ＦＥＴ２０２は、シリコン基板２２４上に形成される。シリコン基板２２４上にミスマッチ隔離層２２６が形成される。ミスマッチ隔離層２２６は、例えば、１００〜３００ナノメートルのアルミニウム窒化物であり得る。
ミスマッチ隔離層２２６上にバッファ層２２８が形成される。バッファ層２２８は、例えば、１〜７ミクロンの厚みであり得、ミスマッチ隔離層２２６においてアルミニウムリッチであり、バッファ層２２８の頂部表面においてガリウムリッチである、ＡｌｘＧａ１−ｘＮの段階的な（graded）層のスタックを含み得る。
バッファ層２２８上に電気的隔離層２３０が形成される。電気的隔離層２３０は、例えば、３００〜２０００ナノメートルの半絶縁性ガリウム窒化物であり得る。電気的隔離層６０８は、電気的隔離層２３０の上及び下の層間の所望のレベルの電気的隔離を提供するため、例えば、半絶縁性層であり得る。
電気的隔離層２３０上に低欠陥層２３２が形成される。低欠陥層２３２は、例えば、２５〜１０００ナノメートルのガリウム窒化物であり得る。低欠陥層２３２は、電子移動度に不利な影響を有し得る結晶欠陥を最小化するように形成され得、結果として、炭素、鉄、又は他のドーパント種で、例えば、１０１７ｃｍ−３未満のドーピング密度でドープされた低欠陥層２３２となり得る。
低欠陥層２３２上に障壁層２３４が形成される。障壁層２３４は、例えば、８〜３０ナノメートルのＡｌｘＧａ１−ｘＮ又はＩｎｘＡｌｙＧａ１−ｘ−ｙＮであり得る。障壁層２３４におけるＩＩＩ族要素の組成は、例えば、２４〜２８パーセントがアルミニウム窒化物、及び７２〜７６パーセントがガリウム窒化物であり得る。低欠陥層２３２上に障壁層２３４を形成することで、障壁層２３４直下の低欠陥層２３２において、例えば、１×１０１２〜２×１０１３ｃｍ−２の電子密度の、二次元電子ガスが生成される。
障壁層２３４上に任意選択のキャップ層２３６が形成され得る。キャップ層２３６は、例えば、２〜５ナノメートルのガリウム窒化物であり得る。キャップ層２３６は、障壁層２３４におけるアルミニウムの酸化を低減し得る。
エンハンスメントモードゲート２２０が、存在する場合はキャップ層２３６上に、或いはキャップ層が形成されない場合は障壁層２３４上に、形成される。エンハンスメントモードゲート２２０は、ガリウム窒化物、ガリウムアルミニウム窒化物、インジウムガリウムアルミニウム窒化物、インジウムアルミニウム窒化物、及びアルミニウム窒化物などの、ｐ型ＩＩＩ‐Ｎ半導体の１つ又は複数の層を含む。エンハンスメントモードゲート２２０は、金属ゲートキャップ２３８を有し得、金属ゲートキャップ２３８は、電気的性能を改善するためエンハンスメントモードゲート２２０へのオーミック又はショットキーコンタクトを形成する。
ソースコンタクト２０６が、エンハンスメントモードＧａＮ ＦＥＴ２０２の低欠陥層２３２における二次元電子ガスへのトンネリング接続を形成するように、キャップ層２３６を介して及び障壁層２３４内へ延びて形成される。ソースコンタクト２０６は、エンハンスメントモードゲート２２０から、例えば、５００〜１５００ナノメートル、横方向に離され得る。同様に、ドレインコンタクト２１０が、二次元電子ガスへのトンネリング接続を形成するように、キャップ層２３６を介して及び障壁層２３４内へ延びて形成される。ドレインコンタクト２１０は、エンハンスメントモードゲート２２０から、エンハンスメントモードＧａＮ ＦＥＴ２０２の最大動作電圧に依存する距離、横方向に離される。例えば、２００ボルトの最大動作電圧のために設計されたエンハンスメントモードＧａＮ ＦＥＴ２０２では、ドレインコンタクト２１０は、エンハンスメントモードゲート２２０から２〜８ミクロン横方向に離され得る。６００ボルトの最大動作電圧のために設計されたエンハンスメントモードＧａＮ ＦＥＴ２０２では、ドレインコンタクト２１０は、エンハンスメントモードゲート２２０から５〜２０ミクロン横方向に離され得る。
デプリーションモードＧａＮ ＦＥＴ２０４は、エンハンスメントモードＧａＮ ＦＥＴ２０２と同じシリコン基板２２４上に、同じＩＩＩ‐Ｎ層、即ち、ミスマッチ隔離層２２６、バッファ層２２８、電気的隔離層２３０、低欠陥層２３２、障壁層２３４、及び存在する場合任意選択のキャップ層２３６、を用いて形成され得る。デプリーションモードゲート２２２が、存在する場合はキャップ層２３６上に、或いはキャップ層が存在しない場合は障壁層２３４上に、形成される。デプリーションモードゲート２２２は、例えば、１００〜３００ナノメートルのタングステン又はチタンタングステンで、形成され得る。デプリーションモードゲート２２２は、エッチングプロセス又は代替としてリフトオフプロセスを用いてパターニングされ得る。ソースコンタクト２１８及びドレインコンタクト２１４が、エンハンスメントモードＧａＮ ＦＥＴ２０２を参照して説明したように、デプリーションモードＧａＮ ＦＥＴ２０４の二次元電子ガスへのトンネリング接続を成すように形成される。
エンハンスメントモードＧａＮ ＦＥＴ２０２及び／又はデプリーションモードＧａＮ ＦＥＴ２０４は、図２に示したものとは異なる層構造の中及び上に形成され得る。例えば、電気的隔離層２３０は、障壁層２３４がバッファ層２２８上に形成されるように省かれてもよい。サファイア又はシリコンオンインシュレータ基板が、シリコン基板２２４の代わりに用いられてもよい。
エンハンスメントモードＧａＮ ＦＥＴ２０２のエンハンスメントモードゲート２２０、ソースコンタクト２０６、及びドレインコンタクト２１０と、デプリーションモードＧａＮ ＦＥＴ２０４のデプリーションモードゲート２２２、ソースコンタクト２１８、及びドレインコンタクト２１４とは、図１の回路図を参照して説明したように、互いに電気的に結合され、そして、半導体デバイス２００のゲート端子２１６、ソース端子２０８、及びドレイン端子２１２に、電気的に結合される。電気的結合は、例えば、誘電体の層、及びパターニングされた金属相互接続を形成することにより、達成され得る。
半導体デバイス２００の１つの構成において、シリコン基板２２４は、ソース端子２０８に電気的に結合され得る。別の構成において、シリコン基板２２４は、ドレイン端子２１２に電気的に結合され得る。更なる構成において、シリコン基板２２４は、ソース端子２０８及びドレイン端子２１２から電気的に隔離され得る。
本例の代替のバージョンにおいて、デプリーションモードＧａＮ ＦＥＴ２０４は、エンハンスメントモードＧａＮ ＦＥＴ２０２とは別個の基板上に形成され得、また、ＩＩＩ‐Ｎ半導体材料の異なる層構造を有し得る。このようなバージョンにおいて、電気的結合は、例えば、ワイヤボンディングにより又はエンハンスメントモードＧａＮ ＦＥＴ２０２及びデプリーションモードＧａＮ ＦＥＴ２０４を、導電性のリードを備えたマルチチップキャリアに搭載することにより達成され得る。
図３を参照すると、半導体デバイス３００が、エンハンスメントモードＧａＮ ＦＥＴ３０２及びデプリーションモードＧａＮ ＦＥＴ３０４を含む。エンハンスメントモードＧａＮ ＦＥＴ３０２は、シリコン基板３２４上に、例えば、図２を参照して説明したように、ミスマッチ隔離層３２６、バッファ層３２８、電気的隔離層３３０、低欠陥層３３２、障壁層３３４、及び場合によっては任意選択のキャップ層３３６を備えて形成される。ソースコンタクト３０６及びドレインコンタクト３１０が、図２のエンハンスメントモードＧａＮ ＦＥＴ２０２を参照して説明したように、エンハンスメントモードＧａＮ ＦＥＴ３０２の二次元電子ガスへのトンネリング接続を成すように形成される。
エンハンスメントモードＧａＮ ＦＥＴ３０２において、任意選択のキャップ層３３６及びエンハンスメントモードゲート３２０が形成される前に、エンハンスメントモードゲート３２０の下の障壁層３３４に窪み３４０が形成される。窪み３４０の底部は、例えば、低欠陥層３３２の頂部表面より５〜１５ナノメートル上であり得る。キャップ層３３６及びエンハンスメントモードゲート３２０は、窪み３４０に実質的にコンフォーマルである。窪み３４０においてエンハンスメントモードゲート３２０を形成することは、エンハンスメントモードＧａＮ ＦＥＴ３０２のための一層低い閾値電圧を有利に提供し得る。
デプリーションモードＧａＮ ＦＥＴ３０４は、エンハンスメントモードＧａＮ ＦＥＴ３０２と同じシリコン基板３２４上に、同じＩＩＩ‐Ｎ層、即ち、ミスマッチ隔離層３２６、バッファ層３２８、電気的隔離層３３０、低欠陥層３３２、障壁層３３４、及び存在する場合任意選択のキャップ層３３６、を用いて形成され得る。ＩＩＩ‐Ｎ半導体材料のデプリーションモードゲート３２２が、存在する場合キャップ層３３６上に、或いはキャップ層が存在しない場合は障壁層３３４上に、形成される。デプリーションモードゲート３２２は、例えば、１５０〜３００ナノメートルの、ガリウム窒化物又はアルミニウムガリウム窒化物などのＩＩＩ‐Ｎ半導体材料で形成され得る。ソースコンタクト３１８及びドレインコンタクト３１４が、エンハンスメントモードＧａＮ ＦＥＴ３０２を参照して説明したように、デプリーションモードＧａＮ ＦＥＴ３０４の二次元電子ガスへのトンネリング接続を成すように形成される。
上述のように、エンハンスメントモードＧａＮ ＦＥＴ３０２及び／又はデプリーションモードＧａＮ ＦＥＴ３０４は、同じ層構造の中及び上に形成され得る。代替として、エンハンスメントモードＧａＮ ＦＥＴ３０２及び／又はデプリーションモードＧａＮ ＦＥＴ３０４は、例えば図２を参照して説明したように、図３に示したものとは異なる層構造の中及び上に形成され得る。
エンハンスメントモードＧａＮ ＦＥＴ３０２のエンハンスメントモードゲート３２０、ソースコンタクト３０６、及びドレインコンタクト３１０と、デプリーションモードＧａＮ ＦＥＴ３０４のデプリーションモードゲート３２２、ソースコンタクト３１８、及びドレインコンタクト３１４とは、図１の回路図を参照して説明したように、互いに電気的に結合され、そして、半導体デバイス３００のゲート端子３１６、ソース端子３０８、及びドレイン端子３１２に、電気的に結合される。シリコン基板３２４は、ソース端子３０８、ドレイン端子３１２に電気的に結合され得、或いは、ソース端子３０８及びドレイン端子３１２から隔離され得る。
図４を参照すると、半導体デバイス４００が、エンハンスメントモード絶縁ゲートＧａＮ ＦＥＴ４０２及びデプリーションモードＧａＮ ＦＥＴ４０４を含む。エンハンスメントモード絶縁ゲートＧａＮ ＦＥＴ４０２は、シリコン基板４２４上に、例えば、図２を参照して説明したように、ミスマッチ隔離層４２６、バッファ層４２８、電気的隔離層４３０、低欠陥層４３２、障壁層４３４、及び場合によっては任意選択のキャップ層４３６を備えて形成される。ソースコンタクト４０６及びドレインコンタクト４１０が、図２のエンハンスメントモードＧａＮ ＦＥＴ２０２を参照して説明したように、エンハンスメントモード絶縁ゲートＧａＮ ＦＥＴ４０２の二次元電子ガスへのトンネリング接続を成すように形成される。
エンハンスメントモード絶縁ゲートＧａＮ ＦＥＴ４０２において、窪み４４０が障壁層４３４に形成される。任意選択のキャップ層４３６及びゲート誘電体層４４２が窪み４４０に形成され、エンハンスメントモード絶縁ゲート４２０がゲート誘電体層４４２上に形成される。窪み４４０の底部が、例えば、低欠陥層４３２の頂部表面より５〜１５ナノメートル上であり得る。窪み４４０においてエンハンスメントモード絶縁ゲート４２０を形成することは、エンハンスメントモード絶縁ゲートＧａＮ ＦＥＴ４０２のための一層低い閾値電圧を有利に提供し得る。
デプリーションモードＧａＮ ＦＥＴ４０４は、エンハンスメントモード絶縁ゲートＧａＮ ＦＥＴ４０２と同じシリコン基板４２４上に、同じＩＩＩ‐Ｎ層、即ち、ミスマッチ隔離層４２６、バッファ層４２８、電気的隔離層４３０、低欠陥層４３２、障壁層４３４、及び存在する場合は任意選択のキャップ層４３６、を用いて形成され得る。ＩＩＩ‐Ｎ半導体材料のデプリーションモードゲート４２２が、存在する場合キャップ層４３６上に、或いはキャップ層が存在しない場合は障壁層４３４上に、形成される。デプリーションモードゲート４２２は、例えば、１５０〜３００ナノメートルの、ガリウム窒化物又はアルミニウムガリウム窒化物などのＩＩＩ‐Ｎ半導体材料で形成され得、又は、図２を参照して説明されるように金属ゲートであり得る。ソースコンタクト４１８及びドレインコンタクト４１４が、エンハンスメントモード絶縁ゲートＧａＮ ＦＥＴ４０２を参照して説明されるように、デプリーションモードＧａＮ ＦＥＴ４０４の二次元電子ガスへのトンネリング接続を成すように形成される。
上述のように、エンハンスメントモード絶縁ゲートＧａＮ ＦＥＴ４０２及び／又はデプリーションモードＧａＮ ＦＥＴ４０４は、同じ層構造の中及び上に形成され得る。代替として、エンハンスメントモード絶縁ゲートＧａＮ ＦＥＴ４０２及び／又はデプリーションモードＧａＮ ＦＥＴ４０４は、例えば、図２を参照して説明されるように、図４に示したものとは異なる層構造の中及び上に形成され得る。
エンハンスメントモード絶縁ゲートＧａＮ ＦＥＴ４０２のエンハンスメントモードゲート４２０、ソースコンタクト４０６、及びドレインコンタクト４１０と、デプリーションモードＧａＮ ＦＥＴ４０４のデプリーションモードゲート４２２、ソースコンタクト４１８、及びドレインコンタクト４１４とは、図１の回路図を参照して説明したように互いに電気的に結合され、そして、半導体デバイス４００のゲート端子４１６、ソース端子４０８、及びドレイン端子４１２に、電気的に結合される。シリコン基板４２４は、ソース端子４０８、ドレイン端子４１２に電気的に結合され得、或いはソース端子４０８及びドレイン端子４１２から隔離され得る。
当業者であれば、本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得ること、及び多くの他の実施例が可能であることが分かるであろう。

Claims (20)

  1. 半導体デバイスであって、
    エンハンスメントモードＧａＮ ＦＥＴと、
    デプリーションモードＧａＮ ＦＥＴと、
    を含み、
    前記エンハンスメントモードＧａＮ ＦＥＴのソースノードが、前記半導体デバイスのソース端子に電気的に結合され、
    前記エンハンスメントモードＧａＮ ＦＥＴのドレインノードが、前記半導体デバイスのドレイン端子に電気的に結合され、
    前記エンハンスメントモードＧａＮ ＦＥＴのゲートノードが、前記デプリーションモードＧａＮ ＦＥＴのソースノードに電気的に結合され、
    前記デプリーションモードＧａＮ ＦＥＴのゲートノードが、前記エンハンスメントモードＧａＮ ＦＥＴの前記ソースノードに電気的に結合され、
    前記デプリーションモードＧａＮ ＦＥＴのドレインノードが、前記半導体デバイスのゲート端子に電気的に結合され、
    最大所望ゲート・ソースバイアスよりも高いゲートバイアスが前記ゲート端子に印加されると前記デプリーションモードＧａＮ ＦＥＴがピンチ・オフモードで動作するように構成される、半導体デバイス。
  2. 請求項１に記載の半導体デバイスであって、
    前記エンハンスメントモードＧａＮ ＦＥＴのゲートが、ガリウム窒化物の低欠陥層上の障壁層上のｐ型ＩＩＩ−Ｎ半導体材料の層を含む、半導体デバイス。
  3. 請求項２に記載のデバイスであって、
    前記エンハンスメントモードＧａＮ ＦＥＴのゲートが、前記ｐ型ＩＩＩ−Ｎ半導体材料の層上の金属の層を含む、半導体デバイス。
  4. 請求項１に記載の半導体デバイスであって、
    前記エンハンスメントモードＧａＮ ＦＥＴのゲートが絶縁されたゲートである、半導体デバイス。
  5. 請求項１に記載の半導体デバイスであって、
    前記エンハンスメントモードＧａＮ ＦＥＴが、ガリウム窒化物の低欠陥層上の障壁層における窪みを含み、前記エンハンスメントモードＧａＮ ＦＥＴのゲートが前記窪みに配置される、半導体デバイス。
  6. 請求項１に記載の半導体デバイスであって、
    前記エンハンスメントモードＧａＮ ＦＥＴが、ガリウム窒化物の低欠陥層上の障壁層上のガリウム窒化物のキャップ層を含む、半導体デバイス。
  7. 請求項１に記載の半導体デバイスであって、
    前記デプリーションモードＧａＮ ＦＥＴが、ガリウム窒化物の低欠陥層と前記低欠陥層上の障壁層とを含み、前記障壁層が、ＡｌｘＧａ１−ｘＮとＩｎｘＡｌｙＧａ１−ｘ−ｙＮとから成るグループから選択される半導体材料を含む、半導体デバイス。
  8. 請求項１に記載の半導体デバイスであって、
    前記デプリーションモードＧａＮ ＦＥＴのゲートが、金属のデプリーションモードゲートを含む、半導体デバイス。
  9. 請求項１に記載の半導体デバイスであって、
    前記デプリーションモードＧａＮ ＦＥＴのゲートが、ＩＩＩ−Ｎ半導体材料のデプリーションモードゲートを含む、半導体デバイス。
  10. 請求項１に記載の半導体デバイスであって、
    前記デプリーションモードＧａＮ ＦＥＴと前記エンハンスメントモードＧａＮ ＦＥＴとが、同じ基板でＩＩＩ−Ｎ半導体材料の同じ層構造上に形成される、半導体デバイス。
  11. 半導体デバイスを形成するプロセスであって、
    エンハンスメントモードＧａＮ ＦＥＴを形成する工程であって、
    ガリウム窒化物を含む第１の低欠陥層を第１の基板の上に形成することと、
    前記第１の低欠陥層に二次元電子ガスが生成されるように、アルミニウムガリウム窒化物を含む第１の障壁層を前記低欠陥層の上に形成することであって、前記エンハンスメントモードＧａＮ ＦＥＴの導電性チャネルを提供する、前記第１の障壁層を形成することと、
    前記第１の障壁層の上にエンハンスメントモードゲートを形成することと、
    を含むプロセスにより、エンハンスメントモードＧａＮ ＦＥＴを形成する、前記形成する工程と、
    デプリーションモードＧａＮ ＦＥＴを形成する工程であって、
    ガリウム窒化物を含む第２の低欠陥層を第２の基板の上に形成することと、
    前記第２の低欠陥層に二次元電子ガスが生成されるように、アルミニウムガリウム窒化物を含む第２の障壁層を前記第２の低欠陥層の上に形成することであって、前記デプリーションモードＧａＮ ＦＥＴの導電性チャネルを提供する、前記第２の障壁層を形成することと、
    前記第２の障壁層の上にデプリーションモードゲートを形成することと、
    を含むプロセスにより、デプリーションモードＧａＮ ＦＥＴを形成する、前記形成する工程と、
    前記エンハンスメントモードＧａＮ ＦＥＴのソースノードを前記半導体デバイスのソース端子に電気的に結合する工程と、
    前記エンハンスメントモードＧａＮ ＦＥＴのドレインノードを前記半導体デバイスのドレイン端子に電気的に結合する工程と、
    前記エンハンスメントモードＧａＮ ＦＥＴの前記エンハンスメントモードゲートを前記デプリーションモードＧａＮ ＦＥＴのソースノードに電気的に結合する工程と、
    前記デプリーションモードＧａＮ ＦＥＴの前記デプリーションモードゲートを前記エンハンスメントモードＧａＮ ＦＥＴの前記ソースノードに電気的に結合する工程と、
    前記デプリーションモードＧａＮ ＦＥＴのドレインノードを前記半導体デバイスのゲート端子に電気的に結合する工程と、
    を含み、
    最大所望ゲート・ソースバイアスよりも高いゲートバイアスが前記ゲート端子に印加されると前記デプリーションモードＧａＮ ＦＥＴがピンチ・オフモードで動作するように構成される、プロセス。
  12. 請求項１１に記載のプロセスであって、
    前記エンハンスメントモードＧａＮ ＦＥＴを形成する工程が、ガリウム窒化物の低欠陥層上の障壁層上にｐ型ＩＩＩ‐Ｎ半導体材料の層を形成することにより前記エンハンスメントモードＧａＮ ＦＥＴのゲートを形成することを含む、プロセス。
  13. 請求項１２に記載のプロセスであって、
    前記エンハンスメントモードＧａＮ ＦＥＴのゲートの前記ｐ型ＩＩＩ−Ｎ半導体材料の層上に金属の層を形成することを更に含む、プロセス。
  14. 請求項１１に記載のプロセスであって、
    前記エンハンスメントモードＧａＮ ＦＥＴを形成する工程が、ガリウム窒化物の低欠陥層上の障壁層の上のゲート誘電体層の上に金属ゲートを形成することにより前記エンハンスメントモードＧａＮ ＦＥＴの絶縁されたゲートを形成することを含む、プロセス。
  15. 請求項１１に記載のプロセスであって、
    前記エンハンスメントモードＧａＮ ＦＥＴを形成する工程が、ガリウム窒化物の低欠陥層上の障壁層に窪みを形成することと、前記窪みに前記エンハンスメントモードＧａＮ ＦＥＴのゲートを形成することとを含む、プロセス。
  16. 請求項１１に記載のプロセスであって、
    前記エンハンスメントモードＧａＮ ＦＥＴを形成する工程が、ガリウム窒化物の低欠陥層上の障壁層上にガリウム窒化物のキャップ層を形成することを含む、プロセス。
  17. 請求項１１に記載のプロセスであって、
    前記デプリーションモードＧａＮ ＦＥＴを形成する工程が、ガリウム窒化物の低欠陥層と、前記低欠陥層上の障壁層とを形成することを含み、前記障壁層が、ＡｌｘＧａ１−ｘＮとＩｎｘＡｌｙＧａ１−ｘ−ｙＮとから成るグループから選択される半導体材料を含む、プロセス。
  18. 請求項１１に記載のプロセスであって、
    前記デプリーションモードゲートを形成する工程が、金属のデプリーションモードゲートを形成することを含む、プロセス。
  19. 請求項１１に記載のプロセスであって、
    前記デプリーションモードゲートを形成する工程が、ＩＩＩ−Ｎ半導体材料のデプリーションモードゲートを形成することを含む、プロセス。
  20. 請求項１１に記載のプロセスであって、
    前記デプリーションモードＧａＮ ＦＥＴと前記エンハンスメントモードＧａＮ ＦＥＴとが、同じ基板でＩＩＩ−Ｎ半導体材料の同じ層構造上に形成される、プロセス。
JP2015526712A 2012-08-09 2013-08-08 調整可能な及び高いゲート・ソース定格電圧を備えるｉｉｉ‐窒化物エンハンスメントモードトランジスタ Active JP6476114B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261681298P 2012-08-09 2012-08-09
US61/681,298 2012-08-09
US13/886,410 US8933461B2 (en) 2012-08-09 2013-05-03 III-nitride enhancement mode transistors with tunable and high gate-source voltage rating
US13/886,410 2013-05-03
PCT/US2013/054168 WO2014026018A1 (en) 2012-08-09 2013-08-08 Iii-nitride enhancement mode transistors with tunable and high gate-source voltage rating

Publications (3)

Publication Number Publication Date
JP2015529019A JP2015529019A (ja) 2015-10-01
JP2015529019A5 JP2015529019A5 (ja) 2016-09-15
JP6476114B2 true JP6476114B2 (ja) 2019-02-27

Family

ID=50065537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015526712A Active JP6476114B2 (ja) 2012-08-09 2013-08-08 調整可能な及び高いゲート・ソース定格電圧を備えるｉｉｉ‐窒化物エンハンスメントモードトランジスタ

Country Status (4)

Country Link
US (1) US8933461B2 (ja)
JP (1) JP6476114B2 (ja)
CN (1) CN104521000B (ja)
WO (1) WO2014026018A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8916427B2 (en) 2013-05-03 2014-12-23 Texas Instruments Incorporated FET dielectric reliability enhancement
JP6023825B2 (ja) * 2015-01-14 2016-11-09 株式会社豊田中央研究所 半導体装置
US20160293596A1 (en) * 2015-03-30 2016-10-06 Texas Instruments Incorporated Normally off iii-nitride transistor
US10205313B2 (en) 2015-07-24 2019-02-12 Symptote Technologies, LLC Two-transistor devices for protecting circuits from sustained overcurrent
KR102521293B1 (ko) 2015-09-21 2023-04-12 심프토트 테크놀로지스 엘엘씨 회로 보호 및 자가촉매적 전압 변환을 위한 단일 트랜지스터 장치
US9685545B2 (en) * 2015-11-25 2017-06-20 Texas Instruments Incorporated Isolated III-N semiconductor devices
US11145648B2 (en) * 2017-03-31 2021-10-12 Intel Corporation Enhancement/depletion device pairs and methods of producing the same
US11309887B2 (en) 2018-02-09 2022-04-19 Delta Electronics, Inc. Conversion circuit
US10784768B2 (en) 2018-02-09 2020-09-22 Delta Electronics, Inc. Conversion circuit and conversion circuitry
US10734882B2 (en) * 2018-02-09 2020-08-04 Delta Electronics, Inc. Conversion circuit
US10784770B2 (en) 2018-02-09 2020-09-22 Delta Electronics, Inc. Conversion circuit
JP7046212B2 (ja) * 2018-03-14 2022-04-01 エンベリオン オイ 表面ｍｅｓｆｅｔ
US10516043B1 (en) * 2018-07-19 2019-12-24 Cree, Inc. Monolithic microwave integrated circuits having both enhancement-mode and depletion mode transistors
US10840798B1 (en) 2018-09-28 2020-11-17 Dialog Semiconductor (Uk) Limited Bidirectional signaling method for high-voltage floating circuits
CN109742072B (zh) * 2019-01-04 2019-08-16 苏州汉骅半导体有限公司 集成增强型和耗尽型的hemt及其制造方法
JP7300840B2 (ja) * 2019-02-04 2023-06-30 ローム株式会社 窒化物半導体装置の製造方法
WO2020191357A1 (en) * 2019-03-21 2020-09-24 Transphorm Technology, Inc. Integrated design for iii-nitride devices
US11101378B2 (en) * 2019-04-09 2021-08-24 Raytheon Company Semiconductor structure having both enhancement mode group III-N high electron mobility transistors and depletion mode group III-N high electron mobility transistors
US11081578B2 (en) 2019-05-07 2021-08-03 Cambridge Gan Devices Limited III-V depletion mode semiconductor device
US11955488B2 (en) * 2019-05-07 2024-04-09 Cambridge Gan Devices Limited III-V semiconductor device with integrated power transistor and start-up circuit
US11658236B2 (en) 2019-05-07 2023-05-23 Cambridge Gan Devices Limited III-V semiconductor device with integrated power transistor and start-up circuit
US11302785B2 (en) 2019-06-18 2022-04-12 Texas Instruments Incorporated Method for testing a high voltage transistor with a field plate
US11545566B2 (en) 2019-12-26 2023-01-03 Raytheon Company Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement
US11362190B2 (en) 2020-05-22 2022-06-14 Raytheon Company Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5313082A (en) 1993-02-16 1994-05-17 Power Integrations, Inc. High voltage MOS transistor with a low on-resistance
JP3249293B2 (ja) 1994-05-30 2002-01-21 富士通株式会社 半導体集積回路
JP3493956B2 (ja) 1997-06-04 2004-02-03 株式会社村田製作所 論理回路
JP2000252429A (ja) * 1999-02-26 2000-09-14 Hitachi Ltd 静電気保護回路および半導体集積回路
US20010015437A1 (en) * 2000-01-25 2001-08-23 Hirotatsu Ishii GaN field-effect transistor, inverter device, and production processes therefor
US7202528B2 (en) * 2004-12-01 2007-04-10 Semisouth Laboratories, Inc. Normally-off integrated JFET power switches in wide bandgap semiconductors and methods of making
JP5299805B2 (ja) * 2005-08-29 2013-09-25 学校法人 名城大学 トランジスタ
US8264003B2 (en) * 2006-03-20 2012-09-11 International Rectifier Corporation Merged cascode transistor
US7501670B2 (en) 2007-03-20 2009-03-10 Velox Semiconductor Corporation Cascode circuit employing a depletion-mode, GaN-based FET
US7851825B2 (en) * 2007-12-10 2010-12-14 Transphorm Inc. Insulated gate e-mode transistors
KR101631454B1 (ko) 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
JP2011165749A (ja) * 2010-02-05 2011-08-25 Panasonic Corp 半導体装置
JP2012028705A (ja) * 2010-07-27 2012-02-09 Sumitomo Electric Ind Ltd 半導体装置
JP5694020B2 (ja) * 2011-03-18 2015-04-01 トランスフォーム・ジャパン株式会社 トランジスタ回路

Also Published As

Publication number Publication date
CN104521000B (zh) 2018-01-02
US8933461B2 (en) 2015-01-13
CN104521000A (zh) 2015-04-15
US20140042452A1 (en) 2014-02-13
JP2015529019A (ja) 2015-10-01
WO2014026018A1 (en) 2014-02-13

Similar Documents

Publication Publication Date Title
JP6476114B2 (ja) 調整可能な及び高いゲート・ソース定格電圧を備えるｉｉｉ‐窒化物エンハンスメントモードトランジスタ
JP6240898B2 (ja) 半導体装置
US9093366B2 (en) N-polar III-nitride transistors
JP6113135B2 (ja) 半導体フィールドプレートを含むｉｉｉ−ｖ族トランジスタ
JP2013038409A (ja) 集積されたダイオードを備える複合半導体装置
US9252253B2 (en) High electron mobility transistor
TW201421648A (zh) 半導體裝置
KR20140042470A (ko) 노멀리 오프 고전자이동도 트랜지스터
JP6834546B2 (ja) 半導体装置及びその製造方法
JP2019117935A (ja) Ｉｉｉ−窒化物トランジスタレイアウト
US20150263155A1 (en) Semiconductor device
US9136346B2 (en) High electron mobility transistor (HEMT) capable of absorbing a stored hole more efficiently
CN103003930B (zh) 场效应晶体管
JP2020047741A (ja) 半導体装置
US20220384424A1 (en) Nitride-based semiconductor bidirectional switching device and method for manufacturing the same
US10367088B2 (en) Nitride semiconductor device
KR20230000718A (ko) 고전자이동도 트랜지스터 및 그 제조 방법
CN106373996B (zh) 半导体装置
TWI790291B (zh) 半導體功率元件
TWM529274U (zh) 常關式疊接型高電子遷移率電晶體
TW201911421A (zh) 三族氮化物高速電子遷移率場效應電晶體元件
KR102005451B1 (ko) 고전자 이동도 트랜지스터
US10811514B2 (en) Electronic device including an enhancement-mode HEMT and a method of using the same
US9054171B2 (en) HEMT semiconductor device
KR20150065068A (ko) 고전자 이동도 트랜지스터 및 이를 포함하는 전자 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160728

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170816

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171115

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180515

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180814

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190204

R150 Certificate of patent or registration of utility model

Ref document number: 6476114

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250