JP6475625B2 - コア間通信装置及び方法 - Google Patents
コア間通信装置及び方法 Download PDFInfo
- Publication number
- JP6475625B2 JP6475625B2 JP2015535970A JP2015535970A JP6475625B2 JP 6475625 B2 JP6475625 B2 JP 6475625B2 JP 2015535970 A JP2015535970 A JP 2015535970A JP 2015535970 A JP2015535970 A JP 2015535970A JP 6475625 B2 JP6475625 B2 JP 6475625B2
- Authority
- JP
- Japan
- Prior art keywords
- message
- core
- post module
- module
- inter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000006854 communication Effects 0.000 title claims description 144
- 238000004891 communication Methods 0.000 title claims description 143
- 238000000034 method Methods 0.000 title claims description 42
- 230000007717 exclusion Effects 0.000 claims description 66
- 230000005540 biological transmission Effects 0.000 claims description 43
- 230000004044 response Effects 0.000 claims description 20
- 230000008859 change Effects 0.000 claims description 7
- 230000006870 function Effects 0.000 description 31
- 238000010586 diagram Methods 0.000 description 24
- 230000007246 mechanism Effects 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 101100388212 Arabidopsis thaliana DSP3 gene Proteins 0.000 description 2
- 101150052726 DSP2 gene Proteins 0.000 description 2
- 101150062184 DSP4 gene Proteins 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000012217 deletion Methods 0.000 description 2
- 230000037430 deletion Effects 0.000 description 2
- SDJLVPMBBFRBLL-UHFFFAOYSA-N dsp-4 Chemical compound ClCCN(CC)CC1=CC=CC=C1Br SDJLVPMBBFRBLL-UHFFFAOYSA-N 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 101100004933 Arabidopsis thaliana CYP79F1 gene Proteins 0.000 description 1
- 208000033748 Device issues Diseases 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
- G06F9/546—Message passing systems or structures, e.g. queues
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
- G06F9/544—Buffers; Shared memory; Pipes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2209/00—Indexing scheme relating to G06F9/00
- G06F2209/52—Indexing scheme relating to G06F9/52
- G06F2209/521—Atomic
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
- Communication Control (AREA)
- Multi Processors (AREA)
- Advance Control (AREA)
- Small-Scale Networks (AREA)
Description
よって、関連技術におけるコア間通信装置及び方法には、複雑で、リアルタイム性が悪く、マルチコアを応用する際に拡張可能性に欠けている問題が存在している。
本実施例においてコア間通信装置を提供し、図1は本発明の実施例に係わるコア間通信装置の構造を示すブロック図であり、図1に示すように、該コア間通信装置は、ポストモジュール12と、バスアダプタモジュール14と、を含み、以下、該装置を説明する。
ポストモジュール12は、メッセージ送信コアからメッセージ受信コアに送信されたメッセージを記憶し、メッセージ受信コアに該メッセージを読み取ることを通知するように構成されている。バスアダプタモジュール14は、上記ポストモジュール12に接続され、ポストモジュールと通信を行うメッセージ受信コア及びメッセージ送信コアとの間に位置し、ポストモジュールとメッセージ受信コア及びメッセージ送信コアの読み取り/書き込みインターフェースを提供する。
第1の相互排他ユニット42は、バスエラー・フィードバックレジスタを多重化することで相互排他のロックの機能を実現して、複数のメッセージ送信コアによる該ポストモジュールへのメッセージの書き込みの相互排他を実現するように構成され、及び/又は、第2の相互排他ユニット44はバスエラー・フィードバックレジスタを多重化することで相互排他のロックの機能を実現して、メッセージ送信コアによる該ポストモジュールへのメッセージの書き込みとメッセージ受信コアによる該ポストモジュールからのメッセージの読み取りとの相互排他を実現するように構成された。
ポストモジュールが、バスアダプタモジュールを介して、メッセージ送信コアから送信されたメッセージを受信する(ステップS802)。
該ポストモジュールが、メッセージ受信コアに中断要求を送信し、該メッセージ受信コアは、上記中断要求に基づいて上記メッセージを読み取る(ステップS804)。
受信ユニット92は、バスアダプタモジュールを介して、メッセージ送信コアから送信されるメッセージを受信するように構成され、送信ユニット94は上記受信ユニット92に接続されて、メッセージ受信コアに中断要求を送信するように構成され、該メッセージ受信コアは上記中断要求に基づいて、上記メッセージを読み取る。
受信コアが読み取るように、メッセージをある位置に一時的に保存しなければならなく、また、受信コアにメッセージが到来することを通知することができる確実なメカニズムが必要であって、本実施例において提供するICNは、複数のPostboxモジュールを含む。上記要求を満たすため、該ポストモジュールは、相互排他する読み取り/書き込みメッセージ、メッセージの記憶、中断要求の発生通知の機能を提供する。
ポストモジュールの上記機能を実現するため、Postboxモジュールは、該ポストモジュールに複数のバスインターフェースユニット(Bus Interface Unit、BIUと略称)と、複数のメッセージ記憶ユニット(RegFiles)と、複数の中断発生ユニット(IntGen)と、を含む。以下、ポストモジュールに含まれた各ユニットを説明する。
ここで、本実施例のコア間通信装置中のPostboxは、関連技術において具備していない相互排他アクセス保護機能を具備する。
BIUが、Error情報フィードバックレジスタを多重化することでロックレジスタを実現する。ロックレジスタが0であると、ロックがリリース状態であることを表し、ロックレジスタが1であると、ロックが占用状態であることを表す。正常な状況において、送信コアがPostbox RegFilesを書き込んだ後、ロックレジスタは自動的に1になる。その後、Postboxが中断を発生し、受信コアに通知すると、受信コアはPostbox RegFiles読み取り操作を行って、ロックレジスタは自動的に0になる。
通信を行うコア間のバスプロトコルが異なる恐れがあり、コアがアクセスしようとするPostboxが多いので、本実施例におけるICNは、一つのコア読み取り/書き込みインターフェースと、複数のPostbox読み取り/書き込みインターフェースを有する複数のBAモジュールを含み、該BAモジュールによって以下の二つの機能を実現する:
A、異なるコアインターフェースバスプロトコルをICN内部のデータ読み取り/書き込みプロトコルに対応させる。
B、バスアクセスのPostboxアドレスに基づいて、アドレスろ過を行って、即ち、唯一のターゲットPostboxの内部インターフェースのみに有効データ及び有効制御信号が現れるようにする。
このように、BAモジュールによって外部の複雑なバスプロトコルをマスクし、内部で簡単で高速なデータ読み取り/書き込みプロトコルのみを用いることができ、コア間通信装置のハードウェア遅延を顕著に低下させる。
Clusterの内部に複数のコアが存在し、且つ同時に一つのPostboxへメッセージの読み取り/書き込みアクセスを発する場合、衝突が発生してしまう。従って、本実施例中のICNは、複数のメッセージ入力インターフェースと一つのメッセージ出力インターフェースを有する複数のArbiterモジュールを含み、以下の機能を提供する:複数のデータ通路の読み取り/書き込みアクセス要求に、特定の原則に従って調停を行って、即ち、同時に達したメッセージ読み取り/書き込みアクセス要求を直列化する。
メッセージ送信コアが、BAを介して、メッセージの書き込み操作を行って、また、BAから返送された情報に基づいて、メッセージの送信に成功したか否かを判定する(ステップS1102)。各コアが行うメッセージの書込み操作は同期するものではなく、独立して行われていて、互いに影響しない。BAから返送されるError Response情報が無効であると、メッセージの送信に成功し、そうでないと、Postboxが占用されたことを表し、メッセージの書き込みに成功していない。この時、送信コアは、メッセージの送信に成功するまで、幾つかの周期後にメッセージの書込み操作を再び行うことができる。
送信コアが送信したメッセージは、Arbiterを経て、又はArbiterを経ずに特定のアドレスを有するPostboxに送信され、Postboxで中断要求(int)を発生してメッセージ受信コアに送信する(ステップS1104)。
受信コアのメッセージ読み取り操作要求信号はICNに送信されて、中断要求を発生したポストモジュール(Postbox)まで送信され、また、送信されたメッセージを読み取って、Postboxの中断要求は自動的に削減される(ステップS1108)。
ICNは全体的に3級構造でマルチコア(合計で10個のコア)と異種コア(6DSP+4ARM)の応用の需要を満たす。ICNは全体的に、15個のPostboxと、10個のBAと、4個のArbiterとを含み、その構造は図10に示すとおりである。3個のDSPによって一つのClusterを構成する。2個のCPUによって一つのClusterを構成し、そのデータ量は少なく、データ通路は調停器を通過しない。このように、ICNは、コアの数量及び通信量に応じて、3類のデバイスの数量及び接続方式を選択することができ(例えば、本実施例において、調停器を経ずに、直接にPostboxに接続される)、ICNの全体構造の特徴及び通信フローに影響を与えることがなく、拡張可能性及び縮小可能性が優れている。
(1)ポストモジュール(Postbox)
受信コアが読み取るように、メッセージをある位置に一時的に保存しなければならなく、また、受信コアにメッセージが到来したことを通知することのできる確実なメカニズムが必要であるので、本発明のICNは、複数のPostboxモジュールを含む。また、以下の機能を提供する:
メッセージの記憶
相互排他する読み取り/書き込みメッセージ
中断要求の発生通知
BIUユニット:
メッセージの読み取り/書き込みの相互排他アクセス機能を実現する。ここで、BUS0は該Postboxに所属される受信コアのメッセージ読み取り通路であって、BUS1〜nは、送信コアのメッセージ書き込み通路である。BIUユニットは、バスErrorフィードバックレジスタを多重化することで一つのロックを実現して同一のRegFilesユニットの相互排他アクセス機能を実現する。
複数のユニットにメッセージ記憶レジスタ空間を提供する。各Postboxは、メッセージ送信通路に対応する量のメッセージ記憶レジスタを有する。同時に、応用の需要に応じて決めた通信量に応じて、さらに多いメッセージレジスタを設けることもでき、異なるメッセージレジスタはアドレスに基づいて区別する。
メッセージが到来した時、中断要求を発生して受信コアに通知するように構成される。受信コアがメッセージを読み取ったことを検出した後、中断要求を自動的に削除する。このように、従来のコア間通信方式におけるメッセージの読み取りのために中断削除レジスタを設ける操作を行う必要がなくなる。ここで、各中断線を一つ又は1組のRegFilesユニットにバンドルして、受信コアが中断要求番号に応じて特定のISR(中断サービスプログラム)に入って、対応するRegFiles中のメッセージを読み取ることができる
ここで、本コア間通信装置中のPostboxは、他の技術案では具備していない相互排他アクセス保護機能を具備している。
BIUが、Error情報フィードバックレジスタを多重化することでロックレジスタを実現する。ロックレジスタが0であると、ロックがリリース状態であることを表し、ロックレジスタが1であると、ロックが占用状態であることを表す。正常な状況において、送信コアがPostbox RegFilesを書き込んだ後、ロックレジスタは自動的に1になる。その後、Postboxに中断が発生し、受信コアに通知すると、受信コアはPostbox RegFiles読み取り操作を行って、ロックレジスタは自動的に0になる。
通信を行うコア間のバスプロトコルが異なる恐れがあり、コアがアクセスしようとするPostboxが多いので、本実施例におけるICNは、一つのコア読み取り/書き込みインターフェースと、複数のPostbox読み取り/書き込みインターフェースという3類を有するのBAモジュールを複数含み、該BAモジュールによって以下の二つの機能を実現する:
A、異なるコアインターフェースバスプロトコルをICN内部のデータ読み取り/書き込みプロトコルに対応させる。
B、バスアクセスのPostboxアドレスに基づいて、アドレスろ過を行って、即ち、唯一のターゲットPostboxの内部インターフェースのみに有効データ及び有効制御信号が現れるようにする。
このように、BAモジュールによって外部の複雑なバスプロトコルをマスクし、内部で簡単で高速なデータ読み取り/書き込みプロトコルのみを用いることができ、コア間通信装置のハードウェア遅延を顕著に低減できる。
一つのClusterの内部に複数のコアが存在し、且つ同時に一つのPostboxへメッセージの読み取り/書き込みアクセスを発する場合、衝突が発生してしまう。従って、本発明の前記ICNは複数のArbiterモジュールを含み、図14は本発明の実施例に係わるコア間通信装置における調停モジュールの構造を示すブロック図であり、図14に示すように、該調停モジュールは、複数のメッセージ入力インターフェースと、一つのメッセージ出力インターフェースとを含む。以下の機能を提供する:複数のデータ通路の読み取り/書き込みアクセス要求に、特定の原則に従って調停を行って、即ち、同時に達したメッセージ読み取り/書き込みアクセス要求を直列化する。
受信コアが、中断を受信して、メッセージ読み取り操作を行う。
A:通常のアプリでCLUSTER内部のメッセージの通信を行う。
1、メッセージ送信コアDSP2が、ターゲットコアDSP0に所属されるPostbox0にメッセージを送信する。
2、Postbox0が中断要求を発生してDSP0に送信する。
3、DSP0がISRに入って、Postbox中のメッセージを読み取る。
1、DSP cluster0内部のメッセージ送信コアDSP2が、ターゲットコアDSP0に所属されるPostbox0にメッセージを送信する。DSP cluster 1のメッセージ送信コアDSP3と4に、DSP cluster0 DSP0に送信すべきメッセージがある。従って、先ず、DSP cluster1内部のArbiter2による調停を経て、送信コアDSP3が調停権を取得したとすると、まず、メッセージをDSP CLUSTER0のPostboxに書き込み、その後、送信コアDSP4が調停権を取得して、メッセージをDSP CLUSTER0のPostboxに書き込む。
2、DSP CLUSTER0内部のPostbox0とDSP CLUSTER0のPostboxが同時に、中断要求を発生する。
3、DSP0コアがISRに入って、ソフトウェアによって設定された優先レベルに従って、まず内部のPostbox0のメッセージを読み取って、その後DSP CLUSTER0のPostbox中のメッセージを読み取る。
1、CPU CORE0が、BA6を介して、CPU&DSP Cross Postboxにメッセージを送信する。
2、CPU&DSP Cross Postboxが、中断要求を発生してDSP5に送信し、DSP5は優先レベルのより高い業務があるので該中断を処理ていなく、即ち、メッセージの読み取りを行っていない。
3、CPU CORE0が、BA6を介して、CPU&DSP Cross Postboxに他のメッセージを送信し、その後ERROR情報が返送されたので、通信リソースのロックがリリースされたことを表し、該メッセージの送信に成功していない。CPU CORE0は待機周期を経て、メッセージ送信操作を再び開始する。
4、DSP5は優先レベルの高い業務を処理した後、一番目のメッセージを取得する。
5、CPU CORE0は二番目のメッセージを成功に送信し、即ち、返送したERROR情報は無効である。その後、CPU CORE0は二番目のメッセージを成功に読み取る。このように、コア間通信を行う場合、別途の相互排他保護メカニズムを必要とせずに確実なコア間通信を行うことができる。
ここで、実際のコア間通信において、以上の三つの状況またはさらに複雑な通信状況が存在する可能性がある。
14 バスアダプタモジュール
22 調停モジュール
32 バスインターフェースユニット
42 第1の相互排他ユニット
44 第2の相互排他ユニット
52 トリガーサブユニット
62 記憶ユニット
72 通知ユニット
90 ポストモジュール
92 受信ユニット
94 送信ユニット
Claims (7)
- メッセージ送信コアからメッセージ受信コアに送信されたメッセージを記憶し、前記メッセージ受信コアに前記メッセージを読み取ることを通知するように構成されたポストモジュールと、
通信を行う前記メッセージ受信コア及びメッセージ送信コアと前記ポストモジュールとの間に接続され、前記ポストモジュールと前記メッセージ受信コア及び前記メッセージ送信コアの読み取り/書き込みインターフェースを提供するように構成されたバスアダプタモジュールと、を備え、
前記ポストモジュールは、
バスエラー・フィードバックレジスタを利用することでメッセージの読み取り/書き込みの相互排他を実現するように構成されたバスインターフェースユニットを含み、
前記バスインターフェースユニットは、
前記バスエラー・フィードバックレジスタを利用することで相互排他のロックの機能を実現し、複数のメッセージ送信コアによる前記ポストモジュールへのメッセージの書き込みの相互排他を実現するように構成された第1の相互排他ユニット、及び/又は、
前記バスエラー・フィードバックレジスタを利用することで相互排他のロックの機能を実現し、メッセージ送信コアによる前記ポストモジュールへのメッセージの書き込みとメッセージ受信コアによる前記ポストモジュールからのメッセージの読み取りとの相互排他を実現するように構成された第2の相互排他ユニット、を備え、
前記バスインターフェースユニットは、
前記メッセージ送信コアが前記ポストモジュールにメッセージを書き込んだ後、又は、前記メッセージ受信コアが前記ポストモジュールからメッセージを読み取った後、前記バスエラー・フィードバックレジスタの状態変更をトリガーするように構成されたトリガーサブユニットを含むコア間通信装置。 - 前記ポストモジュールは、
メッセージアクセスアドレスに応じて、前記メッセージを記憶するように構成された記憶ユニットを含む請求項1に記載のコア間通信装置。 - 前記ポストモジュールは、
割込要求を介して、前記メッセージ受信コアにメッセージを受信することを通知するように構成された通知ユニットを含む請求項1に記載のコア間通信装置。 - ポストモジュールが、バスアダプタモジュールを介して、メッセージ送信コアから送信されたメッセージを受信し、
前記ポストモジュールが、メッセージ受信コアに割込要求を送信し、
前記メッセージ受信コアは前記割込要求に基づいて前記メッセージを読み取り、
複数のコアが、同時に前記ポストモジュールに、メッセージの読み取り/書き込みを要求するための読み取り/書き込みアクセス要求を発した場合、前記ポストモジュールがバスエラー・フィードバックレジスタを利用することで、メッセージの読み取り/書き込みの相互排他を実現し、
バスエラー・フィードバックレジスタを利用することでメッセージの読み取り/書き込みの相互排他を実現するステップは、
前記バスエラー・フィードバックレジスタを利用することで相互排他のロックの機能を実現し、複数のメッセージ送信コアによる前記ポストモジュールへのメッセージの書き込みの相互排他を実現し、及び/又は、前記バスエラー・フィードバックレジスタを利用することで相互排他のロックの機能を実現し、メッセージ送信コアによる前記ポストモジュールへのメッセージの書き込みとメッセージ受信コアによる前記ポストモジュールからのメッセージの読み取りとの相互排他を実現し、
前記メッセージ送信コアが前記ポストモジュールにメッセージを書き込んだ後、又は、前記メッセージ受信コアが前記ポストモジュールからメッセージを読み取った後、前記バスエラー・フィードバックレジスタの状態変更をトリガーするコア間通信方法。 - 前記メッセージ送信コアが前記ポストモジュールにメッセージを書き込んだ後、前記ポストモジュールが前記メッセージ送信コアに第1の応答メッセージを送信し、前記メッセージ送信コアは、前記第1の応答メッセージに基づいて、前記ポストモジュールへのメッセージの書き込みに成功したと確定し、及び/又は、
前記メッセージ受信コアが前記ポストモジュールからメッセージを読み取った後、前記ポストモジュールが前記メッセージ受信コアに第2の応答メッセージを送信し、前記メッセージ受信コアは、前記第2の応答メッセージに基づいて、メッセージの読み取りに成功したと確定する請求項4に記載のコア間通信方法。 - 前記メッセージ受信コアが前記メッセージを読み取った後、
前記ポストモジュールが、前記割込要求を削除する請求項4に記載のコア間通信方法。 - ポストモジュールに設けられ、バスアダプタモジュールを介して、メッセージ送信コアから送信されたメッセージを受信するように構成された受信ユニットと、
前記ポストモジュールに設けられ、メッセージ受信コアに割込要求を送信するように構成された送信ユニットと、を備え、
前記メッセージ受信コアは、前記割込要求に基づいて、前記メッセージを読み取り、
複数のコアが、同時に前記ポストモジュールに、メッセージの読み取り/書き込みを要求するための読み取り/書き込みアクセス要求を発した場合、バスエラー・フィードバックレジスタを利用することで、メッセージの読み取り/書き込みの相互排他を実現し、
前記バスエラー・フィードバックレジスタを利用することで相互排他のロックの機能を実現し、複数のメッセージ送信コアによる前記ポストモジュールへのメッセージの書き込みの相互排他を実現し、及び/又は、前記バスエラー・フィードバックレジスタを利用することで相互排他のロックの機能を実現し、メッセージ送信コアによる前記ポストモジュールへのメッセージの書き込みとメッセージ受信コアによる前記ポストモジュールからのメッセージの読み取りとの相互排他を実現する方式で、バスエラー・フィードバックレジスタを利用することでメッセージの読み取り/書き込みの相互排他を実現し、
前記メッセージ送信コアが前記ポストモジュールにメッセージを書き込んだ後、又は、前記メッセージ受信コアが前記ポストモジュールからメッセージを読み取った後、前記バスエラー・フィードバックレジスタの状態変更をトリガーするコア間通信装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210389118.9 | 2012-10-12 | ||
CN201210389118.9A CN103729329B (zh) | 2012-10-12 | 2012-10-12 | 核间通信装置及方法 |
PCT/CN2013/084831 WO2014056420A1 (zh) | 2012-10-12 | 2013-10-08 | 核间通信装置及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015536490A JP2015536490A (ja) | 2015-12-21 |
JP6475625B2 true JP6475625B2 (ja) | 2019-02-27 |
Family
ID=50453409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015535970A Active JP6475625B2 (ja) | 2012-10-12 | 2013-10-08 | コア間通信装置及び方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9639409B2 (ja) |
EP (1) | EP2908252B1 (ja) |
JP (1) | JP6475625B2 (ja) |
KR (1) | KR101951072B1 (ja) |
CN (1) | CN103729329B (ja) |
WO (1) | WO2014056420A1 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104268105B (zh) * | 2014-09-23 | 2017-06-30 | 天津国芯科技有限公司 | 处理器局部总线互斥存取的扩展结构及操作方法 |
CN105991413B (zh) * | 2015-02-13 | 2018-11-16 | 展讯通信(上海)有限公司 | 用户终端及其amp***下消息邮箱故障的处理方法及装置 |
CN106372029A (zh) * | 2016-09-06 | 2017-02-01 | 北方电子研究院安徽有限公司 | 一种基于中断的点对点片内通信模块 |
CN106407016B (zh) * | 2016-10-19 | 2021-06-25 | 腾讯科技(深圳)有限公司 | 一种多线程争抢资源的模拟方法及装置 |
CN108521351B (zh) * | 2018-03-21 | 2021-02-05 | 东软集团股份有限公司 | 会话流量统计方法、处理器核心、存储介质、电子设备 |
CN109582633B (zh) * | 2018-12-04 | 2021-09-07 | 艾体威尔电子技术(北京)有限公司 | 一种pos机中双cpu的通讯方法 |
CN110597643B (zh) * | 2019-08-30 | 2022-08-12 | Oppo广东移动通信有限公司 | 核间通信方法、处理器以及电子设备 |
CN111026697A (zh) * | 2019-11-21 | 2020-04-17 | Oppo广东移动通信有限公司 | 核间通信方法、***、电子器件以及电子设备 |
CN111475202A (zh) * | 2020-03-31 | 2020-07-31 | 北京经纬恒润科技有限公司 | 基于异构多处理***的核间通信方法及*** |
CN113495794B (zh) * | 2020-04-03 | 2022-09-09 | 武汉斗鱼鱼乐网络科技有限公司 | 一种Android***的模块桥接方法、装置、电子设备及存储介质 |
CN112000608B (zh) * | 2020-09-02 | 2021-10-01 | 展讯通信(上海)有限公司 | ***级芯片及其中核间通信的方法、智能穿戴设备 |
CN112579488B (zh) * | 2020-12-05 | 2023-02-24 | 西安翔腾微电子科技有限公司 | 一种支持动态缓冲区分配的消息存储电路及方法 |
CN112882987A (zh) * | 2021-03-12 | 2021-06-01 | 北京小米移动软件有限公司 | 多核通信方法、装置、电子设备及存储介质 |
CN113032166B (zh) * | 2021-03-26 | 2024-05-24 | 黑芝麻智能科技(上海)有限公司 | 核间通信的方法、处理器、核间通信***及计算机可读存储介质 |
CN113110950B (zh) * | 2021-05-18 | 2023-05-26 | 南方电网科学研究院有限责任公司 | 处理器及通信方法、存储介质及计算设备 |
CN113220541B (zh) * | 2021-06-10 | 2021-09-07 | 北京全路通信信号研究设计院集团有限公司 | 一种多核处理器的内存巡检方法及*** |
CN116541336B (zh) * | 2023-07-04 | 2024-06-11 | 南方电网数字电网研究院有限公司 | 多核芯片、协处理器的软件运行方法 |
CN117234761B (zh) * | 2023-11-16 | 2024-02-02 | 苏州萨沙迈半导体有限公司 | 多核***、芯片和车辆处理器 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1995010805A1 (en) * | 1993-10-08 | 1995-04-20 | International Business Machines Corporation | Message transmission across a network |
US20020116595A1 (en) * | 1996-01-11 | 2002-08-22 | Morton Steven G. | Digital signal processor integrated circuit |
US5901326A (en) * | 1996-11-26 | 1999-05-04 | International Business Machines Corporation | Memory bus address snooper logic for determining memory activity without performing memory accesses |
US6456628B1 (en) * | 1998-04-17 | 2002-09-24 | Intelect Communications, Inc. | DSP intercommunication network |
KR20000018869A (ko) * | 1998-09-03 | 2000-04-06 | 서평원 | 교환기에서 프로세서간의 통신 시스템 및 방법 |
TW200508878A (en) * | 2003-08-20 | 2005-03-01 | Icp Electronics Inc | Bus interface extender and method thereof |
GB2409303B (en) * | 2003-12-18 | 2006-10-18 | Advanced Risc Mach Ltd | Inter-processor communication mechanism |
GB2409302B (en) * | 2003-12-18 | 2006-11-22 | Advanced Risc Mach Ltd | Data communication mechanism |
CA2601772A1 (en) | 2005-03-22 | 2006-09-28 | Jasminder Singh Banga | Systems and methods of network operation and information processing, including engaging users of a public-access network |
US7606254B1 (en) * | 2006-03-02 | 2009-10-20 | Rockwell Collins, Inc. | Evaluatable high-assurance guard for security applications |
GB2447688B (en) * | 2007-03-22 | 2011-05-18 | Advanced Risc Mach Ltd | A data processing apparatus and method for arbitrating between messages routed over a communication channel |
US8131944B2 (en) * | 2008-05-30 | 2012-03-06 | Intel Corporation | Using criticality information to route cache coherency communications |
CN102394732B (zh) * | 2011-09-06 | 2013-09-18 | 中国人民解放军国防科学技术大学 | 一种多微包并行处理结构 |
-
2012
- 2012-10-12 CN CN201210389118.9A patent/CN103729329B/zh active Active
-
2013
- 2013-10-08 WO PCT/CN2013/084831 patent/WO2014056420A1/zh active Application Filing
- 2013-10-08 US US14/434,245 patent/US9639409B2/en active Active
- 2013-10-08 JP JP2015535970A patent/JP6475625B2/ja active Active
- 2013-10-08 EP EP13845652.0A patent/EP2908252B1/en active Active
- 2013-10-08 KR KR1020157012032A patent/KR101951072B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
EP2908252A4 (en) | 2016-11-23 |
JP2015536490A (ja) | 2015-12-21 |
EP2908252A1 (en) | 2015-08-19 |
KR20150067332A (ko) | 2015-06-17 |
CN103729329A (zh) | 2014-04-16 |
US9639409B2 (en) | 2017-05-02 |
EP2908252B1 (en) | 2019-07-10 |
KR101951072B1 (ko) | 2019-04-22 |
WO2014056420A1 (zh) | 2014-04-17 |
US20150261586A1 (en) | 2015-09-17 |
CN103729329B (zh) | 2018-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6475625B2 (ja) | コア間通信装置及び方法 | |
EP3462326B1 (en) | Nvme device, and methods for reading and writing nvme data | |
US8850081B2 (en) | Method, system and apparatus for handling events for partitions in a socket with sub-socket partitioning | |
US5261109A (en) | Distributed arbitration method and apparatus for a computer bus using arbitration groups | |
US7788334B2 (en) | Multiple node remote messaging | |
US8032892B2 (en) | Message passing with a limited number of DMA byte counters | |
US7971029B2 (en) | Barrier synchronization method, device, and multi-core processor | |
CN109933438B (zh) | 高速共享内存数据收发*** | |
US7802025B2 (en) | DMA engine for repeating communication patterns | |
JP3807250B2 (ja) | クラスタシステム、コンピュータ及びプログラム | |
JP2008509493A (ja) | プロセッサメモリシステム | |
JP2009265963A (ja) | 情報処理システム及びタスクの実行制御方法 | |
WO2012027959A1 (zh) | 一种多处理器***及其同步引擎装置 | |
JP2007079789A (ja) | 計算機システム及びイベント処理方法 | |
WO2014173364A1 (zh) | 共享资源访问方法和装置 | |
JP2007219816A (ja) | マルチプロセッサシステム | |
WO2013097098A1 (zh) | 数据处理方法、图形处理器gpu及第一节点设备 | |
WO2013177854A1 (zh) | 一种多核处理器的核间通信装置及方法 | |
CN109840241B (zh) | 一种异构双核处理器核间通讯电路 | |
JP4856413B2 (ja) | 演算処理装置、情報処理装置、及び演算処理装置の制御方法 | |
KR20230091765A (ko) | 데이지 체인 spi 통합 회로 및 그 동작 방법 | |
CN114116595A (zh) | 数据传输的方法和*** | |
CN111045974A (zh) | 一种基于交换结构的多处理器数据交互方法 | |
US9959173B2 (en) | Node, arithmetic processing device, and arithmetic processing method | |
EP4195060A1 (en) | Data transmission method and system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20160121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20160121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20160531 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20160531 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160601 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160923 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181010 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6475625 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |