CN111045974A - 一种基于交换结构的多处理器数据交互方法 - Google Patents
一种基于交换结构的多处理器数据交互方法 Download PDFInfo
- Publication number
- CN111045974A CN111045974A CN201911133734.6A CN201911133734A CN111045974A CN 111045974 A CN111045974 A CN 111045974A CN 201911133734 A CN201911133734 A CN 201911133734A CN 111045974 A CN111045974 A CN 111045974A
- Authority
- CN
- China
- Prior art keywords
- pci bus
- data interaction
- multiprocessor
- processor
- crossbar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003993 interaction Effects 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims abstract description 16
- 239000004744 fabric Substances 0.000 claims description 10
- 230000006870 function Effects 0.000 claims description 6
- 238000004891 communication Methods 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0024—Peripheral component interconnect [PCI]
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
本发明一种基于交换结构的多处理器数据交互方法,所述方法基于多处理器和多交换结构桥接器CROSSBAR构成的硬件平台,通过交换结构桥接器CROSSBAR的架构和PCI总线互连方式,使多处理器节点进行DMA高速数据交互。本发明提供多处理器间高速传输能力,在有限任务周期内完成数据交互,构建一个多处理器组成的容错计算机***。本发明的优点是多处理器间数据传输速率高、不占用处理器资源、节省***资源。
Description
技术领域
本发明一种基于交换结构的多处理器数据交互方法,属于高可靠容错计算机技术领域。
背景技术
随着时代的发展,对新一代容错计算机性能要求越来越高,不仅对处理器性能和可靠性要求较高,并且容错计算机完成的任务功能越来越多。
传统容错计算机性能较低,处理器节点普遍采用共享总线型架构,导致运算速率和数据传输速率较低。传统容错计算机按任务功能分为多种计算机,每种计算机采用多余度机制保证可靠性,浪费***资源。
发明内容
本发明的目的:本发明提出一种基于交换结构的多处理器数据交互方法,目的是提高容错计算机运算和数据传输速率,并且从***角度整合资源,节省***资源。
本发明的技术方案:
一种基于交换结构的多处理器数据交互方法,所述方法基于多处理器和多交换结构桥接器CROSSBAR构成的硬件平台,通过交换结构桥接器CROSSBAR的架构和PCI总线互连方式,使多处理器节点进行DMA高速数据交互。
优选地,所述硬件平台采用的交换结构桥接器CROSSBAR,其内部的64位全双工数据通道用于连接不同的单元,其内部的CROSSBAR体系结构用于实现不同接口之间的并行数据交换。
优选地,所述PCI总线互连方式将多个处理器互连,其中处理器A作为PCI总线主设备,处理器B/C/D作为PCI总线从设备。
优选地,所述交换结构桥接器具有2Mb片内SRAM存储器,作为多处理器的共享存储器,用于多处理器间的数据交互。
优选地,所述PCI总线主设备负责PCI总线的初始化及管理工作,通过PCI总线对PCI总线从设备片内SRAM进行访问;PCI总线从设备将PCI接口地址映射到片内SRAM,访问片内SRAM以本地内存的形式直接进行。
优选地,所述硬件平台的多个处理器节点,分别负责不同的运算控制功能,定义PCI总线主设备具有访问通信控制模块的能力,PCI总线主设备将PCI总线从设备数据向外转发;PCI总线从设备将本地片内SRAM存储器分为接收区和发送区,PCI总线主设备将外部数据写入PCI总线从设备的接收区,PCI总线从设备将发送数据写入发送区,可保证数据完整性。
优选地,所述处理器A将任务周期分为N个时间区域,每个区域只能访问N个PCI总线从设备中的一个。这样的话,既能在硬件上具有仲裁机制,又能在软件层次保证数据交互有效性。
本发明的优点是:
1、通过CROSSBAR交换技术和高速PCI总线互连技术,多处理器节点进行DMA高速数据交互,不占用处理器资源,在***要求任务周期内完成数据交互;
2、单个容错计算机具有完成不同功能的多个处理器节点,节省***资源。
附图说明:
图1是基于交换结构的多处理器数据交互结构图。
图2是多处理器节点PCI总线互连结构图。
图3是多处理器节点软件分配空间。
具体实施方式
下面结合附图对本发明进行进一步详细的说明。
本发明基于多处理器和多交换结构桥接器CROSSBAR构成的硬件平台,通过交换结构桥接器CROSSBAR的架构和PCI总线互连方式,使多处理器节点进行DMA高速数据交互,不占用处理器资源,在***要求任务周期内完成数据交互。
参见图1,本硬件平台在单个处理器模块中实现了两个独立的处理器节点,利用互连的高速PCI总线,两个处理器可以互相通信和同步。每台容错计算机具有两个处理器模块,四个处理器节点可通过PCI总线进行高速数据交换,构建一个由多处理模块组成的计算机***。
所述方法采取以下步骤:
(一)配置阶段
本硬件平台采用交换结构的桥接器,桥接器利用内部的64位全双工数据通道来连接不同的单元,内部CROSSBAR体系结构决定了不同接口之间可进行并行数据交换。
参见图2,本硬件平台采用基于PCI总线方式实现多个处理器互连,处理器A作为PCI总线主设备,处理器B/C/D作为PCI总线从设备。
桥接器具有2Mb片内SRAM存储器,作为多处理器的共享存储器,用于多处理器间的数据交互。处理器A负责PCI总线的初始化、管理等工作,通过PCI总线对处理器B/C/D片内SRAM进行访问。处理器B/C/D将PCI接口地址映射到片内SRAM,访问片内SRAM以本地内存的形式直接进行。
(二)应用工作阶段
本硬件平台四个处理器节点分别负责不同的运算控制功能,只有处理器A具有访问通信控制模块的能力,处理器A将处理器B/C/D数据向外转发。
参见图3,处理器B/C/D将本地片内SRAM存储器分为接收区和发送区,处理器A将外部数据写入处理器B/C/D的接收区,处理器B/C/D将发送数据写入发送区,可保证数据完整性。
具体流程:
a)处理器A定期从通信控制模块读取数据,利用CROSSBAR交换结构将数据从DEV接口转发到DDR存储器,处理器A读取数据包标识将数据再次转发,利用CROSSBAR交换结构从DDR存储器转发到PCI接口,此时外部数据发送到PCI总线,处理器B/C/D根据PCI总线协议,决定是否将数据进行读取。
处理器B/C/D向外部发送数据,只需将数据存储在本地桥内SRAM,处理器A将任务周期分为3个时间区域,每个时间区域处理器A只能通过CROSSBAR交换结构和PCI总线读取处理器B/C/D中一个,这样的话,既能在硬件上具有仲裁机制,又能在软件层次保证数据交互有效性。
Claims (7)
1.一种基于交换结构的多处理器数据交互方法,其特征在于:所述方法基于多处理器和多交换结构桥接器CROSSBAR构成的硬件平台,通过交换结构桥接器CROSSBAR的架构和PCI总线互连方式,使多处理器节点进行DMA高速数据交互。
2.如权利要求1所述的一种基于交换结构的多处理器数据交互方法,其特征在于:所述交换结构桥接器CROSSBAR,其内部的64位全双工数据通道用于连接不同的单元,其内部的CROSSBAR体系结构用于实现不同接口之间的并行数据交换。
3.如权利要求1所述的一种基于交换结构的多处理器数据交互方法,其特征在于:所述PCI总线互连方式将多个处理器互连,其中处理器A作为PCI总线主设备,处理器B/C/D作为PCI总线从设备。
4.如权利要求1所述的一种基于交换结构的多处理器数据交互方法,其特征在于:所述交换结构桥接器CROSSBAR具有2Mb片内SRAM存储器,作为多处理器的共享存储器,用于多处理器间的数据交互。
5.如权利要求3所述的一种基于交换结构的多处理器数据交互方法,其特征在于:所述PCI总线主设备负责PCI总线的初始化及管理工作,通过PCI总线对PCI总线从设备片内SRAM进行访问;PCI总线从设备将PCI接口地址映射到片内SRAM,访问片内SRAM以本地内存的形式直接进行。
6.如权利要求1或3所述的一种基于交换结构的多处理器数据交互方法,其特征在于:所述硬件平台的多个处理器节点,分别负责不同的运算控制功能,定义PCI总线主设备具有访问通信控制模块的能力,PCI总线主设备将PCI总线从设备数据向外转发;PCI总线从设备将本地片内SRAM存储器分为接收区和发送区,PCI总线主设备将外部数据写入PCI总线从设备的接收区,PCI总线从设备将发送数据写入发送区。
7.如权利要求3所述的一种基于交换结构的多处理器数据交互方法,其特征在于:所述处理器A将任务周期分为N个时间区域,每个区域只能访问N个PCI总线从设备中的一个。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911133734.6A CN111045974A (zh) | 2019-11-19 | 2019-11-19 | 一种基于交换结构的多处理器数据交互方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911133734.6A CN111045974A (zh) | 2019-11-19 | 2019-11-19 | 一种基于交换结构的多处理器数据交互方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111045974A true CN111045974A (zh) | 2020-04-21 |
Family
ID=70231894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911133734.6A Pending CN111045974A (zh) | 2019-11-19 | 2019-11-19 | 一种基于交换结构的多处理器数据交互方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111045974A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023005299A1 (zh) * | 2021-07-26 | 2023-02-02 | 浙江毫微米科技有限公司 | 基于内存密集型算法的数据处理***和计算机设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1435773A (zh) * | 2002-01-29 | 2003-08-13 | 深圳市中兴通讯股份有限公司上海第二研究所 | 基于多处理机的虚拟网卡***及其通信方法 |
CN101452430A (zh) * | 2008-12-12 | 2009-06-10 | 北京星网锐捷网络技术有限公司 | 多处理器之间的通信方法与包括多处理器的通信装置 |
CN104079491A (zh) * | 2014-07-07 | 2014-10-01 | 中国科学院计算技术研究所 | 一种面向高维度网络的路由器及路由方法 |
-
2019
- 2019-11-19 CN CN201911133734.6A patent/CN111045974A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1435773A (zh) * | 2002-01-29 | 2003-08-13 | 深圳市中兴通讯股份有限公司上海第二研究所 | 基于多处理机的虚拟网卡***及其通信方法 |
CN101452430A (zh) * | 2008-12-12 | 2009-06-10 | 北京星网锐捷网络技术有限公司 | 多处理器之间的通信方法与包括多处理器的通信装置 |
CN104079491A (zh) * | 2014-07-07 | 2014-10-01 | 中国科学院计算技术研究所 | 一种面向高维度网络的路由器及路由方法 |
Non-Patent Citations (1)
Title |
---|
戴永: "微型计算机控制技术", 1 March 2009, pages: 216 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023005299A1 (zh) * | 2021-07-26 | 2023-02-02 | 浙江毫微米科技有限公司 | 基于内存密集型算法的数据处理***和计算机设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5581767A (en) | Bus structure for multiprocessor system having separated processor section and control/memory section | |
CN106648896B (zh) | 一种Zynq芯片在异构称多处理模式下双核共享输出外设的方法 | |
US6557069B1 (en) | Processor-memory bus architecture for supporting multiple processors | |
US7039740B2 (en) | Interrupt handling in systems having multiple multi-processor clusters | |
JP6475625B2 (ja) | コア間通信装置及び方法 | |
CN103150279B (zh) | 一种主机与基板管理控制器共享设备的方法 | |
US8725919B1 (en) | Device configuration for multiprocessor systems | |
CN110347635A (zh) | 一种基于多层总线的异构多核微处理器 | |
CN101477512B (zh) | 一种处理器***及其访存方法 | |
CN106844263B (zh) | 一种基于可配置的多处理器计算机***及实现方法 | |
CN114546913B (zh) | 一种基于pcie接口的多主机之间数据高速交互的方法和装置 | |
EP2800008A1 (en) | Method and system for multiprocessors to share memory | |
CN101452430B (zh) | 多处理器之间的通信方法与包括多处理器的通信装置 | |
CN107209725A (zh) | 处理写请求的方法、处理器和计算机 | |
CN202948447U (zh) | 基于PCI总线的串行Rapid IO协议控制器 | |
CN117834447B (zh) | 基于PCIe Switch的互联池化***拓扑管理装置及方法 | |
CN100401279C (zh) | 支持包处理的可配置的多端口多协议网络接口 | |
CN117493237B (zh) | 计算设备、服务器、数据处理方法和存储介质 | |
US11934334B2 (en) | CCIX port management for PCI express traffic | |
WO2020062305A1 (zh) | 运算加速器、交换器、任务调度方法及处理*** | |
CN103246623A (zh) | Soc计算设备扩展*** | |
CN111045974A (zh) | 一种基于交换结构的多处理器数据交互方法 | |
CN103412849A (zh) | ARM处理器的NoC资源网络接口及其驱动方法 | |
CN111190840A (zh) | 基于现场可编程门阵列控制的多方中央处理器通信架构 | |
JPH09506731A (ja) | マルチプロセッサ・システム用バス構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |