JP6474111B2 - 高調波相殺を備えた差動サンプリング回路 - Google Patents
高調波相殺を備えた差動サンプリング回路 Download PDFInfo
- Publication number
- JP6474111B2 JP6474111B2 JP2016513059A JP2016513059A JP6474111B2 JP 6474111 B2 JP6474111 B2 JP 6474111B2 JP 2016513059 A JP2016513059 A JP 2016513059A JP 2016513059 A JP2016513059 A JP 2016513059A JP 6474111 B2 JP6474111 B2 JP 6474111B2
- Authority
- JP
- Japan
- Prior art keywords
- coupled
- field effect
- effect transistor
- differential
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005070 sampling Methods 0.000 title claims description 89
- 230000005669 field effect Effects 0.000 claims description 60
- 239000003990 capacitor Substances 0.000 claims description 37
- 239000008186 active pharmaceutical agent Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
Description
IDS=(K/2)((VGS−VT)VDS−VDS 2/2)
ここで、K=μnCOX(W/L)及びΦは、入力位相不均衡に起因する位相不均衡であり(COXはエリア毎のゲート酸化物静電容量である)、
VGS=Vg+vSin(ωt+Φ)−VINCM
ここで、VINCMは、トランジスタ22のドレイン及びソースにおけるDC動作ポイントであり、Vgはトランジスタ22を深い反転(deep inversion)に保つために充分な定電圧である。
V(TOPP)=VINCM+vSin(ωt)、
V(TOPM)=VINCM−vSin(ωt+Φ)、及び
VDS=V(TOPP)−V(TOPM)=vSin(ωt)+vSin(ωt+Φ)である。
IHD2=K(v2/2)sin2(ωt+Φ)−K(v2/2)sin2(ωt)
ここで、電流IHD2は、トランジスタ22のドレイン(ノードTOPP)からソース(ノードTOPM)へ流れる。予期されるように、Φ=0であり、従って、IHD2=0である。これらの式から、IHD2はKv2に比例し、ここで、KはWに比例し、vは1/Wに比例する。従って、IHD2は1/Wに比例する。
IDS=(K/2)(VGS−VT)2
そのため、シングルエンドトランジスタ142を介する電流は、下記式により与えられる。
IDS 142=(K/2)(VINCM+vSin(ωt)−VT)2
この式を、第2高調波項について解くことにより、
IHD2 142=K(v2/2)sin2(ωt)
となり、これは、ノードTOPPから接地へ流れる。
同様に、シングルエンドトランジスタ143を介する電流は、下記式により与えられる。
IDS 143=(K/2)(VINCM−vSin(ωt+Φ)−VT)2
この式において第2高調波項について解くことにより、
IHD2 143=K(v2/2)sin2(ωt+Φ)
が得られ、これは、ノードTOPMから接地へ流れる。
そのため、ノードTOPMからノードTOPPへ流れる総高調波電流IHD2’はIHD2’=IHD2 143−IHD2 142である。
従って、IHD2’=K(v2/2)sin2(ωt+Φ)-K(v2/2)sin2(ωt)=IHD2 142である。
Claims (13)
- 差動サンプリング回路であって、
一対の入力段であって、各々が、差動入力信号に結合されるサンプリングスイッチと、前記サンプリングスイッチに直列に結合される入力と出力とを有するサンプリングキャパシタと、ブースト回路とを有し、各サンプリングスイッチが、前記入力信号に結合されるゲートと、前記入力信号に結合されるドレインと、前記サンプリングキャパシタの前記入力に結合されるソースとを有する電界効果トランジスタであり、各ブースト回路が前記入力信号と前記電界効果トランジスタの前記ゲートとの間に結合される、前記一対の入力段と、
前記サンプリングキャパシタの前記出力間で前記入力段をシャントするパススルー(pass−throug)ネットワークであって、線形領域において動作する複数の電界効果トランジスタを含む、前記パススルーネットワークと、
前記パススルーネットワークに並列に結合される相殺ネットワークであって、飽和領域において動作する複数の電界効果トランジスタを含む、前記相殺ネットワークと、
を含む、差動サンプリング回路。 - 請求項1に記載の差動サンプリング回路であって、
前記パススルーネットワークが、
第1の電圧源に結合される第1の電流源と、
前記第1の電流源と前記入力段の一方からの前記サンプリングキャパシタの前記出力との間に結合される第1の電界効果トランジスタと、
前記第1の電圧源に結合される第2の電流源と、
前記第2の電流源と前記入力段の他方からの前記サンプリングキャパシタの前記出力との間に結合される第2の電界効果トランジスタと、
両方の入力段からの前記サンプリングキャパシタの前記出力間に結合される第3の電界効果トランジスタと、
を含む、差動サンプリング回路。 - 請求項2に記載の差動サンプリング回路であって、
前記相殺ネットワークが、
前記入力段の第1の入力段からの前記サンプリングキャパシタの前記出力と接地との間に結合される第4の電界効果トランジスタと、
前記入力段の第2の入力段からの前記サンプリングキャパシタの前記出力と接地との間に結合される第5の電界効果トランジスタと、
を含む、差動サンプリング回路。 - 請求項3に記載の差動サンプリング回路であって、
前記第4及び第5の電界効果トランジスタの各々が、前記第3の電界効果トランジスタと同じチャネル幅及び長さを有するように形成される、差動サンプリング回路。 - 請求項3に記載の差動サンプリング回路であって、
前記第4及び第5の電界効果トランジスタが各々、それぞれのキャパシタ出力に共通に結合されるドレイン及びゲートを有する、差動サンプリング回路。 - 請求項5に記載の差動サンプリング回路であって、
前記相殺ネットワークが、
前記第3の電界効果トランジスタの前記ゲートに結合されるゲートと、前記第1の入力段からの前記サンプリングキャパシタの前記出力に結合されるドレインと、前記第4の電界効果トランジスタの前記ドレインに結合されるソースとを有する第6の電界効果トランジスタであって、前記第4の電界効果トランジスタの前記ドレインが、前記第1の入力段の前記サンプリングキャパシタの出力に結合されない、前記第6の電界効果トランジスタと、
前記第3の電界効果トランジスタの前記ゲートに結合されるゲートと、前記第2の入力段からの前記サンプリングキャパシタの前記出力に結合されるドレインと、前記第5の電界効果トランジスタの前記ドレインに結合されるソースとを有する第7の電界効果トランジスタであって、前記第5の電界効果トランジスタの前記ドレインが、前記第2の入力段の前記サンプリングキャパシタの出力に結合されない、前記第7の電界効果トランジスタと、
を更に含む、差動サンプリング回路。 - 請求項1に記載の差動サンプリング回路であって、
前記相殺ネットワークが、
前記入力段の第1の入力段からの前記サンプリングキャパシタの前記出力に結合されるゲートと、接地に結合されるソースと、ドレインとを有する第4の電界効果トランジスタと、
前記入力段の第2の入力段からの前記サンプリングキャパシタの前記出力に結合されるゲートと、接地に結合されるソースと、ドレインとを有する第5の電界効果トランジスタと、
前記パススルーネットワークに結合されるゲートと、前記第1の入力段からの前記サンプリングキャパシタの前記出力に結合されるドレインと、前記第4の電界効果トランジスタの前記ドレインに結合されるソースとを有する第6の電界効果トランジスタと、
前記パススルーネットワークに結合されるゲートと、前記第2の入力段からの前記サンプリングキャパシタの前記出力に結合されるドレインと、前記第5の電界効果トランジスタの前記ドレインに結合されるソースとを有する第7の電界効果トランジスタと、
を含む、差動サンプリング回路。 - 請求項7に記載の差動サンプリング回路であって、
前記パススルーネットワークが、
第1の電圧源に結合される第1の電流源と、
前記第1の電流源と前記第1の入力段からの前記サンプリングキャパシタの前記出力との間に結合される第8の電界効果トランジスタと、
前記第1の電圧源に結合される第2の電流源と、
前記第2の電流源と前記第2の入力段からの前記サンプリングキャパシタの前記出力との間に結合される第9の電界効果トランジスタと、
両方の入力段からの前記サンプリングキャパシタの前記出力間に結合される第3の電界効果トランジスタと、
を含み、
前記第6及び第7の電界効果トランジスタの前記ゲートが、前記第3の電界効果トランジスタのゲートに結合される、差動サンプリング回路。 - 請求項7に記載の差動サンプリング回路であって、
前記第4及び第5の電界効果トランジスタが、前記第3の電界効果トランジスタと同じ面積を有して形成される、差動サンプリング回路。 - 差動サンプリング回路であって、
第1の差動入力信号に結合される第1の電界効果トランジスタと、
前記第1の電界効果トランジスタに直列に結合される第1のサンプリングキャパシタと、
第2の差動入力信号に結合される第2の電界効果トランジスタと、
前記第2の電界効果トランジスタに直列に結合される第2のサンプリングキャパシタと、
前記第1のサンプリングキャパシタの出力に結合されるドレインと、前記第2のサンプリングキャパシタの出力に結合されるソースと、基準電圧に結合されるゲートとを有する第3の電界効果トランジスタと、
第1の電流源に結合されるドレインと、前記第1のサンプリングキャパシタの前記出力に結合されるソースと、前記基準電圧に結合されるゲートとを有する第4の電界効果トランジスタと、
第2の電流源に結合されるドレインと、前記第2のサンプリングキャパシタの前記出力に結合されるソースと、前記基準電圧に結合されるゲートとを有する第5の電界効果トランジスタと、
前記第1のサンプリングキャパシタの前記出力に共通に結合されるゲート及びドレインと、接地に結合されるソースとを有する第6の電界効果トランジスタと、
前記第2のサンプリングキャパシタの前記出力に共通に結合されるゲート及びドレインと、接地に結合されるソースとを有する第7の電界効果トランジスタと、
を含み、
前記第3、第4及び第5の電界効果トランジスタが線形領域において動作され、前記第6及び第7の電界効果トランジスタが飽和領域において動作される、差動サンプリング回路。 - 請求項10に記載の差動サンプリング回路であって、
前記第6の電界効果トランジスタの前記ドレインが、第8の電界効果トランジスタのソースに結合され、前記第8の電界効果トランジスタがまた、前記第3の電界効果トランジスタの前記ゲートに結合されるゲートと、前記第1のサンプリングキャパシタの前記出力に結合されるドレインとを有し、
前記第7の電界効果トランジスタの前記ドレインが、第9の電界効果トランジスタのソースに結合され、前記第9の電界効果トランジスタがまた、前記第3の電界効果トランジスタの前記ゲートに結合されるゲートと、前記第2のサンプリングキャパシタの前記出力に結合されるドレインとを有する、差動サンプリング回路。 - 請求項10に記載の差動サンプリング回路であって、
前記第1の差動入力信号と前記第1の電界効果トランジスタのゲートとの間に結合される第1のブースト回路と、
前記第2の差動入力信号と前記第2の電界効果トランジスタのゲートとの間に結合される第2のブースト回路と、
を更に含む、差動サンプリング回路。 - 請求項10に記載の差動サンプリング回路であって、
前記第6及び第7の電界効果トランジスタが、前記第3の電界効果トランジスタと同じ面積を備えて形成される、差動サンプリング回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/890,031 | 2013-05-08 | ||
US13/890,031 US8854085B1 (en) | 2013-05-08 | 2013-05-08 | Method and apparatus for cancellation of the second harmonic in a differential sampling circuit |
PCT/US2014/037257 WO2014182876A1 (en) | 2013-05-08 | 2014-05-08 | Differential sampling circuit with harmonic cancellation |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016523048A JP2016523048A (ja) | 2016-08-04 |
JP2016523048A5 JP2016523048A5 (ja) | 2017-06-15 |
JP6474111B2 true JP6474111B2 (ja) | 2019-02-27 |
Family
ID=51626947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016513059A Active JP6474111B2 (ja) | 2013-05-08 | 2014-05-08 | 高調波相殺を備えた差動サンプリング回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8854085B1 (ja) |
EP (1) | EP2995004B1 (ja) |
JP (1) | JP6474111B2 (ja) |
CN (1) | CN105164922B (ja) |
WO (1) | WO2014182876A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105680864B (zh) * | 2015-12-31 | 2020-03-31 | 杭州士兰微电子股份有限公司 | 逐次逼近模数转换器、模数转换方法和传感信号处理装置 |
US10084466B1 (en) * | 2017-12-28 | 2018-09-25 | Texas Instruments Incorporated | Top plate sampling circuit including input-dependent dual clock boost circuits |
CN109245768B (zh) * | 2018-09-19 | 2022-04-05 | 中国电子科技集团公司第二十四研究所 | 一种具有高精度采样开关的sar adc |
KR20220072005A (ko) * | 2020-11-23 | 2022-06-02 | 삼성전자주식회사 | 멀티플렉서 및 이를 포함하는 반도체 장치 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4779029A (en) * | 1985-03-11 | 1988-10-18 | Ncr Corporation | Digitally compensated multiplying digital to analog converter |
US5909131A (en) * | 1996-07-31 | 1999-06-01 | Analog Devices, Inc. | Low-distortion technique to bandlimit a switched-capacitor sampling circuit |
US5963156A (en) * | 1997-10-22 | 1999-10-05 | National Semiconductor Corporation | Sample and hold circuit and method with common mode differential signal feedback for converting single-ended signals to differential signals |
US6137321A (en) * | 1999-01-12 | 2000-10-24 | Qualcomm Incorporated | Linear sampling switch |
JP3795338B2 (ja) * | 2001-02-27 | 2006-07-12 | 旭化成マイクロシステム株式会社 | 全差動型サンプリング回路及びデルタシグマ型変調器 |
US20030128068A1 (en) * | 2001-08-16 | 2003-07-10 | Farbod Behbahani | Low noise image-reject gm-c filter |
ATE484882T1 (de) * | 2002-01-17 | 2010-10-15 | Nxp Bv | Cmos-inverterschaltung |
US6590438B1 (en) * | 2002-03-08 | 2003-07-08 | Sirific Wireless Corporation | Integrated circuit adjustable RF mixer |
US7019679B2 (en) * | 2002-05-31 | 2006-03-28 | Broadcom Corporation | Multiplexer with low parasitic capacitance effects |
US6650263B1 (en) * | 2002-11-04 | 2003-11-18 | Analog Devices, Inc. | Differential sampler structures with reduced distortion and current demand |
US20040222842A1 (en) * | 2002-11-13 | 2004-11-11 | Owens Ronnie Edward | Systems and methods for generating a reference voltage |
US6882292B1 (en) * | 2004-01-07 | 2005-04-19 | Analog Devices, Inc. | Analog to digital converter with bandwidth tuning circuit |
US7227483B2 (en) * | 2004-09-22 | 2007-06-05 | Dongwon Seo | High-speed and high-accuracy digital-to-analog converter |
US7279940B1 (en) * | 2005-10-25 | 2007-10-09 | National Semiconductor Corporation | Switched-capacitor circuit with time-shifted switching scheme |
WO2007121148A2 (en) * | 2006-04-11 | 2007-10-25 | Akros Silicon, Inc. | Network devices for separating power and data signals |
US7439755B2 (en) * | 2007-01-31 | 2008-10-21 | International Business Machines Corporation | Electronic circuit for measurement of transistor variability and the like |
KR100877626B1 (ko) * | 2007-05-02 | 2009-01-09 | 삼성전자주식회사 | 클래스 ab 증폭기 및 이를 위한 입력 스테이지 회로 |
CN101964661B (zh) * | 2009-07-23 | 2013-12-11 | 雷凌科技股份有限公司 | 用于管线式模拟数字转换器的比较器及相关信号取样方法 |
US8223046B2 (en) * | 2009-08-14 | 2012-07-17 | Entropic Communications, Inc. | Method and system for accelerated analog to digital conversion |
US8866541B2 (en) * | 2012-04-20 | 2014-10-21 | Analog Devices, Inc. | Distortion cancellation in analog circuits |
-
2013
- 2013-05-08 US US13/890,031 patent/US8854085B1/en active Active
-
2014
- 2014-05-08 CN CN201480025205.3A patent/CN105164922B/zh active Active
- 2014-05-08 WO PCT/US2014/037257 patent/WO2014182876A1/en active Application Filing
- 2014-05-08 JP JP2016513059A patent/JP6474111B2/ja active Active
- 2014-05-08 EP EP14794510.9A patent/EP2995004B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN105164922B (zh) | 2019-05-07 |
CN105164922A (zh) | 2015-12-16 |
EP2995004A1 (en) | 2016-03-16 |
WO2014182876A1 (en) | 2014-11-13 |
JP2016523048A (ja) | 2016-08-04 |
US8854085B1 (en) | 2014-10-07 |
EP2995004B1 (en) | 2019-06-19 |
EP2995004A4 (en) | 2017-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20100182086A1 (en) | Super source follower output impedance enhancement | |
US8410846B2 (en) | Variable gain amplifier | |
JP6474111B2 (ja) | 高調波相殺を備えた差動サンプリング回路 | |
US8390335B2 (en) | Signal buffer amplifier | |
US11394389B2 (en) | Buffer circuit and buffer | |
Esparza-Alfaro et al. | Highly linear micropower class AB current mirrors using Quasi-Floating Gate transistors | |
Cao et al. | An operational amplifier assisted input buffer and an improved bootstrapped switch for high-speed and high-resolution ADCs | |
Esparza-Alfaro et al. | Low-voltage highly-linear class AB current mirror with dynamic cascode biasing | |
EP2654204B1 (en) | Distortion cancellation in analog circuits | |
Minaei et al. | Two-quadrant fully integrable rms-to-dc converter for handling low-frequency signals | |
EP3228012B1 (en) | Load current compensation for analog input buffers | |
US10425044B1 (en) | Cancellation capacitor for aliasing and distortion improvement | |
CN111384940A (zh) | 一种高线性度宽摆幅cmos电压跟随器 | |
CN210405325U (zh) | 功率检测器 | |
US10998864B1 (en) | Non-linearity correction | |
Mallek et al. | A fully-differential regulated telescopic operational transconductance amplifier | |
RU2658818C1 (ru) | Дифференциальный преобразователь "напряжение-ток" с широким диапазоном линейной работы | |
Ramirez-Angulo et al. | Low-voltage closed-loop amplifier circuits based on quasi-floating gate transistors | |
CN113767572A (zh) | 电平转换电路和电子设备 | |
Duangmalai et al. | A linear tunable wide input range CMOS OTA | |
KR101084307B1 (ko) | 고주파에서 정확한 쿼드러처 신호를 발생시키는 장치 | |
Cleber et al. | A new low power and all-MOS voltage-to-current converter for current mode ADCs with high linearity, high bandwidth and rail-to-rail input range | |
US20210194432A1 (en) | Mixer circuitry | |
Alshamaileh et al. | A Study of the Optimum Input Matching Simulation Networks for Integrated Differential Amplifier | |
JP5046162B2 (ja) | 信号入力回路、および信号増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170424 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180515 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20180814 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180821 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190123 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6474111 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |