CN210405325U - 功率检测器 - Google Patents
功率检测器 Download PDFInfo
- Publication number
- CN210405325U CN210405325U CN201922184364.0U CN201922184364U CN210405325U CN 210405325 U CN210405325 U CN 210405325U CN 201922184364 U CN201922184364 U CN 201922184364U CN 210405325 U CN210405325 U CN 210405325U
- Authority
- CN
- China
- Prior art keywords
- capacitor
- signal
- resistor
- power
- power detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
本实用新型提供一种功率检测器,包括信号衰减单元、功率检测单元和加法运算单元;功率检测单元的输入端通过信号衰减单元接入待测信号或功率检测单元的输入端直接接入待测信号,功率检测单元的输出端与加法运算单元连接;本实用新型通过对待测信号进行衰减,扩展了该功率检测器的检测范围;采用多个功率检测单元均衡技术,有效改善了功率检测器输出的直流电压信号与待测信号功率的转化线性度;提出基于电压求和的方式实现最后多单元转化结果的求和,避免了简单电流模式求和后,再经电阻转化为电压的方式对检测性能的影响。
Description
技术领域
本实用新型属于集成电路领域,特别是涉及一种功率检测器。
背景技术
在无线通讯***中,射频功率检测器应用于射频前端电路,以实现信号功耗的优化,改善电路单元的效率、增益及功率的线性度,以及实现对输出功率或电路的增益大小的自动控制;常见整个环路***如图1所示;包括了功率放大器(PA)或低噪声放大器(LNA)、功率检测器(Power detector)、模数转换器(ADC)、逻辑控制单元(Control logic unit);电压Vin为输入射频信号,电压Vdcout为功率检测器的输出直流电压。
针对图1中的功率检测器(Power detector),在目前信号功率检测的电路设计中,采用的设计技术主要包括两种方案,一种是峰值功率检测,一种是RMS功率检测;峰值功率检测方式主要适用于输出信号包络恒定以及信号的峰均比比较低的情况下;RMS功率检测方式适用于高峰均比、精度好的输出调制信号,能够实现功率检测器输出直流电压信号与输入调制信号的功率的线性化转化,即linear in dB。
采用RMS功率检测方式实现功率检测器的途径可以基于以下几种方式实现:(1)热电学器件方式;(2)二极管方式;(3)双极型晶体管实现方式;(4)MOSFET管方式;在当前的设计趋势和集成电路应用集成度越来越高,以及低成本的追求,标准CMOS工艺的成为主流应用,因此方式4成为的最为当前最为广泛的应用方式;在采用MOSFET管实现的方式中,一些设计基于MOSFET的本身的电流平方律电学特性实现功率检测,但是具有比较窄的输入功率检测范围;另一些为了实现宽动态范围,采用多个基础单元,但是难以实现好的线性度;一些设计方案为了实现好的线性度,采用对数放大器和整流器结合的方式,但是在微波毫米波***应用中,频率高达几十GHz,对数放大器的增益无法保证,难以实现高频率下的应用。
实用新型内容
鉴于以上所述现有技术的缺点,本实用新型的目的在于提供一种功率检测器,用于解决现有技术中功率检测器的检测范围窄、线性度低,难以在高频率下应用等问题。
为实现上述目的及其他相关目的,本实用新型提供一种功率检测器,包括:信号衰减单元、功率检测单元和加法运算单元;所述功率检测单元的输入端通过所述信号衰减单元接入待测信号或所述功率检测单元的输入端直接接入所述待测信号,所述功率检测单元的输出端与所述加法运算单元连接。
于本实用新型的一实施例中,所述信号衰减单元采用电容阵列,所述电容阵列包括电容组,且所述功率检测单元的数量与所述电容组的数量相等;所述电容组包括第一电容和第二电容,所述第一电容的电容值与所述第二电容的电容值的比值为预设比例。
于本实用新型的一实施例中,所述第一电容的一端接入所述待测信号,所述第一电容的另一端与所述第二电容一端连接,且所述第一电容的另一端输出所述衰减信号,并将所述衰减信号输入至所述功率检测单元,所述第二电容的另一端接地。
于本实用新型的一实施例中,所述电容阵列一端接入所述待测信号,另一端输出所述衰减信号,并将所述衰减信号输入至所述功率检测单元;所述电容组相互之间串联连接,且两个所述电容组的连接处输出另一衰减信号,并将另一所述衰减信号输入至另一功率检测单元。
于本实用新型的一实施例中,所述电容阵列包括两个电容组,分别为第一电容组和第二电容组;所述第一电容组的第一电容的一端接入所述待测信号,所述第一电容组的第一电容的另一端分别与所述第一电容组的第二电容的一端、另一所述功率检测单元、所述第二电容组的第一电容的一端连接,所述第二电容组的第一电容的另一端分别与所述第二电容组的第二电容的一端、所述功率检测单元连接,所述第一电容组的第二电容的另一端及所述第二电容组的第二电容的另一端均接地。
于本实用新型的一实施例中,所述功率检测单元包括第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一电阻和两个第二电阻;所述第一NMOS管的栅极接入所述衰减信号,并与一所述第二电阻的一端连接,所述第二电阻的另一端接入第一电压,所述第一NMOS管的源极接地,所述第一NMOS管的漏极分别与所述第一PMOS管的源极、所述第二PMOS管的源极连接;所述第二NMOS管的栅极与另一所述第二电阻的一端连接,所述第二电阻的另一端接入第一电压,所述第二NMOS管的源极接地,所述第二NMOS管的漏极与所述第四PMOS管的源极连接;所述第一PMOS管的栅极与所述第四PMOS管的栅极连接,且连接处与所述第四PMOS管的源极连接;所述第二PMOS管的栅极与所述第三PMOS管的栅极连接,且连接处与所述第二PMOS管的源极连接;所述第一PMOS管的漏极、所述第二PMOS管的漏极、所述第三PMOS管的漏极、所述第四PMOS管的漏极均接入第二电压;所述第三PMOS管的源极产生所述输出信号,并与所述第一电阻的一端连接,所述第一电阻的另一端接地。
于本实用新型的一实施例中,所述第一PMOS管与所述第四PMOS管的物理尺寸比例为1:1;所述第二PMOS管与所述第三PMOS管的物理尺寸比例为1:N,N为预设值。
于本实用新型的一实施例中,所述第一电阻的阻值保证所述第三PMOS管工作在饱和区。
于本实用新型的一实施例中,所述功率检测单元的数量至少为二。
于本实用新型的一实施例中,所述加法运算单元包括运算放大器、第三电阻和第四电阻;所述运算放大器的同相输入端分别通过第五电阻接入所述输出信号,反相输入端分别与所述第三电阻的一端、所述第四电阻的一端的连接,所述第三电阻的另一端接地,所述第四电阻的另一端与所述运算放大器的输出端连接,所述运算放大器的输出端产生最后的输出信号。
如上所述,本实用新型所述的功率检测器,具有以下有益效果:
(1)电路结构简单,可靠性及可复用性强;
(2)通过对待测信号进行衰减,扩展了该功率检测器的检测范围;
(3)采用多个功率检测单元均衡技术,有效改善了功率检测器输出的直流电压信号与待测信号的功率的转化线性度;
(4)提出了基于电压求和的方式实现最后的多单元转化曲线的求和,避免了简单电流模式求和后,再经电阻转化为电压的方式对检测性能的影响。
附图说明
图1显示为现有技术的对射频单元的输出功率检测电路的原理示意图。
图2显示为本实用新型的信号衰减单元于一实施例中的电路结构示意图。
图3显示为本实用新型的信号衰减单元于另一实施例中的电路结构示意图。
图4显示为本实用新型的功率检测单元于一实施例中的电路结构示意图。
图5显示为本实用新型的功率检测单元于一实施例中检测到的输出信号Vout与待测信号的功率Pin的转化关系曲线图。
图6显示为本实用新型的经加法运算单元于一实施例中对功率检测单元检测到的输出信号Vout与待测信号的功率Pin的转化关系曲线均衡后的转化关系曲线图。
图7显示为本实用新型的图5和图6中的转化关系曲线图对应的斜率曲线图。
图8显示为本实用新型的加法运算单元于一实施例中的电路结构示意图。
图9显示为本实用新型的功率检测器于一实施例中的整体电路结构示意图。
图10显示为本实用新型的功率检测器于一实施例中的工作原理框图。
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本实用新型的精神下进行各种修饰或改变。需说明的是,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。
需要说明的是,以下实施例中所提供的图示仅以示意方式说明本实用新型的基本构想,遂图式中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
本实用新型的功率检测器,电路结构简单,可靠性及可复用性强;通过对待测信号进行衰减,扩展了该功率检测器的检测范围;采用多个功率检测单元均衡技术,有效改善了功率检测器输出的直流电压信号与待测信号的功率的转化线性度;提出了基于电压求和的方式实现最后的多单元转化曲线的求和,避免了简单电流模式求和后,再经电阻转化为电压的方式对检测性能的影响。
以下将结合图2至图10对本实用新型的功率检测器进行详细地解释说明。
于一实施例中,本实用新型的功率检测器包括信号衰减单元、功率检测单元和加法运算单元。
所述功率检测单元的输入端通过所述信号衰减单元接入待测信号或所述功率检测单元的输入端直接接入所述待测信号,所述功率检测单元的输出端与所述加法运算单元连接。
具体地,所述信号衰减单元通过对所述待测信号进行衰减产生衰减信号,以扩展功率检测范围;所述功率检测单元用于检测所述衰减信号或所述待测信号的功率,以产生经功率检测后的输出信号;所述加法运算单元与所述功率检测单元的输出端连接,用于对所述输出信号进行求和运算,以产生最后的输出信号。
需要说明的是,功率检测单元的输入端通过直接接入所述待测信号,并对所述待测信号进行功率检测,以获取输出信号。
需要说明的是,在本实施例中,功率检测单元的数量至少为二,这样会产生至少两个输出信号,加法运算单元用于对至少两个输出信号进行求和运算,以获得最后的输出信号,即为该功率检测器最终的检测结果。
具体地,将待测信号(射频信号)输入至信号衰减单元,经信号衰减单元对待测信号进行衰减后,产生衰减信号,再将衰减信号输入至功率检测单元,以实现功率检测,并产生检测后的输出信号,最后,再将该输出信号输入至加法运算单元中,通过加法运算单元对输出信号进行求和运算,获得最后的输出信号。
需要说明的是,经信号衰减单元实现对待测信号的衰减,能够扩展该功率检测器对待测信号的功率检测范围。
需要说明的是,当功率检测单元的数量为一时,因为一个功率检测单元对衰减信号进行检测,会产生一个对应的输出信号,所以也就不需要加法运算单元了,此时仅通过信号衰减单元和功率检测单元仍能够实现扩展该功率检测器对待测信号的功率检测范围。
于一实施例中,所述信号衰减单元采用电容阵列,所述电容阵列包括电容组,且所述功率检测单元的数量与所述电容组的数量相等;所述电容组包括第一电容和第二电容,所述第一电容的电容值与所述第二电容的电容值的比值为预设比例。
如图2所示,于一实施例中,所述第一电容C1的一端接入所述待测信号VRF,所述第一电容C1的另一端与所述第二电容C2一端连接,且所述第一电容C1的另一端输出所述衰减信号,并将所述衰减信号输入至所述功率检测单元,所述第二电容C2的另一端接地。
具体地,所述第一电容C1的另一端产生输入信号,该输入信号即为衰减信号,将该衰减信号输入至功率检测单元。
需要说明的是,该电容阵列包括几个电容组,该功率检测器对应的就包括几个功率检测单元,每一电容组中的第一电容C1的一端均用来接入待测信号VRF,第一电容C1的另一端与第二电容C2一端连接,且第一电容C1的另一端产生一输入信号,将该输入信号输入至功率检测单元,第二电容C2的另一端接地。
需要说明的是,每一电容组中第一电容C1和第二电容C2的值各不相同,但是保持一定的比例系数,一般的与第一个功率检测单元相连时,可以直接将VRF与功率检测单元相连,实现Vin1/VRF=1,而后第二级C1/C2=1/1,以实现Vin2/VRF=1/2;第三级C1/C2=1/3,以实现Vin3/VRF=1/4,如此以实现第N级,VinN/VRF=1/2^N;当然,为了更好的实现功率检测器的线性度可以自由调整每一级的电容C1/C2的比例值,同时也可以根据需要选择需要采用的级数。
如图3所示,于一实施例中,所述电容阵列一端接入所述待测信号,另一端输出所述衰减信号,并将所述衰减信号输入至所述功率检测单元;所述电容组相互之间串联连接,且两个所述电容组的连接处输出另一衰减信号,并将另一所述衰减信号输入至另一功率检测单元。
需要说明的是,该电容阵列包括几个电容组,该功率检测器对应的就包括几个功率检测单元,每一电容组的输出端分别与一功率检测单元连接,电容组之间串联连接;具体地,该电容阵列包括依次串联连接的第一电容组、第二电容组……第N电容组,所述第一电容组一端接入待测信号,第N电容组的一端输出第N输入信号,并输入至一功率检测单元中,第一电容组与第二电容组之间、第二电容组与第三电容组之间……第N-1电容组与第N电容组之间均串联连接,且第一电容组与第二电容组的连接处、第二电容组与第三电容组的连接处……第N-1电容组与第N电容组的连接处均输出一输入信号,并分别输入至一功率检测单元中。
下面通过具体实施例来进一步说明本实施例提供的信号衰减单元;诸如,于一具体实施例中,所述电容阵列包括两个电容组,分别为第一电容组和第二电容组;所述第一电容组的第一电容C1的一端接入所述待测信号,所述第一电容组的第一电容C1的另一端分别与所述第一电容组的第二电容C2的一端、另一所述功率检测单元、所述第二电容组的第一电容C3的一端连接,所述第二电容组的第一电容C3的另一端分别与所述第二电容组的第二电容C4的一端、所述功率检测单元连接,所述第一电容组的第二电容C2的另一端及所述第二电容组的第二电容C4的另一端均接地。
需要说明的是,本实施例提供的信号衰减单元与上述图2提供实施例对应的信号衰减单元的工作原理相同,在此不再赘述。
如图4所示,于一实施例中,所述功率检测单元包括第一NMOS管MN1、第二NMOS管MN2、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一电阻R和两个第二电阻Rb。
具体地,所述第一NMOS管MN1的栅极接入所述衰减信号Vin,并与一所述第二电阻Rb的一端连接,所述第二电阻Rb的另一端接入第一电压VDC,所述第一NMOS管MN1的源极接地,所述第一NMOS管MN1的漏极分别与所述第一PMOS管MP1的源极、所述第二PMOS管MP2的源极连接;所述第二NMOS管MP2的栅极与另一所述第二电阻Rb的一端连接,所述第二电阻Rb的另一端接入第一电压VDC,所述第二NMOS管MN2的源极接地,所述第二NMOS管MN2的漏极与所述第四PMOS管MP4的源极连接;所述第一PMOS管MP1的栅极与所述第四PMOS管MP4的栅极连接,且连接处与所述第四PMOS管MP4的源极连接;所述第二PMOS管MP2的栅极与所述第三PMOS管MP3的栅极连接,且连接处与所述第二PMOS管MP2的源极连接;所述第一PMOS管MP1的漏极、所述第二PMOS管MP2的漏极、所述第三PMOS管MP3的漏极、所述第四PMOS管MP4的漏极均接入第二电压VDD;所述第三PMOS管MP3的源极产生所述输出信号Vout,并与所述第一电阻R的一端连接,所述第一电阻R的另一端接地。
在实施例中,所述第一PMOS管MP1与所述第四PMOS管MP4的物理尺寸比例为1:1;所述第二PMOS管MP2与所述第三PMOS管MP3的物理尺寸比例为1:N,N为预设值;所述第一电阻的阻值保证所述第三PMOS管工作在饱和区。
需要说明的是,第一电压VDC、第二电压VDD均为直流偏置电压,Vin为经信号衰减单元衰减后产生的衰减信号,作为输入至功率检测单元的射频输入信号,Vout为经功率检测单元完成功率检测后的直流输出电压信号。
根据MOS管的电流平方律特性(以NMOS管的特性为例进行阐述):
其中μ是载流子迁移率,Cox是单位面积的栅氧化层电容,Vth是MOS管的阈值电压,它们都是物理性工艺常数,由生产厂家工艺决定。W是MOS管沟道宽度,L是MOS管的沟道长度,Vgs是MOS管的栅源电压,W、L是MOS管物理尺寸,Vgs是电学参数,它们由设计者根据需要确定具体数值。为方便描述,令根据式(1),流经MN1的电流为:
In1=K(Vin+VDC-Vth)2 (2)
式中In1为流经MN1的电流,VDC为直流偏置电压,Vin是输入高频电压信号VRF经过信号衰减单元后输入到检测单元的射频电压信号,Vth为MOS管阈值电压。
根据式(1),流经MN2的电流为:
In2=K(VDC-Vth)2 (3)
式(2)-(3)得:
Idiff=KVin 2+2KVin(VDC-Vth) (4)
式中Idiff是流经MOS管MN1与MOS管MN2的电流差值,VDC为直流偏置电压,Vin是输入高频电压信号VRF经过信号衰减单元后输入到检测单元的射频电压信号,Vth为MOS管阈值电压,K是前文中所定义的参数。
若Vin=Vbcos(ωt),令2K(VDC-Vth)=M,则有
式中Vin是输入射频电压信号VRF经过信号衰减单元后输入到检测单元的射频电压信号,Vbcos(ωt)是输入射频电压信号的时间函数,Vb电压摆辐,ω是角频率,t是时间,K、M为前文所定义参数,Vth为MOS管阈值。
通过一个对地电容可以滤除式(5)中的高频量及其二次谐波量,因此得到的电流Idiff是一个与待测信号VRF功率成线性关系的直流电流。
需要说明的是,该对地电容可以是第二PMOS管MP2、第三PMOS管MP3的寄生电容,也可以通过在第二PMOS管MP2与第三PMOS管MP3互连的栅极与第二电压VDD之间增加一个电容C实现。
为了得到与Vin的平方,即待测信号输入功率线性相关的输出电压Vout,需要保证流经第一PMOS管MP1的直流电流IP与流经第一NMOS管MN1的直流电流IN近似相等,而MP1的电流由MP4镜像得到,MP4的电流由MN2产生,因此只需要使得MN1与MN2的电流相等即可,故对MN1和MN2采用同样的第一电压VDC进行偏置;同时由于MP1与MP2的电流近似相等,因此流过MP2的电流实际是一个非常小的电流,相比于其它已有的结构而言,所采用的的功率检测单元具有低功耗的优势。
根据前文所述内容,流经MP2的电流即为式(5)所得到的电流Idiff,此电流在经过MP2与MP3比例镜像,流经第一电阻R即转换为直流电压Vout;因为得到的Idiff量是一个非常小的量,所以MP2与MP3之间的物理尺寸比例(W/L)P3:(W/L)P2=N:1,其中N需要取一个较大的值,以保证足够的增益;同时第一电阻R的取值要保证能够使MP3工作在饱和区。下面通过具体实施例来进一步说明本实用新型的功率检测器。
于本实施例中,采用3个相同的功率检测单元去检测经信号衰减单元衰减后的信号,得到了3个不同范围的功率检测单元的输出信号与输入待测信号的功率转换关系。
如图5所示,显示为这3个功率检测单元检测到的输出信号Vout与待测信号的功率Pin的转化关系曲线。
如图6所示,显示为经加法运算单元对上述3个功率检测单元检测到的输出信号Vout与待测信号的功率Pin的转化关系曲线均衡后的转化关系曲线。
如图7所示,显示为图5和图6中的转化关系曲线的斜率曲线,其中,曲线1、曲线2、曲线3分别是单个功率检测单元的转化关系曲线的斜率,曲线4是均衡后的斜率曲线。
于一实施例中,所述功率检测单元的数量至少为二。
需要说明的是,单个功率检测单元的线性度差,通过采用多个功率检测单元分别检测,而后进行求和,实现均衡,有效地实现了宽检测范围的同时,还保持了很好的线性度。
如图8所示,结合上述具体实施例中,采用3个功率检测单元对经信号衰减单元衰减后信号进行检测,在本实施例中,所述加法运算单元包括运算放大器A1、第三电阻Rin和第四电阻Rf;所述运算放大器A1的同相输入端(+)分别通过第五电阻R1、R2、R3接入经3个功率检测单元检测后输出的3个信号Vin1(对应一功率检测单元输出的Vout1)、Vin2(对应一功率检测单元输出的Vout2)和Vin3(对应一功率检测单元输出的Vout3),反相输入端(-)分别与所述第三电阻Rin的一端、所述第四电阻Rf的一端的连接,所述第三电阻Rin的另一端接地,所述第四电阻Rf的另一端与所述运算放大器A1的输出端连接,所述运算放大器A1的输出端产生最后的输出信号。
需要说明的是,为避免简单的电流求和模式对每个功率检测单元的增益影响,造成最终的转化线性度不够,通过采用加法运算单元(一个电压加法器)对每一个功率检测单元进行电压比例求和;为了不影响功率检测单元的增益,需要使得电阻R1、R2、R3在面积允许的情况下足够大。
需要说明的是,上述具体实施例是以3个功率检测单元为例进行的说明,实际上,功率检测单元的数量能够根据需要检测的功率范围实际大小情况来定,功率检测单元的数量不作为本实用新型的限制条件,因此,在本实用新型中也不具体说明功率检测单元的个数。
如图9所示,显示为该功率检测器于一实施例中的整体电路结构示意图,于本实施例中,功率检测单元的数量为N,对应的信号衰减单元中电容组的数量也为N,信号衰减单元采用图2中的电路结构。
如图10所示,显示为功率检测器于一实施例中的工作原理框图,首先,待测信号(射频信号VRF)输入至信号衰减单元,经信号衰减单元衰减后,将产生的信号输入至功率检测单元,功率检测单元对其进行检测,并将检测后的信号再输入至加法运算单元,通过加法运算单元对该检测后的信号进行求和运算处理,获取最后的输出信号Vout。
综上所述,本实用新型的功率检测器,电路结构简单,可靠性及可复用性强;通过对待测信号进行衰减,扩展了该功率检测器的检测范围;采用多个功率单元均衡技术,有效改善了功率检测器输出的直流电压信号与待测信号的功率的转化线性度;提出了基于电压求和的方式实现最后的多单元转化曲线的求和,避免了简单电流模式求和经电阻转化为电压的方式对检测性能的影响。所以,本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本实用新型的原理及其功效,而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本实用新型的权利要求所涵盖。
Claims (10)
1.一种功率检测器,其特征在于,包括:信号衰减单元、功率检测单元和加法运算单元;
所述功率检测单元的输入端通过所述信号衰减单元接入待测信号或所述功率检测单元的输入端直接接入所述待测信号,所述功率检测单元的输出端与所述加法运算单元连接。
2.根据权利要求1所述的功率检测器,其特征在于,所述信号衰减单元采用电容阵列,所述电容阵列包括电容组,且所述功率检测单元的数量与所述电容组的数量相等;所述电容组包括第一电容和第二电容,所述第一电容的电容值与所述第二电容的电容值的比值为预设比例。
3.根据权利要求2所述的功率检测器,其特征在于,所述第一电容的一端接入所述待测信号,所述第一电容的另一端与所述第二电容一端连接,且所述第一电容的另一端输出衰减信号,并将所述衰减信号输入至所述功率检测单元,所述第二电容的另一端接地。
4.根据权利要求2所述的功率检测器,其特征在于,所述电容阵列一端接入所述待测信号,另一端输出衰减信号,并将所述衰减信号输入至所述功率检测单元;所述电容组相互之间串联连接,且两个所述电容组的连接处输出另一衰减信号,并将另一所述衰减信号输入至另一功率检测单元。
5.根据权利要求4所述的功率检测器,其特征在于,所述电容阵列包括两个电容组,分别为第一电容组和第二电容组;所述第一电容组的第一电容的一端接入所述待测信号,所述第一电容组的第一电容的另一端分别与所述第一电容组的第二电容的一端、另一所述功率检测单元、所述第二电容组的第一电容的一端连接,所述第二电容组的第一电容的另一端分别与所述第二电容组的第二电容的一端、所述功率检测单元连接,所述第一电容组的第二电容的另一端及所述第二电容组的第二电容的另一端均接地。
6.根据权利要求1所述的功率检测器,其特征在于,所述功率检测单元包括第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一电阻和两个第二电阻;
所述第一NMOS管的栅极接入衰减信号,并与一个所述第二电阻的一端连接,一个所述第二电阻的另一端接入第一电压,所述第一NMOS管的源极接地,所述第一NMOS管的漏极分别与所述第一PMOS管的源极、所述第二PMOS管的源极连接;
所述第二NMOS管的栅极与另一所述第二电阻的一端连接,另一所述第二电阻的另一端接入第一电压,所述第二NMOS管的源极接地,所述第二NMOS管的漏极与所述第四PMOS管的源极连接;
所述第一PMOS管的栅极与所述第四PMOS管的栅极连接,且连接处与所述第四PMOS管的源极连接;所述第二PMOS管的栅极与所述第三PMOS管的栅极连接,且连接处与所述第二PMOS管的源极连接;所述第一PMOS管的漏极、所述第二PMOS管的漏极、所述第三PMOS管的漏极、所述第四PMOS管的漏极均接入第二电压;所述第三PMOS管的源极产生输出信号,并与所述第一电阻的一端连接,所述第一电阻的另一端接地。
7.根据权利要求6所述的功率检测器,其特征在于,所述第一PMOS管与所述第四PMOS管的物理尺寸比例为1:1;所述第二PMOS管与所述第三PMOS管的物理尺寸比例为1:N,N为预设值。
8.根据权利要求6所述的功率检测器,其特征在于,所述第一电阻的阻值保证所述第三PMOS管工作在饱和区。
9.根据权利要求1所述的功率检测器,其特征在于,所述功率检测单元的数量至少为二。
10.根据权利要求1所述的功率检测器,其特征在于,所述加法运算单元包括运算放大器、第三电阻和第四电阻;
所述运算放大器的同相输入端分别通过第五电阻接入输出信号,反相输入端分别与所述第三电阻的一端、所述第四电阻的一端的连接,所述第三电阻的另一端接地,所述第四电阻的另一端与所述运算放大器的输出端连接,所述运算放大器的输出端产生最后的输出信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922184364.0U CN210405325U (zh) | 2019-12-09 | 2019-12-09 | 功率检测器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922184364.0U CN210405325U (zh) | 2019-12-09 | 2019-12-09 | 功率检测器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210405325U true CN210405325U (zh) | 2020-04-24 |
Family
ID=70343964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201922184364.0U Active CN210405325U (zh) | 2019-12-09 | 2019-12-09 | 功率检测器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210405325U (zh) |
-
2019
- 2019-12-09 CN CN201922184364.0U patent/CN210405325U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101978600B (zh) | 电容乘法器电路 | |
US8279007B2 (en) | Switch for use in a programmable gain amplifier | |
Koton et al. | Voltage-mode full-wave rectifier based on DXCCII | |
Liu et al. | Design of single-stage folded-cascode gain boost amplifier for 14bit 12.5 Ms/S pipelined analog-to digital converter | |
Ali et al. | Analysis of Darlington pair in distributed amplifier circuit | |
CN113640576A (zh) | 射频功率检测电路及电子设备 | |
JP6474111B2 (ja) | 高調波相殺を備えた差動サンプリング回路 | |
CN210405325U (zh) | 功率检测器 | |
CN216774631U (zh) | 全波整流器电路、对数放大器及芯片 | |
WO2023097941A1 (zh) | 功率检测电路、功率放大器模块及射频前端架构 | |
CN110868263A (zh) | 一种功率检测器 | |
RU2419196C1 (ru) | Широкополосный дифференциальный усилитель | |
CN112655154B (zh) | 利用信号分解进行线性信号处理的方法和*** | |
Xiang et al. | Tunable linear MOS resistor for RF applications | |
Babaei et al. | High CMRR, low power and wideband current-Mode instrumentation amplifier | |
RU2658818C1 (ru) | Дифференциальный преобразователь "напряжение-ток" с широким диапазоном линейной работы | |
CN113767572A (zh) | 电平转换电路和电子设备 | |
JP5007937B2 (ja) | 減衰器 | |
Kumar et al. | Implementation of a CMOS operational amplifier using composite cascode stages | |
Huang Chuah et al. | Design of low‐noise CMOS transimpedance amplifier | |
Blalock et al. | A 1.2-V CMOS four-quadrant analog multiplier | |
US11994548B2 (en) | RF peak detector circuit | |
RU2390922C1 (ru) | Управляемый усилитель и аналоговый перемножитель сигналов на его основе | |
JP2009529821A (ja) | 増幅段 | |
Alshamaileh et al. | A Study of the Optimum Input Matching Simulation Networks for Integrated Differential Amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |