JP6468112B2 - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP6468112B2
JP6468112B2 JP2015146617A JP2015146617A JP6468112B2 JP 6468112 B2 JP6468112 B2 JP 6468112B2 JP 2015146617 A JP2015146617 A JP 2015146617A JP 2015146617 A JP2015146617 A JP 2015146617A JP 6468112 B2 JP6468112 B2 JP 6468112B2
Authority
JP
Japan
Prior art keywords
silicon carbide
region
main surface
type
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015146617A
Other languages
English (en)
Other versions
JP2017028145A (ja
Inventor
田中 聡
聡 田中
透 日吉
透 日吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2015146617A priority Critical patent/JP6468112B2/ja
Publication of JP2017028145A publication Critical patent/JP2017028145A/ja
Application granted granted Critical
Publication of JP6468112B2 publication Critical patent/JP6468112B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827Vertical transistors
    • H01L29/7828Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

本開示は、炭化珪素半導体装置に関する。
特開2013−34007号公報(特許文献1)には、短いステップバンチングがないことを特徴とする炭化珪素エピタキシャルウエハが開示されている。
特開2013−34007号公報
本開示の一目的は、長期信頼性が向上した炭化珪素半導体装置を提供することである。
本開示の一態様に係る炭化珪素半導体装置は、炭化珪素基板と、ゲート絶縁膜とを備えている。炭化珪素基板は、主面を有する。ゲート絶縁膜は、主面上に設けられている。炭化珪素基板は、第1不純物領域と、第1不純物領域と同じ導電型を有しかつ第1不純物領域から物理的に離間されたドリフト領域と、ゲート絶縁膜に対面し、かつ第1不純物領域とドリフト領域との間を電気的に導通可能に構成された第2不純物領域とを含む。第2不純物領域は、第1不純物領域よりも低い格子欠陥密度を有する。主面には、主面に沿って一方向に延びるとともに、一方向における幅が一方向に垂直な方向における幅の2倍以上であり、かつ、主面からの最大深さが10nm以下である溝部が形成されている。
上記によれば、長期信頼性が向上した炭化珪素半導体装置が提供される。
本実施形態に係る炭化珪素半導体装置の構造を示す概略断面図である。 図1中の領域IIの一部を示す概略断面図である。 本実施形態に係る炭化珪素半導体装置が有する炭化珪素基板の一部を示す概略平面図である。 本実施形態に係る炭化珪素半導体装置が有する炭化珪素基板の一部を示す概略平面図である。 本実施形態に係る炭化珪素半導体装置の製造方法を概略的に示すフローチャートである。 本実施形態に係る炭化珪素基板準備工程を概略的に示すフローチャートである。 エピタキシャル成長装置の構成を示す概略側面図である。 図7中の線分VIII−VIIIに沿った断面を示す概略断面図である。 本実施形態に係る炭化珪素半導体装置の製造方法の第1工程を示す概略断面図である。 本実施形態に係る炭化珪素半導体装置の製造方法の第2工程を示す概略断面図である。 本実施形態に係る炭化珪素半導体装置の製造方法の第3工程を示す概略断面図である。 本実施形態に係る炭化珪素半導体装置の製造方法の第4工程を示す概略断面図である。 本実施形態に係る炭化珪素半導体装置の製造方法の第5工程を示す概略断面図である。 本実施形態に係る炭化珪素半導体装置の製造方法の第6工程を示す概略断面図である。 本実施形態に係る炭化珪素半導体装置の製造方法の第7工程を示す概略断面図である。 本実施形態に係る炭化珪素半導体装置の製造方法の第8工程を示す概略断面図である。 本実施形態に係る炭化珪素半導体装置の製造方法の第9工程を示す概略断面図である。 本実施形態に係る炭化珪素半導体装置の製造方法の第10工程を示す概略断面図である。 本実施形態に係る炭化珪素半導体装置の製造方法の第11工程を示す概略断面図である。
[実施形態の説明]
(1)本開示の一態様に係る炭化珪素半導体装置1は、炭化珪素基板10と、ゲート絶縁膜15とを備えている。炭化珪素基板10は、主面10Aを有する。ゲート絶縁膜15は、主面10A上に設けられている。炭化珪素基板10は、第1不純物領域14と、第1不純物領域14と同じ導電型を有しかつ第1不純物領域14から物理的に離間されたドリフト領域12と、ゲート絶縁膜15に対面し、かつ第1不純物領域14とドリフト領域12との間を電気的に導通可能に構成された第2不純物領域2とを含む。第2不純物領域2は、第1不純物領域14よりも低い格子欠陥密度を有する。主面10Aには、主面10Aに沿って一方向Dに延びるとともに、一方向Dにおける幅W2が一方向Dに垂直な方向における幅W3の2倍以上であり、かつ、主面10Aからの最大深さD2が10nm以下である溝部20が形成されている。
炭化珪素単結晶基板上において炭化珪素層をエピタキシャル成長により形成する際、当該炭化珪素層の主表面に微小なピット部30(図2および図4参照)が形成される場合がある。当該ピット部は、炭化珪素単結晶基板から炭化珪素層に引き継がれた貫通転位に起因して形成されるものであり、数十nm程度の深さを有する窪みである。本発明者らは、炭化珪素層の表面に形成されるピット部が、表面上に形成されるゲート絶縁膜の膜厚のばらつきを増加させており、この膜厚のばらつきが炭化珪素半導体装置の長期信頼性を低下させていることを知見した。
本発明者らは、特定のエピタキシャル成長条件において、ピット部の形成を抑制できることを見出した。当該成長条件によると、ピット部が低減される一方、ピット部に比べて浅くかつ一方向に延びる溝部20(図2および図3参照)が多数形成される。しかし当該溝部は、ピット部に比べて浅いため、ゲート絶縁膜の膜厚のばらつきに与える影響が、ピット部に比べて小さいことが分かった。
上記(1)の炭化珪素半導体装置1では、主面10Aには、主面10Aに沿って一方向Dに延びるとともに、一方向Dにおける幅W2が一方向Dに垂直な方向における幅W3の2倍以上であり、かつ、主面10Aからの最大深さD2が10nm以下である溝部20が形成されている。当該溝部20が形成された炭化珪素半導体装置1によれば、ピット部が多数形成された従来の炭化珪素半導体装置に比べて、ゲート絶縁膜15の膜厚のばらつきを少なくすることができる。したがって、上記(1)の炭化珪素半導体装置では、従来の炭化珪素半導体装置よりも長期信頼性が向上することになる。またチャネルとして機能する第2不純物領域2が、エピタキシャル成長法により形成されている場合は、イオン注入により形成されている場合と比べてチャネル移動度が高くなる。
上記「溝部」の形状は、所定の欠陥検査装置を用いて第1主面10Aを観察することにより特定することができる。たとえば、ゲート絶縁膜15を第1主面10A上から除去した後、第1主面10Aに形成された溝部20の幅および深さなどの寸法がAFM(Atomic Force Microscope)により測定される。AFM測定が実施されたサンプルを標準試料とし、当該標準試料が複数枚準備される。
欠陥検査装置としては、たとえばレーザーテック株式会社製のWASAVIシリーズ「SICA 6X」を用いることができる(対物レンズ:×10)。当該欠陥検査装置の検出感度の閾値は、上記標準試料を用いて取り決められる。これにより、当該欠陥検査装置を用いることにより、被測定サンプルに形成された「溝部」の形状を定量的に評価することができる。なお、ゲート絶縁膜は、たとえば純水により希釈したフッ酸、あるいは、フッ化アンモニウムを緩衝液として用いたフッ化アンモニウムとフッ酸の混合液により除去することができる。典型的なフッ酸の濃度範囲は、1%以上55%以下である。
第2不純物領域2および第1不純物領域14の格子欠陥密度は、たとえばTEM(Transmission Electron Microscope)を用いることにより測定することができる。たとえば第1主面10Aに平行な方向から、第2不純物領域2および第1不純物領域14の断面をTEMで観察することにより、第2不純物領域2および第1不純物領域14の格子欠陥密度を測定することができる。
(2)上記(1)に係る炭化珪素半導体装置1において、主面10Aにおける溝部20の面密度は、10/mm2以上であってもよい。なお、溝部20の面密度は、上記欠陥検査装置を用いて測定することができる。
(3)上記(1)または(2)に係る炭化珪素半導体装置1において、第2不純物領域2の導電型はn型およびp型のいずれかである。導電型がn型の場合、第2不純物領域2は窒素原子を含んでいてもよい。導電型がp型の場合、第2不純物領域2はアルミニウム原子を含んでいてもよい。
(4)上記(1)〜(3)のいずれかに係る炭化珪素半導体装置1において、主面10Aに対して垂直な方向における第2不純物領域2の厚みは、0.1μm以上3μm以下であってもよい。
(5)上記(1)〜(4)のいずれかに係る炭化珪素半導体装置1において、第2不純物領域2の不純物濃度は、1×1016cm-3以上であってもよい。
(6)上記(1)〜(5)のいずれかに係る炭化珪素半導体装置1において、ドリフト領域12の不純物濃度は、1×1016cm-3未満であってもよい。
(7)上記(1)〜(6)のいずれかに係る炭化珪素半導体装置1において、溝部20は、第1の溝部21と、第1の溝部21に接続された第2の溝部22とを含んでいてもよい。第1の溝部21は、一方向Dにおいて溝部20の一方の端部に形成されていてもよい。第2の溝部22は、第1の溝部21から一方向Dに沿って延びて一方の端部と反対側の他方の端部に至り、かつ、主面10Aからの深さD1が第1の溝部の最大深さよりも小さくてもよい。
[実施形態の詳細]
以下、図面に基づいて実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。また、本明細書中の結晶学的記載においては、個別方位を[]、集合方位を<>、個別面を()、集合面を{}でそれぞれ示している。また、負の指数については、結晶学上、”−”(バー)を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
〔炭化珪素半導体装置〕
まず、本実施の形態に係る炭化珪素半導体装置の一例としてのMOSFET(Metal Oxide Semiconductor Field Effect Transistor)の構成について説明する。
本実施の形態に係るMOSFET1は、炭化珪素基板10と、ゲート絶縁膜15と、ゲート電極27と、ソース電極16と、ドレイン電極3と、ソースパッド電極19と、層間絶縁膜4とを主に有している。炭化珪素基板10は、炭化珪素単結晶基板11と、炭化珪素単結晶基板11上に設けられた炭化珪素層17とを主に含んでいる。炭化珪素基板10は、第1主面10Aと、第1主面10Aと反対側の第2主面11Bとを有する。炭化珪素層17は、第1主面10Aを構成する。炭化珪素単結晶基板11は、第2主面11Bを構成する。炭化珪素単結晶基板11は、第2主面11Bと、第2主面11Bと反対側の第3主面11Aとを有する。炭化珪素層17は、ドリフト領域12と、ボディ領域13と、ソース領域14と、コンタクト領域18とを主に含んでいる。
ソース領域14は、たとえば窒素(N)またはリン(P)などのn型不純物を含み、n型の導電型を有する。ソース領域14は、たとえば炭化珪素層17の第1主面10Aの一部を構成する。ソース領域14は、ボディ領域13によってドリフト領域12から隔てられていてもよい。ソース領域14の側面および底面の各々は、ボディ領域13に接している。ソース領域14が含むn型不純物の濃度は、ドリフト領域12が含むn型不純物の濃度よりも高くてもよい。
ドリフト領域12は、たとえば窒素(N)またはリン(P)などのn型不純物を含み、n型(第1導電型)の導電型を有する不純物領域である。ドリフト領域12は、ソース領域14と同じ導電型を有する。ドリフト領域12は、ソース領域14から物理的に離間されている。ドリフト領域12のn型不純物の濃度は、たとえば1×1016cm-3未満であり、好ましくは5×1015cm-3未満であり、より好ましくは2×1015cm-3未満である。ドリフト領域12のn型不純物の濃度の下限は、たとえば1×1013cm-3である。
ドリフト領域12は、第3主面11A上に設けられた第1ドリフト領域部12aと、第1ドリフト領域部12a上に設けられ、かつ断面視(第1主面10Aと平行な方向から見た視野)においてボディ領域13に挟まれた第2ドリフト領域部12bとを有する。第1ドリフト領域部12aのn型不純物の濃度は、第2ドリフト領域部12bのn型不純物の濃度と同じであってもよいし、異なっていてもよい。
ボディ領域13は、たとえばアルミニウム(Al)またはホウ素(B)などのp型不純物を含み、p型(第2導電型)の導電型を有する不純物領域である。ボディ領域13は、第1ドリフト領域部12aおよび第2ドリフト領域部12bの双方に接している。ボディ領域13は、第1ボディ領域部13aと、第1ボディ領域部13a上に設けられた第2ボディ領域部13bとを有している。第1ボディ領域部13aは、たとえばエピタキシャル成長により形成された領域である。第2ボディ領域部13bは、たとえばイオン注入により形成された領域である。第1ボディ領域部13aの格子欠陥密度は、第2ボディ領域部13bの格子欠陥密度よりも低い。第1ボディ領域部13aは、第1ドリフト領域部12aおよび第2ドリフト領域部12bの双方に接している。第2ボディ領域部13bは、第2ドリフト領域部12bに接している。
第2不純物領域2は、たとえば窒素(N)またはリン(P)などのn型不純物を含み、n型(第1導電型)の導電型を有する不純物領域である。第2不純物領域2は、ゲート絶縁膜15に対面する。第2不純物領域2は、ソース領域14とドリフト領域12との間を電気的に導通可能に構成されている。つまり、第2不純物領域2は、ソース電極16およびドレイン電極3の間に電流が流れる際、ソース領域14とドリフト領域12とを繋ぐチャネルが形成される領域である。ソース領域14は、たとえばイオン注入により形成される。第2不純物領域2は、エピタキシャル成長により形成される。第2不純物領域2は、ソース領域14よりも低い格子欠陥密度を有する。
第2不純物領域2の導電型はn型およびp型のいずれかであればよい。第2不純物領域2の導電型が、ドリフト領域12およびソース領域14の導電型と同じ場合、第2不純物領域2は蓄積型チャネルとなる。反対に、第2不純物領域2の導電型が、ドリフト領域12およびソース領域14の導電型と異なる場合、第2不純物領域2は反転型チャネルとなる。導電型がn型の場合、第2不純物領域2は窒素原子を含んでいてもよい。導電型がp型の場合、第2不純物領域2はアルミニウム原子を含んでいてもよい。第2不純物領域2は、第1主面10Aに対して垂直な方向において、ドリフト領域12とゲート絶縁膜15とに挟まれていてもよい。同様に、第2不純物領域2は、第1主面10Aに対して垂直な方向において、ボディ領域13とゲート絶縁膜15とに挟まれていてもよい。第2不純物領域2は、第1主面10Aに対して平行な方向において、ボディ領域13に挟まれていてもよい。第2不純物領域2は、ソース領域14と、第2ボディ領域部13bと、第2ドリフト領域部12bと、ゲート絶縁膜15とに接している。
図1に示されるように、第1主面10Aに対して垂直な方向における第2不純物領域2の厚みTは、たとえば0.1μm以上3μm以下である。好ましくは、厚みTは、0.1μm以上1μm以下である。厚みTは、ソース領域14の厚みよりも小さくてもよい。第2不純物領域2は、第1主面10Aの一部を構成する。第2不純物領域2のn型不純物の濃度は、たとえば1×1016cm-3以上であり、好ましくは2×1016cm-3以上であり、より好ましくは5×1016cm-3以上である。第2不純物領域2のn型不純物の濃度の上限は、たとえば1×1019cm-3である。
コンタクト領域18は、たとえばアルミニウム(Al)やホウ素(B)などのp型不純物を含み、p型を有する。コンタクト領域18は、第1主面10Aの一部を構成する。コンタクト領域18は、ソース領域14を貫通し、ソース電極16とボディ領域13とを繋いでいる。コンタクト領域18が含むp型不純物の濃度は、ボディ領域13が含むp型不純物の濃度よりも高くてもよい。
ゲート絶縁膜15は、第1主面10A上に設けられている。ゲート絶縁膜15は、第1主面10Aにおいて、第2不純物領域2とソース領域14とに接する。ゲート絶縁膜15は、たとえば二酸化珪素などの材料により構成される酸化膜である。ゲート絶縁膜15の厚みは、たとえば45nm以上65nm以下である。ゲート電極27は、たとえば不純物が添加されたポリシリコンおよびアルミニウムなどの導電体から構成されている。ゲート電極27は、ゲート絶縁膜15上に設けられており、第2不純物領域2とソース領域14とに対面するように配置されている。層間絶縁膜4は、たとえば二酸化珪素を含む材料から構成されており、ゲート電極27を取り囲むように形成されている。層間絶縁膜4は、ゲート電極27とソース電極16とを電気的に絶縁している。
ソース電極16は、第1主面10A上に設けられている。ソース電極16は、第1主面10Aにおいて、ソース領域14およびコンタクト領域18の双方と接している。好ましくは、ソース電極16は、ソース領域14とオーミック接合している。より好ましくは、ソース電極16は、コンタクト領域18とオーミック接合している。ソース電極16は、たとえばニッケルシリコン(NixSiy)、チタンシリコン(TixSiy)、アルミシリコン(AlxSiy)またはチタンアルミシリコン(TixAlySiz)などの材料から構成されている。上記組成式において、x,y,zは0より大きい数である。
ソースパッド電極19は、ソース電極16および層間絶縁膜4を覆うように形成されている。ソースパッド電極19は、たとえばアルミニウム(Al)を含む材料から構成されている、ソース電極16を介してソース領域14と電気的に接続されている。
ドレイン電極3は、炭化珪素単結晶基板11の第2主面11Bに接して形成されている。ドレイン電極3は、たとえばニッケルシリコンなど、n型を有する炭化珪素とオーミック接合可能な材料から構成されている。ドレイン電極3は、ソース電極16と同様の材料から構成されていてもよい。ドレイン電極3は、炭化珪素単結晶基板11に対して電気的に接続されている。
〔炭化珪素基板〕
次に、本実施形態に係るMOSFET1が含む炭化珪素基板10の構成について説明する。
図2は、図1の領域IIの一部の拡大図である。図3および図4は、本実施形態に係る炭化珪素基板10の平面構造を部分的に示している。図2の左側の図は、図3中に示した線分II−IIに沿った断面構造を示している。図2の右側の図は、図4中に示した線分II−IIに沿った断面構造を示している。図2〜4においては、ゲート絶縁膜15およびドレイン電極3は省略されている。
図2に示すように、本実施形態に係る炭化珪素基板10は、炭化珪素単結晶基板11と、炭化珪素層17とを有している。炭化珪素単結晶基板11は、たとえば炭化珪素単結晶から構成されている。炭化珪素単結晶は、たとえば六方晶の結晶構造を有しており、かつポリタイプが4H型である。炭化珪素単結晶基板11は、たとえば窒素(N)等のn型不純物を含むことにより、導電型がn型となっている。炭化珪素層17は、炭化珪素単結晶基板11上に設けられており、第1主面10Aを構成する。
炭化珪素単結晶基板11は、第3主面11Aと、当該第3主面11Aと反対側の第2主面11Bとを有している。炭化珪素単結晶基板11は、第3主面11Aにおいて炭化珪素層17と接する。炭化珪素単結晶基板11の主面11Aの直径は、たとえば100mm以上(4インチ以上)であり、好ましくは150mm以上(6インチ以上)である。第3主面11Aは、図2に示すように、炭化珪素層17が形成される主面である。第3主面11Aは、たとえば(0001)面(以下「シリコン(Si)面」とも称する)に対して±4°以下のオフ角を有している。オフ角のオフ方向は、たとえば<11−20>方向に対して±5°以下の範囲内にあってもよいし、<01−10>方向に対して±5°以下の範囲内にあってもよい。
ドリフト領域12は、たとえばCVD(Chemical Vapor Deposition)法により炭化珪素単結晶基板11の第3主面11A上に形成される炭化珪素層である。より具体的には、ドリフト領域12は、シラン(SiH4)およびプロパン(C38)を原料ガスとし、窒素(N2)あるいはアンモニア(NH3)をドーパントガスとして用いたCVD法によって形成されたエピタキシャル成長膜である。ドリフト領域12には、上記窒素あるいはアンモニアが熱分解して生成した窒素(N)原子が取り込まれており、これによりドリフト領域12の導電型はn型となっている。好ましくは、ドリフト領域12が含むn型不純物の濃度は、炭化珪素単結晶基板11が含むn型不純物の濃度よりも低くなっている。上記のように第3主面11Aは(0001)面に対してオフしているため、ドリフト領域12はステップフロー成長により形成されている。そのため、ドリフト領域12は炭化珪素単結晶基板11と同様にポリタイプが4H型の炭化珪素からなり、異種ポリタイプの混在が抑制されたものとなっている。ドリフト領域12の厚さは、たとえば5μm以上150μm以下程度である。
図3に示すように、第1主面10Aには、溝部20が形成されている。溝部20は、第1主面10Aの平面視(第1主面10Aに対して垂直な方向に沿って見た視野)において第1主面10Aに沿って一方向に延びている。より具体的には、溝部20は、(0001)面に対するオフ角のオフ方向に沿ったステップフロー成長方向Dに沿って延びている。つまり、溝部20は、<11−20>方向に対して±5°以下の範囲内にある方向、または<01−10>方向に対して±5°以下の範囲内にある方向に沿って延びている。
溝部20の上記一方向における幅W2は、上記一方向に垂直な方向における幅W3の2倍以上であり、好ましくは5倍以上である。幅W2は15μm以上50μm以下であり、好ましくは25μm以上35μm以下である。幅W3は1μm以上5μm以下であり、好ましくは2μm以上3μm以下である。
図2に示すように、溝部20は、炭化珪素層17内に存在する貫通転位40からオフ角のオフ方向に沿うステップフロー成長方向Dに沿って延びるように形成されている。より具体的には、溝部20は、貫通転位40上に形成された第1の溝部21と、当該第1の溝部21に接続され、かつ当該第1の溝部21からステップフロー成長方向Dに沿って延びるように形成された第2の溝部22とを含んでいる。
第1の溝部21は、ステップフロー成長方向Dにおいて溝部20の一方の端部(図2中の左端部)に形成されている。また第1の溝部21は、第1主面10Aからの最大深さD2が10nm以下である。最大深さD2は、図2に示すように溝部20全体における最大深さである。第1の溝部21の幅W1は、好ましくは1μm以下であり、より好ましくは0.5μm以下である。
図2に示すように、第2の溝部22は、第1の溝部21との接続部を起点として、上記一方の端部と反対側の他方の端部(図2中の右端部)にまで至るように形成されている。言い換えれば、第2の溝部22は、第1の溝部21から一方向Dに沿って延びて一方の端部と反対側の他方の端部に至るように形成されている。第2の溝部22は、第1主面10Aからの深さD1が第1の溝部21の最大深さD2よりも小さくなるように形成されている。より具体的には、第2の溝部22は、第1の溝部21の最大深さD2よりも浅い深さを維持しながらステップフロー成長方向Dに沿って延びている。深さD1は、好ましくは3nm以下であり、より好ましくは2nm以下であり、さらに好ましくは1nm以下である。また第2の溝部22の幅W4は、たとえば20μm以上であり、好ましくは25μm以上である。
第1主面10Aにおける溝部20の面密度は、たとえば10/mm2以上である。当該面密度は、100/mm2以上であってもよい。当該面密度の上限は、1000/mm2であってもよい。ゲート絶縁膜15に接する第2不純物領域2の表面2a(図1参照)における面密度が、10/mm2以上であってもよい。
図1に示すように、ゲート絶縁膜15は、第2不純物領域2と、ソース領域14とに接して設けられている。ゲート絶縁膜15は、第2不純物領域2の表面10Aに設けられた溝部20上に設けられていてもよい。ゲート絶縁膜15は、第1の溝部21上に設けられていてもよい。ゲート絶縁膜15は、第2不純物領域2の表面10Aに設けられた第2の溝部22上に設けられていてもよいし、ピット部30上に設けられていてもよい。図2および図4に示すように、ピット部30が、第2不純物領域2の表面10Aに設けられていてもよい。図2に示すように、ピット部30は、炭化珪素単結晶基板11から炭化珪素層17内に伸展する貫通転位40に由来する。ピット部30の最大深さD3は10nmより大きく、より具体的には20nmよりも大きい。図4に示すように、平面視において、ピット部30は三角形の形状を有していてもよい。ゲート絶縁膜15は、溝部20が有する第1の溝部21および第2の溝部22を埋めるように設けられていてもよい。
〔炭化珪素半導体装置の製造方法〕
次に、本実施形態に係るMOSFET1の製造方法について説明する。
まず、炭化珪素基板準備工程(S30:図5)が実施される。たとえば炭化珪素単結晶基板を準備する工程(S31:図6)が実施される。たとえば昇華再結晶法を用いて結晶成長させたポリタイプ4H型の炭化珪素インゴット(図示しない)を所定の厚みにスライスすることにより、炭化珪素単結晶基板11が準備される(図9参照)。炭化珪素単結晶基板11は、第3主面11Aと、当該第3主面11Aと反対側の第2主面11Bとを有している。第3主面11Aは、炭化珪素層17が形成される主面である。第3主面11Aは、たとえば(0001)面に対して±4°以下のオフ角を有している。オフ角のオフ方向は、たとえば<11−20>方向に対して±5°以下の範囲内にあってもよいし、<01−10>方向に対して±5°以下の範囲内にあってもよい。
次に、エピタキシャル成長装置41の構成について、図7および図8を参照しながら説明する。図7は、エピタキシャル成長装置41の側面図である。図8は、図7中の線分VIII−VIIIに沿ったエピタキシャル成長装置41の断面図である。
図7および図8に示すように、エピタキシャル成長装置41は、発熱体46と、断熱材45と、石英管44と、誘導加熱コイル43とを有している。発熱体46は、たとえばカーボン材料からなる。発熱体46は、図8に示すように、曲面部46Aおよび平坦部46Bを含む半円筒状の中空構造を有している。発熱体46は二つ設けられており、平坦部46B同士が互いに対向するように配置されている。平坦部46Bにより囲まれた空間が、炭化珪素単結晶基板11の処理を行うための空間であるチャネル1Aである。
断熱材45は、チャネル1Aをエピタキシャル成長装置41の外部から断熱するための部材である。断熱材45は、発熱体46の外周部を取り囲むように配置されている。石英管44は、断熱材45の外周部を取り囲むように配置されている。誘導加熱コイル43は、石英管44の外周部において巻回されている。
次に、上記エピタキシャル成長装置41を用いた結晶成長プロセスについて説明する。まず、炭化珪素単結晶基板を準備する工程(S31:図6)において準備された炭化珪素単結晶基板11が、エピタキシャル成長装置41のチャネル1A内に配置される。より具体的には、一方の発熱体46上に設けられたサセプタ(図示しない)上に、炭化珪素単結晶基板11が載置される。
次に、第1のn型炭化珪素層をエピタキシャル形成する工程(S32:図6)が実施される。たとえばC/Si比が1未満の原料ガスを用いて、炭化珪素単結晶基板11の第3主面11A上に第1のn型炭化珪素層12aが形成される(図9参照)。まず、チャネル1A内をガス置換した後、キャリアガスを流しながら、チャネル1A内を所定の圧力、たとえば60mbar〜100mbar(6kPa〜10kPa)に調整する。キャリアガスは、たとえば水素(H2)ガス、アルゴン(Ar)ガス、ヘリウム(He)ガス等であってもよい。キャリアガス流量は、たとえば50slm〜200slm程度でよい。ここで流量の単位「slm(Standard Liter per Minute)」は、標準状態(0℃、101.3kPa)における「L/min」を示している。
次に、誘導加熱コイル43に所定の交流電流を供給することにより、発熱体46が誘導加熱される。これにより、チャネル1Aおよび炭化珪素単結晶基板11が載置されるサセプタが所定の反応温度にまで加熱される。このときサセプタは、たとえば1500℃〜1750℃程度まで加熱される。
次に、原料ガスがチャネル1Aに供給される。原料ガスは、Si源ガスとC源ガスとを含む。Si源ガスとしては、たとえばシラン(SiH4)ガス、ジシラン(Si26)ガス、ジクロロシラン(SiH2Cl2)ガス、トリクロロシラン(SiHCl3)ガス、四塩化珪素(SiCl4)ガス等が挙げられる。すなわちSi源ガスは、シランガス、ジシランガス、ジクロロシランガス、トリクロロシランガスおよび四塩化珪素ガスからなる群より選択される少なくとも1種でもよい。
C源ガスとしては、たとえば、メタン(CH4)ガス、エタン(C26)ガス、プロパン(C38)ガス、アセチレン(C22)ガス等が挙げられる。すなわちC源ガスは、メタンガス、エタンガス、プロパンガスおよびアセチレンガスからなる群より選択される少なくとも1種でもよい。
原料ガスは、ドーパントガスを含んでいてもよい。ドーパントガスとしては、たとえば、窒素ガス、アンモニアガス等が挙げられる。
第1のn型炭化珪素層をエピタキシャル形成する工程(S32:図6)における原料ガスは、たとえばシランガスとプロパンガスとの混合ガスでもよい。第1のエピタキシャル層を形成する工程では、原料ガスのC/Si比が1未満に調整される。C/Si比は、1未満である限り、たとえば0.5以上でもよいし、0.6以上でもよいし、0.7以上でもよい。またC/Si比は、たとえば0.95以下でもよいし、0.9以下でもよいし、0.8以下でもよい。シランガス流量およびプロパンガス流量は、たとえば10〜100sccm程度の範囲で、所望のC/Si比となるように適宜調整すればよい。ここで流量の単位「sccm(Standard Cubic Centimeter per Minute)」は、標準状態(0℃、101.3kPa)における「mL/min」を示している。
第1のn型炭化珪素層をエピタキシャル形成する工程(S32:図6)における成膜速度は、たとえば5μm/h以上50μm/h以下程度でもよい。第1のn型炭化珪素層12aの厚さは、たとえば1μm以上150μm以下である。第1のn型炭化珪素層12aの厚さは、5μm以上でもよいし、10μm以上でもよいし、15μm以上でもよい。第1のn型炭化珪素層12aの厚さは、100μm以下でもよいし、75μm以下でもよいし、50μm以下でもよい。
次に、第1のp型炭化珪素層をエピタキシャル形成する工程(S33:図6)が実施される。第1のn型炭化珪素層12a上に、第1のp型炭化珪素層13aがエピタキシャル成長により形成される(図10参照)。エピタキシャル成長の際、第1のp型炭化珪素層13aには、たとえばアルミニウムまたはホウ素などのp型不純物がドーピングされる。次に、第1のp型炭化珪素層13a上に開口部を有するマスク層31が形成される。マスク層31を用いて、第1のp型炭化珪素層13aの一部がエッチングされることにより、第1のn型炭化珪素層12aの一部が、第1のp型炭化珪素層13aから露出する(図11参照)。エッチングされずに残った第1のp型炭化珪素層13aは、第1ボディ領域部13aである。
次に、第2のn型炭化珪素層をエピタキシャル形成する工程(S34:図6)が実施される。具体的には、第2のn型炭化珪素層12bが、第1のp型炭化珪素層13aおよび第1のn型炭化珪素層12a上に形成される。第2のn型炭化珪素層12bは、第1のp型炭化珪素層13aに形成された開口部を埋めるように形成される。第2のn型炭化珪素層12bの厚みは、第1のp型炭化珪素層13aの厚み以上であることが好ましい。第2のn型炭化珪素層12bは、第1のn型炭化珪素層12aを形成する方法と同様の方法を用いて、エピタキシャル成長により形成される。
次に、第2のn型炭化珪素層に対して化学的機械研磨を行う工程(S35:図6)が実施される。具体的には、CMP(Chemical Mechanical Polishing)により、第2のn型炭化珪素層12bの表面が平坦化される(図13参照)。たとえば、第1のp型炭化珪素層13a上の第2のn型炭化珪素層12bの部分の厚みが、第1のp型炭化珪素層13aの厚みと同程度になるまで、第2のn型炭化珪素層12bに対してCMPが行われる。
次に、第1のp型不純物をイオン注入する工程(S36:図6)が実施される。p型不純物がイオン注入される領域に開口部を有するマスク層32が第2のn型炭化珪素層12b上に形成される。マスク層32を用いて、たとえばアルミニウムまたはホウ素などのp型不純物が、第2のn型炭化珪素層12bの表面にイオン注入される(図14参照)。これにより、第1ボディ領域部13aと接する第2ボディ領域部13bが形成される。次に、マスク層32が除去される。
次に、第2のn型炭化珪素層の表面を再構成する工程(S37:図6)が実施される。表面を再構成する工程では、第1のn型炭化珪素層をエピタキシャル形成する工程(S32:図6)および第2のn型炭化珪素層をエピタキシャル形成する工程(S34:図6)におけるサセプタの温度よりも、サセプタの温度を10〜30℃程度上昇させてもよい。
表面を再構成する工程では、C/Si比が1未満の原料ガスと、水素ガスとを含む混合ガスが用いられる。原料ガスのC/Si比は、第1のn型炭化珪素層をエピタキシャル形成する工程(S32:図6)および第2のn型炭化珪素層をエピタキシャル形成する工程(S34:図6)におけるC/Si比より低くてもよい。C/Si比は、1未満である限り、0.5以上でもよいし、0.6以上でもよいし、0.7以上でもよい。またC/Si比は、たとえば0.95以下でもよいし、0.9以下でもよいし、0.8以下でもよい。ここで、「C/Si比」とは、原料ガス中の珪素(Si)原子数に対する炭素(C)原子数の比を示す。「表面を再構成する」とは、水素ガスによるエッチング、および原料ガスによるエピタキシャル成長により、第1のエピタキシャル層の表面性状を変化させることを示す。再構成する工程を経ることにより、第1のエピタキシャル層の厚さは、減少することもあるし、増加することもあるし、あるいは実質的に変化しないこともある。
表面を再構成する工程では、第1のn型炭化珪素層をエピタキシャル形成する工程(S32:図6)、第2のn型炭化珪素層をエピタキシャル形成する工程(S34:図6)および後述の第3のn型炭化珪素層をエピタキシャル形成する工程(S38:図6)における原料ガスと異なる原料ガスを用いてもよい。こうした態様により、ピット部形成の抑制効果が大きくなることが期待される。たとえば第2のn型炭化珪素層をエピタキシャル形成する工程(S34:図6)および後述の第3のn型炭化珪素層をエピタキシャル形成する工程(S38:図6)では、シランガスおよびプロパンガスを用い、表面を再構成する工程では、ジクロロシランおよびアセチレンを用いる等の態様が考えられる。
表面を再構成する工程では、第2のn型炭化珪素層をエピタキシャル形成する工程(S34:図6)および後述の第3のn型炭化珪素層をエピタキシャル形成する工程(S38:図6)と比較して、水素ガス流量に対する原料ガス流量の比率を低下させてもよい。これにより、ピット部を浅くする効果が大きくなることが期待される。
混合ガスにおける水素ガス流量は、たとえば100slm以上150slm以下程度でよい。水素ガス流量は、たとえば120slm程度でもよい。混合ガスにおけるSi源ガス流量は、たとえば1sccm以上5sccm以下でもよい。Si源ガス流量の下限は、2sccmでもよい。Si源ガス流量の上限は、4sccmでもよい。混合ガスにおけるC源ガス流量は、たとえば0.3sccm以上1.6sccm以下でもよい。C源ガス流量の下限は、0.5sccmでもよいし、0.7sccmでもよい。C源ガス流量の上限は、1.4sccmでもよいし、1.2sccmでもよい。
表面を再構成する工程では、通常のエピタキシャル成長と比べて、水素ガス流量に対する原料ガス流量の比率を低下させ、水素ガスによるエッチングと、原料ガスによるエピタキシャル成長とが拮抗した状態となるように、各種条件を調整することが望ましい。たとえば成膜速度が0±0.5μm/h程度となるように、水素ガス流量および原料ガス流量を調整することが考えられる。成膜速度は、0±0.4μm/h程度に調整してもよいし、0±0.3μm/h程度に調整してもよいし、0±0.2μm/h程度に調整してもよいし、0±0.1μm/h程度に調整してもよい。これにより、ピット部を浅くする効果が大きくなることが期待される。
表面を再構成する工程における処理時間は、たとえば30分以上10時間以下程度である。処理時間は、8時間以下でもよいし、6時間以下でもよいし、4時間以下でもよいし、2時間以下でもよい。
前述の貫通転位には、貫通らせん転位、貫通刃状転位およびこれらの転位が混合した混合転位が含まれる。各転位をバーガースベクトルbで表現すると、貫通らせん転位(b=<0001>)、貫通刃状転位(b=1/3<11−20>)、混合転位(b=<0001>+1/3<11−20>)となる。ゲート絶縁膜の膜厚のばらつきに影響を及ぼすピット部は、貫通らせん転位、貫通刃状転位および混合転位に起因して形成されると考えられる。転位周辺の歪が比較的大きい、貫通らせん転位および混合転位に起因して形成されるピット部は深さが深い。
第2のn型炭化珪素層12bの表面を再構成することにより、貫通らせん転位および混合転位に起因して形成されるピット部を浅くする効果が期待できる。その上で、原料ガスのC/Si比を1未満の値から1より大きい値に変更し、後述するように第3のn型炭化珪素層2を成長させる。これにより、貫通らせん転位および混合転位に起因するピット部を浅くする効果が大きくなると考えられる。
次に、第3のn型炭化珪素層をエピタキシャル形成する工程(S38:図6)が実施される。第2のn型炭化珪素層12bの表面を再構成した後、当該表面上に第3のn型炭化珪素層2が形成される。第3のn型炭化珪素層2(図2を参照)は、C/Si比が1より大きい原料ガスを用いて形成される。C/Si比は、1より大きい限り、たとえば1.05以上でもよいし、1.1以上でもよいし、1.2以上でもよいし、1.3以上でもよいし、1.4以上でもよい。またC/Si比は、2.0以下でもよいし、1.8以下でもよいし、1.6以下でもよい。これにより、第2のn型炭化珪素層12bおよび第2ボディ領域部13b上に、第3のn型炭化珪素層2が形成される(図15参照)。
第3のn型炭化珪素層をエピタキシャル形成する工程(S38:図6)における原料ガスは、第1のn型炭化珪素層をエピタキシャル形成する工程(S32:図6)および第2のn型炭化珪素層をエピタキシャル形成する工程(S34:図6)で用いた原料ガスと同じでもよいし、異なっていてもよい。原料ガスは、たとえばシランガスおよびプロパンガスでもよい。シランガス流量およびプロパンガス流量は、たとえば10〜100sccm程度の範囲で、所望のC/Si比となるように適宜調整すればよい。キャリアガス流量は、たとえば50slm〜200slm程度でよい。
第3のn型炭化珪素層をエピタキシャル形成する工程(S38:図6)における成膜速度は、たとえば5μm/h以上50μm/h以下程度でもよい。第3のn型炭化珪素層2の厚さは、たとえば0.1μm以上3μm以下であり、好ましくは0.1μm以上1μm以下である。
第3のn型炭化珪素層2の厚さは、第1のn型炭化珪素層12aおよび第2のn型炭化珪素層12bの厚さの合計よりも小さくてもよい。たとえば、第1のn型炭化珪素層12aおよび第2のn型炭化珪素層12bの厚さの合計に対する第3のn型炭化珪素層2の厚さの比は、0.01以上0.9以下程度でもよい。ここで同厚さの比は、第3のn型炭化珪素層2の厚さを、表面を再構成する工程を経た第1のn型炭化珪素層12aおよび第2のn型炭化珪素層12bの厚さの合計で除した値を示している。同厚さの比は、0.8以下でもよいし、0.7以下でもよいし、0.6以下でもよいし、0.5以下でもよいし、0.4以下でもよいし、0.3以下でもよいし、0.2以下でもよいし、0.1以下でもよい。これにより、ピット部を浅くする効果が大きくなることが期待される。
以上より、図2に示すように、第1のn型炭化珪素層12aと第2のn型炭化珪素層12bと第3のn型炭化珪素層2と含む炭化珪素層17が形成される。炭化珪素層17において、第1のn型炭化珪素層12aと第2のn型炭化珪素層12bと第3のn型炭化珪素層2とは、渾然一体となり区別できない場合もある。
図3に示すように、炭化珪素層17の第1主面10Aには、溝部20が形成されている。溝部20は、第1主面10Aの平面視において第1主面10Aに沿って一方向に延びている。より具体的には、溝部20は、(0001)面に対するオフ角のオフ方向に沿ったステップフロー成長方向Dに沿って延びている。つまり、溝部20は、<11−20>方向に対して±5°以下の範囲内にある方向、または<01−10>方向に対して±5°以下の範囲内にある方向に沿って延びている。
溝部20の上記一方向における幅W2は、上記一方向に垂直な方向における幅W3の2倍以上であり、好ましくは5倍以上である。幅W2は15μm以上50μm以下であり、好ましくは25μm以上35μm以下である。幅W3は1μm以上5μm以下であり、好ましくは2μm以上3μm以下である。
図2に示すように、溝部20は、炭化珪素層17内に存在する貫通転位40からステップフロー成長方向Dに沿って延びるように形成されている。より具体的には、溝部20は、貫通転位40上に形成された第1の溝部21と、当該第1の溝部21に接続され、かつ当該第1の溝部21からステップフロー成長方向Dに沿って延びるように形成された第2の溝部22とを含んでいる。
第1の溝部21は、ステップフロー成長方向Dにおいて溝部20の一方の端部(図2中の左端部)に形成されている。また第1の溝部21は、第1主面10Aからの最大深さD2が10nm以下である。この最大深さD2は、図2に示すように溝部20全体における最大深さである。また第1の溝部21の幅W1は、好ましくは1μm以下であり、より好ましくは0.5μm以下である。
図2に示すように、第2の溝部22は、第1の溝部21との接続部を起点として、上記一方の端部と反対側の他方の端部(図2中の右端部)にまで至るように形成されている。また第2の溝部22は、第1主面10Aからの深さD1が第1の溝部21の最大深さD2よりも小さくなるように形成されている。より具体的には、第2の溝部22は、第1の溝部21の最大深さD2よりも浅い一定の深さを維持しながらステップフロー成長方向Dに沿って延びている。深さD1は、好ましくは3nm以下であり、より好ましくは2nm以下であり、さらに好ましくは1nm以下である。また第2の溝部22の幅W4は、たとえば20μm以上であり、好ましくは25μm以上である。
次に、n型不純物をイオン注入する工程(S39:図6)が実施される。たとえば、ソース領域14が形成される領域上に開口部を有するマスク層33が形成される。マスク層33を用いて、第3のn型炭化珪素層2の表面に対して、リンなどのn型不純物がイオン注入される。これにより、n型の導電型を有するソース領域14が形成される(図16参照)。ソース領域14のn型不純物の濃度は、第3のn型炭化珪素層2のn型不純物の濃度よりも高くなる。ソース領域14がイオン注入により形成されるため、ソース領域14の格子欠陥密度は、第2不純物領域2の格子欠陥密度よりも高くなる。
次に、第2のp型不純物をイオン注入する工程(S40:図6)が実施される。たとえば、コンタクト領域18が形成される領域上に開口部を有するマスク層(図示せず)が形成される。当該マスク層を用いて、ソース領域14の表面に対して、アルミニウムなどのp型不純物がイオン注入される。これにより、p型の導電型を有するコンタクト領域18が形成される。コンタクト領域18のp型不純物の濃度は、ボディ領域13のp型不純物の濃度よりも高くてもよい。次に、マスク層が除去される。以上により、ドリフト領域12と、ボディ領域13と、ソース領域14と、コンタクト領域18と、第2不純物領域2とを含む炭化珪素層17と、炭化珪素単結晶基板11とを有する炭化珪素基板10が準備される(図17参照)。
次に、活性化アニール工程(S50:図5)が実施される。たとえば、炭化珪素層17が、たとえばアルゴン雰囲気中において1800℃程度に加熱されることにより、当該炭化珪素層17内にイオン注入されたn型不純物およびp型不純物が活性化する。これにより、炭化珪素層17内のボディ領域13、ソース領域14およびコンタクト領域18において所望のキャリアが発生する。
次に、ゲート絶縁膜形成工程(S60:図5)が実施される。たとえば、酸素(O2)を含む雰囲気中において炭化珪素基板10を熱酸化することにより、第1主面10A上に二酸化珪素(SiO2)を含む材料からなるゲート絶縁膜15が形成される(図18参照)。ゲート絶縁膜15は、第2不純物領域2とソース領域14とコンタクト領域18とに接して形成される。第1主面10Aには、第1主面10Aに沿って一方向に延びるとともに、一方向における幅W2が一方向に垂直な方向における幅W3の2倍以上であり、かつ、第1主面10Aからの最大深さD2が10nm以下である溝部20(図2参照)が形成されている。つまり、第1主面10Aにおいて、ピット部30の形成が抑制されているため(図2)、第1主面10A上に形成されたゲート絶縁膜15の厚みのばらつきが低減される。
次に、窒素アニール工程(S65:図5)が実施される。たとえば、窒素原子を含む雰囲気において、1100℃以上の温度で、炭化珪素基板10およびゲート絶縁膜15が加熱される。窒素を含む雰囲気とは、たとえば一酸化窒素(NO)、一酸化二窒素(N2O)、二酸化窒素(NO2)およびアンモニア等である。好ましくは、ゲート絶縁膜15が形成された炭化珪素基板10が、窒素を含む気体中において、1100℃以上1400℃以下の温度で、1時間程度保持される。
次に、ゲート電極形成工程(S70:図5)が実施される。たとえば、LP(Low Pressure)CVD法により、不純物添加されたポリシリコンを含む導電性材料からなるゲート電極27がゲート絶縁膜15上に形成される。ゲート電極27は、ゲート絶縁膜15上において、第2不純物領域2とソース領域14とに対面する位置に形成される。
次に、層間絶縁膜形成工程(S80:図5)が実施される。たとえば、CVD法によりゲート絶縁膜15上に形成され、かつゲート電極27を覆うように層間絶縁膜4が形成される。層間絶縁膜4は、たとえば二酸化珪素を含む材料からなる。
次に、オーミック電極形成工程(S90:図5)が実施される。たとえば、ソース電極16が形成される領域におけるゲート絶縁膜15および層間絶縁膜4がエッチングにより除去される。これにより、ソース領域14およびコンタクト領域18が露出した領域が形成される(図19参照)。次に、当該領域において、ソース領域14およびコンタクト領域18の双方に接するように、たとえばTiとAlとSiとを含む金属膜が形成される。次に、金属膜が加熱されることにより上記金属膜の少なくとも一部がシリサイド化する。これにより、第1主面10A上において、ソース領域14およびコンタクト領域18の双方に接するソース電極16が形成される。
次に、パッド電極形成工程(S100:図5)が実施される。たとえば蒸着法によりアルミニウムを含む導電体から構成されるソースパッド電極19が、ソース電極16および層間絶縁膜4を覆うように形成される。次に、炭化珪素単結晶基板11の第2主面11Bに接するドレイン電極3が形成される。次に、たとえばダイシングブレードにより、炭化珪素基板10が複数のチップに分割される。以上より、図1に示すMOSFET1が完成する。
上記実施の形態においては、第1導電型をn型とし、かつ第2導電型をp型として説明したが、第1導電型をp型とし、かつ第2導電型をn型としてもよい。また本実施形態においては、炭化珪素半導体装置がプレーナ型のMOSFETである場合について説明したが、炭化珪素半導体装置はIGBT(Insulated Gate Bipolar Transistor)であってもよい。
次に、本実施の形態に係るMOSFETの作用効果について説明する。
本実施の形態に係るMOSFET1によれば、主面10Aには、主面10Aに沿って一方向Dに延びるとともに、一方向Dにおける幅W2が一方向Dに垂直な方向における幅W3の2倍以上であり、かつ、主面10Aからの最大深さD2が10nm以下である溝部20が形成されている。すなわち、本実施形態に係るMOSFET1によれば、炭化珪素層17のエピタキシャル成長の条件等が制御されることにより、数十nmの深さを有する上記ピット部30に比べて上記溝部20がより多数形成されたものになっている。したがって、本実施形態に係るMOSFET1は、上記ピット部30が多数形成された従来のMOSFETに比べて、ゲート絶縁膜15の膜厚のばらつきを少なくすることができる。結果として、MOSFET1の長期信頼性が向上する。またチャネルとして機能する第2不純物領域2が、エピタキシャル成長法により形成されている。そのため、第2不純物領域2がイオン注入により形成されている場合と比べてチャネル移動度が高くなる。
また本実施の形態に係るMOSFET1によれば、主面10Aにおける溝部20の面密度は、10/mm2以上である。
さらに本実施の形態に係るMOSFET1によれば、第2不純物領域2の導電型はn型およびp型のいずれかである。導電型がn型の場合、第2不純物領域2は窒素原子を含んでいる。導電型がp型の場合、第2不純物領域2はアルミニウム原子を含んでいる。
さらに本実施の形態に係るMOSFET1によれば、主面10Aに対して垂直な方向における第2不純物領域2の厚みは、0.1μm以上3μm以下である。
さらに本実施の形態に係るMOSFET1によれば、第2不純物領域2の不純物濃度は、1×1016cm-3以上である。
さらに本実施の形態に係るMOSFET1によれば、ドリフト領域12の不純物濃度は、1×1016cm-3未満である。
さらに本実施の形態に係るMOSFET1によれば、溝部20は、第1の溝部21と、第1の溝部21に接続された第2の溝部22とを含んでいる。第1の溝部21は、一方向Dにおいて溝部20の一方の端部に形成され、かつ、主面10Aからの最大深さD2が10nm以下である。第2の溝部22は、第1の溝部21から一方向Dに沿って延びて一方の端部と反対側の他方の端部に至るように形成され、かつ、主面10Aからの深さD1が第1の溝部の最大深さよりも小さくなるように形成されている。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施形態ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
1 炭化珪素半導体装置(MOSFET)
1A チャネル
2 第2不純物領域(第3のn型炭化珪素層)
2a 表面
3 ドレイン電極
4 層間絶縁膜
10 炭化珪素基板
10A 第1主面(主面、表面)
11 炭化珪素単結晶基板
11A 第3主面(主面)
11B 第2主面
12 ドリフト領域
12a 第1ドリフト領域部(第1のn型炭化珪素層)
12b 第2ドリフト領域部(第2のn型炭化珪素層)
13 ボディ領域
13a 第1ボディ領域部(第1のp型炭化珪素層)
13b 第2ボディ領域部
14 第1不純物領域(ソース領域)
15 ゲート絶縁膜
16 ソース電極
17 炭化珪素層
18 コンタクト領域
19 ソースパッド電極
20 溝部
21 第1の溝部
22 第2の溝部
27 ゲート電極
30 ピット部
31,32,33 マスク層
40 貫通転位
41 エピタキシャル成長装置
43 誘導加熱コイル
44 石英管
45 断熱材
46 発熱体
46A 曲面部
46B 平坦部
D 一方向(ステップフロー成長方向)
D1,D2,D3 深さ
T 厚み
W1,W2,W3,W4 幅

Claims (6)

  1. 主面を有する炭化珪素基板と、
    前記主面上に設けられたゲート絶縁膜とを備え、
    前記炭化珪素基板は、第1不純物領域と、前記第1不純物領域と同じ導電型を有しかつ前記第1不純物領域から物理的に離間されたドリフト領域と、前記ゲート絶縁膜に対面し、かつ前記第1不純物領域と前記ドリフト領域との間を電気的に導通可能に構成された第2不純物領域とを含み、
    前記第2不純物領域は、前記第1不純物領域よりも低い格子欠陥密度を有し、
    前記主面には、前記主面に沿って一方向に延びるとともに、前記一方向における幅が前記一方向に垂直な方向における幅の2倍以上であり、かつ、前記主面からの最大深さが10nm以下である溝部が形成されており、
    前記溝部は、第1の溝部と、前記第1の溝部に接続された第2の溝部とを含み、
    前記第1の溝部は、前記一方向において前記溝部の一方の端部に形成され、
    前記第2の溝部は、前記第1の溝部から前記一方向に沿って延びて前記一方の端部と反対側の他方の端部に至り、かつ、前記主面からの深さが前記第1の溝部の最大深さよりも小さい、炭化珪素半導体装置。
  2. 前記主面における前記溝部の面密度は、10/mm2以上である、請求項1に記載の炭化珪素半導体装置。
  3. 前記第2不純物領域の導電型はn型およびp型のいずれかであり、
    前記導電型がn型の場合、前記第2不純物領域は窒素原子を含み、
    前記導電型がp型の場合、前記第2不純物領域はアルミニウム原子を含む、請求項1または請求項2に記載の炭化珪素半導体装置。
  4. 前記主面に対して垂直な方向における前記第2不純物領域の厚みは、0.1μm以上3μm以下である、請求項1〜請求項3のいずれか1項に記載の炭化珪素半導体装置。
  5. 前記第2不純物領域の不純物濃度は、1×1016cm-3以上である、請求項1〜請求項4のいずれか1項に記載の炭化珪素半導体装置。
  6. 前記ドリフト領域の不純物濃度は、1×1016cm-3未満である、請求項1〜請求項5のいずれか1項に記載の炭化珪素半導体装置。
JP2015146617A 2015-07-24 2015-07-24 炭化珪素半導体装置 Expired - Fee Related JP6468112B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015146617A JP6468112B2 (ja) 2015-07-24 2015-07-24 炭化珪素半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015146617A JP6468112B2 (ja) 2015-07-24 2015-07-24 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP2017028145A JP2017028145A (ja) 2017-02-02
JP6468112B2 true JP6468112B2 (ja) 2019-02-13

Family

ID=57946802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015146617A Expired - Fee Related JP6468112B2 (ja) 2015-07-24 2015-07-24 炭化珪素半導体装置

Country Status (1)

Country Link
JP (1) JP6468112B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112567531A (zh) 2018-08-10 2021-03-26 罗姆股份有限公司 SiC半导体装置
JP6630411B1 (ja) * 2018-08-10 2020-01-15 ローム株式会社 SiC半導体装置
JP7129397B2 (ja) * 2019-12-06 2022-09-01 ローム株式会社 SiC半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234301A (ja) * 2001-10-25 2003-08-22 Matsushita Electric Ind Co Ltd 半導体基板、半導体素子及びその製造方法
JP4620368B2 (ja) * 2004-03-08 2011-01-26 三菱電機株式会社 半導体装置の製造方法
JP6168732B2 (ja) * 2012-05-11 2017-07-26 株式会社日立製作所 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2017028145A (ja) 2017-02-02

Similar Documents

Publication Publication Date Title
JP6835192B2 (ja) 炭化珪素半導体装置
JP4185215B2 (ja) SiCウエハ、SiC半導体デバイス、および、SiCウエハの製造方法
JP3854508B2 (ja) SiCウエハ、SiC半導体デバイス、およびSiCウエハの製造方法
JP7211456B2 (ja) 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP5637086B2 (ja) エピタキシャルウエハ及び半導体素子
JP6677328B2 (ja) エピタキシャルウエハ
JP6856156B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6468112B2 (ja) 炭化珪素半導体装置
JP7388365B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置
US8728877B2 (en) Method for manufacturing silicon carbide semiconductor device with a single crystal substrate
JP7415558B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2009182240A (ja) 半導体装置の製造方法および半導体装置
JP2011023502A (ja) 炭化珪素半導体素子及びその製造方法並びに炭化珪素エピタキシャル基板の製造方法
JP2008288482A (ja) 炭化珪素半導体素子及びその製造方法
CN112335057B (zh) 碳化硅外延衬底及碳化硅半导体器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181231

R150 Certificate of patent or registration of utility model

Ref document number: 6468112

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees