JP6468017B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6468017B2 JP6468017B2 JP2015054808A JP2015054808A JP6468017B2 JP 6468017 B2 JP6468017 B2 JP 6468017B2 JP 2015054808 A JP2015054808 A JP 2015054808A JP 2015054808 A JP2015054808 A JP 2015054808A JP 6468017 B2 JP6468017 B2 JP 6468017B2
- Authority
- JP
- Japan
- Prior art keywords
- metal foil
- film
- manufacturing
- semiconductor device
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
次いで、両面に液状またはフィルム状のソルダーレジスト116を形成し、所定箇所を露光及び現像処理により開口する(図13(c)参照)。このようにして下段半導体パッケージ用プリント配線板110を作製する。
次いで、半導体素子120を覆うように封止材140で封止する(図13(f)参照)。その後、封止材140に炭酸ガスレーザーを用いて封止開口141を設ける(図13(g)参照)。次いで、封止開口141にはんだや金属材料である接続材料142を供給し、下段半導体パッケージ100Aを作製する(図13(h)参照)。
1.(I)ピーラブル金属箔の極薄金属箔上に、接着材料を介して、半導体素子を固定する工程と、
(II)封止材料で前記半導体素子を封止する工程と、
(III)前記極薄金属箔の裏面を露出させる工程と、
(IV)前記極薄金属箔を除去してシード層を形成する工程と、
(V)前記シード層上に感光性材料を用いて硬化膜パターンを形成する工程と、
(VI)電解めっきによって前記硬化膜パターンに覆われていないシード層部分に配線パターンを形成し、前記硬化膜パターンを除去する工程と、
(VII)前記配線パターン上に再配線絶縁層を形成する工程と、
を含む半導体装置の製造方法。
2.前記(II)の工程後、かつ、前記(III)の工程前に、
(IIa)前記(II)の工程で形成した封止部の少なくとも一部に、前記極薄金属箔に至る開口部を形成する工程と、
(IIb)前記開口部に電解めっきにより金属めっき部を形成する工程とを含む1に記載の半導体装置の製造方法。
3.前記ピーラブル金属箔が、ガラスクロスと樹脂を含むコア基材と、金属箔と、極薄金属箔をこの順に有する1又は2に記載の半導体装置の製造方法。
4.前記コア基材の厚みが0.2mm〜2.0mmである3に記載の半導体装置の製造方法。
5.前記極薄金属箔の厚みが0.5μm〜12μmである1〜4のいずれか一項に記載の半導体装置の製造方法。
6.前記極薄金属箔が銅箔である1〜5のいずれか一項に記載の半導体装置の製造方法。
7.前記接着材料が感光性を有する接着フィルムである1〜6のいずれか一項に記載の半導体装置の製造方法。
8.前記感光性を有する接着フィルムの厚みが10μm〜50μmである7に記載の半導体装置の製造方法。
9.前記封止材料が感光性を有しフィルム状である1〜8のいずれか一項に記載の半導体装置の製造方法。
10.前記フィルム状の封止材料の厚みが50μm〜300μmである9に記載の半導体装置の製造方法。
(I) ピーラブル金属箔の極薄金属箔上に、接着材料を介して、半導体素子を固定する工程
(II) 封止材料で前記半導体素子を封止する工程
(III) 前記極薄金属箔の裏面を露出させる工程
(IV) 前記極薄金属箔を除去してシード層を形成する工程
(V) 前記シード層上に感光性材料を用いて樹脂硬化膜パターンを形成する工程
(VI) 電解めっきによって前記樹脂硬化膜パターンに覆われていないシード層部分に配線パターンを形成し、前記樹脂硬化膜パターンを除去する工程
(VII) 前記配線パターン上に再配線絶縁層を形成する工程
尚、プロセス簡略化のために極薄金属箔を除去せずに配線層として利用した場合に微細化は困難である。極薄金属箔を敢えて除去し、金属配線を形成した方が微細化が効率的である。
また、説明の都合上、図面では個片化後の1つの半導体素子を図示しているが、個片化前の状態(複数の半導体素子が1枚のエリアアレイ状に形成されている状態)についても本発明は適用できる。
工程(I)では、ピーラブル金属箔の極薄金属箔上に、接着材料を介して、半導体素子を固定する。
図1は、本実施形態で使用するピーラブル金属箔の概略断面図である。ピーラブル金属箔は、例えばキャリア金属箔(コア基材+金属箔)と、離型層(剥離層)と、極薄金属層から構成される。キャリア金属箔の厚みは、極薄金属層の厚みより厚ければ特に制限はないが、10〜30μmであることが好ましく、10〜20μmであることがより好ましい。
固定部材としてのピーラブル金属箔1は、例えば、コア基材11の両面に金属箔12を有し、金属箔12の一面上に離型層(図示せず)を介して極薄金属箔13を有する積層体である。
コア基材は、特に限定されるものではないが、ガラスクロスと樹脂からなる基板(ガラスクロスに樹脂を含浸させたガラスクロス入り基板等など)、シリコンウエハ、ガラス、ステンレス(SUS)板などの高剛性材料が好ましい。
コア基材の厚みは、0.3mm〜1.2mmであるとより好ましく、0.4mm〜0.8mmであるとさらに好ましい。
コア基材の平均熱膨張係数は、TMA装置(TA2940、ティー・エイ・インスツルメント社製)により測定することができる。幅5.0mm、長さ50mm、厚さ0.2mmに加工したコア基材を準備し、測定モードは引張りで、印可加重は0.05N、チャック間距離20mm、昇温速度10℃/分で25℃から150℃までの変位量を測定し、平均熱膨張係数を算出するとよい。
コア基材の室温弾性率は、動的粘弾性測定装置(RSA-III、ティー・エイ・インスツルメント社製)により測定することができる。幅2.0mm、長さ50mm、厚さ0.1mmに加工したコア基材を準備し、測定周波数1Hz、チャック間距離20mm、測定温度25℃の条件で引張り方向の弾性率を測定するとよい。
金属箔は、例えば銅、ニッケル、アルミ等からなる金属箔であり、好ましくは銅箔である。
金属箔の厚みは、3μmから20μmの範囲であると好ましい。
極薄金属箔の厚みは0.5μmから12μmの範囲であることが好ましい。極薄金属箔の厚みが当該範囲にあることで、極薄金属箔そのものの作製が容易となる他、微細化も容易となる。極薄金属箔の厚みは1μm〜9μmであるとより好ましく、3μm〜7μmであるとさらに好ましい。
極薄金属箔の材質は特に限定するものではないが、配線材料として一般的な銅が好適である。
半導体素子2は、ピーラブル金属箔1との接続面に接着材料であるアンダーフィルフィルム16を有し、当該アンダーフィルフィルムの開口部であって半導体素子本体14の接続端子部に形成された金属ポスト15を具備する。
アンダーフィルフィルムは、熱硬化性樹脂からなるフィルム、熱可塑性樹脂からなるフィルム、感光性樹脂からなるフィルム等が使用できる。これらのうち、金属ポスト15の箇所を予め開口できる観点から、感光性樹脂からなる感光性を有する接着フィルムが好ましい。
アンダーフィルフィルム16は、予め個片化前のウエハ状の半導体素子本体14の能動面(ピーラブル金属箔接続面)にラミネート等で貼り付けるのが好ましい。
金属ポスト15を備える半導体素子本体14のピーラブル金属箔接続面に、感光性を有する接着フィルム16をラミネート等で貼り付ける。次いで、金属ポスト15に対応する部分の感光性を有する接着フィルムを開口して金属ポスト15を露出させる。感光性を有する接着フィルムの開口は、露光及び現像処理により実施できる。
上記エポキシ樹脂としては、ビフェノール型エポキシ樹脂、ビフェニル型エポキシ樹脂、クレゾール型エポキシ樹脂、ノボラック型エポキシ樹脂等を用いることができる。
上記活性光線の光源としては、公知の光源を用いることができる。例えば、カーボンアーク灯、水銀蒸気アーク灯、超高圧水銀灯、高圧水銀灯、キセノンランプ等の紫外線を有効に放射するものを使用できる。また、直接描画方式のダイレクトレーザ露光を用いてもよい。
現像処理に用いる現像液としては、例えば、20℃〜50℃の水酸化テトラメチルアンモニウム(TMAH)の希薄溶液(1〜5質量%水溶液)等のアルカリ現像液が挙げられる。現像処理としては、スプレー、揺動浸漬、ブラッシング及びスクラッピング等の公知の方法が挙げられる。
尚、ここでアンダーフィルフィルムが感光性を有する接着フィルムである場合、「アンダーフィルフィルムの厚み」とはアンダーフィルフィルムの感光層の厚みを指す。
上記と同様の理由から、アンダーフィルフィルム6の室温弾性率が1GPaから10GPaの範囲であることが好ましい。
その後、150℃前後で1時間程度の熱硬化を行っても構わないし、後述の封止フィルム17と併せて熱硬化を実施してもよい。
工程(II)では封止材料で半導体素子を封止する。
図3は、半導体素子2を封止フィルム17にて封止した状態を示す概略断面図である。
本実施形態では、封止材料を用いて半導体素子本体14を覆う封止フィルム17を形成する(図3参照)。当該封止材料には熱硬化性樹脂、熱可塑性樹脂及び感光性樹脂のいずれでもよい。封止フィルムは、微細な開口部を設けることができることから、感光性を有する封止フィルムが好ましい。
封止フィルム17による封止はラミネート方式、コンプレッション方式等の公知の方法が採用できる。
上記酸変性エポキシ樹脂としては、ビフェノール型エポキシアクリレート、ビフェニル型エポキシアクリレート、クレゾールノボラック型エポキシアクリレート等を用いることができ、クレゾールノボラック型エポキシアクリレートが好ましい。
上記エポキシ樹脂としては、ビフェノール型エポキシ樹脂、ビフェニル型エポキシ樹脂、クレゾール型エポキシ樹脂、ノボラック型エポキシ樹脂等を用いることができる。
封止フィルムの厚みが50μm以上であれば半導体素子本体14を封止するのに十分な厚みである。一方、封止フィルムの厚みが300μm以下であれば封止フィルムに微細な開口部を容易に形成できる。
尚、ここで封止フィルムが感光性を有する封止フィルムである場合、「封止フィルムの厚み」とは封止フィルムの感光層の厚みを指す。
同様に理由から、封止フィルムの室温弾性率は1GPaから10GPaの範囲であることが好ましい。
図4は封止フィルム17に開口部17aを形成した状態を示す概略断面図であり、図5は当該開口部17aに金属めっき部18を形成した状態を示す概略断面図である。
露光処理については、マスクパターンを通して活性光線を照射することにより、封止フィルム17の所定部分を露光し、光硬化させる。活性光線の光源としては、アンダーフィルフィルムと同様に公知の光源を用いることができる。露光量は使用する装置や感光性樹脂組成物の組成によって異なるが、好ましくは10mJ/cm2〜600mJ/cm2であり、より好ましくは20mJ/cm2〜400mJ/cm2である。露光量を10mJ/cm2〜600mJ/cm2とすることで光硬化が十分となり、開口部を安定して形成することができる。
上記現像処理に用いる現像液としては、例えば、20℃〜50℃の炭酸ナトリウムの希薄溶液(1〜5質量%水溶液)等のアルカリ現像液が用いられる。現像処理としては、スプレー、揺動浸漬、ブラッシング及びスクラッピング等の公知の方法が適用できる。これにより所定の開口部17aが形成される。
開口部17aを設けた後、150℃前後で1時間程度、封止フィルム17の熱硬化処理を行ってもよい。
金属めっき部は電解めっき法により形成することが好ましい。
金属めっき部は銅箔である金属めっき部が好ましい。
工程(III)では、極薄金属箔の裏面(極薄金属箔の半導体素子を固定した面の裏面、極薄金属箔の金属箔との接触面)を露出させる。
図6は、極薄金属箔13の裏面を露出させた状態を示す概略断面図である。極薄金属箔13の裏面は、金属箔12から極薄金属箔13を剥離することにより露出できる。
剥離方法については特に制限はない。例えば、封止フィルム17のピーラブル金属箔1側と反対の面を真空吸着してコア基材11と金属箔12を同時に剥離させる方法がある。このとき、封止フィルム17の面に仮固定材を介してシリコンウエハ、ガラスフィルム、SUS板、コア基材等の固定板を貼り付けてから機械剥離をしてもよい。このSUS板等の固定板は半導体パッケージごとに個片化されるまで貼り付けたままでもよい。固定板を貼り付けることで、再配線絶縁層形成やはんだボール搭載時のハンドリング性が向上し、特に薄型半導体パッケージに有効である。
工程(IV)では、極薄金属箔を除去してシード層を形成する。
図7は、極薄金属箔13を除去した状態を示す概略断面図であり、図8は極薄金属箔除去面にシード層19を形成した状態を示す概略断面図である。
上記エッチング処理に用いるエッチング液としては、極薄金属箔を構成する材料の種類によって適宜選択される。例えば、極薄金属箔が銅箔である場合、塩化鉄と塩酸の混合水溶液や、塩化銅と塩酸の混合水溶液が一般的に用いられる。エッチング方法としては、スプレー、揺動浸漬、ブラッシング及びスクラッピング等の公知の方法が採用できる。これにより金属ポスト15及び金属めっき部18を露出できる(図7参照)。
無電解銅めっき法によりシード層を形成する場合、シード層の厚さは特に制限はないが、0.1μm〜1.0μmが好ましい。
シード層は、スパッタ法によっても形成できる。当該スパッタ法に用いるターゲットは適宜選択できるが、例えばTi/Cuターゲットである。Ti/Cuターゲットを用いてスパッタ法によりシード層を形成する場合、TiやCuの厚みは特に制限はないが、Tiで20nm〜100nm、Cuで100nmから500nm程度が好適である。最外層の電極には市販の無電解ニッケル/金めっき液等を用いてめっき処理を施すこともできる。
工程(V)ではシード層上に感光性材料を用いて樹脂硬化膜パターンを形成する。
図9はシード層19上にパターン化したドライフィルムレジスト20を形成した状態を示す概略断面図であり、ドライフィルムレジストが感光性材料に対応する。本実施形態ではシード層19上にドライフィルムレジストの樹脂硬化膜パターン20を形成する。
工程(VI)では電解めっきによって感光性材料からなるパターンの開口部分に配線パターンを形成し、その後、感光性材料からなるパターンを除去する。これにより、感光性材料からなるパターンで覆われていないシード層部分に、配線パターンが形成される。
図10は、ドライフィルムレジストパターン20の開口部分に配線パターン(金属配線)21を形成した後、ドライフィルムレジストパターン20を除去し、及び当該ドライフィルムレジストパターン20の除去によって露出したシード層19を除去した状態を示す概略断面図である。
配線パターンの厚さは1〜20μmが好ましい。また、配線パターンは銅箔である配線パターンが好ましい。
ドライフィルムレジストパターンの剥離液による除去は、公知の方法で実施できる。
シード層の除去は、例えばエッチング液を用いてエッチングにより除去することができ、公知の方法で実施できる。
工程(VII)では、配線パターン上に再配線絶縁層を形成する。
図11は、配線パターン21の開口部及び当該配線パターン21の一部(両端部)を被覆するように再配線絶縁層22を形成した状態を示す概略断面図である。
例えば、再配線絶縁層の形成に液状の感光性樹脂を用いる場合、スピンコータで所定の厚みの被膜を形成し、その後、露光及び現像処理により所定のパターンを形成する。形成したパターンを窒素雰囲気で熱硬化させることで再配線絶縁層を形成できる(図11参照)。
無電界めっきやスパッタ処理等によりシード層を形成する(図示省略)。その後、配線形成用レジストを形成し、露光、現像処理によりパターンを形成する。次いで、電界めっきにより配線パターンを形成する(図示省略)。次いで、レジストをはく離し、シード層を除去する(図示省略)。その後、感光性材料で再配線絶縁層を形成する(図示省略)。
<ピーラブル金属箔の準備>
2枚の銅箔で両面が挟持されたコア基材であって、2枚の銅箔の一方の面に極薄金属箔としてピーラブル銅箔を備えるピーラブル金属箔(日立化成株式会社 MCLE−705(LH)N3DX)を準備した(図1参照)。このとき、コア基材の厚さは0.41mmであり、銅箔厚さは両面ともに18μmであり、片面の最外層のピーラブル銅箔の厚さは3μmとした。
上記ピーラブル金属箔を100mm×100mmの大きさに加工した。
尚、極薄金属箔であるピーラブル銅箔には厚さ3μmのものに加えて、2μm、5μmの計3種類を準備した。極薄金属箔の厚みが2μmのものをN2DX(実施例2)、3μmのものをN3DX(実施例1)、5μmのものをN5DX(実施例3)とした。
8inchウエハの半導体素子(株式会社ウォルツ WALTS−TEG CC80−0101JY_(PI)_ModelI)を準備した。この半導体素子についてバックグラインド加工を行い、70μmの厚さとした。端子には高さ30μmの銅ポストが形成されているものを準備した(図2参照)。
半導体素子の感光性を有する接着フィルムの材料であるアルカリ可溶性樹脂P−1を以下の方法で調製した。
撹拌機、温度計、窒素置換装置(窒素流入管)、及び水分受容器付きの還流冷却器を備えた300mLフラスコ内に、ジアミンである2,2−ビス(3−アミノ−4−ヒドロキシフェニル)ヘキサフルオロプロパン(セントラル硝子社製、商品名:BIS−AP−AF、分子量:366)を14.64g(0.04mol)、ポリオキシプロピレンジアミン(BASF社製、商品名:D−400、分子量:433)を17.32g(0.04mol)及び3,3’−(1,1,3,3−テトラメチルジシロキサン−1,3−ジイル)ビスプロピルアミン(東レ・ダウコーニング(株)製、商品名:BY16−871EG、分子量:248.5)を2.485g(0.01mol);m−アミノフェノールを2.183g(0.02mol);並びに溶媒であるN−メチル−2−ピロリドン(以下「NMP」と略す。)80gを仕込み、撹拌してジアミンを溶媒に溶解させた。
上記フラスコを氷浴中で冷却しながら、4,4’−オキシジフタル酸二無水物(以下「ODPA」と略す。)を31g(0.1mol)、フラスコ内の溶液に少量ずつ添加した。添加終了後、窒素ガスを吹き込みながら溶液を180℃に昇温させて5時間保温して、ポリイミド樹脂P−1を得た。
ベース樹脂としてアルカリ可溶性樹脂P−1;光架橋剤としてM−313(東亜合成社製、イソシアヌル酸EO変性ジアクリレート及びイソシアヌル酸EO変性トリアクリレート)をベース樹脂100質量部に対して80質量部;光重合開始剤としてI−819(チバ・ジャパン社製、ビス(2,4,6−トリメチルベンゾイル)−フェニルフォスフィンオキサイド)をベース樹脂100質量部に対して3質量部;及び熱硬化剤成分としてYDF−870GS(東都化成社製、ビスフェノールF型ビスグリシジルエーテル)をベース樹脂100質量部に対して30質量部配合して、感光性樹脂組成物を調製した。
続いて、感光性を有する接着フィルムの基材であるPETフィルムと接している側とは反対側の表面上に、ポリエチレンフィルムを保護フィルムとして貼り合わせ、感光性を有する接着フィルム部材を得た。
形成した感光性を有する接着フィルム上に、パターンを形成したフォトツールを密着させ、オーク製作所社製EXM‐1201型露光機を使用して、500mJ/cm2のエネルギー量で露光を行った。次いで、80℃、30秒の熱処理を行い、感光性を有する接着フィルム上のPETフィルムを剥離した。次いで、30℃の2.38重量%TMAH水溶液で90秒の時間でスプレー現像を行い、感光性を有する接着フィルムを開口し、金属ポスト(電極部)を露出させ、純水洗浄した。
上記手順により、金属ポスト及び接着フィルム(アンダーフィルフィルム)を備える半導体素子を製造した。
得られた半導体素子を7.3mm×7.3mmに加工し、能動面(アンダーフィルフィルム面)がピーラブル金属箔のピーラブル銅箔(極薄金属箔)に張り合わさるように実装した(図2参照)。
上記実装にはフリップチップボンダーを用い、ステージ設定温度80℃、フリップチップボンダーのヘッド温度140℃、及び圧着時間2秒の設定で実装した。荷重は50Nで行った。
封止フィルム材料である感光性樹脂組成物を以下の方法で調製した。
カルボキシル基を含有するアルカリ現像性樹脂として、酸変性したクレゾールノボラック型エポキシアクリレート(CCR−1219H、日本化薬株式会社製、商品名)を、光開始剤成分として、2,4,6−トリメチルベンゾイル−ジフェニル−フォスフィンオキサイド(ダロキュアTPO、チバ・ジャパン社製、商品名)、及びエタノン,1−[9−エチル−6−(2−メチルベンゾイル)−9H−カルバゾール−3−イル]−,1−(o−アセチルオキシム)(イルガキュアOXE−02、チバ・ジャパン社製、商品名)を、熱硬化剤成分として、ビフェノール型エポキシ樹脂(YX−4000、ジャパンエポキシレジン株式会社製、商品名)を、無機フィラー成分として、シランカップリング処理した平均粒径が500nmのシリカフィラーをそれぞれ配合し、感光性樹脂組成物を調製した。ここで、無機フィラー成分は、樹脂分に対して40重量%になるように配合した。
得られた封止フィルム部材の保護フィルム(ポリエチレンフィルム)を剥離し、露出した感光性樹脂層を、ピーラブル金属箔の半導体素子実装側に貼りあわせて、半導体素子上に封止フィルムを積層した(図3参照)。貼り合わせは、プレス式真空ラミネータ(MVLP−500、名機製作所製、商品名)を用いた。プレス条件は、プレス熱板温度80℃、真空引き時間20秒、ラミネートプレス時間30秒、気圧4kPa以下、圧着圧力0.5MPaの下で行った。
形成した封止フィルム上に、パターンを形成したフォトツールを密着させ、オーク製作所社製EXM‐1201型露光機を使用して、500mJ/cm2のエネルギー量で露光を行った。次いで、常温で1時間静置した後、封止フィルムのポリエチレンテレフタレートフィルムを剥離し、30℃の1重量%炭酸ナトリウム水溶液で、180秒の時間でスプレー現像を行い、封止フィルムに開口部を設けた(図4の開口部17aを参照)。続いて、紫外線照射装置(オーク製作所社製)を使用して1.5J/cm2のエネルギー量で封止フィルムに紫外線照射を行い、クリーンオーブンで175℃、2時間で熱硬化した(図4参照)。
封止フィルムの開口部に、電解銅めっき法により金属材料(銅)を充填して金属めっき部を形成した(図5の金属めっき部18を参照)。
次いで、積層体の封止フィルムの面を真空吸着して、2枚の銅箔で挟持されたコア基材部分を機械剥離してピーラブル銅箔を露出させた(図6参照)。
次いで、塩化第二鉄(30重量%)の水溶液を用いて、スプレー方式によりピーラブル銅箔をエッチングし、金属ポスト及び金属めっき部を露出した(図7参照)。
積層体の露出させた金属ポスト及び金属めっき部側を、スパッタ法によりTiを100nm蒸着し、連続してCuを300nm蒸着し、シード層を形成した(図8のシード層19を参照)。
感光性樹脂組成物であるドライフィルムレジスト(日立化成株式会社 Photec RY−3525)を、ロールラミネーターによりCuシード層上にラミネートした。次いで、パターンを形成したフォトツールを密着させ、露光機(オーク製作所社製EXM‐1201型)を使用して、100mJ/cm2のエネルギー量で露光を行った。次いで、30℃の1質量%炭酸ナトリウム水溶液で、90秒間スプレー現像を行い、感光性樹脂組成物を開口させてドライフィルムレジストのパターンを形成した(図9のドライフィルムレジストパターン20を参照)。
積層体のドライフィルムレジストパターンの開口部分に電解銅めっき法により配線パターンを形成した(図10の配線パターン21参照)。
次いで、はく離液によってドライフィルムレジストパターンを除去した(図10参照)。
次いで、エッチング液によりドライフィルムレジストパターンの除去により露出したシード層を除去した(図10参照)。
積層体の配線パターンの開口部分を被覆するように配線パターン上に再配線絶縁層を形成した(図11の再配線絶縁層22を参照)。
具体的には、スピンコータで感光性再配線材料(日立化成株式会社 AH−1170T)を塗布し、露光・現像処理を行った。次いで、所定温度200℃で窒素雰囲気下(酸素濃度50ppm以下)、1時間の熱硬化を行い、再配線絶縁層を形成した(図11参照)。
リフロー装置を用いて、窒素雰囲気下(酸素濃度100ppm以下)ではんだボールを搭載し、最後に、ダイシングすることによって、パッケージサイズが14mm×14mmの半導体パッケージを得た(図12のはんだボール23及び半導体装置100参照)。
ピーラブル金属箔のピーラブル銅箔の厚さを2μmとした他は実施例1と同様にして半導体パッケージを製造した。
ピーラブル金属箔のピーラブル銅箔の厚さを5μmとした他は実施例1と同様にして半導体パッケージを製造した。
封止フィルムの膜厚を100μmとした他は実施例1と同様にして半導体パッケージを製造した。
封止フィルムの膜厚を140μmとした他は実施例1と同様にして半導体パッケージを製造した。
接着フィルムの膜厚を35μmとし、封止フィルムの厚さを100μmとした他は実施例1と同様にして半導体パッケージを製造した。
接着フィルムの膜厚を45μmとし、封止フィルムの厚さを140μmとした他は実施例1と同様にして半導体パッケージを製造した。
実施例1−3で製造した半導体パッケージの仕様を表1に示す。
また、得られた半導体パッケージについて以下の評価を行った。結果を表2に示す。
◎:配線パターン幅/配線パターン間のスペース幅が10μm/10μm以下
○:配線パターン幅/配線パターン間のスペース幅が15μm/15μm以下
△:配線パターン幅/配線パターン間のスペース幅が20μm/20μm以下
◎:開口部の開口径が80μm以下
○:開口部の開口径が100μm以下
△:開口部の開口径が140μm以下
○:半導体素子をピーラブル銅箔上に実装できた
×:半導体素子をピーラブル銅箔上に実装できなかった
2 半導体素子
11 コア基材
12 金属箔
13 極薄金属箔
14 半導体素子本体
15 金属ポスト
16 アンダーフィルフィルム
17 封止フィルム
17a 開口部
18 金属めっき部
19 シード層
20 樹脂硬化膜パターン
21 配線パターン
22 再配線絶縁層
23 はんだボール
100 半導体パッケージ
111 コア基材
112 配線パターン
113 層間絶縁層
114 ビア開口
115 配線パターン
116 ソルダーレジスト
110 下段半導体パッケージ用プリント配線板
120 バンプ付き半導体素子
130 アンダーフィル材
140 封止材
141 封止開口
142 接続材料
Claims (10)
- (I)半導体素子本体に、接着材料層を形成し、半導体素子を得て、
ピーラブル金属箔の極薄金属箔上に、接着材料層を介して、前記半導体素子を固定する工程と、
(II)封止材料で前記半導体素子を封止する工程と、
(III)前記極薄金属箔の裏面を露出させる工程と、
(IV)前記極薄金属箔を除去してシード層を形成する工程と、
(V)前記シード層上に感光性材料を用いて硬化膜パターンを形成する工程と、
(VI)電解めっきによって前記硬化膜パターンに覆われていないシード層部分に配線パターンを形成し、前記硬化膜パターンを除去する工程と、
(VII)前記配線パターン上に再配線絶縁層を形成する工程と、
を含む半導体装置の製造方法。 - 前記(II)の工程後、かつ、前記(III)の工程前に、
(IIa)前記(II)の工程で形成した封止部の少なくとも一部に、前記極薄金属箔に至る開口部を形成する工程と、
(IIb)前記開口部に電解めっきにより金属めっき部を形成する工程とを含む請求項1に記載の半導体装置の製造方法。 - 前記ピーラブル金属箔が、ガラスクロスと樹脂を含むコア基材と、金属箔と、極薄金属箔をこの順に有する請求項1又は2に記載の半導体装置の製造方法。
- 前記コア基材の厚みが0.2mm〜2.0mmである請求項3に記載の半導体装置の製造方法。
- 前記極薄金属箔の厚みが0.5μm〜12μmである請求項1〜4のいずれか一項に記載の半導体装置の製造方法。
- 前記極薄金属箔が銅箔である請求項1〜5のいずれか一項に記載の半導体装置の製造方法。
- 前記接着材料層の接着材料が感光性を有する接着フィルムである請求項1〜6のいずれか一項に記載の半導体装置の製造方法。
- 前記感光性を有する接着フィルムの厚みが10μm〜50μmである請求項7に記載の半導体装置の製造方法。
- 前記封止材料が感光性を有しフィルム状である請求項1〜8のいずれか一項に記載の半導体装置の製造方法。
- 前記フィルム状の封止材料の厚みが50μm〜300μmである請求項9に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015054808A JP6468017B2 (ja) | 2015-03-18 | 2015-03-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015054808A JP6468017B2 (ja) | 2015-03-18 | 2015-03-18 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016178108A JP2016178108A (ja) | 2016-10-06 |
JP6468017B2 true JP6468017B2 (ja) | 2019-02-13 |
Family
ID=57070280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015054808A Expired - Fee Related JP6468017B2 (ja) | 2015-03-18 | 2015-03-18 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6468017B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101952865B1 (ko) | 2016-10-10 | 2019-02-27 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 및 감광성 수지 조성물 |
JP6880661B2 (ja) * | 2016-11-04 | 2021-06-02 | 昭和電工マテリアルズ株式会社 | 半導体用仮固定材及びそれを用いた半導体装置の製造方法。 |
WO2018096830A1 (ja) * | 2016-11-28 | 2018-05-31 | 株式会社村田製作所 | 電子部品及びその製造方法 |
JP6540912B2 (ja) | 2016-12-07 | 2019-07-10 | 株式会社村田製作所 | 電子部品及びその製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4204989B2 (ja) * | 2004-01-30 | 2009-01-07 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
JP2009272512A (ja) * | 2008-05-09 | 2009-11-19 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
KR101678054B1 (ko) * | 2010-06-28 | 2016-11-22 | 삼성전자 주식회사 | 반도체 패키지 및 그 반도체 패키지 제조방법 |
JP2014086598A (ja) * | 2012-10-24 | 2014-05-12 | Hitachi Chemical Co Ltd | 半導体装置の製造方法、半導体装置、及び感光性樹脂組成物 |
JP2014220402A (ja) * | 2013-05-09 | 2014-11-20 | 凸版印刷株式会社 | 半導体パッケージ基板の製造方法 |
-
2015
- 2015-03-18 JP JP2015054808A patent/JP6468017B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2016178108A (ja) | 2016-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2654388B1 (en) | Semiconductor package, semiconductor apparatus and method for manufacturing semiconductor package | |
KR102560487B1 (ko) | 반도체 장치의 제조 방법, 플립 칩형 반도체 장치의 제조 방법, 반도체 장치 및 플립 칩형 반도체 장치 | |
TWI405309B (zh) | 散熱基板及其製造方法 | |
JP2008166824A (ja) | マルチチップパッケージおよびその形成方法 | |
JP4434845B2 (ja) | 半導体モジュールとその製造方法および半導体装置 | |
JP6468017B2 (ja) | 半導体装置の製造方法 | |
TW202139373A (zh) | 嵌入式晶片封裝及其製造方法 | |
JP2013251368A (ja) | 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれにより得られる半導体装置 | |
JP2014056924A (ja) | 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれらにより得られる半導体装置 | |
JPWO2018139407A1 (ja) | 半導体装置の製造方法、モールドアンダーフィル用感光性樹脂組成物及び半導体装置 | |
CN113396241A (zh) | 布线基板及其制造方法 | |
JP2016213315A (ja) | 半導体装置の製造方法、及び半導体装置 | |
KR20180008308A (ko) | 반도체 장치의 제조 방법 | |
JP2016139754A (ja) | 半導体装置の製造方法 | |
JP2016139752A (ja) | 半導体装置の製造方法 | |
JP2011108733A (ja) | 半導体装置及びその製造方法 | |
JP6627390B2 (ja) | 感光性封止樹脂組成物、それを用いた半導体装置の製造方法及び半導体装置 | |
JP2022097755A (ja) | 配線層の製造方法並びにシード層の形成方法 | |
JP6511830B2 (ja) | 半導体装置の製造方法 | |
JP2018067659A (ja) | 半導体装置の製造方法 | |
JP2016201414A (ja) | 半導体装置及びその製造方法 | |
JP2016025217A (ja) | プリント配線板及びその製造方法並びに熱硬化性樹脂組成物及び樹脂フィルム | |
JP2003174257A (ja) | 配線板及びその製造方法、半導体搭載用基板及びその製造方法、半導体パッケージ及びその製造方法 | |
JP7348857B2 (ja) | 半導体装置の製造方法 | |
Lau | Redistribution-Layers (RDLS) for Fan-Out Panel-Level Packaging |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20171204 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181231 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6468017 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |