JP6468017B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6468017B2 JP6468017B2 JP2015054808A JP2015054808A JP6468017B2 JP 6468017 B2 JP6468017 B2 JP 6468017B2 JP 2015054808 A JP2015054808 A JP 2015054808A JP 2015054808 A JP2015054808 A JP 2015054808A JP 6468017 B2 JP6468017 B2 JP 6468017B2
- Authority
- JP
- Japan
- Prior art keywords
- metal foil
- film
- manufacturing
- semiconductor device
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、半導体装置の製造方法に関する。より詳しくは、微細化や高密度化の要求が高い三次元対応の半導体パッケージを充分に効率よく、低コストに製造するための半導体装置の製造方法に関する。
代表的な三次元半導体パッケージとして、ロジック系パッケージの上にメモリ系パッケージを積層するパッケージ・オン・パッケージがある。パッケージ・オン・パッケージはパッケージ上にパッケージを積層することで面方向の実装密度を高くできることから、スマートフォンやタブレット端末に広く採用されており、高速化、高機能化の必須アイテムとなっている。
ところで、パッケージ・オン・パッケージ構造では、上下のパッケージを電気的に接続する必要がある。従来、下段半導体パッケージは基板上に半導体素子をフリップチップ実装しただけの単純な構造であり、上段のパッケージをはんだボールを介して接続すればよかった。
しかしながら、近年の軽薄短小化の要求から、下段半導体パッケージの反りが増大し、上段パッケージとの接続を確保することが困難になってきている。そこで、下段半導体パッケージの半導体素子を封止材で封止し、パッケージ反りを抑制する構造が提案され、実用化されている（例えば非特許文献１参照）。さらに、生産性向上の観点から、有機基板を使用せず、チップを再配置して、再配線絶縁層を形成するパッケージも実用化され始めている（例えば非特許文献２参照）。
Ａｐｐｌｉｃａｔｉｏｎ ｏｆ Ｔｈｒｏｕｇｈ Ｍｏｌｄ Ｖｉａ（ＴＭＶ） ａｓ ＰｏＰ Ｂａｓｅ Ｐａｃｋａｇｅ，Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｍｐｏｎｅｎｔｓ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｎｆｅｒｅｎｃｅ（ＥＣＴＣ），２００８
Ａｄｖａｎｃｅｄ Ｌｏｗ Ｐｒｏｆｉｌｅ ＰｏＰ Ｓｏｌｕｔｉｏｎ ｗｉｔｈ Ｅｍｂｅｄｄｅｄ Ｗａｆｅｒ Ｌｅｖｅｌ ＰｏＰ （ｅＷＬＢ−ＰｏＰ） Ｔｅｃｈｎｏｌｏｇｙ，ＥＣＴＣ，２０１２
非特許文献１及び２に開示の下段半導体パッケージは、封止部にレーザーによりビア（開口）を設けることにより、ビアを介して上下段半導体パッケージを電気的に接続することができる。
図１３は、従来の下段半導体パッケージの製造方法の一実施形態を示す図である。下段半導体パッケージ１００Ａは、まず、コア基材１１１の両面に配線パターン１１２を形成する（図１３（ａ））。次いで、層間絶縁層１１３を両面に形成後、ビア１１４及び配線パターン１１５を形成する（図１３（ｂ））。なお、ビア開口１１４はＹＡＧレーザーや炭酸ガスレーザーを用いて行われる。
次いで、両面に液状またはフィルム状のソルダーレジスト１１６を形成し、所定箇所を露光及び現像処理により開口する（図１３（ｃ）参照）。このようにして下段半導体パッケージ用プリント配線板１１０を作製する。
次いで、両面に液状またはフィルム状のソルダーレジスト１１６を形成し、所定箇所を露光及び現像処理により開口する（図１３（ｃ）参照）。このようにして下段半導体パッケージ用プリント配線板１１０を作製する。
続いて、バンプ付き半導体素子１２０を得られたプリント配線板１１０に実装する（図１３（ｄ）参照）。次いで、アンダーフィル材１３０をバンプ付き半導体素子１２０と、プリント配線板１１０の間に含浸させる（図１３（ｅ）参照）。
次いで、半導体素子１２０を覆うように封止材１４０で封止する（図１３（ｆ）参照）。その後、封止材１４０に炭酸ガスレーザーを用いて封止開口１４１を設ける（図１３（ｇ）参照）。次いで、封止開口１４１にはんだや金属材料である接続材料１４２を供給し、下段半導体パッケージ１００Ａを作製する（図１３（ｈ）参照）。
次いで、半導体素子１２０を覆うように封止材１４０で封止する（図１３（ｆ）参照）。その後、封止材１４０に炭酸ガスレーザーを用いて封止開口１４１を設ける（図１３（ｇ）参照）。次いで、封止開口１４１にはんだや金属材料である接続材料１４２を供給し、下段半導体パッケージ１００Ａを作製する（図１３（ｈ）参照）。
このようにして得られた下段半導体パッケージ１００Ａは、対応する箇所に封止開口１４１が形成されているため、上段パッケージを下段半導体パッケージに載せて電気的に接続を確保することができる。しかしながら、このような方法で製造された下段半導体パッケージ１００Ａは、製造方法が複雑で、多くの構成材料が必要であった。また、レーザー等の設備導入が必要であり、レーザーによって開口するため残渣が残りやすい問題があった。加えて、上段パッケージと接続する際に酸化物の除去に多くのフラックス材や活性の強いフラックス材が必要となり、その量や種類が適切でないと接続不良を生じ易い等の問題があり改善の余地があった。
本発明の目的は、微細化及び高密度化の要求が高い三次元対応の半導体装置を効率よく、低コストに製造する方法を提供することである。
本発明によれば、以下の半導体装置（半導体パッケージ）の製造方法が提供される。
１．（Ｉ）ピーラブル金属箔の極薄金属箔上に、接着材料を介して、半導体素子を固定する工程と、
（II）封止材料で前記半導体素子を封止する工程と、
（III）前記極薄金属箔の裏面を露出させる工程と、
（IV）前記極薄金属箔を除去してシード層を形成する工程と、
（Ｖ）前記シード層上に感光性材料を用いて硬化膜パターンを形成する工程と、
（VI）電解めっきによって前記硬化膜パターンに覆われていないシード層部分に配線パターンを形成し、前記硬化膜パターンを除去する工程と、
（VII）前記配線パターン上に再配線絶縁層を形成する工程と、
を含む半導体装置の製造方法。
２．前記（II）の工程後、かつ、前記（III）の工程前に、
（IIａ）前記（II）の工程で形成した封止部の少なくとも一部に、前記極薄金属箔に至る開口部を形成する工程と、
（IIｂ）前記開口部に電解めっきにより金属めっき部を形成する工程とを含む１に記載の半導体装置の製造方法。
３．前記ピーラブル金属箔が、ガラスクロスと樹脂を含むコア基材と、金属箔と、極薄金属箔をこの順に有する１又は２に記載の半導体装置の製造方法。
４．前記コア基材の厚みが０．２ｍｍ〜２．０ｍｍである３に記載の半導体装置の製造方法。
５．前記極薄金属箔の厚みが０．５μｍ〜１２μｍである１〜４のいずれか一項に記載の半導体装置の製造方法。
６．前記極薄金属箔が銅箔である１〜５のいずれか一項に記載の半導体装置の製造方法。
７．前記接着材料が感光性を有する接着フィルムである１〜６のいずれか一項に記載の半導体装置の製造方法。
８．前記感光性を有する接着フィルムの厚みが１０μｍ〜５０μｍである７に記載の半導体装置の製造方法。
９．前記封止材料が感光性を有しフィルム状である１〜８のいずれか一項に記載の半導体装置の製造方法。
１０．前記フィルム状の封止材料の厚みが５０μｍ〜３００μｍである９に記載の半導体装置の製造方法。
１．（Ｉ）ピーラブル金属箔の極薄金属箔上に、接着材料を介して、半導体素子を固定する工程と、
（II）封止材料で前記半導体素子を封止する工程と、
（III）前記極薄金属箔の裏面を露出させる工程と、
（IV）前記極薄金属箔を除去してシード層を形成する工程と、
（Ｖ）前記シード層上に感光性材料を用いて硬化膜パターンを形成する工程と、
（VI）電解めっきによって前記硬化膜パターンに覆われていないシード層部分に配線パターンを形成し、前記硬化膜パターンを除去する工程と、
（VII）前記配線パターン上に再配線絶縁層を形成する工程と、
を含む半導体装置の製造方法。
２．前記（II）の工程後、かつ、前記（III）の工程前に、
（IIａ）前記（II）の工程で形成した封止部の少なくとも一部に、前記極薄金属箔に至る開口部を形成する工程と、
（IIｂ）前記開口部に電解めっきにより金属めっき部を形成する工程とを含む１に記載の半導体装置の製造方法。
３．前記ピーラブル金属箔が、ガラスクロスと樹脂を含むコア基材と、金属箔と、極薄金属箔をこの順に有する１又は２に記載の半導体装置の製造方法。
４．前記コア基材の厚みが０．２ｍｍ〜２．０ｍｍである３に記載の半導体装置の製造方法。
５．前記極薄金属箔の厚みが０．５μｍ〜１２μｍである１〜４のいずれか一項に記載の半導体装置の製造方法。
６．前記極薄金属箔が銅箔である１〜５のいずれか一項に記載の半導体装置の製造方法。
７．前記接着材料が感光性を有する接着フィルムである１〜６のいずれか一項に記載の半導体装置の製造方法。
８．前記感光性を有する接着フィルムの厚みが１０μｍ〜５０μｍである７に記載の半導体装置の製造方法。
９．前記封止材料が感光性を有しフィルム状である１〜８のいずれか一項に記載の半導体装置の製造方法。
１０．前記フィルム状の封止材料の厚みが５０μｍ〜３００μｍである９に記載の半導体装置の製造方法。
本発明によれば、微細化及び高密度化の要求が高い三次元対応の半導体装置を効率よく、低コストに製造する方法が提供できる。
本発明の半導体装置の製造方法は、下記工程（Ｉ）〜（VII）を含む：
（Ｉ） ピーラブル金属箔の極薄金属箔上に、接着材料を介して、半導体素子を固定する工程
（II） 封止材料で前記半導体素子を封止する工程
（III） 前記極薄金属箔の裏面を露出させる工程
（IV） 前記極薄金属箔を除去してシード層を形成する工程
（Ｖ） 前記シード層上に感光性材料を用いて樹脂硬化膜パターンを形成する工程
（VI） 電解めっきによって前記樹脂硬化膜パターンに覆われていないシード層部分に配線パターンを形成し、前記樹脂硬化膜パターンを除去する工程
（VII） 前記配線パターン上に再配線絶縁層を形成する工程
（Ｉ） ピーラブル金属箔の極薄金属箔上に、接着材料を介して、半導体素子を固定する工程
（II） 封止材料で前記半導体素子を封止する工程
（III） 前記極薄金属箔の裏面を露出させる工程
（IV） 前記極薄金属箔を除去してシード層を形成する工程
（Ｖ） 前記シード層上に感光性材料を用いて樹脂硬化膜パターンを形成する工程
（VI） 電解めっきによって前記樹脂硬化膜パターンに覆われていないシード層部分に配線パターンを形成し、前記樹脂硬化膜パターンを除去する工程
（VII） 前記配線パターン上に再配線絶縁層を形成する工程
本発明の製造方法は、上段パッケージと電気的に接続するための導体を、極薄金属箔を利用して電解めっきにより一括形成し、極薄金属箔を除去後にＳＡＰ（Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）を用いて微細金属配線を形成することにより、半導体装置（例えば下段半導体パッケージ）を効率的に製造できる。
尚、プロセス簡略化のために極薄金属箔を除去せずに配線層として利用した場合に微細化は困難である。極薄金属箔を敢えて除去し、金属配線を形成した方が微細化が効率的である。
尚、プロセス簡略化のために極薄金属箔を除去せずに配線層として利用した場合に微細化は困難である。極薄金属箔を敢えて除去し、金属配線を形成した方が微細化が効率的である。
以下、図面を参照しながら本発明の一実施形態について詳細に説明する。尚、以下の説明では、同一又は相当部分には同一符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。加えて、図面の寸法比率は図示の比率に限られるものではない。
また、説明の都合上、図面では個片化後の１つの半導体素子を図示しているが、個片化前の状態（複数の半導体素子が１枚のエリアアレイ状に形成されている状態）についても本発明は適用できる。
また、説明の都合上、図面では個片化後の１つの半導体素子を図示しているが、個片化前の状態（複数の半導体素子が１枚のエリアアレイ状に形成されている状態）についても本発明は適用できる。
［工程（Ｉ）］
工程（Ｉ）では、ピーラブル金属箔の極薄金属箔上に、接着材料を介して、半導体素子を固定する。
図１は、本実施形態で使用するピーラブル金属箔の概略断面図である。ピーラブル金属箔は、例えばキャリア金属箔（コア基材＋金属箔）と、離型層（剥離層）と、極薄金属層から構成される。キャリア金属箔の厚みは、極薄金属層の厚みより厚ければ特に制限はないが、１０〜３０μｍであることが好ましく、１０〜２０μｍであることがより好ましい。
固定部材としてのピーラブル金属箔１は、例えば、コア基材１１の両面に金属箔１２を有し、金属箔１２の一面上に離型層（図示せず）を介して極薄金属箔１３を有する積層体である。
工程（Ｉ）では、ピーラブル金属箔の極薄金属箔上に、接着材料を介して、半導体素子を固定する。
図１は、本実施形態で使用するピーラブル金属箔の概略断面図である。ピーラブル金属箔は、例えばキャリア金属箔（コア基材＋金属箔）と、離型層（剥離層）と、極薄金属層から構成される。キャリア金属箔の厚みは、極薄金属層の厚みより厚ければ特に制限はないが、１０〜３０μｍであることが好ましく、１０〜２０μｍであることがより好ましい。
固定部材としてのピーラブル金属箔１は、例えば、コア基材１１の両面に金属箔１２を有し、金属箔１２の一面上に離型層（図示せず）を介して極薄金属箔１３を有する積層体である。
コア基材１１はピーラブル金属箔１に剛性を与えることができる層である。
コア基材は、特に限定されるものではないが、ガラスクロスと樹脂からなる基板（ガラスクロスに樹脂を含浸させたガラスクロス入り基板等など）、シリコンウエハ、ガラス、ステンレス（ＳＵＳ）板などの高剛性材料が好ましい。
コア基材は、特に限定されるものではないが、ガラスクロスと樹脂からなる基板（ガラスクロスに樹脂を含浸させたガラスクロス入り基板等など）、シリコンウエハ、ガラス、ステンレス（ＳＵＳ）板などの高剛性材料が好ましい。
コア基材の厚みは０．２ｍｍ〜２．０ｍｍの範囲であることが好ましい。コア基材の厚みが当該範囲にあればハンドリング性がよく、また、材料費も抑制できる。
コア基材の厚みは、０．３ｍｍ〜１．２ｍｍであるとより好ましく、０．４ｍｍ〜０．８ｍｍであるとさらに好ましい。
コア基材の厚みは、０．３ｍｍ〜１．２ｍｍであるとより好ましく、０．４ｍｍ〜０．８ｍｍであるとさらに好ましい。
コア基材の室温から１５０℃までの平均熱膨張係数は、１×１０−６／℃から１５×１０−６／℃の範囲であることが好ましい。平均熱膨張係数が当該範囲であれば、半導体素子（チップ）をピーラブル金属箔に固定した後の反りの発生を抑制しやすく、また、材料費も抑制できる。
コア基材の平均熱膨張係数は、ＴＭＡ装置（ＴＡ２９４０、ティー・エイ・インスツルメント社製）により測定することができる。幅５．０ｍｍ、長さ５０ｍｍ、厚さ０．２ｍｍに加工したコア基材を準備し、測定モードは引張りで、印可加重は０．０５Ｎ、チャック間距離２０ｍｍ、昇温速度１０℃／分で２５℃から１５０℃までの変位量を測定し、平均熱膨張係数を算出するとよい。
コア基材の平均熱膨張係数は、ＴＭＡ装置（ＴＡ２９４０、ティー・エイ・インスツルメント社製）により測定することができる。幅５．０ｍｍ、長さ５０ｍｍ、厚さ０．２ｍｍに加工したコア基材を準備し、測定モードは引張りで、印可加重は０．０５Ｎ、チャック間距離２０ｍｍ、昇温速度１０℃／分で２５℃から１５０℃までの変位量を測定し、平均熱膨張係数を算出するとよい。
コア基材の室温弾性率は２０ＧＰａから４０ＧＰａの範囲であることが好ましい。室温弾性率が当該範囲であれば、半導体素子をピーラブル金属箔に固定した後の反りの発生を抑制しやすく、また、コア基材の作製が容易となる。
コア基材の室温弾性率は、動的粘弾性測定装置（RSA-III、ティー・エイ・インスツルメント社製）により測定することができる。幅２．０ｍｍ、長さ５０ｍｍ、厚さ０．１ｍｍに加工したコア基材を準備し、測定周波数１Ｈｚ、チャック間距離２０ｍｍ、測定温度２５℃の条件で引張り方向の弾性率を測定するとよい。
コア基材の室温弾性率は、動的粘弾性測定装置（RSA-III、ティー・エイ・インスツルメント社製）により測定することができる。幅２．０ｍｍ、長さ５０ｍｍ、厚さ０．１ｍｍに加工したコア基材を準備し、測定周波数１Ｈｚ、チャック間距離２０ｍｍ、測定温度２５℃の条件で引張り方向の弾性率を測定するとよい。
金属箔１２は、極薄金属箔１３に対する剥離層として機能する。
金属箔は、例えば銅、ニッケル、アルミ等からなる金属箔であり、好ましくは銅箔である。
金属箔の厚みは、３μｍから２０μｍの範囲であると好ましい。
金属箔は、例えば銅、ニッケル、アルミ等からなる金属箔であり、好ましくは銅箔である。
金属箔の厚みは、３μｍから２０μｍの範囲であると好ましい。
極薄金属箔１３は、半導体素子２実装後に当該半導体素子２の支持層として機能する。
極薄金属箔の厚みは０．５μｍから１２μｍの範囲であることが好ましい。極薄金属箔の厚みが当該範囲にあることで、極薄金属箔そのものの作製が容易となる他、微細化も容易となる。極薄金属箔の厚みは１μｍ〜９μｍであるとより好ましく、３μｍ〜７μｍであるとさらに好ましい。
極薄金属箔の材質は特に限定するものではないが、配線材料として一般的な銅が好適である。
極薄金属箔の厚みは０．５μｍから１２μｍの範囲であることが好ましい。極薄金属箔の厚みが当該範囲にあることで、極薄金属箔そのものの作製が容易となる他、微細化も容易となる。極薄金属箔の厚みは１μｍ〜９μｍであるとより好ましく、３μｍ〜７μｍであるとさらに好ましい。
極薄金属箔の材質は特に限定するものではないが、配線材料として一般的な銅が好適である。
ピーラブル金属箔１は市販品を使用することができ、例えばＭＣＬＥ−７０５（ＬＨ）Ｎ３ＤＸ（日立化成株式会社製）が挙げられる
図２（ａ）は、本実施形態で使用する半導体素子の概略断面図である。
半導体素子２は、ピーラブル金属箔１との接続面に接着材料であるアンダーフィルフィルム１６を有し、当該アンダーフィルフィルムの開口部であって半導体素子本体１４の接続端子部に形成された金属ポスト１５を具備する。
半導体素子２は、ピーラブル金属箔１との接続面に接着材料であるアンダーフィルフィルム１６を有し、当該アンダーフィルフィルムの開口部であって半導体素子本体１４の接続端子部に形成された金属ポスト１５を具備する。
半導体素子本体１４としては、例えば、マイクロプロセッサ、ロジックＬＳＩ等のロジック系半導体素子や、ＤＲＡＭ、フラッシュメモリ等のメモリ系半導体が挙げられる。
金属ポスト１５は、例えば材質が銅、直径が４０μｍの円錐状、高さは２０μｍのものを使用し、半導体素子の外周部に８０μｍピッチで２列のペリフェラル配置とするとよい。
アンダーフィルフィルム１６は、半導体素子本体１４をピーラブル金属箔の極薄金属箔１３上に固定するための接着材料である。
アンダーフィルフィルムは、熱硬化性樹脂からなるフィルム、熱可塑性樹脂からなるフィルム、感光性樹脂からなるフィルム等が使用できる。これらのうち、金属ポスト１５の箇所を予め開口できる観点から、感光性樹脂からなる感光性を有する接着フィルムが好ましい。
アンダーフィルフィルム１６は、予め個片化前のウエハ状の半導体素子本体１４の能動面（ピーラブル金属箔接続面）にラミネート等で貼り付けるのが好ましい。
アンダーフィルフィルムは、熱硬化性樹脂からなるフィルム、熱可塑性樹脂からなるフィルム、感光性樹脂からなるフィルム等が使用できる。これらのうち、金属ポスト１５の箇所を予め開口できる観点から、感光性樹脂からなる感光性を有する接着フィルムが好ましい。
アンダーフィルフィルム１６は、予め個片化前のウエハ状の半導体素子本体１４の能動面（ピーラブル金属箔接続面）にラミネート等で貼り付けるのが好ましい。
以下、アンダーフィルフィルム１６が感光性を有する接着フィルムの場合について説明する。
金属ポスト１５を備える半導体素子本体１４のピーラブル金属箔接続面に、感光性を有する接着フィルム１６をラミネート等で貼り付ける。次いで、金属ポスト１５に対応する部分の感光性を有する接着フィルムを開口して金属ポスト１５を露出させる。感光性を有する接着フィルムの開口は、露光及び現像処理により実施できる。
金属ポスト１５を備える半導体素子本体１４のピーラブル金属箔接続面に、感光性を有する接着フィルム１６をラミネート等で貼り付ける。次いで、金属ポスト１５に対応する部分の感光性を有する接着フィルムを開口して金属ポスト１５を露出させる。感光性を有する接着フィルムの開口は、露光及び現像処理により実施できる。
感光性を有する接着フィルムの形成に使用できる感光性樹脂組成物は、好ましくはポリイミド樹脂、フォスフィンオキサイド化合物又はオキシムエステル化合物、エポキシ樹脂から選択される１以上を含有する。
上記エポキシ樹脂としては、ビフェノール型エポキシ樹脂、ビフェニル型エポキシ樹脂、クレゾール型エポキシ樹脂、ノボラック型エポキシ樹脂等を用いることができる。
上記エポキシ樹脂としては、ビフェノール型エポキシ樹脂、ビフェニル型エポキシ樹脂、クレゾール型エポキシ樹脂、ノボラック型エポキシ樹脂等を用いることができる。
露光処理では、マスクパターンを通して活性光線を照射することにより、アンダーフィルフィルム１６の所定部分を露光し、光硬化させる。
上記活性光線の光源としては、公知の光源を用いることができる。例えば、カーボンアーク灯、水銀蒸気アーク灯、超高圧水銀灯、高圧水銀灯、キセノンランプ等の紫外線を有効に放射するものを使用できる。また、直接描画方式のダイレクトレーザ露光を用いてもよい。
上記活性光線の光源としては、公知の光源を用いることができる。例えば、カーボンアーク灯、水銀蒸気アーク灯、超高圧水銀灯、高圧水銀灯、キセノンランプ等の紫外線を有効に放射するものを使用できる。また、直接描画方式のダイレクトレーザ露光を用いてもよい。
露光量は使用する装置や感光性樹脂組成物の組成によって異なるが、１０ｍＪ／ｃｍ２〜６００ｍＪ／ｃｍ２が好ましい。露光量が当該範囲にあることで光硬化が適切となり、開口形状を安定して得ることができる。露光量は２０ｍＪ／ｃｍ２〜４００ｍＪ／ｃｍ２がより好ましい。
次いで、現像処理により露光部以外の部分（未露光部）を除去することで、感光性樹脂フィルムの金属ポスト部分を開口して金属ポスト１５を露出させる。
現像処理に用いる現像液としては、例えば、２０℃〜５０℃の水酸化テトラメチルアンモニウム（ＴＭＡＨ）の希薄溶液（１〜５質量％水溶液）等のアルカリ現像液が挙げられる。現像処理としては、スプレー、揺動浸漬、ブラッシング及びスクラッピング等の公知の方法が挙げられる。
現像処理に用いる現像液としては、例えば、２０℃〜５０℃の水酸化テトラメチルアンモニウム（ＴＭＡＨ）の希薄溶液（１〜５質量％水溶液）等のアルカリ現像液が挙げられる。現像処理としては、スプレー、揺動浸漬、ブラッシング及びスクラッピング等の公知の方法が挙げられる。
アンダーフィルフィルムの厚みは１０μｍから５０μｍの範囲であることが好ましい。アンダーフィルフィルムの厚みが当該範囲にあることで、フィルム作製が容易となる他、半導体パケージの薄型化も達成できる。
尚、ここでアンダーフィルフィルムが感光性を有する接着フィルムである場合、「アンダーフィルフィルムの厚み」とはアンダーフィルフィルムの感光層の厚みを指す。
尚、ここでアンダーフィルフィルムが感光性を有する接着フィルムである場合、「アンダーフィルフィルムの厚み」とはアンダーフィルフィルムの感光層の厚みを指す。
アンダーフィルフィルムの室温から１５０℃までの平均熱膨張係数は、２５×１０−６／℃〜１００×１０−６／℃の範囲であることが好ましい。平均熱膨張係数が２５×１０−６／℃以上であれば、フィラーを増量する必要がないため、アンダーフィルフィルムの解像性を低下させるおそれが少ない。一方、平均熱膨張係数が１００×１０−６／℃以下であれば、弾性率が十分であって熱衝撃性も高い傾向がある。
上記と同様の理由から、アンダーフィルフィルム６の室温弾性率が１ＧＰａから１０ＧＰａの範囲であることが好ましい。
上記と同様の理由から、アンダーフィルフィルム６の室温弾性率が１ＧＰａから１０ＧＰａの範囲であることが好ましい。
半導体素子２のピーラブル金属箔１への固定にはフリップチップボンダー等の実装機を用いるのが好ましい。例えばＴＣＢ（Ｔｈｅｒｍａｌ Ｃｏｍｐｒｅｓｓｉｏｎ Ｂｏｎｄｉｎｇ）方式により、アンダーフィルフィルム１６を極薄金属箔１３に固定することができる。図２（ｂ）は、ピーラブル金属箔１の極薄金属箔１３上に、半導体素子２を固定した状態を示す概略断面図である。
その後、１５０℃前後で１時間程度の熱硬化を行っても構わないし、後述の封止フィルム１７と併せて熱硬化を実施してもよい。
その後、１５０℃前後で１時間程度の熱硬化を行っても構わないし、後述の封止フィルム１７と併せて熱硬化を実施してもよい。
［工程（II）］
工程（II）では封止材料で半導体素子を封止する。
図３は、半導体素子２を封止フィルム１７にて封止した状態を示す概略断面図である。
本実施形態では、封止材料を用いて半導体素子本体１４を覆う封止フィルム１７を形成する（図３参照）。当該封止材料には熱硬化性樹脂、熱可塑性樹脂及び感光性樹脂のいずれでもよい。封止フィルムは、微細な開口部を設けることができることから、感光性を有する封止フィルムが好ましい。
封止フィルム１７による封止はラミネート方式、コンプレッション方式等の公知の方法が採用できる。
工程（II）では封止材料で半導体素子を封止する。
図３は、半導体素子２を封止フィルム１７にて封止した状態を示す概略断面図である。
本実施形態では、封止材料を用いて半導体素子本体１４を覆う封止フィルム１７を形成する（図３参照）。当該封止材料には熱硬化性樹脂、熱可塑性樹脂及び感光性樹脂のいずれでもよい。封止フィルムは、微細な開口部を設けることができることから、感光性を有する封止フィルムが好ましい。
封止フィルム１７による封止はラミネート方式、コンプレッション方式等の公知の方法が採用できる。
感光性を有する封止フィルムの形成に使用できる感光性樹脂組成物は、好ましくは酸変性エポキシ樹脂、フォスフィンオキサイド化合物、オキシムエステル化合物、エポキシ樹脂から選択される１以上を含有する。
上記酸変性エポキシ樹脂としては、ビフェノール型エポキシアクリレート、ビフェニル型エポキシアクリレート、クレゾールノボラック型エポキシアクリレート等を用いることができ、クレゾールノボラック型エポキシアクリレートが好ましい。
上記エポキシ樹脂としては、ビフェノール型エポキシ樹脂、ビフェニル型エポキシ樹脂、クレゾール型エポキシ樹脂、ノボラック型エポキシ樹脂等を用いることができる。
上記酸変性エポキシ樹脂としては、ビフェノール型エポキシアクリレート、ビフェニル型エポキシアクリレート、クレゾールノボラック型エポキシアクリレート等を用いることができ、クレゾールノボラック型エポキシアクリレートが好ましい。
上記エポキシ樹脂としては、ビフェノール型エポキシ樹脂、ビフェニル型エポキシ樹脂、クレゾール型エポキシ樹脂、ノボラック型エポキシ樹脂等を用いることができる。
封止フィルムの厚みは５０μｍ〜３００μｍの範囲であることが好ましい。
封止フィルムの厚みが５０μｍ以上であれば半導体素子本体１４を封止するのに十分な厚みである。一方、封止フィルムの厚みが３００μｍ以下であれば封止フィルムに微細な開口部を容易に形成できる。
尚、ここで封止フィルムが感光性を有する封止フィルムである場合、「封止フィルムの厚み」とは封止フィルムの感光層の厚みを指す。
封止フィルムの厚みが５０μｍ以上であれば半導体素子本体１４を封止するのに十分な厚みである。一方、封止フィルムの厚みが３００μｍ以下であれば封止フィルムに微細な開口部を容易に形成できる。
尚、ここで封止フィルムが感光性を有する封止フィルムである場合、「封止フィルムの厚み」とは封止フィルムの感光層の厚みを指す。
封止フィルムの室温から１５０℃までの平均熱膨張係数は２５×１０−６／℃から１００×１０−６／℃の範囲であることが好ましい。平均熱膨張係数が２５×１０−６／℃以上であれば、フィラーを増量する必要がないため、封止フィルムの解像性が低下しないので好ましい。一方、平均熱膨張係数が１００×１０−６／℃以下であれば、得られる半導体パッケージ（半導体装置）の反りを抑制でき、また、ハンドリング性も良好となる。
同様に理由から、封止フィルムの室温弾性率は１ＧＰａから１０ＧＰａの範囲であることが好ましい。
同様に理由から、封止フィルムの室温弾性率は１ＧＰａから１０ＧＰａの範囲であることが好ましい。
本実施形態では、上記工程（II）の後に、工程（II）で形成した封止フィルム１７の少なくとも一部に、極薄金属箔１３の露出に至る開口部を形成する工程（IIａ）と、当該開口部部に電解めっきにより金属めっき部を形成する工程（IIｂ）を実施すると好ましい。
図４は封止フィルム１７に開口部１７ａを形成した状態を示す概略断面図であり、図５は当該開口部１７ａに金属めっき部１８を形成した状態を示す概略断面図である。
図４は封止フィルム１７に開口部１７ａを形成した状態を示す概略断面図であり、図５は当該開口部１７ａに金属めっき部１８を形成した状態を示す概略断面図である。
封止フィルム１７に、感光性を有する封止フィルムを用いた場合、開口部１７ａは露光・現像処理によって形成できる。
露光処理については、マスクパターンを通して活性光線を照射することにより、封止フィルム１７の所定部分を露光し、光硬化させる。活性光線の光源としては、アンダーフィルフィルムと同様に公知の光源を用いることができる。露光量は使用する装置や感光性樹脂組成物の組成によって異なるが、好ましくは１０ｍＪ／ｃｍ２〜６００ｍＪ／ｃｍ２であり、より好ましくは２０ｍＪ／ｃｍ２〜４００ｍＪ／ｃｍ２である。露光量を１０ｍＪ／ｃｍ２〜６００ｍＪ／ｃｍ２とすることで光硬化が十分となり、開口部を安定して形成することができる。
露光処理については、マスクパターンを通して活性光線を照射することにより、封止フィルム１７の所定部分を露光し、光硬化させる。活性光線の光源としては、アンダーフィルフィルムと同様に公知の光源を用いることができる。露光量は使用する装置や感光性樹脂組成物の組成によって異なるが、好ましくは１０ｍＪ／ｃｍ２〜６００ｍＪ／ｃｍ２であり、より好ましくは２０ｍＪ／ｃｍ２〜４００ｍＪ／ｃｍ２である。露光量を１０ｍＪ／ｃｍ２〜６００ｍＪ／ｃｍ２とすることで光硬化が十分となり、開口部を安定して形成することができる。
上記露光処理後、現像処理により露光部以外の部分（未露光部）の封止フィルム１７を除去することで、極薄金属箔１３を露出させる開口部１７ａを形成する。
上記現像処理に用いる現像液としては、例えば、２０℃〜５０℃の炭酸ナトリウムの希薄溶液（１〜５質量％水溶液）等のアルカリ現像液が用いられる。現像処理としては、スプレー、揺動浸漬、ブラッシング及びスクラッピング等の公知の方法が適用できる。これにより所定の開口部１７ａが形成される。
開口部１７ａを設けた後、１５０℃前後で１時間程度、封止フィルム１７の熱硬化処理を行ってもよい。
上記現像処理に用いる現像液としては、例えば、２０℃〜５０℃の炭酸ナトリウムの希薄溶液（１〜５質量％水溶液）等のアルカリ現像液が用いられる。現像処理としては、スプレー、揺動浸漬、ブラッシング及びスクラッピング等の公知の方法が適用できる。これにより所定の開口部１７ａが形成される。
開口部１７ａを設けた後、１５０℃前後で１時間程度、封止フィルム１７の熱硬化処理を行ってもよい。
開口部１７ａ形成後であって金属めっき部１８を形成前において、極薄金属箔１３上の酸化膜や残渣を除去する目的で、酸洗処理やプラズマ処理を施しても構わない。
金属めっき部は電解めっき法により形成することが好ましい。
金属めっき部は銅箔である金属めっき部が好ましい。
金属めっき部は電解めっき法により形成することが好ましい。
金属めっき部は銅箔である金属めっき部が好ましい。
［工程（III）］
工程（III）では、極薄金属箔の裏面（極薄金属箔の半導体素子を固定した面の裏面、極薄金属箔の金属箔との接触面）を露出させる。
図６は、極薄金属箔１３の裏面を露出させた状態を示す概略断面図である。極薄金属箔１３の裏面は、金属箔１２から極薄金属箔１３を剥離することにより露出できる。
剥離方法については特に制限はない。例えば、封止フィルム１７のピーラブル金属箔１側と反対の面を真空吸着してコア基材１１と金属箔１２を同時に剥離させる方法がある。このとき、封止フィルム１７の面に仮固定材を介してシリコンウエハ、ガラスフィルム、ＳＵＳ板、コア基材等の固定板を貼り付けてから機械剥離をしてもよい。このＳＵＳ板等の固定板は半導体パッケージごとに個片化されるまで貼り付けたままでもよい。固定板を貼り付けることで、再配線絶縁層形成やはんだボール搭載時のハンドリング性が向上し、特に薄型半導体パッケージに有効である。
工程（III）では、極薄金属箔の裏面（極薄金属箔の半導体素子を固定した面の裏面、極薄金属箔の金属箔との接触面）を露出させる。
図６は、極薄金属箔１３の裏面を露出させた状態を示す概略断面図である。極薄金属箔１３の裏面は、金属箔１２から極薄金属箔１３を剥離することにより露出できる。
剥離方法については特に制限はない。例えば、封止フィルム１７のピーラブル金属箔１側と反対の面を真空吸着してコア基材１１と金属箔１２を同時に剥離させる方法がある。このとき、封止フィルム１７の面に仮固定材を介してシリコンウエハ、ガラスフィルム、ＳＵＳ板、コア基材等の固定板を貼り付けてから機械剥離をしてもよい。このＳＵＳ板等の固定板は半導体パッケージごとに個片化されるまで貼り付けたままでもよい。固定板を貼り付けることで、再配線絶縁層形成やはんだボール搭載時のハンドリング性が向上し、特に薄型半導体パッケージに有効である。
［工程（IV）］
工程（IV）では、極薄金属箔を除去してシード層を形成する。
図７は、極薄金属箔１３を除去した状態を示す概略断面図であり、図８は極薄金属箔除去面にシード層１９を形成した状態を示す概略断面図である。
工程（IV）では、極薄金属箔を除去してシード層を形成する。
図７は、極薄金属箔１３を除去した状態を示す概略断面図であり、図８は極薄金属箔除去面にシード層１９を形成した状態を示す概略断面図である。
本実施形態において、極薄金属箔１３の除去はエッチング処理により実施できる。
上記エッチング処理に用いるエッチング液としては、極薄金属箔を構成する材料の種類によって適宜選択される。例えば、極薄金属箔が銅箔である場合、塩化鉄と塩酸の混合水溶液や、塩化銅と塩酸の混合水溶液が一般的に用いられる。エッチング方法としては、スプレー、揺動浸漬、ブラッシング及びスクラッピング等の公知の方法が採用できる。これにより金属ポスト１５及び金属めっき部１８を露出できる（図７参照）。
上記エッチング処理に用いるエッチング液としては、極薄金属箔を構成する材料の種類によって適宜選択される。例えば、極薄金属箔が銅箔である場合、塩化鉄と塩酸の混合水溶液や、塩化銅と塩酸の混合水溶液が一般的に用いられる。エッチング方法としては、スプレー、揺動浸漬、ブラッシング及びスクラッピング等の公知の方法が採用できる。これにより金属ポスト１５及び金属めっき部１８を露出できる（図７参照）。
極薄金属箔を除去した面（金属ポスト及び金属めっき部の露出面）にシード層を形成する。シード層を形成することにより、電解めっき法による選択的な配線パターンの形成が可能になる。
シード層１９の形成方法は特に限定されないが、無電解めっきやスパッタ処理等によって形成することができる。
無電解銅めっき法によりシード層を形成する場合、シード層の厚さは特に制限はないが、０．１μｍ〜１．０μｍが好ましい。
シード層は、スパッタ法によっても形成できる。当該スパッタ法に用いるターゲットは適宜選択できるが、例えばＴｉ／Ｃｕターゲットである。Ｔｉ／Ｃｕターゲットを用いてスパッタ法によりシード層を形成する場合、ＴｉやＣｕの厚みは特に制限はないが、Ｔｉで２０ｎｍ〜１００ｎｍ、Ｃｕで１００ｎｍから５００ｎｍ程度が好適である。最外層の電極には市販の無電解ニッケル／金めっき液等を用いてめっき処理を施すこともできる。
無電解銅めっき法によりシード層を形成する場合、シード層の厚さは特に制限はないが、０．１μｍ〜１．０μｍが好ましい。
シード層は、スパッタ法によっても形成できる。当該スパッタ法に用いるターゲットは適宜選択できるが、例えばＴｉ／Ｃｕターゲットである。Ｔｉ／Ｃｕターゲットを用いてスパッタ法によりシード層を形成する場合、ＴｉやＣｕの厚みは特に制限はないが、Ｔｉで２０ｎｍ〜１００ｎｍ、Ｃｕで１００ｎｍから５００ｎｍ程度が好適である。最外層の電極には市販の無電解ニッケル／金めっき液等を用いてめっき処理を施すこともできる。
［工程（Ｖ）］
工程（Ｖ）ではシード層上に感光性材料を用いて樹脂硬化膜パターンを形成する。
図９はシード層１９上にパターン化したドライフィルムレジスト２０を形成した状態を示す概略断面図であり、ドライフィルムレジストが感光性材料に対応する。本実施形態ではシード層１９上にドライフィルムレジストの樹脂硬化膜パターン２０を形成する。
工程（Ｖ）ではシード層上に感光性材料を用いて樹脂硬化膜パターンを形成する。
図９はシード層１９上にパターン化したドライフィルムレジスト２０を形成した状態を示す概略断面図であり、ドライフィルムレジストが感光性材料に対応する。本実施形態ではシード層１９上にドライフィルムレジストの樹脂硬化膜パターン２０を形成する。
ドライフィルムレジストは、液状でもフィルム状でもよい。ドライフィルムレジストが液状の場合は、印刷やスピンコータで形成できる。一方、ドライフィルムレジストがフィルム状の場合は、ラミネートによって形成できる。次いで、マスクパターンを通して活性光線を照射することにより、ドライフィルムレジストの所定部分を露光し、光硬化させる。次いで、現像により露光部以外を除去することで、ドライフィルムレジストのパターン硬化膜２０を形成する（図９参照）。
［工程（VI）］
工程（VI）では電解めっきによって感光性材料からなるパターンの開口部分に配線パターンを形成し、その後、感光性材料からなるパターンを除去する。これにより、感光性材料からなるパターンで覆われていないシード層部分に、配線パターンが形成される。
図１０は、ドライフィルムレジストパターン２０の開口部分に配線パターン（金属配線）２１を形成した後、ドライフィルムレジストパターン２０を除去し、及び当該ドライフィルムレジストパターン２０の除去によって露出したシード層１９を除去した状態を示す概略断面図である。
工程（VI）では電解めっきによって感光性材料からなるパターンの開口部分に配線パターンを形成し、その後、感光性材料からなるパターンを除去する。これにより、感光性材料からなるパターンで覆われていないシード層部分に、配線パターンが形成される。
図１０は、ドライフィルムレジストパターン２０の開口部分に配線パターン（金属配線）２１を形成した後、ドライフィルムレジストパターン２０を除去し、及び当該ドライフィルムレジストパターン２０の除去によって露出したシード層１９を除去した状態を示す概略断面図である。
本実施形態では、ドライフィルムレジストパターン硬化膜２０形成後、電解めっきによってパターン開口部に配線パターン２１を形成する（図１０参照）。
配線パターンの厚さは１〜２０μｍが好ましい。また、配線パターンは銅箔である配線パターンが好ましい。
配線パターンの厚さは１〜２０μｍが好ましい。また、配線パターンは銅箔である配線パターンが好ましい。
ドライフィルムレジストパターン２０をはく離液等によって除去し、当該除去によって露出したシード層１９を除去する（図１０参照）。
ドライフィルムレジストパターンの剥離液による除去は、公知の方法で実施できる。
シード層の除去は、例えばエッチング液を用いてエッチングにより除去することができ、公知の方法で実施できる。
ドライフィルムレジストパターンの剥離液による除去は、公知の方法で実施できる。
シード層の除去は、例えばエッチング液を用いてエッチングにより除去することができ、公知の方法で実施できる。
［工程（VII）］
工程（VII）では、配線パターン上に再配線絶縁層を形成する。
図１１は、配線パターン２１の開口部及び当該配線パターン２１の一部（両端部）を被覆するように再配線絶縁層２２を形成した状態を示す概略断面図である。
工程（VII）では、配線パターン上に再配線絶縁層を形成する。
図１１は、配線パターン２１の開口部及び当該配線パターン２１の一部（両端部）を被覆するように再配線絶縁層２２を形成した状態を示す概略断面図である。
本実施形態において、再配線絶縁層の材料は特に制限はなく、公知の感光性樹脂、公知の熱硬化性樹脂などを使用できる。また、使用する材料は液状でもフィルム状でもよい。
例えば、再配線絶縁層の形成に液状の感光性樹脂を用いる場合、スピンコータで所定の厚みの被膜を形成し、その後、露光及び現像処理により所定のパターンを形成する。形成したパターンを窒素雰囲気で熱硬化させることで再配線絶縁層を形成できる（図１１参照）。
例えば、再配線絶縁層の形成に液状の感光性樹脂を用いる場合、スピンコータで所定の厚みの被膜を形成し、その後、露光及び現像処理により所定のパターンを形成する。形成したパターンを窒素雰囲気で熱硬化させることで再配線絶縁層を形成できる（図１１参照）。
再配線絶縁層を形成した後、必要に応じて、公知の工程を実施してもよい。例えば、多層化が必要な場合は、以下の工程サイクルを繰り返せばよい。
無電界めっきやスパッタ処理等によりシード層を形成する（図示省略）。その後、配線形成用レジストを形成し、露光、現像処理によりパターンを形成する。次いで、電界めっきにより配線パターンを形成する（図示省略）。次いで、レジストをはく離し、シード層を除去する（図示省略）。その後、感光性材料で再配線絶縁層を形成する（図示省略）。
無電界めっきやスパッタ処理等によりシード層を形成する（図示省略）。その後、配線形成用レジストを形成し、露光、現像処理によりパターンを形成する。次いで、電界めっきにより配線パターンを形成する（図示省略）。次いで、レジストをはく離し、シード層を除去する（図示省略）。その後、感光性材料で再配線絶縁層を形成する（図示省略）。
図１２は、配線パターン２１上にはんだボール２３を形成した状態を示す概略断面図である。配線パターン２１は外部接続端子として機能し、はんだボール２３を使用して外部の基板等に接続される。はんだボール２３の搭載は市販のＮ２リフロー装置等を用いて容易に行うことができる。最後に、図１２に示すように、個片化することで、半導体装置１００を得ることができる。
本実施形態の製造方法は、微細化や多ピン化が必要とされる半導体装置において好適であり、特にｅＷＬＢ（ｅｍｂｅｄｅｄ Ｗａｆｅｒ Ｌｅｖｅｌ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）を三次元化する形態において好適である。
以上、本発明の一実施形態に係る半導体パッケージの製造方法について説明したが、本発明は必ずしも上述した実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更を行ってもよい。
以下、実施例及び比較例を用いて、本発明をより詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
実施例１
＜ピーラブル金属箔の準備＞
２枚の銅箔で両面が挟持されたコア基材であって、２枚の銅箔の一方の面に極薄金属箔としてピーラブル銅箔を備えるピーラブル金属箔（日立化成株式会社 ＭＣＬＥ−７０５（ＬＨ）Ｎ３ＤＸ）を準備した（図１参照）。このとき、コア基材の厚さは０．４１ｍｍであり、銅箔厚さは両面ともに１８μｍであり、片面の最外層のピーラブル銅箔の厚さは３μｍとした。
上記ピーラブル金属箔を１００ｍｍ×１００ｍｍの大きさに加工した。
尚、極薄金属箔であるピーラブル銅箔には厚さ３μｍのものに加えて、２μｍ、５μｍの計３種類を準備した。極薄金属箔の厚みが２μｍのものをＮ２ＤＸ（実施例２）、３μｍのものをＮ３ＤＸ（実施例１）、５μｍのものをＮ５ＤＸ（実施例３）とした。
＜ピーラブル金属箔の準備＞
２枚の銅箔で両面が挟持されたコア基材であって、２枚の銅箔の一方の面に極薄金属箔としてピーラブル銅箔を備えるピーラブル金属箔（日立化成株式会社 ＭＣＬＥ−７０５（ＬＨ）Ｎ３ＤＸ）を準備した（図１参照）。このとき、コア基材の厚さは０．４１ｍｍであり、銅箔厚さは両面ともに１８μｍであり、片面の最外層のピーラブル銅箔の厚さは３μｍとした。
上記ピーラブル金属箔を１００ｍｍ×１００ｍｍの大きさに加工した。
尚、極薄金属箔であるピーラブル銅箔には厚さ３μｍのものに加えて、２μｍ、５μｍの計３種類を準備した。極薄金属箔の厚みが２μｍのものをＮ２ＤＸ（実施例２）、３μｍのものをＮ３ＤＸ（実施例１）、５μｍのものをＮ５ＤＸ（実施例３）とした。
＜半導体素子の準備＞
８ｉｎｃｈウエハの半導体素子（株式会社ウォルツ ＷＡＬＴＳ−ＴＥＧ ＣＣ８０−０１０１ＪＹ＿（ＰＩ）＿ＭｏｄｅｌＩ）を準備した。この半導体素子についてバックグラインド加工を行い、７０μｍの厚さとした。端子には高さ３０μｍの銅ポストが形成されているものを準備した（図２参照）。
８ｉｎｃｈウエハの半導体素子（株式会社ウォルツ ＷＡＬＴＳ−ＴＥＧ ＣＣ８０−０１０１ＪＹ＿（ＰＩ）＿ＭｏｄｅｌＩ）を準備した。この半導体素子についてバックグラインド加工を行い、７０μｍの厚さとした。端子には高さ３０μｍの銅ポストが形成されているものを準備した（図２参照）。
＜アルカリ可溶性樹脂 Ｐ−１の合成＞
半導体素子の感光性を有する接着フィルムの材料であるアルカリ可溶性樹脂Ｐ−１を以下の方法で調製した。
撹拌機、温度計、窒素置換装置（窒素流入管）、及び水分受容器付きの還流冷却器を備えた３００ｍＬフラスコ内に、ジアミンである２，２−ビス（３−アミノ−４−ヒドロキシフェニル）ヘキサフルオロプロパン（セントラル硝子社製、商品名：ＢＩＳ−ＡＰ−ＡＦ、分子量：３６６）を１４．６４ｇ（０．０４ｍｏｌ）、ポリオキシプロピレンジアミン（ＢＡＳＦ社製、商品名：Ｄ−４００、分子量：４３３）を１７．３２ｇ（０．０４ｍｏｌ）及び３，３’−（１，１，３，３−テトラメチルジシロキサン−１，３−ジイル）ビスプロピルアミン（東レ・ダウコーニング（株）製、商品名：ＢＹ１６−８７１ＥＧ、分子量：２４８．５）を２．４８５ｇ（０．０１ｍｏｌ）；ｍ−アミノフェノールを２．１８３ｇ（０．０２ｍｏｌ）；並びに溶媒であるＮ−メチル−２−ピロリドン（以下「ＮＭＰ」と略す。）８０ｇを仕込み、撹拌してジアミンを溶媒に溶解させた。
上記フラスコを氷浴中で冷却しながら、４，４’−オキシジフタル酸二無水物（以下「ＯＤＰＡ」と略す。）を３１ｇ（０．１ｍｏｌ）、フラスコ内の溶液に少量ずつ添加した。添加終了後、窒素ガスを吹き込みながら溶液を１８０℃に昇温させて５時間保温して、ポリイミド樹脂Ｐ−１を得た。
半導体素子の感光性を有する接着フィルムの材料であるアルカリ可溶性樹脂Ｐ−１を以下の方法で調製した。
撹拌機、温度計、窒素置換装置（窒素流入管）、及び水分受容器付きの還流冷却器を備えた３００ｍＬフラスコ内に、ジアミンである２，２−ビス（３−アミノ−４−ヒドロキシフェニル）ヘキサフルオロプロパン（セントラル硝子社製、商品名：ＢＩＳ−ＡＰ−ＡＦ、分子量：３６６）を１４．６４ｇ（０．０４ｍｏｌ）、ポリオキシプロピレンジアミン（ＢＡＳＦ社製、商品名：Ｄ−４００、分子量：４３３）を１７．３２ｇ（０．０４ｍｏｌ）及び３，３’−（１，１，３，３−テトラメチルジシロキサン−１，３−ジイル）ビスプロピルアミン（東レ・ダウコーニング（株）製、商品名：ＢＹ１６−８７１ＥＧ、分子量：２４８．５）を２．４８５ｇ（０．０１ｍｏｌ）；ｍ−アミノフェノールを２．１８３ｇ（０．０２ｍｏｌ）；並びに溶媒であるＮ−メチル−２−ピロリドン（以下「ＮＭＰ」と略す。）８０ｇを仕込み、撹拌してジアミンを溶媒に溶解させた。
上記フラスコを氷浴中で冷却しながら、４，４’−オキシジフタル酸二無水物（以下「ＯＤＰＡ」と略す。）を３１ｇ（０．１ｍｏｌ）、フラスコ内の溶液に少量ずつ添加した。添加終了後、窒素ガスを吹き込みながら溶液を１８０℃に昇温させて５時間保温して、ポリイミド樹脂Ｐ−１を得た。
＜感光性を有する接着フィルムの形成＞
ベース樹脂としてアルカリ可溶性樹脂Ｐ−１；光架橋剤としてＭ−３１３（東亜合成社製、イソシアヌル酸ＥＯ変性ジアクリレート及びイソシアヌル酸ＥＯ変性トリアクリレート）をベース樹脂１００質量部に対して８０質量部；光重合開始剤としてＩ−８１９（チバ・ジャパン社製、ビス（２，４，６−トリメチルベンゾイル）−フェニルフォスフィンオキサイド）をベース樹脂１００質量部に対して３質量部；及び熱硬化剤成分としてＹＤＦ−８７０ＧＳ（東都化成社製、ビスフェノールＦ型ビスグリシジルエーテル）をベース樹脂１００質量部に対して３０質量部配合して、感光性樹脂組成物を調製した。
ベース樹脂としてアルカリ可溶性樹脂Ｐ−１；光架橋剤としてＭ−３１３（東亜合成社製、イソシアヌル酸ＥＯ変性ジアクリレート及びイソシアヌル酸ＥＯ変性トリアクリレート）をベース樹脂１００質量部に対して８０質量部；光重合開始剤としてＩ−８１９（チバ・ジャパン社製、ビス（２，４，６−トリメチルベンゾイル）−フェニルフォスフィンオキサイド）をベース樹脂１００質量部に対して３質量部；及び熱硬化剤成分としてＹＤＦ−８７０ＧＳ（東都化成社製、ビスフェノールＦ型ビスグリシジルエーテル）をベース樹脂１００質量部に対して３０質量部配合して、感光性樹脂組成物を調製した。
得られた感光性樹脂組成物を、乾燥後の膜厚が４０μｍとなるように、基材（剥離剤処理ＰＥＴフィルム）上に塗布し、オーブン中にて８０℃で２０分間加熱し、続いて１２０℃で２０分間加熱して、基材上に感光性樹脂組成物からなる感光性を有する接着フィルムを形成した。
続いて、感光性を有する接着フィルムの基材であるＰＥＴフィルムと接している側とは反対側の表面上に、ポリエチレンフィルムを保護フィルムとして貼り合わせ、感光性を有する接着フィルム部材を得た。
続いて、感光性を有する接着フィルムの基材であるＰＥＴフィルムと接している側とは反対側の表面上に、ポリエチレンフィルムを保護フィルムとして貼り合わせ、感光性を有する接着フィルム部材を得た。
感光性を有する接着フィルム部材の保護フィルムをはく離して、プレス式真空ラミネータ（ＭＶＬＰ−５００、名機製作所製、商品名）を用いて半導体素子の銅製の金属ポストを備える能動面に感光性を有する接着フィルムを積層した。プレス条件は、プレス熱板温度６０℃、真空引き時間３０秒、ラミネートプレス時間６０秒、気圧４ｋＰａ以下、圧着圧力０．５ＭＰａの下で行った。
形成した感光性を有する接着フィルム上に、パターンを形成したフォトツールを密着させ、オーク製作所社製ＥＸＭ‐１２０１型露光機を使用して、５００ｍＪ／ｃｍ２のエネルギー量で露光を行った。次いで、８０℃、３０秒の熱処理を行い、感光性を有する接着フィルム上のＰＥＴフィルムを剥離した。次いで、３０℃の２．３８重量％ＴＭＡＨ水溶液で９０秒の時間でスプレー現像を行い、感光性を有する接着フィルムを開口し、金属ポスト（電極部）を露出させ、純水洗浄した。
上記手順により、金属ポスト及び接着フィルム（アンダーフィルフィルム）を備える半導体素子を製造した。
形成した感光性を有する接着フィルム上に、パターンを形成したフォトツールを密着させ、オーク製作所社製ＥＸＭ‐１２０１型露光機を使用して、５００ｍＪ／ｃｍ２のエネルギー量で露光を行った。次いで、８０℃、３０秒の熱処理を行い、感光性を有する接着フィルム上のＰＥＴフィルムを剥離した。次いで、３０℃の２．３８重量％ＴＭＡＨ水溶液で９０秒の時間でスプレー現像を行い、感光性を有する接着フィルムを開口し、金属ポスト（電極部）を露出させ、純水洗浄した。
上記手順により、金属ポスト及び接着フィルム（アンダーフィルフィルム）を備える半導体素子を製造した。
＜半導体素子の実装＞
得られた半導体素子を７．３ｍｍ×７．３ｍｍに加工し、能動面（アンダーフィルフィルム面）がピーラブル金属箔のピーラブル銅箔（極薄金属箔）に張り合わさるように実装した（図２参照）。
上記実装にはフリップチップボンダーを用い、ステージ設定温度８０℃、フリップチップボンダーのヘッド温度１４０℃、及び圧着時間２秒の設定で実装した。荷重は５０Ｎで行った。
得られた半導体素子を７．３ｍｍ×７．３ｍｍに加工し、能動面（アンダーフィルフィルム面）がピーラブル金属箔のピーラブル銅箔（極薄金属箔）に張り合わさるように実装した（図２参照）。
上記実装にはフリップチップボンダーを用い、ステージ設定温度８０℃、フリップチップボンダーのヘッド温度１４０℃、及び圧着時間２秒の設定で実装した。荷重は５０Ｎで行った。
＜封止フィルムの準備＞
封止フィルム材料である感光性樹脂組成物を以下の方法で調製した。
カルボキシル基を含有するアルカリ現像性樹脂として、酸変性したクレゾールノボラック型エポキシアクリレート（ＣＣＲ−１２１９Ｈ、日本化薬株式会社製、商品名）を、光開始剤成分として、２，４，６−トリメチルベンゾイル−ジフェニル−フォスフィンオキサイド（ダロキュアＴＰＯ、チバ・ジャパン社製、商品名）、及びエタノン，１−［９−エチル−６−（２−メチルベンゾイル）−９Ｈ−カルバゾール−３−イル］−，１−（ｏ−アセチルオキシム）（イルガキュアＯＸＥ−０２、チバ・ジャパン社製、商品名）を、熱硬化剤成分として、ビフェノール型エポキシ樹脂（ＹＸ−４０００、ジャパンエポキシレジン株式会社製、商品名）を、無機フィラー成分として、シランカップリング処理した平均粒径が５００ｎｍのシリカフィラーをそれぞれ配合し、感光性樹脂組成物を調製した。ここで、無機フィラー成分は、樹脂分に対して４０重量％になるように配合した。
封止フィルム材料である感光性樹脂組成物を以下の方法で調製した。
カルボキシル基を含有するアルカリ現像性樹脂として、酸変性したクレゾールノボラック型エポキシアクリレート（ＣＣＲ−１２１９Ｈ、日本化薬株式会社製、商品名）を、光開始剤成分として、２，４，６−トリメチルベンゾイル−ジフェニル−フォスフィンオキサイド（ダロキュアＴＰＯ、チバ・ジャパン社製、商品名）、及びエタノン，１−［９−エチル−６−（２−メチルベンゾイル）−９Ｈ−カルバゾール−３−イル］−，１−（ｏ−アセチルオキシム）（イルガキュアＯＸＥ−０２、チバ・ジャパン社製、商品名）を、熱硬化剤成分として、ビフェノール型エポキシ樹脂（ＹＸ−４０００、ジャパンエポキシレジン株式会社製、商品名）を、無機フィラー成分として、シランカップリング処理した平均粒径が５００ｎｍのシリカフィラーをそれぞれ配合し、感光性樹脂組成物を調製した。ここで、無機フィラー成分は、樹脂分に対して４０重量％になるように配合した。
得られた感光性樹脂組成物の分散状態は、動的光散乱式ナノトラック粒度分布計「ＵＰＡ−ＥＸ１５０」（日機装社製）、及びレーザー回折散乱式マイクロトラック粒度分布計「ＭＴ−３１００」（日機装社製）を用いて測定し、無機フィラー成分の最大粒径が５μｍ以下となっていることを確認した。
得られた感光性樹脂組成物を支持層である１６μｍ厚のポリエチレンテレフタレートフィルム（Ｇ２−１６、帝人社製、商品名）上に均一に塗布し、感光性樹脂組成物塗布層を形成した。形成した感光性樹脂組成物塗布層を、熱風対流式乾燥機を用いて１００℃で約１０分間乾燥し、膜厚が１２０μｍである感光性樹脂組成物層を形成した。
感光性樹脂組成物層の支持層と接している側とは反対側の表面上に、ポリエチレンフィルム（ＮＦ−１５、タマポリ社製、商品名）を保護フィルムとして貼り合わせ、感光性の封止フィルム部材を製造した。
＜封止フィルムの形成＞
得られた封止フィルム部材の保護フィルム（ポリエチレンフィルム）を剥離し、露出した感光性樹脂層を、ピーラブル金属箔の半導体素子実装側に貼りあわせて、半導体素子上に封止フィルムを積層した（図３参照）。貼り合わせは、プレス式真空ラミネータ（ＭＶＬＰ−５００、名機製作所製、商品名）を用いた。プレス条件は、プレス熱板温度８０℃、真空引き時間２０秒、ラミネートプレス時間３０秒、気圧４ｋＰａ以下、圧着圧力０．５ＭＰａの下で行った。
得られた封止フィルム部材の保護フィルム（ポリエチレンフィルム）を剥離し、露出した感光性樹脂層を、ピーラブル金属箔の半導体素子実装側に貼りあわせて、半導体素子上に封止フィルムを積層した（図３参照）。貼り合わせは、プレス式真空ラミネータ（ＭＶＬＰ−５００、名機製作所製、商品名）を用いた。プレス条件は、プレス熱板温度８０℃、真空引き時間２０秒、ラミネートプレス時間３０秒、気圧４ｋＰａ以下、圧着圧力０．５ＭＰａの下で行った。
＜開口部の形成＞
形成した封止フィルム上に、パターンを形成したフォトツールを密着させ、オーク製作所社製ＥＸＭ‐１２０１型露光機を使用して、５００ｍＪ／ｃｍ２のエネルギー量で露光を行った。次いで、常温で１時間静置した後、封止フィルムのポリエチレンテレフタレートフィルムを剥離し、３０℃の１重量％炭酸ナトリウム水溶液で、１８０秒の時間でスプレー現像を行い、封止フィルムに開口部を設けた（図４の開口部１７ａを参照）。続いて、紫外線照射装置（オーク製作所社製）を使用して１．５Ｊ／ｃｍ２のエネルギー量で封止フィルムに紫外線照射を行い、クリーンオーブンで１７５℃、２時間で熱硬化した（図４参照）。
形成した封止フィルム上に、パターンを形成したフォトツールを密着させ、オーク製作所社製ＥＸＭ‐１２０１型露光機を使用して、５００ｍＪ／ｃｍ２のエネルギー量で露光を行った。次いで、常温で１時間静置した後、封止フィルムのポリエチレンテレフタレートフィルムを剥離し、３０℃の１重量％炭酸ナトリウム水溶液で、１８０秒の時間でスプレー現像を行い、封止フィルムに開口部を設けた（図４の開口部１７ａを参照）。続いて、紫外線照射装置（オーク製作所社製）を使用して１．５Ｊ／ｃｍ２のエネルギー量で封止フィルムに紫外線照射を行い、クリーンオーブンで１７５℃、２時間で熱硬化した（図４参照）。
＜電解銅めっきの形成＞
封止フィルムの開口部に、電解銅めっき法により金属材料（銅）を充填して金属めっき部を形成した（図５の金属めっき部１８を参照）。
封止フィルムの開口部に、電解銅めっき法により金属材料（銅）を充填して金属めっき部を形成した（図５の金属めっき部１８を参照）。
＜コア基材、銅箔の除去＞
次いで、積層体の封止フィルムの面を真空吸着して、２枚の銅箔で挟持されたコア基材部分を機械剥離してピーラブル銅箔を露出させた（図６参照）。
次いで、積層体の封止フィルムの面を真空吸着して、２枚の銅箔で挟持されたコア基材部分を機械剥離してピーラブル銅箔を露出させた（図６参照）。
＜極薄金属箔の除去＞
次いで、塩化第二鉄（３０重量％）の水溶液を用いて、スプレー方式によりピーラブル銅箔をエッチングし、金属ポスト及び金属めっき部を露出した（図７参照）。
次いで、塩化第二鉄（３０重量％）の水溶液を用いて、スプレー方式によりピーラブル銅箔をエッチングし、金属ポスト及び金属めっき部を露出した（図７参照）。
＜シード層の形成＞
積層体の露出させた金属ポスト及び金属めっき部側を、スパッタ法によりＴｉを１００ｎｍ蒸着し、連続してＣｕを３００ｎｍ蒸着し、シード層を形成した（図８のシード層１９を参照）。
積層体の露出させた金属ポスト及び金属めっき部側を、スパッタ法によりＴｉを１００ｎｍ蒸着し、連続してＣｕを３００ｎｍ蒸着し、シード層を形成した（図８のシード層１９を参照）。
＜ドライフィルムレジストの形成＞
感光性樹脂組成物であるドライフィルムレジスト（日立化成株式会社 Ｐｈｏｔｅｃ ＲＹ−３５２５）を、ロールラミネーターによりＣｕシード層上にラミネートした。次いで、パターンを形成したフォトツールを密着させ、露光機（オーク製作所社製ＥＸＭ‐１２０１型）を使用して、１００ｍＪ／ｃｍ２のエネルギー量で露光を行った。次いで、３０℃の１質量％炭酸ナトリウム水溶液で、９０秒間スプレー現像を行い、感光性樹脂組成物を開口させてドライフィルムレジストのパターンを形成した（図９のドライフィルムレジストパターン２０を参照）。
感光性樹脂組成物であるドライフィルムレジスト（日立化成株式会社 Ｐｈｏｔｅｃ ＲＹ−３５２５）を、ロールラミネーターによりＣｕシード層上にラミネートした。次いで、パターンを形成したフォトツールを密着させ、露光機（オーク製作所社製ＥＸＭ‐１２０１型）を使用して、１００ｍＪ／ｃｍ２のエネルギー量で露光を行った。次いで、３０℃の１質量％炭酸ナトリウム水溶液で、９０秒間スプレー現像を行い、感光性樹脂組成物を開口させてドライフィルムレジストのパターンを形成した（図９のドライフィルムレジストパターン２０を参照）。
＜配線パターンの形成＞
積層体のドライフィルムレジストパターンの開口部分に電解銅めっき法により配線パターンを形成した（図１０の配線パターン２１参照）。
積層体のドライフィルムレジストパターンの開口部分に電解銅めっき法により配線パターンを形成した（図１０の配線パターン２１参照）。
＜ドライフィルムレジストの除去＞
次いで、はく離液によってドライフィルムレジストパターンを除去した（図１０参照）。
次いで、はく離液によってドライフィルムレジストパターンを除去した（図１０参照）。
＜シード層の除去＞
次いで、エッチング液によりドライフィルムレジストパターンの除去により露出したシード層を除去した（図１０参照）。
次いで、エッチング液によりドライフィルムレジストパターンの除去により露出したシード層を除去した（図１０参照）。
＜再配線絶縁層の形成＞
積層体の配線パターンの開口部分を被覆するように配線パターン上に再配線絶縁層を形成した（図１１の再配線絶縁層２２を参照）。
具体的には、スピンコータで感光性再配線材料（日立化成株式会社 ＡＨ−１１７０Ｔ）を塗布し、露光・現像処理を行った。次いで、所定温度２００℃で窒素雰囲気下（酸素濃度５０ｐｐｍ以下）、１時間の熱硬化を行い、再配線絶縁層を形成した（図１１参照）。
積層体の配線パターンの開口部分を被覆するように配線パターン上に再配線絶縁層を形成した（図１１の再配線絶縁層２２を参照）。
具体的には、スピンコータで感光性再配線材料（日立化成株式会社 ＡＨ−１１７０Ｔ）を塗布し、露光・現像処理を行った。次いで、所定温度２００℃で窒素雰囲気下（酸素濃度５０ｐｐｍ以下）、１時間の熱硬化を行い、再配線絶縁層を形成した（図１１参照）。
＜ボール搭載＞
リフロー装置を用いて、窒素雰囲気下（酸素濃度１００ｐｐｍ以下）ではんだボールを搭載し、最後に、ダイシングすることによって、パッケージサイズが１４ｍｍ×１４ｍｍの半導体パッケージを得た（図１２のはんだボール２３及び半導体装置１００参照）。
リフロー装置を用いて、窒素雰囲気下（酸素濃度１００ｐｐｍ以下）ではんだボールを搭載し、最後に、ダイシングすることによって、パッケージサイズが１４ｍｍ×１４ｍｍの半導体パッケージを得た（図１２のはんだボール２３及び半導体装置１００参照）。
実施例２
ピーラブル金属箔のピーラブル銅箔の厚さを２μｍとした他は実施例１と同様にして半導体パッケージを製造した。
ピーラブル金属箔のピーラブル銅箔の厚さを２μｍとした他は実施例１と同様にして半導体パッケージを製造した。
実施例３
ピーラブル金属箔のピーラブル銅箔の厚さを５μｍとした他は実施例１と同様にして半導体パッケージを製造した。
ピーラブル金属箔のピーラブル銅箔の厚さを５μｍとした他は実施例１と同様にして半導体パッケージを製造した。
実施例４
封止フィルムの膜厚を１００μｍとした他は実施例１と同様にして半導体パッケージを製造した。
封止フィルムの膜厚を１００μｍとした他は実施例１と同様にして半導体パッケージを製造した。
実施例５
封止フィルムの膜厚を１４０μｍとした他は実施例１と同様にして半導体パッケージを製造した。
封止フィルムの膜厚を１４０μｍとした他は実施例１と同様にして半導体パッケージを製造した。
実施例６
接着フィルムの膜厚を３５μｍとし、封止フィルムの厚さを１００μｍとした他は実施例１と同様にして半導体パッケージを製造した。
接着フィルムの膜厚を３５μｍとし、封止フィルムの厚さを１００μｍとした他は実施例１と同様にして半導体パッケージを製造した。
実施例７
接着フィルムの膜厚を４５μｍとし、封止フィルムの厚さを１４０μｍとした他は実施例１と同様にして半導体パッケージを製造した。
接着フィルムの膜厚を４５μｍとし、封止フィルムの厚さを１４０μｍとした他は実施例１と同様にして半導体パッケージを製造した。
［半導体パッケージの評価］
実施例１−３で製造した半導体パッケージの仕様を表１に示す。
また、得られた半導体パッケージについて以下の評価を行った。結果を表２に示す。
実施例１−３で製造した半導体パッケージの仕様を表１に示す。
また、得られた半導体パッケージについて以下の評価を行った。結果を表２に示す。
得られた半導体装置の配線パターン形成性を以下の基準に基づいて評価した。（２μｍ、３μｍ、５μｍ）
◎：配線パターン幅／配線パターン間のスペース幅が１０μｍ／１０μｍ以下
○：配線パターン幅／配線パターン間のスペース幅が１５μｍ／１５μｍ以下
△：配線パターン幅／配線パターン間のスペース幅が２０μｍ／２０μｍ以下
◎：配線パターン幅／配線パターン間のスペース幅が１０μｍ／１０μｍ以下
○：配線パターン幅／配線パターン間のスペース幅が１５μｍ／１５μｍ以下
△：配線パターン幅／配線パターン間のスペース幅が２０μｍ／２０μｍ以下
封止フィルムの開口性については以下の基準に基づいて評価した。（１００μｍ、１２０μｍ、１４０μｍ）
◎：開口部の開口径が８０μｍ以下
○：開口部の開口径が１００μｍ以下
△：開口部の開口径が１４０μｍ以下
◎：開口部の開口径が８０μｍ以下
○：開口部の開口径が１００μｍ以下
△：開口部の開口径が１４０μｍ以下
半導体素子の実装性については以下の基準に基づいて評価した。
○：半導体素子をピーラブル銅箔上に実装できた
×：半導体素子をピーラブル銅箔上に実装できなかった
○：半導体素子をピーラブル銅箔上に実装できた
×：半導体素子をピーラブル銅箔上に実装できなかった
本発明の製造方法は、微細化や多ピン化が必要とされる半導体装置の製造方法として好適である。特に、ｅＷＬＢを三次元化する形態において好適である。本発明の製造方法は、各種半導体装置、例えば下段半導体パッケージの製造方法として好適である。
１ ピーラブル金属箔（固定部材）
２ 半導体素子
１１ コア基材
１２ 金属箔
１３ 極薄金属箔
１４ 半導体素子本体
１５ 金属ポスト
１６ アンダーフィルフィルム
１７ 封止フィルム
１７ａ 開口部
１８ 金属めっき部
１９ シード層
２０ 樹脂硬化膜パターン
２１ 配線パターン
２２ 再配線絶縁層
２３ はんだボール
１００ 半導体パッケージ
１１１ コア基材
１１２ 配線パターン
１１３ 層間絶縁層
１１４ ビア開口
１１５ 配線パターン
１１６ ソルダーレジスト
１１０ 下段半導体パッケージ用プリント配線板
１２０ バンプ付き半導体素子
１３０ アンダーフィル材
１４０ 封止材
１４１ 封止開口
１４２ 接続材料
２ 半導体素子
１１ コア基材
１２ 金属箔
１３ 極薄金属箔
１４ 半導体素子本体
１５ 金属ポスト
１６ アンダーフィルフィルム
１７ 封止フィルム
１７ａ 開口部
１８ 金属めっき部
１９ シード層
２０ 樹脂硬化膜パターン
２１ 配線パターン
２２ 再配線絶縁層
２３ はんだボール
１００ 半導体パッケージ
１１１ コア基材
１１２ 配線パターン
１１３ 層間絶縁層
１１４ ビア開口
１１５ 配線パターン
１１６ ソルダーレジスト
１１０ 下段半導体パッケージ用プリント配線板
１２０ バンプ付き半導体素子
１３０ アンダーフィル材
１４０ 封止材
１４１ 封止開口
１４２ 接続材料
Claims (10)
- （Ｉ）半導体素子本体に、接着材料層を形成し、半導体素子を得て、
ピーラブル金属箔の極薄金属箔上に、接着材料層を介して、前記半導体素子を固定する工程と、
（II）封止材料で前記半導体素子を封止する工程と、
（III）前記極薄金属箔の裏面を露出させる工程と、
（IV）前記極薄金属箔を除去してシード層を形成する工程と、
（Ｖ）前記シード層上に感光性材料を用いて硬化膜パターンを形成する工程と、
（VI）電解めっきによって前記硬化膜パターンに覆われていないシード層部分に配線パターンを形成し、前記硬化膜パターンを除去する工程と、
（VII）前記配線パターン上に再配線絶縁層を形成する工程と、
を含む半導体装置の製造方法。 - 前記（II）の工程後、かつ、前記（III）の工程前に、
（IIａ）前記（II）の工程で形成した封止部の少なくとも一部に、前記極薄金属箔に至る開口部を形成する工程と、
（IIｂ）前記開口部に電解めっきにより金属めっき部を形成する工程とを含む請求項１に記載の半導体装置の製造方法。 - 前記ピーラブル金属箔が、ガラスクロスと樹脂を含むコア基材と、金属箔と、極薄金属箔をこの順に有する請求項１又は２に記載の半導体装置の製造方法。
- 前記コア基材の厚みが０．２ｍｍ〜２．０ｍｍである請求項３に記載の半導体装置の製造方法。
- 前記極薄金属箔の厚みが０．５μｍ〜１２μｍである請求項１〜４のいずれか一項に記載の半導体装置の製造方法。
- 前記極薄金属箔が銅箔である請求項１〜５のいずれか一項に記載の半導体装置の製造方法。
- 前記接着材料層の接着材料が感光性を有する接着フィルムである請求項１〜６のいずれか一項に記載の半導体装置の製造方法。
- 前記感光性を有する接着フィルムの厚みが１０μｍ〜５０μｍである請求項７に記載の半導体装置の製造方法。
- 前記封止材料が感光性を有しフィルム状である請求項１〜８のいずれか一項に記載の半導体装置の製造方法。
- 前記フィルム状の封止材料の厚みが５０μｍ〜３００μｍである請求項９に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015054808A JP6468017B2 (ja) | 2015-03-18 | 2015-03-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015054808A JP6468017B2 (ja) | 2015-03-18 | 2015-03-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016178108A JP2016178108A (ja) | 2016-10-06 |
| JP6468017B2 true JP6468017B2 (ja) | 2019-02-13 |
Family
ID=57070280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015054808A Expired - Fee Related JP6468017B2 (ja) | 2015-03-18 | 2015-03-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6468017B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101952865B1 (ko) | 2016-10-10 | 2019-02-27 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 및 감광성 수지 조성물 |
| JP6880661B2 (ja) * | 2016-11-04 | 2021-06-02 | 昭和電工マテリアルズ株式会社 | 半導体用仮固定材及びそれを用いた半導体装置の製造方法。 |
| WO2018096830A1 (ja) * | 2016-11-28 | 2018-05-31 | 株式会社村田製作所 | 電子部品及びその製造方法 |
| JP6540912B2 (ja) | 2016-12-07 | 2019-07-10 | 株式会社村田製作所 | 電子部品及びその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4204989B2 (ja) * | 2004-01-30 | 2009-01-07 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| JP2009272512A (ja) * | 2008-05-09 | 2009-11-19 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
| KR101678054B1 (ko) * | 2010-06-28 | 2016-11-22 | 삼성전자 주식회사 | 반도체 패키지 및 그 반도체 패키지 제조방법 |
| JP2014086598A (ja) * | 2012-10-24 | 2014-05-12 | Hitachi Chemical Co Ltd | 半導体装置の製造方法、半導体装置、及び感光性樹脂組成物 |
| JP2014220402A (ja) * | 2013-05-09 | 2014-11-20 | 凸版印刷株式会社 | 半導体パッケージ基板の製造方法 |
-
2015
- 2015-03-18 JP JP2015054808A patent/JP6468017B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016178108A (ja) | 2016-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2654388B1 (en) | Semiconductor package, semiconductor apparatus and method for manufacturing semiconductor package | |
| KR102560487B1 (ko) | 반도체 장치의 제조 방법, 플립 칩형 반도체 장치의 제조 방법, 반도체 장치 및 플립 칩형 반도체 장치 | |
| TWI405309B (zh) | 散熱基板及其製造方法 | |
| JP2008166824A (ja) | マルチチップパッケージおよびその形成方法 | |
| JP4434845B2 (ja) | 半導体モジュールとその製造方法および半導体装置 | |
| JP6468017B2 (ja) | 半導体装置の製造方法 | |
| TW202139373A (zh) | 嵌入式晶片封裝及其製造方法 | |
| JP2013251368A (ja) | 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれにより得られる半導体装置 | |
| JP2014056924A (ja) | 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれらにより得られる半導体装置 | |
| JPWO2018139407A1 (ja) | 半導体装置の製造方法、モールドアンダーフィル用感光性樹脂組成物及び半導体装置 | |
| CN113396241A (zh) | 布线基板及其制造方法 | |
| JP2016213315A (ja) | 半導体装置の製造方法、及び半導体装置 | |
| KR20180008308A (ko) | 반도체 장치의 제조 방법 | |
| JP2016139754A (ja) | 半導体装置の製造方法 | |
| JP2016139752A (ja) | 半導体装置の製造方法 | |
| JP2011108733A (ja) | 半導体装置及びその製造方法 | |
| JP6627390B2 (ja) | 感光性封止樹脂組成物、それを用いた半導体装置の製造方法及び半導体装置 | |
| JP2022097755A (ja) | 配線層の製造方法並びにシード層の形成方法 | |
| JP6511830B2 (ja) | 半導体装置の製造方法 | |
| JP2018067659A (ja) | 半導体装置の製造方法 | |
| JP2016201414A (ja) | 半導体装置及びその製造方法 | |
| JP2016025217A (ja) | プリント配線板及びその製造方法並びに熱硬化性樹脂組成物及び樹脂フィルム | |
| JP2003174257A (ja) | 配線板及びその製造方法、半導体搭載用基板及びその製造方法、半導体パッケージ及びその製造方法 | |
| JP7348857B2 (ja) | 半導体装置の製造方法 | |
| Lau | Redistribution-Layers (RDLS) for Fan-Out Panel-Level Packaging |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20171204 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180910 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181218 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181231 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6468017 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |