JP2003174257A - 配線板及びその製造方法、半導体搭載用基板及びその製造方法、半導体パッケージ及びその製造方法 - Google Patents

配線板及びその製造方法、半導体搭載用基板及びその製造方法、半導体パッケージ及びその製造方法

Info

Publication number
JP2003174257A
JP2003174257A JP2001374866A JP2001374866A JP2003174257A JP 2003174257 A JP2003174257 A JP 2003174257A JP 2001374866 A JP2001374866 A JP 2001374866A JP 2001374866 A JP2001374866 A JP 2001374866A JP 2003174257 A JP2003174257 A JP 2003174257A
Authority
JP
Japan
Prior art keywords
layer
wiring
plating
manufacturing
insulating resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001374866A
Other languages
English (en)
Inventor
Naoyuki Urasaki
直之 浦崎
Toshihiro Endo
俊博 遠藤
Kenji Takai
健次 高井
Toyoki Ito
豊樹 伊藤
Shigeharu Ariga
茂晴 有家
Akishi Nakaso
昭士 中祖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2001374866A priority Critical patent/JP2003174257A/ja
Publication of JP2003174257A publication Critical patent/JP2003174257A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

(57)【要約】 【課題】 配線密度に優れた配線板とそれを用いた半導
体搭載用基板と半導体パッケージ、及び、工程を簡略化
でき、低コストで接続信頼性の高い配線板の製造方法、
半導体搭載用基板の製造方法および半導体パッケージの
製造方法を提供する。 【解決手段】 内層配線が形成された内層基板と、該内
層基板の少なくとも片側に、接着剤層と、絶縁樹脂層
と、該絶縁樹脂層の上に形成された配線とを有し、該配
線と少なくとも内層配線とがバイアホールで接続されて
いる薄膜ビルドアップ層とを有し、絶縁樹脂層の上に形
成された配線が、スパッタ金属層と該スパッタ金属層を
下地金属としたパターン電気めっき層である配線板。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、配線板及びその製
造方法、半導体搭載用基板及びその製造方法、半導体パ
ッケージ及びその製造方法に関する。
【０００２】
【従来の技術】近年、電子機器の小型化、軽量化、多機
能化が一段と進み、これに伴い、配線板の高集積化と小
型化が急速に進み、配線層の多層化、微細化が進んでい
る。半導体搭載用基板には、セラミック基板が用いられ
ていたが、近年では、価格と加工の容易さから、有機樹
脂基板を用いるようになり、配線板の技術が多く取り入
れられている。
【０００３】このような半導体搭載用基板を用いた半導
体パッケージでは、半導体の集積度が向上するに従い、
入出力端子数が増加している。従って、多くの入出力端
子数を有する半導体パッケージが必要になった。一般
に、入出力端子はパッケージの周辺に一列配置するタイ
プと、周辺だけでなく内部まで多列に配置するアレイタ
イプがある。前者は、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐ
ａｃｋａｇｅ）が代表的である。これを多端子化する場
合は、端子ピッチを縮小することが必要であるが、０．
５ｍｍピッチ以下の領域では、配線板との接続に高度な
技術が必要になる。後者のアレイタイプは比較的大きな
ピッチで端子配列が可能なため、多ピン化に適してい
る。従来、アレイタイプは接続ピンを有するＰＧＡ（Ｐ
ｉｎ Ｇｒｉｄ Ａｒｒａｙ）が一般的であるが、配線
板との接続は挿入型となり、表面実装には適していな
い。このため、表面実装可能なＢＧＡ（Ｂａｌｌ Ｇｒ
ｉｄ Ａｒｒａｙ）と称するパッケージが開発されてい
る。
【０００４】一方、電子機器の小型化に伴って、パッケ
ージサイズの更なる小型化の要求が強くなってきた。こ
の小型化に対応するものとして、半導体チップとほぼ同
等サイズの、いわゆるチップサイズパッケージ（ＣＳ
Ｐ； Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が提案さ
れている。これは、半導体チップの周辺部でなく、実装
領域内に外部配線基板（配線板）との接続部を有するパ
ッケージである。具体例としては、バンプ付きポリイミ
ドフィルムを半導体チップの表面に接着し、チップと金
リード線により電気的接続を図った後、エポキシ樹脂等
をポッティングして封止したもの（ＮＩＫＫＥＩ ＭＡ
ＴＥＲＩＡＬＳ ＆ ＴＥＣＨＮＯＬＯＧＹ ９４．
４，Ｎｏ．１４０，ｐ１８−１９）や、仮基板上に半導
体チップ及び外部配線基板との接続部に相当する位置に
金属バンプを形成し、半導体チップをフェースダウンボ
ンディング後、仮基板上でトランスファーモールドした
もの（Ｓｍａｌｌｅｓｔ Ｆｌｉｐ−Ｃｈｉｐ−Ｌｉｋ
ｅ Ｐａｃｋａｇｅ ＣＳＰ；Ｔｈｅ Ｓｅｃｏｎｄ
ＶＬＳＩ Ｐａｃｋａｇｉｎｇ Ｗｏｒｋｓｈｏｐｏｆ
Ｊａｐａｎ，ｐ４６−５０，１９９４）等がある。
【０００５】これらの配線板、半導体搭載用基板、半導
体パッケージに共通するのは、実装密度を向上するため
に、配線パターンの高密度化が一層求められるようにな
ったことであり、これらの要望を満たすために、層間の
薄型化、配線の微細化、層間接続穴の小径化が行われ、
また、隣接する層間の導体のみを接続するインターステ
ィシャルバイアホール（以下、ＩＶＨという。）や、ベ
リードバイアホール（以下、ＢＶＨという。）が用いら
れるようになり、このＩＶＨやＢＶＨも更に小径化され
つつある。
【０００６】また、微細配線の形成においても、エッチ
ングにより配線を形成するサブトラクト法で、歩留り良
く形成できる配線は導体幅／導体間隔＝５０μｍ／５０
μｍ程度である。更に微細な導体幅／導体間隔＝３５μ
ｍ／３５μｍ程度の配線になると、電気めっきでの導体
の厚さが均一に形成できるので、基材表面に比較的薄い
めっき層を形成しておき、その上にめっきレジストを形
成して、電気めっきで導体を必要な厚さに形成し、その
後比較的薄いめっきをソフトエッチングで除去するとい
うセミアディティブ法が使用され始めている。更に微細
な導体幅／導体間隔＝２５μｍ／２５μｍ未満の配線に
なると、銅箔の粗化めっきや化学粗化の粗化形状が１〜
３μｍ程度あるため、その粗化層をエッチングするため
に過剰にエッチングする必要があり配線が細くなった
り、配線幅のばらつきが大きくなったりするという理由
で、スパッタを用いた薄膜を用いて、その上にめっきレ
ジストを形成して、電気めっきで導体を必要な厚さに形
成し、その後比較的薄いめっきをソフトエッチングで除
去するセミアディティブ法で配線形成を行っている。
【０００７】
【発明が解決しようとする課題】ところで、微細な導体
幅／導体間隔＝２５μｍ／２５μｍ未満の配線を形成し
た場合、電気特性の一つである特性インピーダンスを５
０Ωに合わせるために絶縁樹脂層も均一に薄くする必要
がある。これまでは印刷法やスピンコート法等により絶
縁樹脂層を形成していたが、薄い絶縁樹脂層の膜厚のコ
ントロールが難しく、表面の凹凸が大きくなり微細配線
の形成が困難であった。また、表面の凹凸を無くすため
にＣＭＰ（Chemical Mechanical Polishing）とよば
れる半導体で用いられている技術で表面を平坦化するこ
とが行われているが、コストアップの原因となってい
た。
【０００８】本発明は、配線密度に優れた配線板とそれ
を用いた半導体搭載用基板と半導体パッケージ、及び、
工程を簡略化でき、低コストで接続信頼性の高い配線板
の製造方法と半導体搭載用基板の製造方法と半導体パッ
ケージの製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、以下のことを
特徴とする。すなわち、本発明における第１の特徴は、
内層配線が形成された内層基板と、該内層基板の少なく
とも片側に、接着剤層と、絶縁樹脂層と、該絶縁樹脂層
の上に形成された配線とを有し、該配線と少なくとも内
層配線とがバイアホールで接続されている薄膜ビルドア
ップ層とを有し、絶縁樹脂層の上に形成された配線が、
スパッタ金属層と該スパッタ金属層を下地金属としたパ
ターン電気めっき層であることを特徴とする配線板であ
る。
【００１０】本発明における第２の特徴は、ａ．内層基
板に、内層配線を形成する工程と、 ｂ．内層基板に接着剤層を形成し、スパッタ金属を片側
に形成した絶縁樹脂層を、絶縁樹脂層が接着剤と接する
ように配置し加熱加圧して積層する工程と、 ｃ．スパッタ金属層の上から内層配線に達する層間接続
用の孔をあける工程と、 ｄ．スパッタ金属層と内層回路とを電気的に接続するめ
っきを行って外層の導体回路を形成する工程とを含むこ
とを特徴とする配線板の製造方法である。
【００１１】本発明における第３の特徴は、内層配線が
形成された内層基板と、該内層基板の少なくとも片側
に、接着剤層と、絶縁樹脂層と、該絶縁樹脂層の上に形
成された配線とを有し、該配線と少なくとも内層配線と
がバイアホールで接続されている薄膜ビルドアップ層と
を有し、絶縁樹脂層の上に形成された配線が、スパッタ
金属層と該スパッタ金属層を下地金属としたパターン電
気めっき層であり、絶縁樹脂層の上に形成された配線で
ある最外層の導体回路が、少なくとも他の配線板と接続
される外部接続端子と、半導体チップの端子と接続され
る内部接続端子とを有することを特徴とする半導体搭載
用基板である。
【００１２】本発明における第４の特徴は、ａ．内層基
板に、内層配線を形成する工程と、 ｂ．内層基板に接着剤層を形成し、スパッタ金属を片側
に形成した絶縁樹脂層を、絶縁樹脂層が接着剤と接する
ように配置し加熱加圧して積層する工程と、 ｃ．スパッタ金属層の上から内層配線に達する層間接続
用の孔をあける工程と、 ｄ．スパッタ金属層と内層回路とを電気的に接続するめ
っきを行って外層の導体回路を形成する工程と ｄ−２．最外層の導体回路に、少なくとも他の配線板へ
接続する外部接続端子と半導体チップの端子へ接続する
内部接続端子とを形成する工程を含むことを特徴とする
半導体搭載用基板の製造方法である。なお、配線板およ
び半導体搭載用基板において、薄膜ビルドアップ層の厚
さは２５μｍ未満であること、絶縁樹脂層は、厚さが１
０μｍ未満であること、引張り弾性率が５ＧＰａ以上で
あることがそれぞれ好ましい。また、配線板の製造方法
および半導体搭載用基板の製造方法において、工程ｃに
おける孔をレーザの照射によってあけること、工程ｄ
で、スパッタ金属層の表面と孔内壁と孔底部とにめっき
層を形成し、次いで前記めっき層の上にめっきレジスト
を形成した後、該めっきレジストの形成されていない箇
所に前記めっき層より厚いめっき層を形成すること、薄
膜ビルドアップ層の外層の導体回路をエッチングによっ
て、特に硫酸と過酸化水素を主成分とするエッチング液
によって、形成すること、がそれぞれ好ましい。
【００１３】本発明における第５の特徴は、第３の特徴
を含む上記のいずれかの半導体搭載用基板または第４の
特徴を含む上記のいずれかの製造方法で製造された半導
体搭載用基板を含むことを特徴とする半導体パッケージ
である。本発明における第６の特徴はａ．内層基板に、
内層配線を形成する工程と、 ｂ．内層基板に接着剤層を形成し、スパッタ金属を片側
に形成した絶縁樹脂層を、絶縁樹脂層が接着剤と接する
ように配置し加熱加圧して積層する工程と、 ｃ．スパッタ金属層の上から内層配線に達する層間接続
用の孔をあける工程と、 ｄ．スパッタ金属層と内層回路とを電気的に接続するめ
っきを行って外層の導体回路を形成する工程と、 ｄ−２．最外層の導体回路に、少なくとも他の配線板へ
接続する外部接続端子と半導体チップの端子へ接続する
内部接続端子とを形成する工程と、 ｅ．半導体チップを搭載し、該半導体チップの端子と最
外層の導体回路の内部接続端子とを接続する工程とを含
むことを特徴とする半導体パッケージの製造方法であ
る。
【００１４】
【発明の実施の形態】（配線板）本発明の配線板の一実
施形態の断面図を図１に示す。本発明の配線板は、例え
ば、図１のように、内層配線２が形成された内層基板１
と、該内層基板１の外側に、接着剤層３と、絶縁樹脂層
４と、該絶縁樹脂層４の上に形成された外層配線８とを
有し、該外層配線８と内層配線２とはバイアホール７で
接続されている薄膜ビルドアップ層とを有し、該絶縁樹
脂層４の上に形成された外層配線８が、スパッタ金属層
すなわち薄膜銅層５０と下地金属５１と、該スパッタ金
属層を下地金属としたパターン電気めっき層である配線
板が挙げられる。図１において、内層配線２が形成され
た内層基板１は、絶縁樹脂層４と、接着剤層３によって
積層されている。そして、外層配線８と少なくとも内層
配線２とを接続する層間接続のためのバイアホール７に
は薄付け銅めっき６の層を有する。なお、内層配線２以
外の配線を外層配線という。
【００１５】（薄膜ビルドアップ層の厚さ）図１におい
て、薄膜ビルドアップ層は、接着剤層３と、絶縁樹脂層
４と、該絶縁樹脂層の上のスパッタ金属層である下地金
属５１および薄膜銅層５０と、該薄膜銅層５０の上に形
成された外層配線８とを有し、さらに、外層配線と内層
配線２とを接続するバイアホール７が形成されている。
本発明における薄膜ビルドアップ層（以下、ビルドアッ
プ層という。）の厚さとは、接着剤層３から外層配線８
までの厚さを指し、２５μｍ未満であることが好ましく
５μｍ以上であることが好ましい。５μｍ未満であると
配線導体の埋め込みが困難となったり、表面の凹凸が大
きくなったりするため微細配線が形成できなくなる。ま
た、より好ましい厚さの範囲は１５μｍ〜１０μｍであ
る。この範囲の厚さで用いると、微細な配線を形成した
ときの電気特性である特性インピーダンスの制御が可能
となる。２５μｍ以上の厚さ又は５μｍ未満の厚さでは
特性インピーダンスの制御が困難となる。下地金属５１
として、Ｃｒ，Ｎｉ，Ｃｏ，Ｐｄ，Ｚｒ，Ｎｉ／Ｃｒ，
Ｎｉ／Ｃｕ等の金属が好ましく、厚さは５〜５０ｎｍが
好ましい。下地金属５１の上の薄膜銅層５０の厚みは２
００〜５００ｎｍが好ましい。
【００１６】（絶縁樹脂層の厚さ）ビルドアップ層の厚
さの項で説明したように、各種特性を考慮しビルドアッ
プ層の厚さを５μｍ以上２５μｍ未満にするのが電気特
性の観点から好ましい。また、絶縁樹脂層４の厚さは１
０μｍ未満とすることが好ましく、３μｍ以上であるこ
とが好ましい。また、より好ましい厚さの範囲は、７μ
ｍ〜４μｍであることが好ましい。厚さが１０μｍ以上
であると多層化するときに用いる接着剤の厚さが１５μ
ｍ未満となり、多層化積層した時の基板の表面凹凸が大
きくなり微細配線形成が困難となる。また、絶縁樹脂層
の厚さが３μｍ未満であると、取り扱い性が悪く、しわ
が発生することにより基板の歩留まり、配線形成性の低
下をまねく。
【００１７】（絶縁樹脂層の弾性率）絶縁樹脂層４の弾
性率は５ＧＰａ以上、１５ＧＰａ以下であることが好ま
しい。より好ましい範囲は、８ＧＰａ以上１２ＧＰａ以
下である。弾性率が５ＧＰａ未満であると、フィルムの
取り扱い性が悪く、しわが生じやすくなり、１５ＧＰａ
を超えるとフィルムが硬くなり取り扱い時に割れが発生
したりする。
【００１８】（絶縁樹脂層）絶縁樹脂層４としては、熱
硬化性樹脂または熱可塑性樹脂が使用でき、熱硬化性樹
脂としては、フェノール樹脂、尿素樹脂、メラミン樹
脂、アルキド樹脂、アクリル樹脂、不飽和ポリエステル
樹脂、ジアリルフタレート樹脂、エポキシ樹脂、シリコ
ーン樹脂、シクロペンタジエンから合成した樹脂、トリ
ス（２−ヒドロキシエチル）イソシアヌラートを含む樹
脂、芳香族ニトリルから合成した樹脂、３量化芳香族ジ
シアナミド樹脂、トリアリルトリメタリレートを含む樹
脂、フラン樹脂、ケトン樹脂、キシレン樹脂、縮合多環
芳香族を含む熱硬化性樹脂等を用いることができ、中で
もフェノール樹脂、特に、レゾール型フェノール樹脂、
溶剤には、ブチルカルビトール、乳酸エチル、エチルカ
ルビトール、ブチルセロソルブアセテート等の有機溶剤
を用いることができる。熱可塑性樹脂としては、ポリイ
ミド樹脂、ポリフェニレンオキサイド樹脂、ポリフェニ
レンサルファイド樹脂、アラミド樹脂等がある。
【００１９】（接着剤層）接着剤層３としては、熱硬化
性樹脂を用いることが好ましく、中でも、エポキシ樹
脂、あるいは、ポリアミドイミド樹脂とエポキシ樹脂を
用いることが好ましく、このようなエポキシ樹脂として
は、分子内にエポキシ基を有するものであればどのよう
なものでもよく、ビスフェノールＡ型エポキシ樹脂、ビ
スフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エ
ポキシ樹脂、脂環式エポキシ樹脂、脂肪族鎖状エポキシ
樹脂、フェノールノボラック型エポキシ樹脂、クレゾー
ルノボラック型エポキシ樹脂、ビスフェノールＡノボラ
ック型エポキシ樹脂、ビフェノールのジグリシジルエー
テル化物、ナフタレンジオールのジグリシジルエーテル
化物、フェノール類のジグリシジリエーテル化物、アル
コール類のジグリシジルエーテル化物、及びこれらのア
ルキル置換体、ハロゲン化物、水素添加物等が挙げられ
る。これらは２種以上を併用してもよく、エポキシ樹脂
以外の成分が不純物として含まれていてもよい。
【００２０】本発明で使用するエポキシ樹脂用硬化剤
は、エポキシ樹脂を硬化させるものであれば、限定する
ことなく使用でき、例えば、多官能フェノール類、アミ
ン類、イミダゾール化合物、酸無水物、有機リン化合物
およびこれらのハロゲン化物等が挙げられる。
【００２１】多官能フェノール類の例として、単環二官
能フェノールであるヒドロキノン、レゾルシノール、カ
テコール,多環二官能フェノールであるビスフェノール
Ａ、ビスフェノールＦ、ナフタレンジオール類、ビフェ
ノール類、及びこれらのハロゲン化物、アルキル基置換
体等が挙げられ、更に、これらのフェノール類とアルデ
ヒド類との重縮合物であるノボラック、レゾールが挙げ
られる。
【００２２】アミン類の例としては、脂肪族あるいは芳
香族の第一級アミン、第二級アミン、第三級アミン、第
四級アンモニウム塩及び脂肪族環状アミン類、グアニジ
ン類、尿素誘導体等が挙げられる。
【００２３】これらの化合物の例としては、Ｎ、Ｎ−ベ
ンジルジメチルアミン、２−（ジメチルアミノメチル）
フェノール、２、４、６−トリス（ジメチルアミノメチ
ル）フェノール、テトラメチルグアニジン、トリエタノ
ールアミン、Ｎ、Ｎ´−ジメチルピペラジン、１、４−
ジアザビシクロ［２、２、２］オクタン、１、８−ジア
ザビシクロ［５、４、０］−７−ウンデセン、１、５−
ジアザビシクロ［４、４、０］−５−ノネン、ヘキサメ
チレンテトラミン、ピリジン、ピコリン、ピペリジン、
ピロリジン、ジメチルシクロヘキシルアミン、ジメチル
ヘキシルアミン、シクロヘキシルアミン、ジイソブチル
アミン、ジ−ｎ−ブチルアミン、ジフェニルアミン、Ｎ
−メチルアニリン、トリ−ｎ−プロピルアミン、トリ−
ｎ−オクチルアミン、トリ−ｎ−ブチルアミン、トリフ
ェニルアミン、テトラメチルアンモニウムクロライド、
テトラメチルアンモニウムブロマイド、テトラメチルア
ンモニウムアイオダイド、トリエチレンテトラミン、ジ
アミノジフェニルメタン、ジアミノジフェニルエーテ
ル、ジシアンジアミド、トリルビグアニド、グアニル尿
素、ジメチル尿素等が挙げられる。
【００２４】イミダゾール化合物の例としては、イミダ
ゾール、２−エチルイミダゾール、２−エチル−４−メ
チルイミダゾール、２−メチルイミダゾール、２−フェ
ニルイミダゾール、２−ウンデシルイミダゾール、１−
ベンジル−２−メチルイミダゾール、２−ヘプタデシル
イミダゾール、４、５−ジフェニルイミダゾール、２−
メチルイミダゾリン、２−フェニルイミダゾリン、２−
ウンデシルイミダゾリン、２−ヘプタデシルイミダゾリ
ン、２−イソプロピルイミダゾール、２、４−ジメチル
イミダゾール、２−フェニル−４−メチルイミダゾー
ル、２−エチルイミダゾリン、２−フェニル−４−メチ
ルイミダゾリン、ベンズイミダゾール、１−シアノエチ
ルイミダゾール等が挙げられる。
【００２５】酸無水物の例としては、無水フタル酸、ヘ
キサヒドロ無水フタル酸、ピロメリット酸二無水物、ベ
ンゾフェノンテトラカルボン酸二無水物等が挙げられ
る。
【００２６】有機リン化合物としては、有機基を有する
リン化合物であれば特に限定せずに使用でき、例えば、
ヘキサメチルリン酸トリアミド、リン酸トリ（ジクロロ
プロピル）、リン酸トリ（クロロプロピル）、亜リン酸
トリフェニル、リン酸トリメチル、フェニルフォスフォ
ン酸、トリフェニルフォスフィン、トリ−ｎ−ブチルフ
ォスフィン、ジフェニルフォスフィン等が挙げられる。
【００２７】これらの硬化剤は、単独で、或いは二種以
上組み合わせて用いることもできる。これらエポキシ樹
脂用硬化剤の配合量は、エポキシ基の硬化反応を進行さ
せることができれば、特に限定することなく使用できる
が、好ましくは、エポキシ基１モルに対して、０．０１
〜５．０当量の範囲で、特に好ましくは０．８〜１．２
当量の範囲で使用する。
【００２８】また、本発明の熱硬化性エポキシ樹脂組成
物には、必要に応じて硬化促進剤を配合してもよい。代
表的な硬化促進剤として、第三級アミン、イミダゾール
類、第四級アンモニウム塩等が挙げられるが、これに限
定されるものではない。
【００２９】（ポリアミドイミド樹脂）また、ポリアミ
ドイミド樹脂には、シリコーン変性ポリアミドイミド樹
脂を用いるのが好ましく、このシリコーン変性ポリアミ
ドイミドは、シロキサン結合、イミド結合及びイミド結
合を有する重合体であり、その製造方法は、以下の３つ
の方法がある。 （１）シロキサン結合を有するジイミドジカルボン酸を
含むジイミドジカルボン酸（１−１）とジイソシアネー
ト化合物（１−２）を反応させる方法、 （２）シロキサン結合を有するジアミンを含むジアミン
化合物（２−２）とトリカルボン酸クロライド（２−
３）を反応させる方法、 （３）シロキサン結合を有するジイソシアネートを含む
ジイソシアネート化合物 （３−１）とトリカルボン酸無水物（３−２）を反応さ
せる方法等により製造することができる。
【００３０】上記（１）の方法により得られるシリコー
ン変性ポリアミドイミドについて詳述すると、（１−
１）シロキサン結合を有するジイミドジカルボン酸を含
むジイミドジカルボン酸として、例えば、次の一般式
（Ｉ）で示される化合物が挙げられる。
【化１】
【００３１】また、シロキサン結合を有するジイミドジ
カルボン酸の例として、一般式（Ｉ）においてＲ１が２
価の脂肪族基（酸素を含んでいてもよい）のものがあ
る。２価の脂肪族基としては、プロピレン基、ヘキサメ
チレン基、オクタメチレン基、デカメチレン基、オクタ
デカメチレン基等のアルキレン基、アルキレン基の両端
に酸素が結合した基等がある。
【００３２】シロキサン結合を有するジイミドジカルボ
ン酸以外のジイミドジカルボン酸のうち、イミド基を連
結する２価の残基が芳香族ジイミドジカルボン酸の例と
して、次の一般式（ＩＩ）で示される化合物が挙げられ
る。
【化２】 上記の２価の有機基としては、プロピレン基等のアルキ
レン基、フェニレン基、アルキル基置換フェニレン基等
が挙げられる。
【００３３】また、（１−２）ジイソシアネート化合物
としては、芳香族ジイソシアネート化合物として、次の
一般式（ＩＩＩ）で示される化合物が挙げられる。
【化３】 また、Ｒ９としては、アルキレン基等の２価の脂肪族基
又はシクロアルキレン基等の２価の脂環式基がある脂肪
族ジイソシアネート化合物又は脂環式ジイソシアネート
化合物が挙げられる。
【００３４】シロキサン結合を有するジイミドジカルボ
ン酸及びそれ以外のジイミドジカルボン酸は、それぞ
れ、シロキサン結合を有するジアミン化合物及びこれ以
外のジアミン（１−１ａ）と無水トリメリット酸を反応
させて得ることができる。シロキサン結合を有するジイ
ミドジカルボン酸及びそれ以外のジイミドジカルボン酸
は混合物として使用することが好ましい。シロキサン結
合を有するジアミン化合物及びこれ以外のジアミン（１
−１ａ）の混合物と無水トリメリット酸を反応させて得
られるジイミドジカルボン酸混合物を使用することが特
に好ましい。
【００３５】シロキサン結合を有するジアミン化合物以
外のジアミンとしては、芳香族ジアミンが好ましく、特
に、芳香族環を３個以上有するジアミンが好ましい。シ
ロキサン結合を有するジアミン化合物以外のジアミンの
うち芳香族ジアミンが５０〜１００モル％になるように
使用することが好ましい。
【００３６】また、（Ａ）シロキサン結合を有するジア
ミン化合物以外のジアミン及び（Ｂ）シロキサン結合を
有するジアミン化合物は（Ａ）／（Ｂ）が９９．９／
０．１〜０．１／９９．９モル比）となるように使用す
ることが好ましい。さらに、（Ａ）シロキサン結合を有
するジアミン化合物以外のジアミン及び（Ｂ）シロキサ
ン結合を有するジアミン化合物と無水トリメリット酸
は、（Ａ）＋（Ｂ）の合計１モルに対して無水トリメリ
ット酸２．０５〜２．２０の割合で反応させることが好
ましい。
【００３７】（１−２）ジイソシアネート化合物として
は、芳香族ジイソシアネート化合物が好ましく、ジイソ
シアネート化合物のうち芳香族ジイソシアネート化合物
を５０〜１００モル％使用することが好ましい。ジイミ
ドジカルボン酸全体とジイソシアネート化合物とは前者
１モルに対して後者１．０５〜１．５０モルになるよう
に反応させることが好ましい。
【００３８】ジアミン化合物と無水トリメリット酸と
は、非プロトン性極性溶媒の存在下に、５０〜９０℃で
反応させ、さらに水と共沸可能な芳香族炭化水素を非プ
ロトン性極性溶媒の０．１〜０．５質量比で投入し、１
２０〜１８０℃で反応を行い、イミドジカルボン酸とシ
ロキサンジイミドジカルボン酸を含む混合物を製造し、
これとジイソシアネート化合物との反応を行うことが好
ましい。ジイミドジカルボン酸を製造した後、その溶液
から芳香族炭化水素を除去することが好ましい。
【００３９】イミドジカルボン酸とジイソシアネート化
合物との反応温度は、低いと反応時間が長くなること
や、高すぎるとイソシアネート同士で反応するのでこれ
らを防止するため、１００〜２００℃で反応させること
が好ましい。
【００４０】芳香族ジアミンとしては、フェニレンジア
ミン、ビス（４−アミノフェニル）メタン、２，２−ビ
ス（４−アミノフェニル）プロパン、ビス（４−アミノ
フェニル）カルボニル、ビス（４−アミノフェニル）ス
ルホン、ビス（４−アミノフェニル）エーテル等があ
り、特に、芳香族環を３個以上有するジアミンとして
は、２，２−ビス［４−（４−アミノフェノキシ）フェ
ニル］プロパン（以下、ＢＡＰＰと略す）、ビス［４−
（３−アミノフェノキシ）フェニル］スルホン、ビス
［４−（４−アミノフェノキシ）フェニル］スルホン、
２，２−ビス［４−（４−アミノフェノキシ）フェニ
ル］ヘキサフルオロプロパン、ビス［４−（４−アミノ
フェノキシ）フェニル］メタン、４，４’−ビス（４−
アミノフェノキシ）ビフェニル、ビス［４−（４−アミ
ノフェノキシ）フェニル］エーテル、ビス［４−（４−
アミノフェノキシ）フェニル］ケトン、１，３−ビス
（４−アミノフェノキシ）ベンゼン等がある。
【００４１】脂肪族ジアミンとしては、ヘキサメチレン
ジアミン、オクタメチレンジアミン、デカメチレンジア
ミン、オクタデカメチレンジアミン、末端アミノ化プロ
ピレングリコール等がある。また、脂環式ジアミンとし
ては、１，４−ジアミノシクロヘキサン等がある。
【００４２】シロキサン結合を有するジアミン化合物
（以下、シロキサンジアミンという。）としては次の一
般式（ＩＶ）で表されるものが用いられる。
【化４】 このようなシロキサンジアミンとしては次の一般式
（Ｖ）で示すものが挙げられ、これらの中でもジメチル
シロキサン系両末端アミンであるアミノ変性反応性シリ
コーンオイルＸ−２２−１６１ＡＳ（アミン当量４５
０）、Ｘ−２２−１６１Ａ（アミン当量８４０）、Ｘ−
２２−１６１Ｂ（アミン当量１５００）（以上信越化学
工業株式会社製商品名）、ＢＹ１６−８５３（アミン当
量６５０）、ＢＹ１６−８５３Ｂ（アミン当量２２０
０）（以上東レダウコーニングシリコーン株式会社製商
品名）等が市販品として挙げられる。
【化５】
【００４３】芳香族ジイソシアネートとして具体的に
は、４，４´−ジフェニルメタンジイソシアネート（以
下ＭＤＩと略す。）、２，４−トリレンジイソシアネー
ト、２，６−トリレンジイソシアネート、ナフタレン−
１，５−ジイソシアネート、２，４−トリレンダイマー
等が例示できる。特にＭＤＩは、分子構造においてイソ
シアネート基が離れており、ポリアミドイミドの分子中
におけるアミド基やイミド基の濃度が相対的に低くな
り、溶解性が向上するため好ましい。
【００４４】脂肪族又は脂環式ジイソシアネートとして
は、ヘキサメチレンジイソシアネート、イソホロンジイ
ソシアネート、メチレンビス（シクロヘキシルジイソシ
アネート）等がある。
【００４５】非プロトン性極性溶媒として、ジメチルア
セトアミド、ジメチルホルムアミド、ジメチルスルホキ
シド、Ｎ−メチル−２−ピロリドン、４−ブチロラクト
ン、スルホラン、シクロヘキサノン等が例示できる。イ
ミド化反応には、高温を要するため沸点の高い、Ｎ−メ
チル−２−メチルピロリドン（以下ＮＭＰと略す。）
が、特に好ましい。これらの混合溶媒中に含まれる水分
量はＴＭＡが水和して生成するトリメリット酸により、
充分に反応が進行せず、ポリマの分子量低下の原因にな
るため０．２質量％以下で管理されていることが好まし
い。また、非プロトン性極性溶媒は、特に制限されない
が、芳香族環を３個以上有するジアミンとシロキサンジ
アミン及び無水トリメリット酸を合わせた質量の割合
が、多いと無水トリメリット酸の溶解性が低下し充分な
反応が行えなくなることや、低いと工業的製造法として
不利であることから、１０質量％〜７０質量％の範囲に
なることが好ましい。
【００４６】水と共沸可能な芳香族炭化水素として、ベ
ンゼン、キシレン、エチルベンゼン、トルエン等の芳香
族炭化水素が例示でき、特に沸点が比較的低く、作業環
境上有害性の少ないトルエンが好ましく、使用量は、非
プロトン性極性溶媒の０．１〜０．５質量比（１０〜５
０質量％）の範囲が好ましい。
【００４７】つぎに、前記（２）の方法により得られる
シリコーン変性ポリアミドイミドについて説明すると、
シロキサン結合を有するジアミンを含むジアミン化合物
（２−２）として、シロキサン結合を有するジアミン、
前記した一般式（Ｖ）で示される化合物がある。その他
のジアミンとして、前記したものが使用できる。トリカ
ルボン酸クロライド（２−３）には、トリメリット酸ク
ロライド等があり、良く知られた酸クロライド法により
製造することができる。
【００４８】つぎに、前記（３）の方法により得られる
シリコーン変性ポリアミドイミドについて説明すると、
（３−１）シロキサン結合を有するジイソシアネートを
含むジイソシアネート化合物として、シロキサン結合を
有するジイソシアネート化合物、前記一般式（ＩＶ）で
示されるシロキサンジアミンに対応するジイソシアネー
ト化合物、その他のジイソシアネート化合物として、前
記したものを使用することができる。トリカルボン酸無
水物（３−２）には、無水トリメリット酸等があり、従
来から良く知られたジアミン化合物とジイソシアネート
化合物の反応により製造することができる。
【００４９】シリコーン変性ポリアミドイミド樹脂とエ
ポキシ樹脂の混合量は、シリコーン変性ポリアミドイミ
ド樹脂１００重量部に対してエポキシ樹脂を１〜１５０
重量部の範囲であることが好ましく、エポキシ樹脂が１
重量部未満であると、耐溶剤性が低下し、また、１５０
重量部を超えると、未反応の熱硬化性樹脂によりＴｇが
低下し耐熱性が不充分となったり、可撓性が低下したり
する。
【００５０】（配線板の製造方法）図２の（ａ）〜
（ｇ）は、上記のような本発明の配線板の製造方法の一
実施形態を示す各工程の断面図である。配線板は、次の
ようにして製造することができる。
【００５１】（工程ａ）工程ａは、図２（ａ）に示すよ
うに内層配線２が形成された内層基板１を作製する工程
であり、用いる内層基板１にはガラスクロスにエポキシ
樹脂を含浸させたＦＲ−４基板、ビスマレイミド−トリ
アジン樹脂を含浸させたＢＴ基板、さらにはポリイミド
フィルムを基材として用いたポリイミドフィルム基板等
を用いることができる。また、回路形成には、一般的に
用いられているサブトラクト法、セミアディティブ法、
フルアディティブ法等を用いることができる。
【００５２】（工程ｂ）工程ｂは、図２（ｂ）に示すよ
うに、上記工程（ａ）で内層配線２が形成された内層基
板１上に、まずＢステージ状の接着剤層３を形成し、次
に予めスパッタリングにより下地金属５１と薄膜銅層５
０が片側に形成された絶縁樹脂層４を、絶縁樹脂層４が
接着剤層３と接する様に配置し、加熱加圧して積層する
工程である。絶縁樹脂層４上に薄膜銅層５０を形成する
ために使用されるスパッタリング装置は、２極スパッ
タ、３極スパッタ、４極スパッタ、マグネトロンスパッ
タ、ミラートロンスパッタ等を用いることができる。ス
パッタに用いるターゲットは、密着を確保するためにＣ
ｒ，Ｎｉ，Ｃｏ，Ｐｄ，Ｚｒ，Ｎｉ／Ｃｒ，Ｎｉ／Ｃｕ
等の金属を下地金属５１として用い５〜５０ｎｍスパッ
タリングするのが好ましい。その後、銅をターゲットに
してスパッタリングして薄膜銅層５０を形成する。薄膜
銅層５０の厚みは２００〜５００ｎｍが好ましい。積層
工程は、ロールラミネートやバッチ式の平板ラミネート
等の一般的なプレスにより加熱加圧して積層一体化する
ことができる。
【００５３】（工程ｃ）工程ｃは、図２（ｃ）に示すよ
うに薄膜銅層５０の上から、内層配線２に達する層間接
続用の孔すなわちバイアホール７をあける工程である。
孔をあけるには、一般的なＮＣドリルマシン及びレーザ
穴あけ装置を使用することができ、レーザの照射により
あけるのが好ましい。レーザ穴あけ機で用いられるレー
ザの種類はＣＯ2レーザ、ＹＡＧレーザ、エキシマレー
ザ等を用いることができるが、ＣＯ2レーザが生産性及
び穴品質の点で好ましい。レーザを用いて孔あけを行う
には、予め薄膜銅層５０のバイアホールとなる箇所の金
属をエッチング除去しておく方法と、直接薄膜銅層５０
の上からレーザを照射する方法がある。穴あけ条件は、
薄膜銅層５０の厚さと接着剤の種類及び接着剤層３の厚
さにより調整する。ショット（パルス）数は、１ショッ
ト未満では穴があけられず、２０ショットを超えると、
１ショットのパルスの波形デューティー比が１／１００
０近くであっても穴径が大きくなり実用的でないことが
あるが、穴内の接着剤が内層回路に達するところまで蒸
発できるようにする数を実験的に求めればよい。
【００５４】このようにしてバイアホール７を形成した
後に、バイアホール内の接着剤層３の接着剤の残滓を除
去するためにデスミア処理を行う。このデスミア処理
は、一般的な酸性の酸化性粗化液やアルカリ性の酸化性
粗化液を用いることができる。例えば、酸性の酸化性粗
化液としては、クロム／硫酸粗化液があり、アルカリ性
の酸化粗化液は過マンガン酸カリウム粗化液等を用いる
ことができる。接着剤を酸化性の粗化液で粗化した後、
絶縁樹脂層４表面の酸化性粗化液を化学的に中和する必
要があるが、これも一般的な手法を取り入れることがで
きる。例えば、クロム／硫酸粗化液を用いたときには、
亜硫酸水素ナトリウム１０ｇ／リットルを用いて室温で
５分間処理し、また、過マンガン酸カリウム粗化液を用
いたときには、硫酸１５０ｍｌ／リットルと過酸化水素
水１５ｍｌ／リットルの水溶液に室温で５分間浸漬して
中和を完了させる等が挙げられる。
【００５５】（工程ｄ）工程ｄは、図２（ｄ）〜（ｇ）
に示すように薄膜銅層５０と内層配線２とを電気的に接
続するために、外層配線８をめっきで形成する工程であ
り、例えば薄膜銅層５０と内層配線２とを電気的に接続
するパターン電気めっき１１の層を得る。外層配線８を
形成するには、２つのステップからなるのが好ましく、
まず初めのステップで、回路導体を形成するための下地
となる薄付け銅めっき６である銅箔層を無電解めっきで
形成するための触媒を付与する。このめっき触媒は、通
常の配線板のスルーホールめっきと同様の技術を用い
る。すなわち、錫コロイド系パラジウム触媒やアルカリ
イオン触媒等のめっきの核になる物質を使用することが
できる。
【００５６】次のステップとして、前記樹脂層に触媒を
付着させた基板を、イオン化しためっき金属と、めっき
金属の錯化剤と、そのめっき金属の還元剤とを有する無
電解銅めっき液に接触させ、基板全体に薄付け銅めっき
６の層を析出させる（図２（ｄ）参照）。めっきの厚さ
は、０．３〜１．０μｍが良く、０．３μｍ未満では均
一なめっき膜にならない場合があり、続いて行う電気め
っきが膜厚のばらつきの原因となる。また、１．０μｍ
を超える場合、薄付け銅めっき６の無電解めっき皮膜に
膨れが発生するため良好な回路が形成できなくなる。
【００５７】さらに、スパッタ金属層の表面と孔内壁と
孔底部とにめっき層を形成し、次いで前記めっき層の上
にめっきレジストを形成した後、該めっきレジストの形
成されていない箇所に前記めっき層より厚いめっき層を
形成する。例えば、上記薄付け銅めっき６の層の上に、
めっきレジスト１０を形成した後、めっきレジストの形
成されていない箇所に電気めっきで必要な厚さまでパタ
ーン電気めっき１１の層を形成する（図２（ｅ）参
照）。このときのめっきレジスト１０は、フィルム状で
も液状でもどちらでも良く、また、ネガ型またはポジ型
のものを用いることができる。特に２０μｍ未満のレジ
ストパターンを形成する場合、液状のポジ型を使用する
ことが配線形成性及びレジストの密着力の観点からは好
ましい。電気めっきは、一般的な電気銅めっき技術を用
いて、基板全体に３〜１０μｍめっきを行うのが好まし
い。使用する電気めっき液は、管理が簡単で効率の良い
硫酸銅めっきが最適である。このパターン電気めっき１
１の電解めっきの厚さが３μｍ未満では、層間接続部の
熱サイクル特性が低下することが問題であり、厚さが１
０μｍを超えると、特性インピーダンスの整合が取れな
くなり、電気信号ノイズが大きくなるため好ましくな
い。
【００５８】次にめっきレジスト１０を剥離する（図２
（ｆ）参照）。ネガ型のめっきレジストの剥離液は、一
般的な水酸化ナトリウム水溶液やアミン系の剥離液を使
用でき、剥離性が優れるアミン系が好ましい。また、ポ
ジ型の液状レジストにおいては、有機溶剤を用いて溶解
除去することが可能であるため剥離残りが発生せず好ま
しい。その後に、薄付け銅めっき６、薄膜銅層５０およ
び下地金属５１を除去して外層配線８を形成する（図２
（ｇ）参照）。この除去はエッチングによるのが好まし
い。薄付け銅めっき６、薄膜銅層５０および下地金属５
１をエッチングする液は、銅および下地金属をエッチン
グできるものであれば何れのものでも適用できるが、硫
酸／過酸化水素系エッチング液のような硫酸と過酸化水
素を主成分とするエッチング液であることがエッチング
速度が遅いため好適である。さらに、この後に外層配線
８のうち最外層の配線を絶縁被覆するソルダーレジスト
を設けることができるのは、通常の配線板と同様であ
る。
【００５９】（多層化）必要な配線密度が得られない場
合、さらに、工程ｂ〜工程ｄを繰り返して、多層化する
こともできる。なお、最外層とは、完成時の最も外側に
形成されている配線または導体回路の層を指し、ビルド
アップ層が１層の場合は、外層配線が最外層の配線であ
る。
【００６０】（半導体搭載用基板）図３は、本発明の半
導体搭載用基板の一実施形態を示す断面図である。本発
明の半導体搭載用基板は、上記のような配線板の最外層
の配線である導体回路が、少なくとも他の配線板へ接続
する外部接続端子と半導体チップの端子へ接続する内部
接続端子とを有するものである。この半導体搭載用基板
の製造方法は、以上のような配線板の製造方法と同様の
製造方法の工程ｄにおいて ｄ．スパッタ金属層と内層回路とを電気的に接続するめ
っきを行って外層の導体回路を形成する工程と、 ｄ−２．最外層の導体回路に、少なくとも他の配線板へ
接続する外部接続端子と半導体チップの端子へ接続する
内部接続端子とを形成する工程を含むことを特徴とす
る。例えば、上記で作製した配線板の最外層の配線ある
いはバイアホール７をソルダーレジスト７１により絶縁
被覆して、図３に示すように、少なくとも他の配線板と
接続される外部接続パッド８２と半導体チップの端子と
接続される内部接続パッド８３を形成すれば、半導体搭
載用基板が得られる。外部接続パッド８２は、他の配線
板以外には、例えばコネクタ、受動部品（抵抗、キャパ
シタ）等と接続できる。この外部接続パッド８２には、
後述する図５に示すように、はんだボール８６を形成し
て外部接続端子とすることもできる。
【００６１】（半導体パッケージ）本発明の半導体パッ
ケージは上記本発明の半導体搭載用基板を含むものであ
り、また、本発明の半導体パッケージの製造方法は、上
記本発明の半導体搭載用基板の製造方法に、さらにｅ．
半導体チップを搭載し、該半導体チップの端子と最外層
の導体回路の内部接続端子とを接続する工程を含むこと
を特徴とする。図４は、本発明の半導体パッケージの一
実施形態を示す断面図であり、図５は別の実施形態を示
す断面図である。上記のような半導体搭載用基板にさら
に半導体チップ９０を搭載して、その半導体チップ９０
と内部接続パッド８３とをボンディングワイヤ８４で電
気的に接続すれば、図４に示すような半導体パッケージ
とすることができる。また、その半導体チップ９０とそ
の内部接続パッド８３とをバンプ８５を用いてフリップ
チップ接続することによって電気的に接続すれば、図５
に示すような半導体パッケージとすることができる。さ
らに、これらの半導体パッケージには、それぞれ図示す
るように、半導体チップ９０を封止樹脂９１で封止する
ことが好ましい。また、半導体パッケージは、上記工程
ｂ〜工程ｄを繰り返して、多層化して得られるのが好ま
しい。
【００６２】
【実施例】（実施例１） 工程ａ： 両面銅張り積層板Ｅ−６７９Ｆ表面の１２μ
ｍ銅箔の回路となる部分にエッチングレジストを形成
し、次いで塩化第二鉄エッチング液を用いてエッチング
して内層配線２を有する内層基板１を作製した。
【００６３】工程ｂ： １層目のビルドアップ層を形成
するため、下地銅と薄膜銅層のスパッタ膜厚０．２５μ
ｍ、フィルム厚４．４μｍの銅スパッタアラミドフィル
ム（スパッタ金属層を有する絶縁樹脂層４）であるミク
トロン（東レ社製、商品名）と、厚さ１５μｍのシリコ
ーン変性ポリアミドイミドフィルム（接着剤層３）を、
スパッタ面が外側になるように配置し、シリコーン変性
ポリアミドイミドフィルムを内層基板１と絶縁樹脂層の
間に配置して重ねあわせ、２００℃、１時間、２．０Ｍ
Ｐａの条件で加熱加圧して積層一体化した。
【００６４】工程ｃ： 次に、バイアホールを形成する
ために、レーザ加工機ＭＬ６０５ＬＤＸ（三菱電機株式
会社製、商品名）を用い、周波数５ｋＨｚ、５０ショッ
ト、マスク径０．４ｍｍ、パルスエネルギー１１μＪ／
ｃｍ２の条件で直径５０μｍのＩＶＨを薄膜銅層５０の
上から、内層配線２に達するまで形成した。
【００６５】工程ｄ： 次に、過マンガン酸粗化液に７
０℃、１０分間の条件で浸漬し、スミアを除去した後、
外層配線を形成するために、まず、無電解銅めっき用触
媒ＨＳ−２０２Ｂ（日立化成工業株式会社製、商品名）
に室温で１５分間浸漬してめっき触媒を付与した。めっ
き触媒が付与された基板を無電解銅めっきＣＵＳＴ−２
０１（日立化成工業株式会社製、商品名）に室温で１５
分間浸漬して厚さ０．３μｍの下地の薄付け銅めっき層
６を形成した。次に、ＰＭＥＲ Ｐ−ＬＡ９００ＰＭ
（東京応化工業株式会社製、商品名）を使用してスピン
コート法で膜厚２０μｍのめっきレジスト層１０を形成
した。１０００ｍＪ／ｃｍ2の条件で露光し、ＰＭＥＲ
現像液Ｐ−７Ｇを用いて２３℃で６分間浸漬揺動してＬ
／Ｓ＝１０μｍ／１０μｍのレジストパターンを形成し
た。その後、硫酸銅めっき液を用いてパターン銅めっき
層１１の形成を約７μｍ行った。次いで、メチルエチル
ケトンを用いて室温で１分間浸漬してめっきレジストを
除去した。さらに銅スパッタ膜のクイックエッチングと
して、ＣＰＥ−７００（三菱瓦斯化学製、商品名）の５
倍希釈液を用いて、３０℃で３０秒間浸漬揺動すること
により下地金属５１と薄膜銅層５０の銅スパッタ膜と薄
付け銅めっき層６とをエッチング除去して配線を形成し
た。
【００６６】多層化工程： この後、工程ｂ〜工程ｄを
２回繰り返し、２層のビルドアップ層を形成し、４０ｍ
ｍ×４０ｍｍの大きさのＢＧＡ基板を作製した。
【００６７】（比較例１）工程ｂにおいて、絶縁樹脂層
として液状のビスフェノールＡ型エポキシ樹脂を厚さ２
０μｍで内層基板に直接印刷して、絶縁樹脂を加熱硬化
した後、スパッタリングで薄膜銅層を形成した以外は実
施例１と同様にしてＢＧＡ基板を作製した。
【００６８】（比較例２）工程ｂにおいて、絶縁樹脂層
として液状のポリイミド樹脂をスピンコートにより厚さ
１５μｍで内層基板に直接塗布し、絶縁樹脂を加熱硬化
した後、スパッタリングで薄膜銅層を形成した以外は実
施例１と同様にしてＢＧＡ基板を作製した。
【００６９】（試験） 気相熱衝撃試験：実施例１、比較例１、２で作製したＢ
ＧＡ基板をマザーボードに実装し、熱衝撃試験器サーマ
ショックチャンバーＴＳＲ−１０３（ＴＡＢＡＩ社製、
商品名）を用い、−６５℃で３０分と、１２５℃で３０
分との条件を１サイクルとして接続抵抗の変化を測定し
た。接続抵抗の測定には、ヒューレットパッカード社製
マルチメータ３４５７Ａを用いて測定した。 平坦性：株式会社ミツトヨ製表面粗さ計ＳＶ−２０００
を用いて測定した。 特性インピーダンス：ヒューレットパッカード社製デジ
タルオシロスコープ５４１２１Ｔの（Time Domain Re
flectmetry）を用いて特性インピーダンスを測定した。 これらの測定結果を表１に示す。
【００７０】
【表１】
【００７１】 気相熱衝撃試験 ：○；１０００サイクル以上導通抵抗率変化１０％未満 ×；１０００サイクル未満導通抵抗変化率１０％以上 平坦性 ：○；表面凹凸２μｍ未満 ×；表面凹凸２μｍ以上 配線形成性 ：○；導体幅／導体間隔（Ｌ／Ｓ）＝１０μｍ／１０μｍ 形成可 ×；Ｌ／Ｓ＝１０μｍ／１０μｍ形成不可 特性インピーダンス：○；インピーダンス精度±５％未満 ×；インピーダンス精度±５％以上
【００７２】
【発明の効果】以上に説明したとおり、本発明によっ
て、基板の平坦性、配線の微細化、電気特性および生産
性に優れた配線板、半導体実装用基板、半導体パッケー
ジ及びそれらの製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の配線板の一実施形態を示す断面図であ
る。
【図２】（ａ）〜（ｇ）は、本発明の配線板の製造方法
の一実施形態の各工程を説明するための断面図である。
【図３】本発明の半導体搭載用基板の一実施形態を示す
断面図である。
【図４】本発明の半導体パッケージの一実施形態を示す
断面図である。
【図５】本発明の半導体パッケージの別の実施形態を示
す断面図である。
【符号の説明】
１．内層基板 ２．内層配線 ３．接着剤層 ４．絶縁樹脂
層 ５０．薄膜銅層 ５１．下地金
属 ６．薄付け銅めっき ７．バイア
ホール ８．外層配線 ８２．外部接
続パッド ８３．内部接続パッド ８４．ボンデ
ィングワイヤ ８５．バンプ ８６．はんだ
ボール ９０．半導体チップ ９１．封止樹
脂 １０．めっきレジスト １１．パター
ン電気めっき
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/00 Ｈ０５Ｋ 3/00 Ｎ 3/42 ６２０ 3/42 ６２０Ｂ (72)発明者 高井 健次 茨城県下館市大字小川1500番地 日立化成 工業株式会社総合研究所内 (72)発明者 伊藤 豊樹 茨城県下館市大字小川1500番地 日立化成 工業株式会社総合研究所内 (72)発明者 有家 茂晴 茨城県下館市大字小川1500番地 日立化成 工業株式会社総合研究所内 (72)発明者 中祖 昭士 茨城県下館市大字小川1500番地 日立化成 工業株式会社総合研究所内 Ｆターム(参考） 5E317 AA24 BB01 BB12 CC31 CC44 CC51 CD15 CD18 CD25 CD32 GG11 GG14 5E346 AA05 AA06 AA12 AA15 AA16 AA32 AA35 AA38 AA43 BB01 BB15 CC02 CC08 CC31 CC41 CC52 CC58 DD02 DD17 DD22 DD33 DD47 EE33 FF04 GG17 GG22 GG23 GG28 HH03 HH24

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 内層配線が形成された内層基板と、該内
    層基板の少なくとも片側に、接着剤層と、絶縁樹脂層
    と、該絶縁樹脂層の上に形成された配線とを有し、該配
    線と少なくとも内層配線とがバイアホールで接続されて
    いる薄膜ビルドアップ層とを有し、絶縁樹脂層の上に形
    成された配線が、スパッタ金属層と該スパッタ金属層を
    下地金属としたパターン電気めっき層であることを特徴
    とする配線板。
  2. 【請求項２】 薄膜ビルドアップ層の厚さが２５μｍ未
    満である請求項１記載の配線板。
  3. 【請求項３】 絶縁樹脂層の厚さが１０μｍ未満である
    請求項１または２記載の配線板。
  4. 【請求項４】 絶縁樹脂層の引張り弾性率が５ＧＰａ以
    上である請求項１〜３のいずれか記載の配線板。
  5. 【請求項５】 ａ．内層基板に、内層配線を形成する工
    程と、 ｂ．内層基板に接着剤層を形成し、スパッタ金属を片側
    に形成した絶縁樹脂層を、絶縁樹脂層が接着剤と接する
    ように配置し加熱加圧して積層する工程と、 ｃ．スパッタ金属層の上から内層配線に達する層間接続
    用の孔をあける工程と、 ｄ．スパッタ金属層と内層回路とを電気的に接続するめ
    っきを行って外層の導体回路を形成する工程とを含むこ
    とを特徴とする配線板の製造方法。
  6. 【請求項６】 工程ｃにおける孔を、レーザの照射によ
    ってあける請求項５記載の配線板の製造方法。
  7. 【請求項７】 工程ｄで、スパッタ金属層の表面と孔内
    壁と孔底部とにめっき層を形成し、次いで前記めっき層
    の上にめっきレジストを形成した後、該めっきレジスト
    の形成されていない箇所に前記めっき層より厚いめっき
    層を形成する請求項５または６記載の配線板の製造方
    法。
  8. 【請求項８】 前記外層の導体回路を、エッチングによ
    って形成する請求項５〜７のいずれか記載の配線板の製
    造方法。
  9. 【請求項９】 前記外層の導体回路を、硫酸と過酸化水
    素を主成分とするエッチング液でエッチングする請求項
    ８記載の配線板の製造方法。
  10. 【請求項１０】 内層配線が形成された内層基板と、該
    内層基板の少なくとも片側に、接着剤層と、絶縁樹脂層
    と、該絶縁樹脂層の上に形成された配線とを有し、該配
    線と少なくとも内層配線とがバイアホールで接続されて
    いる薄膜ビルドアップ層とを有し、絶縁樹脂層の上に形
    成された配線が、スパッタ金属層と該スパッタ金属層を
    下地金属としたパターン電気めっき層であり、絶縁樹脂
    層の上に形成された配線である最外層の導体回路が、少
    なくとも他の配線板と接続される外部接続端子と、半導
    体チップの端子と接続される内部接続端子とを有するこ
    とを特徴とする半導体搭載用基板。
  11. 【請求項１１】 薄膜ビルドアップ層の厚さが２５μｍ
    未満である請求項１０記載の半導体搭載用基板。
  12. 【請求項１２】 絶縁樹脂層の厚さが１０μｍ未満であ
    る請求項１０または１１記載の半導体搭載用基板。
  13. 【請求項１３】 絶縁樹脂層の引張り弾性率が５ＧＰａ
    以上である請求項１０〜１２のいずれか記載の半導体搭
    載用基板。
  14. 【請求項１４】 ａ．内層基板に、内層配線を形成する
    工程と、 ｂ．内層基板に接着剤層を形成し、スパッタ金属を片側
    に形成した絶縁樹脂層を、絶縁樹脂層が接着剤と接する
    ように配置し加熱加圧して積層する工程と、 ｃ．スパッタ金属層の上から内層配線に達する層間接続
    用の孔をあける工程と、 ｄ．スパッタ金属層と内層回路とを電気的に接続するめ
    っきを行って外層の導体回路を形成する工程と ｄ−２．最外層の導体回路に、少なくとも他の配線板へ
    接続する外部接続端子と半導体チップの端子へ接続する
    内部接続端子とを形成する工程を含むことを特徴とする
    半導体搭載用基板の製造方法。
  15. 【請求項１５】 工程ｃにおける孔を、レーザの照射に
    よってあける請求項１４記載の半導体搭載用基板の製造
    方法。
  16. 【請求項１６】 スパッタ金属層の表面と孔内壁と孔底
    部とにめっき層を形成し、次いで前記めっき層の上にめ
    っきレジストを形成した後、該めっきレジストの形成さ
    れていない箇所に前記めっき層より厚いめっき層を形成
    する請求項１４または１５記載の半導体搭載用基板の製
    造方法。
  17. 【請求項１７】 前記外層の導体回路を、エッチングに
    よって形成する請求項１４〜１６のいずれか記載の半導
    体搭載用基板の製造方法。
  18. 【請求項１８】 前記外層の導体回路を、硫酸と過酸化
    水素を主成分とするエッチング液でエッチングする請求
    項１７記載の半導体搭載用基板の製造方法。
  19. 【請求項１９】 請求項１０〜１３のいずれか記載の半
    導体搭載用基板または請求項１４〜１８のいずれか記載
    の製造方法で製造された半導体搭載用基板を含むことを
    特徴とする半導体パッケージ。
  20. 【請求項２０】 ａ．内層基板に、内層配線を形成する
    工程と、 ｂ．内層基板に接着剤層を形成し、スパッタ金属を片側
    に形成した絶縁樹脂層を、絶縁樹脂層が接着剤と接する
    ように配置し加熱加圧して積層する工程と、 ｃ．スパッタ金属層の上から内層配線に達する層間接続
    用の孔をあける工程と、 ｄ．スパッタ金属層と内層回路とを電気的に接続するめ
    っきを行って外層の導体回路を形成する工程と、 ｄ−２．最外層の導体回路に、少なくとも他の配線板へ
    接続する外部接続端子と半導体チップの端子へ接続する
    内部接続端子とを形成する工程と、 ｅ．半導体チップを搭載し、該半導体チップの端子と最
    外層の導体回路の内部接続端子とを接続する工程とを含
    むことを特徴とする半導体パッケージの製造方法。
  21. 【請求項２１】 工程ｂ〜工程ｄを繰り返し行う請求項
    ２０記載の半導体パッケージの製造方法。
  22. 【請求項２２】 工程ｃにおける孔を、レーザの照射に
    よってあける請求項２０または２１記載の半導体パッケ
    ージの製造方法。
  23. 【請求項２３】 工程ｄで、スパッタ金属層の表面と孔
    内壁と孔底部とにめっき層を形成し、次いで前記めっき
    層の上にめっきレジストを形成した後、該めっきレジス
    トの形成されていない箇所に前記めっき層より厚いめっ
    き層を形成する請求項２０〜２２のいずれか記載の半導
    体パッケージの製造方法。
  24. 【請求項２４】 外層の導体回路を、エッチングによっ
    て形成する請求項２０〜２３のいずれか記載の半導体パ
    ッケージの製造方法。
  25. 【請求項２５】 工程ｅの後に、半導体チップを樹脂で
    封止する工程を有する請求項２０〜２４のいずれか記載
    の半導体パッケージの製造方法。
JP2001374866A 2001-12-07 2001-12-07 配線板及びその製造方法、半導体搭載用基板及びその製造方法、半導体パッケージ及びその製造方法 Pending JP2003174257A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001374866A JP2003174257A (ja) 2001-12-07 2001-12-07 配線板及びその製造方法、半導体搭載用基板及びその製造方法、半導体パッケージ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001374866A JP2003174257A (ja) 2001-12-07 2001-12-07 配線板及びその製造方法、半導体搭載用基板及びその製造方法、半導体パッケージ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003174257A true JP2003174257A (ja) 2003-06-20

Family

ID=19183354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001374866A Pending JP2003174257A (ja) 2001-12-07 2001-12-07 配線板及びその製造方法、半導体搭載用基板及びその製造方法、半導体パッケージ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2003174257A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347571A (ja) * 2004-06-03 2005-12-15 Hitachi Chem Co Ltd 印刷配線板用基板、印刷配線板及び印刷配線板の製造方法
JP2008265069A (ja) * 2007-04-18 2008-11-06 Kaneka Corp 絶縁性接着シート、積層体及びプリント配線板
JP2010010431A (ja) * 2008-06-27 2010-01-14 Kyocer Slc Technologies Corp 配線基板
JP2010267712A (ja) * 2009-05-13 2010-11-25 Sekisui Chem Co Ltd 多層回路基板の製造方法
CN103384455A (zh) * 2012-05-03 2013-11-06 旭德科技股份有限公司 基板结构的制作方法
JP5660272B2 (ja) * 2007-03-30 2015-01-28 住友ベークライト株式会社 フリップチップ半導体パッケージ用の接続構造、ビルドアップ層材料、封止樹脂組成物および回路基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347571A (ja) * 2004-06-03 2005-12-15 Hitachi Chem Co Ltd 印刷配線板用基板、印刷配線板及び印刷配線板の製造方法
JP4507707B2 (ja) * 2004-06-03 2010-07-21 日立化成工業株式会社 印刷配線板用基板、印刷配線板及び印刷配線板の製造方法
JP5660272B2 (ja) * 2007-03-30 2015-01-28 住友ベークライト株式会社 フリップチップ半導体パッケージ用の接続構造、ビルドアップ層材料、封止樹脂組成物および回路基板
JP2008265069A (ja) * 2007-04-18 2008-11-06 Kaneka Corp 絶縁性接着シート、積層体及びプリント配線板
JP2010010431A (ja) * 2008-06-27 2010-01-14 Kyocer Slc Technologies Corp 配線基板
JP2010267712A (ja) * 2009-05-13 2010-11-25 Sekisui Chem Co Ltd 多層回路基板の製造方法
CN103384455A (zh) * 2012-05-03 2013-11-06 旭德科技股份有限公司 基板结构的制作方法

Similar Documents

Publication Publication Date Title
JP4776247B2 (ja) 配線基板及びその製造方法
US6930258B1 (en) Multilayer printed wiring board and method of producing multilayer printed wiring board
TW398165B (en) Circuit boards using heat resistant resin for adhesive layers
US7115681B2 (en) Resin composition
TWI724026B (zh) 配線板的製造方法、配線板、及半導體裝置
JP4609074B2 (ja) 配線板及び配線板の製造方法
WO2005107350A1 (ja) 多層プリント配線板
KR20180048576A (ko) 프린트 배선판의 제조 방법, 반도체 장치의 제조 방법
JP2008274210A (ja) 回路基板用接着フィルム、それを用いた回路基板及び半導体チップ搭載用基板並びに半導体パッケージ
JPWO2003021668A1 (ja) 配線基板、半導体装置及びそれらの製造方法
JP2003174257A (ja) 配線板及びその製造方法、半導体搭載用基板及びその製造方法、半導体パッケージ及びその製造方法
JP2004363364A (ja) 金属表面処理方法、多層回路基板の製造方法、半導体チップ搭載基板の製造方法、半導体パッケージの製造方法及び半導体パッケージ
JP5672694B2 (ja) 樹脂シート、プリント配線板、および半導体装置
JP4905749B2 (ja) 配線板とその製造方法とその配線板を用いた半導体搭載用基板とその製造方法と半導体パッケージ並びにその製造方法
JP4797407B2 (ja) 配線基板の製造方法、半導体チップ搭載基板の製造方法及び半導体パッケージの製造方法
JP4035883B2 (ja) 多層プリント配線板及びその製造法
JP4085650B2 (ja) 配線板の製造方法及び配線板
KR101378052B1 (ko) Ｃｏｆ용 적층판, ｃｏｆ 필름 캐리어 테이프 및 전자장치
JP2008201117A (ja) 樹脂付き金属薄膜、印刷回路板及びその製造方法、並びに、多層配線板及びその製造方法
JP5158397B2 (ja) 耐熱性接着シート、金属箔張り積層板及びエリアアレイ半導体パッケージ用配線基板
JP4321978B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP2002084074A (ja) 多層プリント配線板および多層プリント配線板の製造方法
JPH10178039A (ja) 半導体装置用接着剤組成物およびそれを用いた半導体装置用接着剤シート
JP2016025217A (ja) プリント配線板及びその製造方法並びに熱硬化性樹脂組成物及び樹脂フィルム
JPH10178040A (ja) 半導体集積回路接続用基板およびそれを構成する部品ならびに半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040817

A977 Report on retrieval

Effective date: 20060925

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20061010

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20061211

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070327

A131 Notification of reasons for refusal

Effective date: 20071113

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080115

A02 Decision of refusal

Effective date: 20080520

Free format text: JAPANESE INTERMEDIATE CODE: A02