JP6463662B2 - 半導体封止用基材付封止材、半導体封止用基材付封止材の製造方法、及び半導体装置の製造方法 - Google Patents

半導体封止用基材付封止材、半導体封止用基材付封止材の製造方法、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP6463662B2
JP6463662B2 JP2015198203A JP2015198203A JP6463662B2 JP 6463662 B2 JP6463662 B2 JP 6463662B2 JP 2015198203 A JP2015198203 A JP 2015198203A JP 2015198203 A JP2015198203 A JP 2015198203A JP 6463662 B2 JP6463662 B2 JP 6463662B2
Authority
JP
Japan
Prior art keywords
sealing
layer
semiconductor
base material
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015198203A
Other languages
English (en)
Other versions
JP2017073432A (ja
Inventor
朋陽 中村
朋陽 中村
秋葉　秀樹
秀樹 秋葉
塩原　利夫
利夫 塩原
伸介 山口
伸介 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2015198203A priority Critical patent/JP6463662B2/ja
Priority to US15/251,047 priority patent/US20170098551A1/en
Publication of JP2017073432A publication Critical patent/JP2017073432A/ja
Application granted granted Critical
Publication of JP6463662B2 publication Critical patent/JP6463662B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2260/00—Layered product comprising an impregnated, embedded, or bonded layer wherein the layer comprises an impregnation, embedding, or binder material
    • B32B2260/02—Composition of the impregnated, bonded or embedded layer
    • B32B2260/021—Fibrous or filamentary layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2260/00—Layered product comprising an impregnated, embedded, or bonded layer wherein the layer comprises an impregnation, embedding, or binder material
    • B32B2260/04—Impregnation, embedding, or binder material
    • B32B2260/046—Synthetic resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Description

本発明は、半導体素子を搭載した基板の素子搭載面、又は半導体素子を形成したウエハの素子形成面をウエハレベルで一括封止することが可能な封止材に関し、特に半導体封止用基材付封止材、該半導体封止用基材付封止材の製造方法、及び前記半導体封止用基材付封止材を用いた半導体装置の製造方法に関する。
従来から半導体素子を搭載した基板の半導体素子搭載面、又は半導体素子を形成したウエハの半導体素子形成面のウエハレベルの封止は、種々の方式が提案、検討されており、スピンコーティングによる封止、スクリーン印刷による封止（特許文献１）や、フィルム支持体に熱溶融性エポキシ樹脂をコーティングさせた複合シートを用いた方法が例示される（特許文献２及び特許文献３）。
中でも、半導体素子を搭載した基板の半導体素子搭載面のウエハレベルの封止方法としては、金属、シリコンウエハ、又はガラス基板等の上部に両面接着層を有するフィルムを貼り付け、又は接着剤をスピンコート等で塗布した後、基板上に半導体素子を配列し接着、搭載させ半導体素子搭載面とし、その後、液状エポキシ樹脂やエポキシモールディングコンパウンド等で加熱下、加圧成形し封止することで、半導体素子搭載面を封止する方法が最近量産化されつつある（特許文献４）。また、同様に、半導体素子を形成したウエハの半導体素子形成面のウエハレベルの封止方法としても、液状エポキシ樹脂やエポキシモールディングコンパウンド等で加熱下、加圧成形し封止することで、半導体素子形成面を封止する方法が最近量産化されつつある。
しかしながら、上記のような方法では、直径２００ｍｍ（８インチ）程度の小径ウエハや金属等の小径基板を使用した場合は現状でも大きな問題もなく封止できるが、直径３００ｍｍ（１２インチ）以上の半導体素子を搭載した大径基板や半導体素子を形成した大径ウエハを封止した場合では、封止硬化時のエポキシ樹脂等の封止用樹脂の収縮応力により基板やウエハに反りが生じることが大きな問題であった。また、半導体素子を搭載した大径基板の半導体素子搭載面をウエハレベルで封止する場合には、封止硬化時の封止用樹脂の収縮応力により半導体素子が金属等の基板から剥離するといった問題が発生しており、これらの問題が、半導体装置の一括封止による量産化の大きな妨げとなっていた。
このような問題を解決する方法として、半導体素子を搭載した基板の素子搭載面を一括封止するため、繊維基材に熱硬化性樹脂を含浸させて、該熱硬化性樹脂を半硬化又は硬化した樹脂含浸繊維基材と、該樹脂含浸繊維基材の片面上に形成された未硬化の熱硬化性樹脂からなる封止樹脂層とを有する半導体封止用基材付封止材を用いる方法が挙げられる（特許文献５）。
このような半導体封止用基材付封止材であれば、膨張係数の非常に小さな樹脂含浸繊維基材が、封止硬化時の封止樹脂層の収縮応力を抑制することができる。そのため、大径ウエハや金属等の大径基板を封止した場合であっても、基板の反り、基板からの半導体素子の剥離を抑制でき、半導体素子を搭載した基板の半導体素子搭載面をウエハレベルで一括封止できる。また、封止後には耐熱性や耐湿性等の封止性能に優れ、非常に汎用性が高い半導体封止用基材付封止材となる。
しかし、上記のような半導体封止用基材付封止材を用いて封止した半導体装置は表面に基材の面が出ることから従来の熱硬化性エポキシ樹脂等で封止した場合と比べて外観が悪くなってしまい、またレーザーマーキング性が損なわれるという問題があった。
このような問題を解決する方法として、基材の表面に表面樹脂層を形成した半導体封止用基材付封止材を用いる方法が提案されている（特許文献６）。このような表面樹脂層を有する半導体封止用基材付封止材を用いることで、外観及びレーザーマーキング性が良好な半導体装置を製造することが可能となった。
しかし、このように基材の表面に表面樹脂層を形成することにより、基材と表面樹脂層との熱膨張係数の差により基材に反りが生じてしまい、基材の表面に封止樹脂層を形成しづらくなることがあった。また、封止樹脂層を形成後も基材の反りが残ってしまうなど、半導体封止用基材付封止材自体の取り扱い作業性が悪くなってしまうという問題があった。また、表面樹脂層を形成するための工程が追加されるので、生産コストが増加してしまうという問題もあった。
特開２００２−１７９８８５号公報 特開２００９−０６０１４６号公報 特開２００７−００１２６６号公報 特表２００４−５０４７２３号公報 特開２０１２−１５１４５１号公報 特開２０１５−０２６７６３号公報
本発明は、上記問題を解決するためになされたものであり、低コストで取り扱い作業性が優れると共に、大面積・薄型の基板を封止した場合でも反りを抑制することができ、かつ耐熱、耐湿信頼性等の封止性能に優れ、レーザーマーキング性が良好な半導体装置の製造を可能とする半導体封止用基材付封止材、これを用いた半導体装置の製造方法、及びこのような半導体封止用基材付封止材の製造方法を提供することを目的とする。
上記課題を達成するために、本発明では、基材と、該基材の一方の表面に形成された未硬化又は半硬化の熱硬化性樹脂を含む封止樹脂層とを有する半導体封止用基材付封止材であって、
前記基材が、
（ａ）繊維基材に熱硬化性樹脂を含む熱硬化性樹脂組成物が含浸して硬化した繊維基材層と、
（ｂ）前記熱硬化性樹脂組成物の硬化物からなり、前記繊維基材層に対し前記封止樹脂層とは逆側の面に形成された硬化物層Ａと、
（ｃ）前記熱硬化性樹脂組成物の硬化物からなり、前記繊維基材層に対し前記封止樹脂層と同じ側の面に形成された硬化物層Ｂと、
からなり、前記硬化物層Ａの厚さＴａが０．５μｍ以上であり、該硬化物層Ａの厚さＴａと前記硬化物層Ｂの厚さＴｂの比Ｔａ／Ｔｂが０．１〜１０のものである半導体封止用基材付封止材を提供する。
このように、半導体封止用基材付封止材における基材の外表面となる硬化物層Ａの厚さを０．５μｍ以上とすることでレーザーマーキング性が良好となる。また、硬化物層Ａの厚さＴａと硬化物層Ｂの厚さＴｂの比Ｔａ／Ｔｂが０．１〜１０の範囲であれば基材の反りを抑制することができ、取り扱い作業性が良好な半導体封止用基材付封止材となる。従って、本発明の半導体封止用基材付封止材であれば、低コストで取り扱い作業性が優れると共に、大面積・薄型の基板を封止した場合でも反りを抑制することができ、かつ耐熱、耐湿信頼性等の封止性能に優れ、レーザーマーキング性が良好な半導体装置の製造を可能とする半導体封止用基材付封止材となる。
また、前記硬化物層Ａの厚さＴａと前記硬化物層Ｂの厚さＴｂの比Ｔａ／Ｔｂが、０．５〜２であることが好ましい。
Ｔａ／Ｔｂがこのような範囲であれば、基材の反りを更に抑制でき、半導体封止用基材付封止材の取り扱い作業性が更に良好なものとなる。
また、前記熱硬化性樹脂組成物が、着色剤を含むものであることが好ましい。
このように基材を構成する熱硬化性樹脂組成物に着色剤を含有させることにより、低コストで、レーザーマーキング性だけでなく、外観も良好なものとすることができる。
更に、前記熱硬化性樹脂組成物が、該熱硬化性樹脂組成物１００質量部の中に、前記着色剤を０．１〜３０質量部含むものであることが好ましい。
このような量の着色剤を含むものであれば、外観及びレーザーマーキング性が更に良好なものとなる。
また、本発明では、半導体装置を製造する方法であって、
（１）上記の半導体封止用基材付封止材の前記封止樹脂層により、半導体素子搭載基板の素子搭載面、又は半導体素子形成ウエハの素子形成面を被覆する被覆工程、
（２）前記封止樹脂層を加熱して硬化させることで、前記素子搭載面又は前記素子形成面を一括封止する封止工程、及び
（３）封止後の前記半導体素子搭載基板又は前記半導体素子形成ウエハをダイシングすることで、個片化された半導体装置を製造するダイシング工程、
を有する半導体装置の製造方法を提供する。
このような製造方法であれば、大面積・薄型の基板を封止した場合でも反りが抑制され、かつ耐熱、耐湿信頼性等の封止性能に優れた封止樹脂層で半導体素子が封止され、外観及びレーザーマーキング性が良好な半導体装置を低コストで製造できる。
また、本発明では、半導体封止用基材付封止材を製造する方法であって、
（ｉ）繊維基材に、熱硬化性樹脂を含む熱硬化性樹脂組成物を含浸させ、該熱硬化性樹脂組成物を加熱して硬化させることにより、前記繊維基材に前記熱硬化性樹脂組成物が含浸して硬化した繊維基材層と、該繊維基材層の一方の表面に形成された前記熱硬化性樹脂組成物の硬化物からなる硬化物層Ａと、前記繊維基材層の前記硬化物層Ａとは逆側の表面に形成された前記熱硬化性樹脂組成物の硬化物からなる硬化物層Ｂと、からなる基材を作製する基材作製工程、
（ｉｉ）前記作製した基材から、前記硬化物層Ａの厚さＴａが０．５μｍ以上であり、かつ前記硬化物層Ａの厚さＴａと前記硬化物層Ｂの厚さＴｂの比Ｔａ／Ｔｂが０．１〜１０のものを選別する基材選別工程、及び
（ｉｉｉ）前記選別した基材の硬化物層Ｂ側に、未硬化又は半硬化の熱硬化性樹脂を含む封止樹脂層を形成する封止樹脂層形成工程、
を有する半導体封止用基材付封止材の製造方法を提供する。
このような製造方法であれば、低コストで取り扱い作業性が優れると共に、大面積・薄型の基板を封止した場合でも反りを抑制することができ、かつ耐熱、耐湿信頼性等の封止性能に優れ、レーザーマーキング性が良好な半導体装置の製造を可能とする半導体封止用基材付封止材を容易に製造することができる。
また、前記（ｉｉ）工程において、前記硬化物層Ａの厚さＴａが０．５μｍ以上であり、かつ前記硬化物層Ａの厚さＴａと前記硬化物層Ｂの厚さＴｂの比Ｔａ／Ｔｂが０．５〜２のものを選別することが好ましい。
Ｔａ／Ｔｂがこのような範囲のものを選別して使用すれば、基材の反りを更に抑制でき、半導体封止用基材付封止材の取り扱い作業性を更に良好なものとすることができる。
また、前記熱硬化性樹脂組成物として、着色剤を含むものを使用することが好ましい。
このように、熱硬化性樹脂組成物として、着色剤を含むものを使用すれば、低コストで、レーザーマーキング性だけでなく、外観も良好なものとすることができる。
更に、前記熱硬化性樹脂組成物として、該熱硬化性樹脂組成物１００質量部の中に、前記着色剤を０．１〜３０質量部含むものを使用することが好ましい。
熱硬化性樹脂組成物として、このような量の着色剤を含むものを使用すれば、外観及びレーザーマーキング性を更に良好なものとすることができる。
以上のように、本発明の半導体封止用基材付封止材であれば、低コストで取り扱い作業性が優れると共に、大面積・薄型の基板を封止した場合でも反り及び基板からの半導体素子の剥離を抑制でき、かつ耐熱、耐湿信頼性等の封止性能に優れ、外観及びレーザーマーキング性が良好な半導体装置の製造が可能となる。また、本発明の製造方法であれば、このような半導体封止用基材付封止材を容易に製造することができる。
本発明の半導体封止用基材付封止材の一例を示す概略断面図である。 本発明の半導体封止用基材付封止材を用いて、半導体素子搭載基板を一括封止して得られる、封止後の半導体素子搭載基板の一例を示す概略断面図である。 本発明の半導体封止用基材付封止材を用いて製造された半導体装置の一例を示す概略断面図である。 実施例の耐半田リフロー性測定で使用したＩＲリフロー装置の温度プロフィール（ＩＲリフロー条件）を示すチャートである。
上述のように、低コストで取り扱い作業性が優れると共に、大面積・薄型の基板を封止した場合でも反りを抑制することができ、かつ耐熱、耐湿信頼性等の封止性能に優れ、レーザーマーキング性が良好な半導体装置の製造を可能とする半導体封止用基材付封止材の開発が求められていた。
本発明者らは、上記課題について鋭意検討を重ねた結果、半導体封止用基材付封止材の基材を、繊維基材に熱硬化性樹脂を含む熱硬化性樹脂組成物が含浸して硬化した繊維基材層の両面に硬化物層が形成され、かつこれらの硬化物層の厚さの比が特定の範囲内のものとすることで、上記課題を達成できることを見出し、本発明を完成させた。
即ち、本発明は、基材と、該基材の一方の表面に形成された未硬化又は半硬化の熱硬化性樹脂を含む封止樹脂層とを有する半導体封止用基材付封止材であって、
前記基材が、
（ａ）繊維基材に熱硬化性樹脂を含む熱硬化性樹脂組成物が含浸して硬化した繊維基材層と、
（ｂ）前記熱硬化性樹脂組成物の硬化物からなり、前記繊維基材層に対し前記封止樹脂層とは逆側の面に形成された硬化物層Ａと、
（ｃ）前記熱硬化性樹脂組成物の硬化物からなり、前記繊維基材層に対し前記封止樹脂層と同じ側の面に形成された硬化物層Ｂと、
からなり、前記硬化物層Ａの厚さＴａが０．５μｍ以上であり、該硬化物層Ａの厚さＴａと前記硬化物層Ｂの厚さＴｂの比Ｔａ／Ｔｂが０．１〜１０のものである半導体封止用基材付封止材である。
以下、本発明の半導体封止用基材付封止材、半導体封止用基材付封止材の製造方法、及び半導体装置の製造方法について詳細に説明するが、本発明はこれらに限定されるものではない。
［半導体封止用基材付封止材］
図１は、本発明の半導体封止用基材付封止材の一例を示す概略断面図である。図１の半導体封止用基材付封止材１は、基材２と、基材２の一方の表面に形成された封止樹脂層３から構成され、基材２は繊維基材層４、硬化物層Ａ（図１中の５）、及び硬化物層Ｂ（図１中の６）から構成される。以下、各構成要素について詳細に説明する。
＜基材＞
図１に示されるように、基材２は（ａ）繊維基材層４、（ｂ）繊維基材層４に対し封止樹脂層３とは逆側の面に形成された硬化物層Ａ（図１中の５）、及び（ｃ）繊維基材層４に対し封止樹脂層３と同じ側の面に形成された硬化物層Ｂ（図１中の６）から構成される。
（ａ）繊維基材層
繊維基材層は、繊維基材に熱硬化性樹脂を含む熱硬化性樹脂組成物が含浸して硬化したものである。
〔繊維基材〕
繊維基材層を構成する繊維基材としては、例えば炭素繊維、ガラス繊維、石英ガラス繊維、金属繊維等の無機繊維、芳香族ポリアミド繊維、ポリイミド繊維、ポリアミドイミド繊維等の有機繊維、更には炭化ケイ素繊維、炭化チタン繊維、ボロン繊維、アルミナ繊維等を例示することができ、製品特性に応じていかなるものも使用することができる。また、特に好ましい繊維基材としては、ガラス繊維、石英ガラス繊維、炭素繊維等が例示される。中でも絶縁性の高いガラス繊維や石英ガラス繊維が特に好ましい。
〔熱硬化性樹脂組成物〕
繊維基材に含浸させる熱硬化性樹脂組成物は、熱硬化性樹脂を含むものである。
（熱硬化性樹脂）
熱硬化性樹脂組成物に用いる熱硬化性樹脂としては、特に限定はされないが、通常半導体素子の封止に使用される、エポキシ樹脂、シリコーン樹脂、エポキシ樹脂とシリコーン樹脂からなる混成樹脂、及びシアネートエステル樹脂等が挙げられる。また、ビスマレイミドトリアジン（ＢＴ）樹脂などの熱硬化性樹脂を使用することもできる。
≪エポキシ樹脂≫
本発明において熱硬化性樹脂組成物に用いることができるエポキシ樹脂としては、特に限定されないが、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、３，３’，５，５’−テトラメチル−４，４’−ビフェノール型エポキシ樹脂、又は４，４’−ビフェノール型エポキシ樹脂のようなビフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビスフェノールＡノボラック型エポキシ樹脂、ナフタレンジオール型エポキシ樹脂、トリスフェニロールメタン型エポキシ樹脂、テトラキスフェニロールエタン型エポキシ樹脂、及びフェノールジシクロペンタジエンノボラック型エポキシ樹脂の芳香環を水素化したエポキシ樹脂、脂環式エポキシ樹脂など室温で液状や固体の公知のエポキシ樹脂が挙げられる。また、必要に応じて、上記以外のエポキシ樹脂を目的に応じて一定量併用することができる。
エポキシ樹脂を含む熱硬化性樹脂組成物にはエポキシ樹脂の硬化剤を含めることができる。このような硬化剤としては、フェノールノボラック樹脂、各種アミン誘導体、酸無水物や酸無水物基を一部開環させカルボン酸を生成させたものなどを使用することができる。中でも、本発明の半導体封止用基材付封止材を用いて製造される半導体装置の信頼性を確保するために、フェノールノボラック樹脂を用いることが好ましい。特に、エポキシ樹脂とフェノールノボラック樹脂の混合比をエポキシ基とフェノール性水酸基の比率が１：０．８〜１．３となるように混合することが好ましい。
更に、エポキシ樹脂と硬化剤の反応を促進するため、反応促進剤（触媒）としてイミダゾール誘導体、フォスフィン誘導体、アミン誘導体、有機アルミニウム化合物などの金属化合物等を使用してもよい。
エポキシ樹脂を含む熱硬化性樹脂組成物には、更に必要に応じて各種の添加剤を配合することができる。例えば、樹脂の性質を改善する目的で種々の熱可塑性樹脂、熱可塑性エラストマー、有機合成ゴム、シリコーン系等の低応力剤、ワックス類、ハロゲントラップ剤等の添加剤を目的に応じて適宜添加配合することができる。
≪シリコーン樹脂≫
本発明において熱硬化性樹脂組成物に用いることができるシリコーン樹脂としては、特に限定されないが、例えば熱硬化性、又はＵＶ硬化性のシリコーン樹脂等が挙げられる。特に、シリコーン樹脂を含む熱硬化性樹脂組成物は付加硬化型シリコーン樹脂組成物を含むことが好ましい。付加硬化型シリコーン樹脂組成物としては、（Ａ）非共役二重結合を有する有機ケイ素化合物（例えば、アルケニル基含有ジオルガノポリシロキサン）、（Ｂ）オルガノハイドロジェンポリシロキサン、及び（Ｃ）白金系触媒を必須成分とするものが特に好ましい。以下、これら（Ａ）〜（Ｃ）成分について説明する。
（Ａ）成分：非共役二重結合を有する有機ケイ素化合物
（Ａ）成分の非共役二重結合を有する有機ケイ素化合物としては、下記一般式（１）で示される、分子鎖両末端が脂肪族不飽和基含有トリオルガノシロキシ基で封鎖された直鎖状ジオルガノポリシロキサンなどの、オルガノポリシロキサンが例示される。
Ｒ１１Ｒ１２Ｒ１３ＳｉＯ−（Ｒ１４Ｒ１５ＳｉＯ）ａ−（Ｒ１６Ｒ１７ＳｉＯ）ｂ−ＳｉＲ１１Ｒ１２Ｒ１３ （１）
（式中、Ｒ１１は非共役二重結合含有一価炭化水素基を示し、Ｒ１２〜Ｒ１７はそれぞれ同一又は異種の一価炭化水素基を示し、ａ及びｂは０≦ａ≦５００、０≦ｂ≦２５０、かつ０≦ａ＋ｂ≦５００を満たす整数である。）
上記一般式（１）中、Ｒ１１は非共役二重結合含有一価炭化水素基であり、好ましくは炭素数２〜８、特に好ましくは炭素数２〜６のアルケニル基で代表される脂肪族不飽和結合を有する非共役二重結合含有一価炭化水素基である。
上記一般式（１）中、Ｒ１２〜Ｒ１７はそれぞれ同一又は異種の一価炭化水素基であり、好ましくは炭素数１〜２０、特に好ましくは炭素数１〜１０のアルキル基、アルケニル基、アリール基、アラルキル基等が挙げられる。また、このうちＲ１４〜Ｒ１７は、より好ましくは脂肪族不飽和結合を除く一価炭化水素基であり、特に好ましくはアルケニル基等の脂肪族不飽和結合を持たないアルキル基、アリール基、アラルキル基等が挙げられる。更に、このうちＲ１６、Ｒ１７は芳香族一価炭化水素基であることが好ましく、フェニル基やトリル基等の炭素数６〜１２のアリール基等であることが特に好ましい。
上記一般式（１）中、ａ及びｂは０≦ａ≦５００、０≦ｂ≦２５０、かつ０≦ａ＋ｂ≦５００を満たす整数であり、ａは１０≦ａ≦５００であることが好ましく、ｂは０≦ｂ≦１５０であることが好ましく、またａ＋ｂは１０≦ａ＋ｂ≦５００を満たすことが好ましい。
上記一般式（１）で示されるオルガノポリシロキサンは、例えば、環状ジフェニルポリシロキサン、環状メチルフェニルポリシロキサン等の環状ジオルガノポリシロキサンと、末端基を構成するジフェニルテトラビニルジシロキサン、ジビニルテトラフェニルジシロキサン等のジシロキサンとのアルカリ平衡化反応によって得ることができるが、この場合、アルカリ触媒（特にＫＯＨ等の強アルカリ）による平衡化反応においては、少量の触媒でも不可逆反応で重合が進行するため、定量的に開環重合のみが進行し、末端封鎖率も高いため、通常、シラノール基及びクロル分は含有されない。
上記一般式（１）で示されるオルガノポリシロキサンとしては、具体的に下記のものが例示される。
Figure 0006463662
 （上記式において、ｋ、ｍは、０≦ｋ≦５００、０≦ｍ≦２５０、かつ０≦ｋ＋ｍ≦５００を満たす整数であり、好ましくは５≦ｋ＋ｍ≦２５０、かつ０≦ｍ／（ｋ＋ｍ）≦０．５を満たす整数である。）
（Ａ）成分としては、上記一般式（１）で示される直鎖構造を有するオルガノポリシロキサンの他、必要に応じて、３官能性シロキサン単位、４官能性シロキサン単位等を含む三次元網目構造を有するオルガノポリシロキサンを併用することもできる。このような非共役二重結合を有する有機ケイ素化合物は、１種単独で用いても２種以上を混合して用いてもよい。
（Ａ）成分の非共役二重結合を有する有機ケイ素化合物中の非共役二重結合を有する基（例えば、Ｓｉ原子に結合するアルケニル基等の二重結合を有する一価炭化水素基）の量は、全一価炭化水素基（Ｓｉ原子に結合する全ての一価炭化水素基）のうち０．１〜２０モル％であることが好ましく、より好ましくは０．２〜１０モル％、特に好ましくは０．２〜５モル％である。非共役二重結合を有する基の量が０．１モル％以上であれば硬化させたときに良好な硬化物を得ることができ、２０モル％以下であれば硬化させたときの機械的特性が良いため好ましい。
また、（Ａ）成分の非共役二重結合を有する有機ケイ素化合物は芳香族一価炭化水素基（Ｓｉ原子に結合する芳香族一価炭化水素基）を有することが好ましく、芳香族一価炭化水素基の含有量は、全一価炭化水素基（Ｓｉ原子に結合する全ての一価炭化水素基）の０〜９５モル％であることが好ましく、より好ましくは１０〜９０モル％、特に好ましくは２０〜８０モル％である。芳香族一価炭化水素基は樹脂中に適量含まれた方が、硬化させたときの機械的特性が良く製造もしやすいという利点がある。
（Ｂ）成分：オルガノハイドロジェンポリシロキサン
（Ｂ）成分としては、１分子中にケイ素原子に結合した水素原子（以下、「ＳｉＨ基」と称する）を２個以上有するオルガノハイドロジェンポリシロキサンが好ましい。１分子中にＳｉＨ基を２個以上有するオルガノハイドロジェンポリシロキサンであれば、架橋剤として作用し、（Ｂ）成分中のＳｉＨ基と（Ａ）成分のビニル基、その他のアルケニル基等の非共役二重結合含有基とが付加反応することにより、硬化物を形成することができる。
また、（Ｂ）成分のオルガノハイドロジェンポリシロキサンは、芳香族一価炭化水素基を有することが好ましい。このように、芳香族一価炭化水素基を有するオルガノハイドロジェンポリシロキサンであれば、上記の（Ａ）成分との相溶性を高めることができる。このようなオルガノハイドロジェンポリシロキサンは１種単独で用いても２種以上を混合して用いてもよく、例えば、芳香族炭化水素基を有するオルガノハイドロジェンポリシロキサンを（Ｂ）成分の一部又は全部として含ませることができる。
（Ｂ）成分のオルガノハイドロジェンポリシロキサンとしては、特に限定されないが、例えば１，１，３，３−テトラメチルジシロキサン、１，３，５，７−テトラメチルシクロテトラシロキサン、トリス（ジメチルハイドロジェンシロキシ）メチルシラン、トリス（ジメチルハイドロジェンシロキシ）フェニルシラン、１−グリシドキシプロピル−１，３，５，７−テトラメチルシクロテトラシロキサン、１，５−グリシドキシプロピル−１，３，５，７−テトラメチルシクロテトラシロキサン、１−グリシドキシプロピル−５−トリメトキシシリルエチル−１，３，５，７−テトラメチルシクロテトラシロキサン、両末端トリメチルシロキシ基封鎖メチルハイドロジェンポリシロキサン、両末端トリメチルシロキシ基封鎖ジメチルシロキサン・メチルハイドロジェンシロキサン共重合体、両末端ジメチルハイドロジェンシロキシ基封鎖ジメチルポリシロキサン、両末端ジメチルハイドロジェンシロキシ基封鎖ジメチルシロキサン・メチルハイドロジェンシロキサン共重合体、両末端トリメチルシロキシ基封鎖メチルハイドロジェンシロキサン・ジフェニルシロキサン共重合体、両末端トリメチルシロキシ基封鎖メチルハイドロジェンシロキサン・ジフェニルシロキサン・ジメチルシロキサン共重合体、トリメトキシシラン重合体、（ＣＨ３）２ＨＳｉＯ１／２単位とＳｉＯ４／２単位とからなる共重合体、（ＣＨ３）２ＨＳｉＯ１／２単位とＳｉＯ４／２単位と（Ｃ６Ｈ５）ＳｉＯ３／２単位とからなる共重合体等が挙げられる。
また、下記構造で示される化合物、あるいはこれらの化合物を材料として使用して得られるオルガノハイドロジェンポリシロキサンも用いることができる。
Figure 0006463662
（Ｂ）成分のオルガノハイドロジェンポリシロキサンの分子構造は、直鎖状、環状、分岐状、三次元網状構造のいずれであってもよく、１分子中のケイ素原子の数（又は重合体の場合は重合度）は２以上が好ましく、より好ましくは３〜５００、特に好ましくは４〜３００程度である。
（Ｂ）成分のオルガノハイドロジェンポリシロキサンの配合量は、（Ａ）成分のアルケニル基等の非共役二重結合を有する基１個当たり（Ｂ）成分中のＳｉＨ基が０．７〜３．０個となる量であることが好ましく、１．０〜２．０個であることが特に好ましい。
（Ｃ）成分：白金系触媒
（Ｃ）成分の白金系触媒としては、例えば塩化白金酸、アルコール変性塩化白金酸、キレート構造を有する白金錯体等が挙げられる。これらは１種単独でも、２種以上の組み合わせでも使用することができる。
（Ｃ）成分の白金系触媒の配合量は、硬化有効量（いわゆる、触媒量）でよく、通常、（Ａ）成分及び（Ｂ）成分の総質量１００質量部あたり、白金族金属の質量換算で０．１〜５００ｐｐｍであることが好ましく、特に０．５〜１００ｐｐｍの範囲であることが好ましい。
≪エポキシ樹脂とシリコーン樹脂からなる混成樹脂≫
本発明において熱硬化性樹脂組成物に用いることができるエポキシ樹脂とシリコーン樹脂からなる混成樹脂としては、特に限定されないが、例えば前述のエポキシ樹脂と前述のシリコーン樹脂を用いたものを挙げることができる。
≪シアネートエステル樹脂≫
本発明において熱硬化性樹脂組成物に用いることができるシアネートエステル樹脂としては、特に限定されないが、例えばシアネートエステル化合物又はそのオリゴマーと、硬化剤としてフェノール化合物及びジヒドロキシナフタレンのいずれか又は両方を配合した樹脂組成物が挙げられる。
シアネートエステル化合物又はそのオリゴマー
シアネートエステル化合物又はそのオリゴマーとして使用する成分は、下記一般式（２）で示されるものである。
Figure 0006463662
 （式中、Ｒ１及びＲ２は水素原子又は炭素数１〜４のアルキル基を示し、Ｒ３は
Figure 0006463662
 のいずれかを示す。Ｒ４は水素原子又はメチル基であり、ｎ＝０〜３０の整数である。）
ここで、シアネートエステル化合物としては、１分子中にシアネート基を２個以上有するものであり、具体的には、多芳香環の２価フェノールのシアン酸エステル、例えばビス（３，５−ジメチル−４−シアネートフェニル）メタン、ビス（４−シアネートフェニル）メタン、ビス（３−メチル−４−シアネートフェニル）メタン、ビス（３−エチル−４−シアネートフェニル）メタン、ビス（４−シアネートフェニル）−１，１−エタン、ビス（４−シアネートフェニル）−２，２−プロパン、ジ（４−シアネートフェニル）エーテル、ジ（４−シアネートフェニル）チオエーテル、多価フェノールのポリシアン酸エステル、例えばフェノールノボラック型シアネートエステル、クレゾールノボラック型シアネートエステル、フェニルアラルキル型シアネートエステル、ビフェニルアラルキル型シアネートエステル、ナフタレンアラルキル型シアネートエステルなどが挙げられる。
前述のシアネートエステル化合物はフェノール類と塩化シアンを塩基性下で反応させることにより得られる。上記シアネートエステル化合物は、その構造より軟化点が１０６℃の固形のものから、常温で液状のものまでの幅広い特性を有するものの中から用途に合せて適宜選択することができる。
このうち、シアネート基の当量が小さいもの、即ち官能基間分子量が小さいものは硬化収縮が小さく、低熱膨張、高Ｔｇ（ガラス転移温度）の硬化物を得ることができる。シアネート基当量が大きいものは若干Ｔｇが低下するが、トリアジン架橋間隔がフレキシブルになり、低弾性化、高強靭化、低吸水化が期待できる。
なお、シアネートエステル化合物中に結合あるいは残存している塩素は好ましくは５０ｐｐｍ以下、より好ましくは２０ｐｐｍ以下であることが好適である。５０ｐｐｍ以下であれば、長期高温保管時、熱分解により遊離した塩素あるいは塩素イオンが酸化されたＣｕフレームやＣｕワイヤー、Ａｇメッキを腐食させ、剥離や電気的不良を引き起こす可能性が少ない。また樹脂の絶縁性も良好となる。
硬化剤
一般にシアネートエステル樹脂の硬化剤や硬化触媒としては金属塩、金属錯体や活性水素を持つフェノール性水酸基や一級アミン類などが用いられるが、本発明では特にフェノール化合物やジヒドロキシナフタレンが好適に用いられる。
上記のシアネートエステル樹脂の硬化剤として好適に用いることができるフェノール化合物としては、特に限定されないが、下記一般式（３）で示されるものを例示できる。
Figure 0006463662
 （式中、Ｒ５及びＲ６は水素原子又は炭素数１〜４のアルキル基を示し、Ｒ７は
Figure 0006463662
 のいずれかを示す。Ｒ４は水素原子又はメチル基であり、ｐ＝０〜３０の整数である。）
ここで、フェノール化合物としては、１分子中に２個以上のフェノール性水酸基を持つフェノール樹脂、ビスフェノールＦ型樹脂、ビスフェノールＡ型樹脂、フェノールノボラック樹脂、フェノールアラルキル型樹脂、ビフェニルアラルキル型樹脂、ナフタレンアラルキル型樹脂が挙げられ、これらのうち１種を単独で用いてもよいし、２種以上を併用してもよい。
フェノール化合物はフェノール性水酸基当量が小さいもの、例えば水酸基当量１２０以下のものはシアネート基との反応性が高く、１２０℃以下の低温でも硬化反応が進行する。この場合はシアネート基に対する水酸基のモル比を小さくするとよい。好適な範囲はシアネート基１モルに対し０．０５〜０．１１モルである。この場合、硬化収縮が少なく、低熱膨張で高Ｔｇの硬化物が得られる。
一方、フェノール性水酸基当量が大きいもの、例えば水酸基当量１７５以上のものはシアネート基との反応が抑えられ保存性が良く、流動性が良い組成物が得られる。好適な範囲はシアネート基１モルに対し０．１〜０．４モルである。この場合、Ｔｇは若干低下するが吸水率の低い硬化物が得られる。希望の硬化物特性と硬化性を得るために、これらフェノール樹脂は２種類以上併用することもできる。
上記のシアネートエステル樹脂の硬化剤として好適に用いることができるジヒドロキシナフタレンは下記一般式（４）で表される。
Figure 0006463662
ここでジヒドロキシナフタレンとしては、１，２−ジヒドロキシナフタレン、１，３−ジヒドロキシナフタレン、１，４−ジヒドロキシナフタレン、１，５−ジヒドロキシナフタレン、１，６−ジヒドロキシナフタレン、１，７−ジヒドロキシナフタレン、２，６−ジヒドロキシナフタレン、２，７−ジヒドロキシナフタレンなどが挙げられる。これらのうち、融点が１３０℃の１，２−ジヒドロキシナフタレン、１，３−ジヒドロキシナフタレン、１，６−ジヒドロキシナフタレンは非常に反応性が高く、少量でシアネート基の環化反応を促進する。融点が２００℃以上の１，５−ジヒドロキシナフタレン、２，６−ジヒドロキシナフタレンは比較的反応が抑制される。
これらジヒドロキシナフタレンを単独で使用した場合、官能基間分子量が小さく、かつ剛直な構造であるため硬化収縮が小さく、高Ｔｇの硬化物が得られる。また水酸基当量の大きい１分子中に２個以上の水酸基を持つフェノール化合物と併用することにより硬化性を調整することもできる。
上記フェノール化合物及びジヒドロキシナフタレン中のハロゲン元素やアルカリ金属などは、１２０℃、２気圧下での抽出で１０ｐｐｍ、特に５ｐｐｍ以下であることが好ましい。
（着色剤）
本発明において、熱硬化性樹脂組成物は、上述の熱硬化性樹脂に加えて着色剤を含むものとすることが好ましい。熱硬化性樹脂組成物が着色剤を含むことによって、基材の外表面となる硬化物層Ａが着色剤を含む層となるため、外観不良を抑制でき、またレーザーマーキング性を向上させることができる。
用いられる着色剤としては特に限定されるものでなく、公知の顔料又は染料を単独又は２種以上を組み合わせて用いることができる。特に、外観及びレーザーマーキング性向上の観点から、黒色系の着色剤が好ましい。
黒色系の着色剤としては、例えば、カーボンブラック（ファーネスブラック、チャンネルブラック、アセチレンブラック、サーマルブラック、ランプブラックなど）、グラファイト（黒鉛）、酸化銅、二酸化マンガン、アゾ系顔料（アゾメチンブラックなど）、アニリンブラック、ペリレンブラック、チタンブラック、シアニンブラック、活性炭、フェライト（非磁性フェライト、磁性フェライトなど）、マグネタイト、酸化クロム、酸化鉄、二硫化モリブデン、クロム錯体、複合酸化物系黒色色素、アントラキノン系有機黒色色素などが挙げられ、中でもカーボンブラックが好ましく用いられる。
着色剤は、熱硬化性樹脂組成物１００質量部中に、０．１〜３０質量部含まれることが好ましく、特に１〜１５質量部含まれることが好ましい。
着色剤の配合量が０．１質量部以上であれば、基材の着色が良好となり、外観不良を抑制でき、レーザーマーク性が良好となる。また、着色剤の配合量が３０質量部以下であれば基材を作製する際に繊維基材に含浸させる熱硬化性樹脂組成物の粘度が増加し作業性が著しく低下するのを防ぐことができる。
（無機充填材）
また、本発明において、熱硬化性樹脂組成物には、無機充填材を配合することができる。配合される無機充填材としては、例えば、溶融シリカ、結晶性シリカ等のシリカ類、アルミナ、窒化珪素、窒化アルミニウム、アルミノシリケート、ボロンナイトライド、ガラス繊維、三酸化アンチモン等が挙げられる。
特に、熱硬化性樹脂組成物がエポキシ樹脂を含む場合には、エポキシ樹脂と無機充填材との結合強度を強くするため、添加する無機充填材として、シランカップリング剤、チタネートカップリング剤等のカップリング剤で予め表面処理したものを配合してもよい。
このようなカップリング剤としては、例えば、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジエトキシシラン、β−（３，４−エポキシシクロヘキシル）エチルトリメトキシシラン等のエポキシ官能性アルコキシシラン、Ｎ−β（アミノエチル）−γ−アミノプロピルトリメトキシシラン、γ−アミノプロピルトリエトキシシラン、Ｎ−フェニル−γ−アミノプロピルトリメトキシシラン等のアミノ官能性アルコキシシラン、γ−メルカプトプロピルトリメトキシシラン等のメルカプト官能性アルコキシシラン等を用いることが好ましい。なお、表面処理に用いるカップリング剤の配合量及び表面処理方法については特に限定されるものではない。
無機充填材の配合量は、熱硬化性樹脂組成物中のエポキシ樹脂やシリコーン樹脂などの樹脂成分の総質量１００質量部に対し、１００〜１，３００質量部が好ましく、特に２００〜１，０００質量部が好ましい。１００質量部以上であれば十分な強度を得ることができ、１，３００質量部以下であれば流動性低下による充填性の不良が抑制され、結果として基板に搭載された半導体素子やウエハに形成された半導体素子を良好に封止することができる。なお、この無機充填材は、熱硬化性樹脂組成物全体の５０〜９５質量％、特に６０〜９０質量％の範囲で含有することが好ましい。
本発明の半導体封止用基材付封止材の基材を構成する繊維基材層は、上述のような繊維基材に上述のような熱硬化性樹脂組成物が含浸して硬化したものである。
（ｂ）硬化物層Ａ及び（ｃ）硬化物層Ｂ
図１に示されるように、本発明において、基材２は、上述の繊維基材層４、硬化物層Ａ（図１中の５）、及び硬化物層Ｂ（図１中の６）から構成される。硬化物層Ａ（図１中の５）は、上述の熱硬化性樹脂組成物の硬化物からなり、繊維基材層４に対し封止樹脂層３とは逆側の面に形成された層である。一方、硬化物層Ｂ（図１中の６）は、上述の熱硬化性樹脂組成物の硬化物からなり、繊維基材層４に対し封止樹脂層３と同じ側の面（即ち、硬化物層Ａとは逆側の面）に形成された層である。
本発明において、硬化物層Ａの厚さＴａは０．５μｍ以上であり、好ましくは５μｍ〜３０μｍである。厚さＴａが０．５μｍ未満の場合、レーザーマーキング性が著しく悪くなるのに対し、本発明では厚さＴａを０．５μｍ以上とするため、良好なレーザーマーキング性を確保することができる。
また、本発明において、硬化物層Ａの厚さＴａと硬化物層Ｂの厚さＴｂの比Ｔａ／Ｔｂは０．１〜１０であり、好ましくは０．５〜２である。Ｔａ／Ｔｂの比が０．１未満、あるいは１０を超える場合、基材の反りが発生し、半導体封止用基材付封止材の取り扱い作業性が悪くなるのに対し、本発明ではＴａ／Ｔｂを０．１〜１０とするため、基材の反りを抑制でき、半導体封止用基材付封止材の取り扱い作業性を良好なものとすることができる。また、Ｔａ／Ｔｂが０．５〜２であれば、基材の反りを更に抑制でき、半導体封止用基材付封止材の取り扱い作業性が更に良好なものとなる。
なお、硬化物層Ｂの厚さＴｂは、上記の比Ｔａ／Ｔｂを満たす範囲であれば特に限定されないが、好ましくは０．５μｍ以上、より好ましくは５μｍ〜３０μｍである。
以上説明したように、本発明の半導体封止用基材付封止材に使用される基材は、繊維基材に熱硬化性樹脂を含む熱硬化性樹脂組成物が含浸して硬化した繊維基材層の片面に熱硬化性樹脂組成物の硬化物層Ａが形成され、もう一方の面に熱硬化性樹脂組成物の硬化物層Ｂが形成されたものであり、代表的なものとして、両面にエポキシ樹脂組成物の硬化物層が形成されたガラスエポキシ基板等を挙げることができる。
なお、本発明の半導体封止用基材付封止材に使用される基材の厚さ（即ち、繊維基材層と硬化物層Ａと硬化物層Ｂの合計の厚さ）は、２０μｍ〜１ｍｍであることが好ましく、３０μｍ〜５００μｍであることがより好ましい。２０μｍ以上であれば薄すぎて変形しやすくなることを抑制できるため好ましく、また１ｍｍ以下であれば半導体装置そのものが厚くなることを抑制できるため好ましい。
このような基材は半導体素子搭載基板の素子搭載面や半導体素子形成ウエハの素子形成面を一括封止した後の反りを低減させ、一個以上の半導体素子を配列、接着、あるいは形成した基板やウエハを補強するために重要である。そのため、硬くて剛直な基材であることが好ましい。
＜封止樹脂層＞
図１に示されるように、本発明の半導体封止用基材付封止材１は、上述の基材２の硬化物層Ｂ（図１中の６）側の表面に、封止樹脂層３を有するものである。この封止樹脂層３は、未硬化又は半硬化の熱硬化性樹脂を含むものである。この封止樹脂層３は、半導体素子を搭載した半導体素子搭載基板の素子搭載面、又は半導体素子を形成した半導体素子形成ウエハの素子形成面を一括封止する役割を有する。
封止樹脂層の厚さは、特に限定されないが、２０μｍ以上２，０００μｍ以下であることが好ましい。２０μｍ以上であれば半導体素子が搭載された各種基板の半導体素子搭載面を封止するのに充分であり、薄すぎることによる充填性の不良が生じることを抑制できるため好ましく、２，０００μｍ以下であれば封止された半導体装置が厚くなりすぎることが抑制できるため好ましい。
封止樹脂層に用いられる熱硬化性樹脂は、特に限定されないが、通常、半導体素子の封止に使用される液状エポキシ樹脂や固形のエポキシ樹脂、シリコーン樹脂、又はエポキシ樹脂とシリコーン樹脂からなる混成樹脂、シアネートエステル樹脂等の熱硬化性樹脂であることが好ましい。特に、熱硬化性樹脂は、５０℃未満で固形化し、かつ５０℃以上１５０℃以下で溶融するエポキシ樹脂、シリコーン樹脂、エポキシ樹脂とシリコーン樹脂からなる混成樹脂、及びシアネートエステル樹脂のいずれかを含むものであることが好ましい。
このようなエポキシ樹脂、シリコーン樹脂、エポキシ樹脂とシリコーン樹脂からなる混成樹脂、及びシアネートエステル樹脂としては、上述の繊維基材に含浸させる熱硬化性樹脂組成物に含まれる熱硬化性樹脂として例示したものと同じものを例示することができる。また、上述の繊維基材に含浸させる熱硬化性樹脂組成物と同様、組成物に無機充填材を配合してもよい。
なお、繊維基材に含浸させる熱硬化性樹脂組成物に含まれる熱硬化性樹脂と、封止樹脂層に用いられる熱硬化性樹脂は、同じものであってもよいし、異なるものであってもよい。
［半導体封止用基材付封止材の製造方法］
また、本発明では、上述のような半導体封止用基材付封止材の製造方法を提供する。本発明の半導体封止用基材付封止材の製造方法は、（ｉ）基材作製工程、（ｉｉ）基材選別工程、及び（ｉｉｉ）封止樹脂層形成工程を有する方法である。以下、各工程について説明する。
（ｉ）基材作製工程
基材作製工程では、繊維基材に、熱硬化性樹脂を含む熱硬化性樹脂組成物を含浸させ、熱硬化性樹脂組成物を加熱して硬化させることにより、繊維基材に熱硬化性樹脂組成物が含浸して硬化した繊維基材層と、繊維基材層の一方の表面に形成された熱硬化性樹脂組成物の硬化物からなる硬化物層Ａと、繊維基材層の硬化物層Ａとは逆側の表面に形成された熱硬化性樹脂組成物の硬化物からなる硬化物層Ｂと、からなる基材を作製する。なお、このとき使用する繊維基材及び熱硬化性樹脂組成物としては、上述のものを使用すればよい。また、このとき使用する熱硬化性樹脂組成物として、着色剤を含むものを使用することが好ましい。このように熱硬化性樹脂組成物として、着色剤を含むものを使用すれば、低コストで、レーザーマーキング性だけでなく、外観も良好なものとすることができる。また、着色剤は、熱硬化性樹脂組成物１００質量部の中に、着色剤が０．１〜３０質量部となる量で配合することが好ましい。熱硬化性樹脂組成物として、このような量の着色剤を含むものを使用すれば、外観及びレーザーマーキング性を更に良好なものとすることができる。
基材の作製方法としては、熱硬化性樹脂（及び必要に応じて、着色剤や無機充填材）を溶剤に分散させた熱硬化性樹脂分散液（即ち、熱硬化性樹脂組成物溶液）に繊維基材を浸漬させることで、繊維基材に熱硬化性樹脂組成物を含浸させ、加熱オーブンで加熱、又は加熱真空プレス成形によって成形することで熱硬化性樹脂組成物を硬化させて作製する方法、加熱真空ラミネートや加熱真空プレス、加熱ロール等を用いて繊維基材に熱硬化性樹脂組成物を含浸させ硬化させて作製する方法などが挙げられる。
このとき、基材を構成する硬化物層Ａ又は硬化物層Ｂの厚さを調整する方法としては、溶剤を用いた熱硬化性樹脂分散液を用いて含浸する場合には、分散液の粘度により調整する方法、繊維基材に熱硬化性樹脂組成物を含浸させた後隙間を調整したロールを通す方法などが挙げられる。また、プリプレグを加熱真空プレスで成形する場合や、溶剤を用いずに加熱したプレス等で繊維基材に熱硬化性樹脂組成物を含浸させる場合には、熱硬化性樹脂組成物の溶融粘度やプレス圧力等を調整する方法などが挙げられる。
（ｉｉ）基材選別工程
基材選別工程では、上記のような方法で作製した基材から、硬化物層Ａの厚さＴａが０．５μｍ以上であり、かつ硬化物層Ａの厚さＴａと硬化物層Ｂの厚さＴｂの比Ｔａ／Ｔｂが０．１〜１０のものを選別する。
また、このとき、Ｔａが０．５μｍ以上であり、かつＴａ／Ｔｂが０．５〜２のものを選別することが好ましい。Ｔａ／Ｔｂがこのような範囲のものを選別して使用すれば、基材の反りを更に抑制でき、半導体封止用基材付封止材の取り扱い作業性を更に良好なものとすることができる。
（ｉｉｉ）封止樹脂層形成工程
封止樹脂層形成工程では、上記のようにして選別した基材の硬化物層Ｂ側に、未硬化又は半硬化の熱硬化性樹脂を含む封止樹脂層を形成する。なお、このとき使用する熱硬化性樹脂としては、上述のものを使用すればよい。
封止樹脂層は、選別した基材の硬化物層Ｂ側に、未硬化又は半硬化の熱硬化性樹脂を含む組成物をシート状あるいはフィルム状で積層し、真空ラミネートや高温真空プレス、熱ロール等を用いることで形成する方法、また、減圧又は真空下で、印刷やディスペンス等で液状エポキシ樹脂やシリコーン樹脂等の熱硬化性樹脂を含む組成物を塗布し加熱する方法、更に、未硬化又は半硬化の熱硬化性樹脂を含む組成物をプレス成形する方法など各種の方法で形成することができる。
このような本発明の製造方法であれば、本発明の半導体封止用基材付封止材を低コストで容易に製造することができる。このような本発明の半導体封止用基材付封止材は、取り扱い作業性が優れたものであり、かつ硬化封止時の封止樹脂層の収縮応力を抑制できるため、これを用いることで大面積・薄型の基板を封止した場合でも反り及び基板からの半導体素子の剥離を抑制できる。また、基材の外表面となる硬化物層Ａの厚さを０．５μｍ以上とすることでレーザーマーキング性が良好となる。更に、着色剤を含有する熱硬化性樹脂組成物を使用した場合は、この着色剤を含有する熱硬化性樹脂組成物の硬化物層Ａが基材の外表面として露出するため、レーザーマーキング性だけでなく外観も良好となる。
［半導体装置の製造方法］
また、本発明では、上述の本発明の半導体封止用基材付封止材を用いて半導体装置を製造する方法を提供する。本発明の半導体装置の製造方法は、（１）被覆工程、（２）封止工程、及び（３）ダイシング工程を有する方法である。以下、各工程について説明する。
（１）被覆工程
まず、被覆工程では、上述の本発明の半導体封止用基材付封止材の封止樹脂層により、半導体素子搭載基板の素子搭載面、又は半導体素子形成ウエハの素子形成面を被覆する。
＜半導体素子搭載基板及び半導体素子形成ウエハ＞
本発明の半導体封止用基材付封止材で封止する対象の半導体素子搭載基板は、特に限定されないが、例えば有機基板、シリコンウエハ等の無機基板、又は金属基板の素子搭載面に半導体素子を搭載したものとすることができる。なお、この半導体素子搭載基板には、半導体素子を搭載し配列した半導体素子アレイも含まれる。
半導体素子形成ウエハは、ウエハ上に半導体素子が形成されたウエハである。ここで用いられるウエハとしては、例えば、シリコン（Ｓｉ）ウエハ、ＳｉＣウエハ等が挙げられる。
なお、以下、半導体装置の製造方法の一例として、図２、図３を参照しながら半導体素子搭載基板の素子搭載面を封止する場合について説明するが、半導体素子形成ウエハでも同様にして半導体素子の封止や半導体装置の製造を行うことができる。
（２）封止工程
次に、封止工程では、封止樹脂層を加熱して硬化させることで、素子搭載面又は素子形成面を一括封止する。これにより、図２に示されるような、半導体素子８が搭載された半導体素子搭載基板９の素子搭載面が硬化後の封止樹脂層３’で封止された、封止後の半導体素子搭載基板７が得られる。
（３）ダイシング工程
次に、ダイシング工程では、封止後の半導体素子搭載基板又は半導体素子形成ウエハをダイシングすることで、個片化された半導体装置を製造する。これにより、図３に示されるような、封止後の半導体素子搭載基板７がダイシングされ個片化された半導体装置１０が製造される。
このような半導体装置の製造方法であれば、上述のような基材付封止材を用いることで硬化封止時の封止樹脂層の収縮応力を抑制できるため、半導体装置の製造時に基板の反り及び基板からの半導体素子の剥離を抑制しつつ、大面積・薄型の基板を封止した場合における反りを抑制することができる。また、基材の外表面となる硬化物層Ａの厚さを０．５μｍ以上とすることでレーザーマーキング性が良好となる。更に、着色剤を含有する熱硬化性樹脂組成物を使用した場合は、この着色剤を含有する熱硬化性樹脂組成物の硬化物層Ａが基材の外表面として露出するため、レーザーマーキング性だけでなく外観も良好となる。
以上のように、本発明の半導体封止用基材付封止材であれば、低コストで取り扱い作業性が優れると共に、大面積・薄型の基板を封止した場合でも反り及び基板からの半導体素子の剥離を抑制でき、かつ耐熱、耐湿信頼性等の封止性能に優れ、外観及びレーザーマーキング性が良好な半導体装置の製造が可能となる。また、本発明の製造方法であれば、このような半導体封止用基材付封止材を容易に製造することができる。
以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
［実施例１］
＜基材作製用樹脂組成物の調製＞
クレゾールノボラック型エポキシ樹脂６０質量部、フェノールノボラック樹脂３０質量部、触媒ＴＰＰ（トリフェニルフォスフィン）０．６質量部に、トルエン３００質量部を加えて攪拌混合し、エポキシ樹脂組成物のトルエン分散液を調製した。
＜基材の作製＞
このエポキシ樹脂組成物のトルエン分散液に繊維基材としてＥガラスクロス（日東紡績製、厚さ：５０μｍ）を浸漬することにより、エポキシ樹脂組成物のトルエン分散液をＥガラスクロスに含浸させた。該ガラスクロスを、ギャップ７５μｍに調整したロールに通し、１２０℃で１５分間放置することによりトルエンを揮発させた。該ガラスクロスを１７５℃で５分間加熱成型して成型品を得、更にこれを１８０℃で４時間加熱（２次硬化）することで、含浸させた熱硬化性樹脂組成物を硬化させ、繊維基材層の両面にエポキシ樹脂組成物の硬化物層が形成されたエポキシ樹脂含浸繊維基材Ｘ１を得た。得られたエポキシ樹脂含浸繊維基材Ｘ１において、繊維基材層の両面に形成されたエポキシ樹脂組成物の硬化物層Ａ、Ｂの厚さを断面観察により測定したところ、硬化物層Ａの厚さＴａは１０μｍ、硬化物層Ｂの厚さＴｂは１２μｍであり、本発明に使用可能であることを確認した。なお、取り扱い性は良好であった。
＜封止樹脂層となる樹脂組成物の調製＞
クレゾールノボラック型エポキシ樹脂６０質量部、フェノールノボラック樹脂３０質量部、平均粒径７μｍの球状シリカ４００質量部、触媒ＴＰＰ０．２質量部、シランカップリング剤（ＫＢＭ４０３ 信越化学工業製）０．５質量部を高速混合装置で十分混合した後、連続混練装置で加熱混練してシート化し冷却した。シートを粉砕しエポキシ樹脂組成物の顆粒粉末を得た。
＜半導体封止用基材付封止材の作製＞
上記エポキシ樹脂含浸繊維基材Ｘ１上に、上記エポキシ樹脂組成物の顆粒粉末を均一に拡げた。上下の金型温度を８０℃にし、上金型にはフッ素樹脂コートしたＰＥＴフィルム（剥離フィルム）をセットして金型内を真空レベルまで減圧し、樹脂厚さが６００μｍになるように３分間圧縮成形して封止樹脂層を形成した。以上のようにして半導体封止用基材付封止材Ｙ１を作製した。
（半導体素子搭載基板の準備）
厚さ１００μｍ、７４×２４０ｍｍのＢＴ基板に厚さ２００μｍ、１０×１０ｍｍのＳｉチップを６４個搭載した基板を準備した。
（半導体素子搭載基板の封止）
上記で作製した半導体封止用基材付封止材Ｙ１を用いて上記半導体素子搭載基板を、プレート温度を１７５℃に設定した真空ラミネーション装置（ニチゴーモートン社製）を用いて５分間真空圧縮成形することで硬化封止した。硬化封止後、１８０℃で４時間ポストキュアして封止後の半導体素子搭載基板を得た。
［実施例２］
＜基材作製用樹脂組成物の調製＞
クレゾールノボラック型エポキシ樹脂６０質量部、フェノールノボラック樹脂３０質量部、黒色顔料としてチタンブラック３質量部、触媒ＴＰＰ０．６質量部に、トルエン３００質量部を加えて攪拌混合し、エポキシ樹脂組成物のトルエン分散液を調製した。
＜基材の作製＞
このエポキシ樹脂組成物のトルエン分散液に繊維基材としてＥガラスクロス（日東紡績製、厚さ：５０μｍ）を浸漬することにより、エポキシ樹脂組成物のトルエン分散液をＥガラスクロスに含浸させた。該ガラスクロスを、ギャップ７５μｍに調整したロールに通し、１２０℃で１５分間放置することによりトルエンを揮発させた。該ガラスクロスを１７５℃で５分間加熱成型して成型品を得、更にこれを１８０℃で４時間加熱（２次硬化）することで、含浸させた熱硬化性樹脂組成物を硬化させ、繊維基材層の両面にエポキシ樹脂組成物の硬化物層が形成されたエポキシ樹脂含浸繊維基材Ｘ２を得た。得られたエポキシ樹脂含浸繊維基材Ｘ２において、繊維基材層の両面に形成されたエポキシ樹脂組成物の硬化物層Ａ、Ｂの厚さを断面観察により測定したところ、硬化物層Ａの厚さＴａは８μｍ、硬化物層Ｂの厚さＴｂは１４μｍであり、本発明に使用可能であることを確認した。なお、取り扱い性は良好であった。
＜封止樹脂層となる樹脂組成物の調製＞
実施例１と同様にしてエポキシ樹脂組成物の顆粒粉末を得た。
＜半導体封止用基材付封止材の作製＞
エポキシ樹脂含浸繊維基材Ｘ１の代わりに、上記のようにして得られたエポキシ樹脂含浸繊維基材Ｘ２を使用する以外は実施例１と同様の操作を行い、半導体封止用基材付封止材Ｙ２を作製した。
＜半導体素子搭載基板の準備＞
実施例１と同様にして半導体素子搭載基板を準備した。
＜半導体素子搭載基板の封止＞
半導体封止用基材付封止材Ｙ１の代わりに、上記のようにして作製した半導体封止用基材付封止材Ｙ２を使用する以外は実施例１と同様の操作を行い、封止後の半導体素子搭載基板を得た。
［実施例３］
＜基材作製用樹脂組成物の調製＞
非共役二重結合を有する有機ケイ素化合物として分子鎖両末端ビニル基封鎖ジメチルポリシロキサン５０質量部、分子鎖両末端ジメチルハイドロジェンシロキシ基封鎖ジメチルポリシロキサン５０質量部、反応抑制剤としてアセチレンアルコール系のエチニルシクロヘキサノール０．２質量部、塩化白金酸のオクチルアルコール変性溶液０．１質量部、及び黒色顔料としてカーボンブラック３質量部に、トルエン２００質量部を加えて攪拌混合し、シリコーン樹脂組成物のトルエン分散液を調製した。
＜基材の作製＞
このシリコーン樹脂組成物のトルエン分散液に繊維基材としてＥガラスクロス（日東紡績製、厚さ：５０μｍ）を浸漬することにより、シリコーン樹脂組成物のトルエン分散液をＥガラスクロスに含浸させた。該ガラスクロスを、ギャップ９０μｍに調整したロールに通し、１２０℃で１５分間放置することによりトルエンを揮発させた。該ガラスクロスを１７５℃で５分間加熱成型して成型品を得、更にこれを１５０℃で１０分間加熱（２次硬化）することで、含浸させた熱硬化性樹脂を硬化させ、繊維基材層の両面にシリコーン樹脂組成物の硬化物層が形成されたシリコーン樹脂含浸繊維基材Ｘ３を得た。得られたシリコーン樹脂含浸繊維基材Ｘ３において、繊維基材層の両面に形成されたシリコーン樹脂組成物の硬化物層Ａ、Ｂの厚さを断面観察により測定したところ、硬化物層Ａの厚さＴａは１５μｍ、硬化物層Ｂの厚さＴｂは２２μｍであり、本発明に使用可能であることを確認した。なお、取り扱い性は良好であった。
＜封止樹脂層となる樹脂組成物の調製＞
前述の分子鎖両末端ビニル基封鎖ジメチルポリシロキサン５０質量部、分子鎖両末端ジメチルハイドロジェンシロキシ基封鎖ジメチルポリシロキサン５０質量部、反応抑制剤としてアセチレンアルコール系のエチニルシクロヘキサノール０．２質量部、及び塩化白金酸のオクチルアルコール変性溶液０．１質量部を加えた組成物に対して、更に平均粒径５μｍの球状シリカ３５０質量部を加え、６０℃に加温したプラネタリーミキサーでよく攪拌し、シート状に成形することでシリコーン樹脂組成物のシートを得た。
＜半導体封止用基材付封止材の作製＞
上記シリコーン樹脂含浸繊維基材Ｘ３上に、上記シリコーン樹脂組成物のシートを積層した。上下の金型温度を８０℃にし、上金型にはフッ素樹脂コートしたＰＥＴフィルム（剥離フィルム）をセットして金型内を真空レベルまで減圧し、樹脂厚さが６００μｍになるように３分間圧縮成形して封止樹脂層を形成した。以上のようにして半導体封止用基材付封止材Ｙ３を作製した。
＜半導体素子搭載基板の準備＞
実施例１と同様にして半導体素子搭載基板を準備した。
＜半導体素子搭載基板の封止＞
半導体封止用基材付封止材Ｙ１の代わりに、上記のようにして作製した半導体封止用基材付封止材Ｙ３を使用する以外は実施例１と同様の操作を行い、封止後の半導体素子搭載基板を得た。
［実施例４］
＜基材の作製＞
シリコーン樹脂組成物のトルエン分散液をＥガラスクロスに含浸後、ギャップ７０μｍに調整したロールを通すこと以外は実施例３と同様の操作を行い、繊維基材層の両面にシリコーン樹脂組成物の硬化物層が形成されたシリコーン樹脂含浸繊維基材Ｘ４を得た。得られたシリコーン樹脂含浸繊維基材Ｘ４において、繊維基材層の両面に形成されたシリコーン樹脂組成物の硬化物層Ａ、Ｂの厚さを断面観察により測定したところ、硬化物層Ａの厚さＴａは１２μｍ、硬化物層Ｂの厚さＴｂは６μｍであり、本発明に使用可能であることを確認した。なお、取り扱い性は良好であった。
＜封止樹脂層となる樹脂組成物の調製＞
実施例３と同様にしてシリコーン樹脂組成物のシートを得た。
＜半導体封止用基材付封止材の作製＞
シリコーン樹脂含浸繊維基材Ｘ３の代わりに、上記のようにして得られたシリコーン樹脂含浸繊維基材Ｘ４を使用する以外は実施例３と同様の操作を行い、半導体封止用基材付封止材Ｙ４を作製した。
＜半導体素子搭載基板の準備＞
実施例３と同様にして半導体素子搭載基板を準備した。
＜半導体素子搭載基板の封止＞
半導体封止用基材付封止材Ｙ３の代わりに、上記のようにして作製した半導体封止用基材付封止材Ｙ４を使用する以外は実施例３と同様の操作を行い、封止後の半導体素子搭載基板を得た。
［実施例５］
＜基材作製用樹脂組成物の調製＞
クレゾールノボラック型エポキシ樹脂６０質量部、フェノールノボラック樹脂３０質量部、平均粒径３μｍの球状シリカ３５０質量部、触媒ＴＰＰ０．２質量部、シランカップリング剤（ＫＢＭ４０３ 信越化学工業製）０．５質量部、及び黒色顔料としてカーボンブラック３質量部を高速混合装置で十分混合した後、連続混練装置で加熱混練してシート化し冷却した。シートを粉砕しエポキシ樹脂組成物の顆粒粉末を得た。
＜基材の作製＞
繊維基材としてＥガラスクロス（日東紡績製、厚さ：５０μｍ）を用い、該ガラスクロスの硬化物層Ａが形成される方の面に上記エポキシ樹脂組成物の顆粒粉末を配置し、１７５℃に設定した真空プレス機により１ＭＰａで５分間真空圧縮成形することで、エポキシ樹脂組成物をガラスクロスに含浸させ、硬化させて、繊維基材層の両面にエポキシ樹脂組成物の硬化物層が形成されたエポキシ樹脂含浸繊維基材Ｘ５を得た。得られたエポキシ樹脂含浸繊維基材Ｘ５において、繊維基材層の両面に形成されたエポキシ樹脂組成物の硬化物層Ａ、Ｂの厚さを断面観察により測定したところ、硬化物層Ａの厚さＴａは５０μｍ、硬化物層Ｂの厚さＴｂは５μｍであり、本発明に使用可能であることを確認した。なお、取り扱い性は良好であった。
＜封止樹脂層となる樹脂組成物の調製＞
実施例１と同様にしてエポキシ樹脂組成物の顆粒粉末を得た。
＜半導体封止用基材付封止材の作製＞
エポキシ樹脂含浸繊維基材Ｘ１の代わりに、上記のようにして得られたエポキシ樹脂含浸繊維基材Ｘ５を使用する以外は実施例１と同様の操作を行い、半導体封止用基材付封止材Ｙ５を作製した。
＜半導体素子搭載基板の準備＞
実施例１と同様にして半導体素子搭載基板を準備した。
＜半導体素子搭載基板の封止＞
半導体封止用基材付封止材Ｙ１の代わりに、上記のようにして作製した半導体封止用基材付封止材Ｙ５を使用する以外は実施例１と同様の操作を行い、封止後の半導体素子搭載基板を得た。
［実施例６］
＜基材作製用樹脂組成物の調製＞
クレゾールノボラック型エポキシ樹脂６０質量部、フェノールノボラック樹脂３０質量部、平均粒径３μｍの球状シリカ３０質量部、触媒ＴＰＰ０．２質量部、シランカップリング剤（ＫＢＭ４０３ 信越化学工業製）０．５質量部、及び黒色顔料としてカーボンブラック３質量部を高速混合装置で十分混合した後、連続混練装置で加熱混練してシート化し冷却することで、シート状のエポキシ樹脂組成物を得た。
＜基材の作製＞
繊維基材としてＥガラスクロス（日東紡績製、厚さ：５０μｍ）を用い、該ガラスクロスの硬化物層Ａが形成される方の面に上記シート状のエポキシ樹脂組成物を拡げたのち、プレート温度を１７５℃に設定した真空プレス機により５ＭＰａで５分間真空圧縮成形することで、エポキシ樹脂組成物をガラスクロスに含浸させ、硬化させて、繊維基材層の両面にエポキシ樹脂組成物の硬化物層が形成されたエポキシ樹脂含浸繊維基材Ｘ６を得た。得られたエポキシ樹脂含浸繊維基材Ｘ６において、繊維基材層の両面に形成されたエポキシ樹脂組成物の硬化物層Ａ、Ｂの厚さを断面観察により測定したところ、硬化物層Ａの厚さＴａは３μｍ、硬化物層Ｂの厚さＴｂは３０μｍであり、本発明に使用可能であることを確認した。なお、取り扱い性は良好であった。
＜封止樹脂層となる樹脂組成物の調製＞
実施例１と同様にしてエポキシ樹脂組成物の顆粒粉末を得た。
＜半導体封止用基材付封止材の作製＞
エポキシ樹脂含浸繊維基材Ｘ１の代わりに、上記のようにして得られたエポキシ樹脂含浸繊維基材Ｘ６を使用する以外は実施例１と同様の操作を行い、半導体封止用基材付封止材Ｙ６を作製した。
＜半導体素子搭載基板の準備＞
実施例１と同様にして半導体素子搭載基板を準備した。
＜半導体素子搭載基板の封止＞
半導体封止用基材付封止材Ｙ１の代わりに、上記のようにして作製した半導体封止用基材付封止材Ｙ６を使用する以外は実施例１と同様の操作を行い、封止後の半導体素子搭載基板を得た。
［比較例１］ （封止樹脂層のみで封止した場合の比較例）
＜封止樹脂層となる樹脂組成物の調製＞
実施例１と同様にしてエポキシ樹脂組成物の顆粒粉末を得た。
＜半導体素子搭載基板の準備＞
実施例１と同様にして半導体素子搭載基板を準備した。
＜半導体素子搭載基板の封止＞
上記半導体素子搭載基板上に上記エポキシ樹脂組成物の顆粒粉末を均一に拡げたのち、プレート温度を１７５℃に設定した真空ラミネーション装置（ニチゴーモートン社製）を用いて５分間真空圧縮成形することで硬化封止した。硬化封止後、１８０℃で４時間ポストキュアして封止後の半導体素子搭載基板を得た。
［比較例２］ （Ｔａ＜０．５μｍである比較例）
＜基材の作製＞
エポキシ樹脂組成物のトルエン分散液をＥガラスクロスに含浸後、ギャップ５０μｍに調整したロールを通すこと以外は実施例１と同様の操作を行い、繊維基材層の両面にエポキシ樹脂組成物の硬化物層が形成されたエポキシ樹脂含浸繊維基材Ｘ７を得た。得られたエポキシ樹脂含浸繊維基材Ｘ７において、繊維基材層の両面に形成されたエポキシ樹脂組成物の硬化物層Ａ、Ｂの厚さを断面観察により測定したところ、硬化物層Ａの厚さＴａは０．４μｍ、硬化物層Ｂの厚さＴｂは０．３μｍであり、取り扱い性は良好であった。
＜封止樹脂層となる樹脂組成物の調製＞
実施例１と同様にしてエポキシ樹脂組成物の顆粒粉末を得た。
＜半導体封止用基材付封止材の作製＞
エポキシ樹脂含浸繊維基材Ｘ１の代わりに、上記のようにして得られたエポキシ樹脂含浸繊維基材Ｘ７を使用する以外は実施例１と同様の操作を行い、半導体封止用基材付封止材Ｙ７を作製した。
＜半導体素子搭載基板の準備＞
実施例１と同様にして半導体素子搭載基板を準備した。
＜半導体素子搭載基板の封止＞
半導体封止用基材付封止材Ｙ１の代わりに、上記のようにして作製した半導体封止用基材付封止材Ｙ７を使用する以外は実施例１と同様の操作を行い、封止後の半導体素子搭載基板を得た。
［比較例３］ （Ｔａ／Ｔｂ＜０．１である比較例）
＜基材の作製＞
エポキシ樹脂組成物のトルエン分散液をＥガラスクロスに含浸後、ロールを通さないこと以外は実施例１と同様の操作を行い、繊維基材層の両面にエポキシ樹脂組成物の硬化物層が形成されたエポキシ樹脂含浸繊維基材Ｘ８を得た。得られたエポキシ樹脂含浸繊維基材Ｘ８において、繊維基材層の両面に形成されたエポキシ樹脂組成物の硬化物層Ａ、Ｂの厚さを断面観察により測定したところ、硬化物層Ａの厚さＴａは１０μｍ、硬化物層Ｂの厚さＴｂは１２０μｍ（Ｔａ／Ｔｂ≒０．０８）であった。このエポキシ樹脂含浸繊維基材Ｘ８は大きく反ってしまい、封止樹脂層を形成しづらくなり、取り扱い性が非常に悪かった。
＜封止樹脂層となる樹脂組成物の調製＞
実施例１と同様にしてエポキシ樹脂組成物の顆粒粉末を得た。
＜半導体封止用基材付封止材の作製＞
エポキシ樹脂含浸繊維基材Ｘ１の代わりに、上記のようにして得られたエポキシ樹脂含浸繊維基材Ｘ８を使用する以外は実施例１と同様の操作を行い、半導体封止用基材付封止材Ｙ８を作製した。
＜半導体素子搭載基板の準備＞
実施例１と同様にして半導体素子搭載基板を準備した。
＜半導体素子搭載基板の封止＞
半導体封止用基材付封止材Ｙ１の代わりに、上記のようにして作製した半導体封止用基材付封止材Ｙ８を使用する以外は実施例１と同様の操作を行い、封止後の半導体素子搭載基板を得た。
［比較例４］ （Ｔａ／Ｔｂ＞１０である比較例）
＜基材の作製＞
実施例５において平均粒径３μｍの球状シリカの配合量を６００質量部とした基材作製用樹脂組成物を使用する以外は実施例５と同様の操作を行い、繊維基材層の両面にエポキシ樹脂組成物の硬化物層が形成されたエポキシ樹脂含浸繊維基材Ｘ９を得た。得られたエポキシ樹脂含浸繊維基材Ｘ９において、繊維基材層の両面に形成されたエポキシ樹脂組成物の硬化物層Ａ、Ｂの厚さを断面観察により測定したところ、硬化物層Ａの厚さＴａは５０μｍ、硬化物層Ｂの厚さＴｂは４μｍ（Ｔａ／Ｔｂ＝１２．５）であった。このエポキシ樹脂含浸繊維基材Ｘ９は大きく反ってしまい、封止樹脂層を形成しづらくなり、取り扱い性が非常に悪かった。
＜封止樹脂層となる樹脂組成物の調製＞
実施例５と同様にしてエポキシ樹脂組成物の顆粒粉末を得た。
＜半導体封止用基材付封止材の作製＞
エポキシ樹脂含浸繊維基材Ｘ５の代わりに、上記のようにして得られたエポキシ樹脂含浸繊維基材Ｘ９を使用する以外は実施例５と同様の操作を行い、半導体封止用基材付封止材Ｙ９を作製した。
＜半導体素子搭載基板の準備＞
実施例５と同様にして半導体素子搭載基板を準備した。
＜半導体素子搭載基板の封止＞
半導体封止用基材付封止材Ｙ５の代わりに、上記のようにして作製した半導体封止用基材付封止材Ｙ９を使用する以外は実施例５と同様の操作を行い、封止後の半導体素子搭載基板を得た。
実施例１〜６及び比較例１〜４で得られた封止後の半導体素子搭載基板、即ち、ダイシング前の半導体装置の特性を以下のようにして評価した。評価結果を表１に示す。
［反り］
レ−ザ−三次元測定機を用いて、封止後の半導体素子搭載基板の対角線方向に高さの変位を測定し、変位差を反り量（ｍｍ）とした。
［外観］
封止後の半導体素子搭載基板の表面を目視で確認し、表面ムラ、荒れ等が許容範囲であれば「可」とし、ほとんどなければ「良好」とした。
［レーザーマーキング性］
封止後の半導体素子搭載基板の基材の硬化物層Ａに、日本電気（株）製のマスクタイプのＹＡＧレーザーマーキング機（印加電圧２．４ｋＶ、パルス幅１２０μｓの条件）でマーキングし、印字の視認性（マーキング性）を評価した。
［耐半田リフロー］
実施例及び比較例によって得られた封止後の半導体素子搭載基板をそれぞれダイシングにより個片化して作製した半導体装置に対し、８５℃／６０％ＲＨの恒温恒湿器に１６８時間放置して吸湿させた後、ＩＲリフロー装置を用いて図４に示すＩＲリフロー条件を３回通した後に、ＩＲリフロー処理（２６０℃、ＪＥＤＥＣ・Ｌｅｖｅｌ２条件に従う）を行った。超音波探査装置、及び半導体装置をカットした断面の観察により、内部クラックの発生状況と剥離発生状況を観察した。合計２０パッケージ中の、クラック又は剥離が認められたパッケージ数を数えた。
Figure 0006463662
表１に示されるように、本発明の半導体封止用基材付封止材を用いた実施例１〜６では、封止後の半導体素子搭載基板の反りが著しく抑制されており、基材の取り扱い作業性に優れ、レーザーマーキング性が良好であり、個片化した半導体装置においてＩＲリフロー処理後のクラックや剥離もほとんどなかった。また、基材作製用樹脂組成物に着色剤を配合しなかった実施例１でも、パッケージの外観は許容範囲であったが、基材作製用樹脂組成物に着色剤を配合した実施例２〜５では、パッケージの外観がより良好になっていた。
一方、基材を使用せずに封止樹脂で封止した比較例１においては、封止後の半導体素子搭載基板の反りが抑制されておらず、個片化した半導体装置においてＩＲリフロー処理後のクラックや剥離が多くみられた。また、繊維基材層に形成された硬化物層Ａの厚さが０．５μｍ未満である比較例２においては、レーザーマーキング性が著しく悪いことが示された。繊維基材層に形成された硬化物層Ａと硬化物層Ｂの厚さの比Ｔａ／Ｔｂが０．１未満の比較例３、及びＴａ／Ｔｂが１０を超える比較例４においては、基材自体の反りが発生し、封止樹脂層を形成しづらいなど取り扱い作業性が著しく悪い結果となった。
以上のことから、本発明の半導体封止用基材付封止材であれば、低コストで取り扱い性良好な基材付封止材となり、半導体装置の製造時に基板の反り、基板からの半導体素子の剥離を抑制しつつ、素子搭載面又は素子形成面の一括封止が可能となることに加えて、レーザーマーキング性が良好な半導体装置の製造が可能となり、また、基材作製用樹脂組成物に着色剤を配合することで、パッケージの外観を更に良好なものとできることが明らかとなった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１…半導体封止用基材付封止材、 ２…基材、 ３…封止樹脂層、
３’…硬化後の封止樹脂層、 ４…繊維基材層、 ５…硬化物層Ａ、
６…硬化物層Ｂ、 ７…封止後の半導体素子搭載基板、 ８…半導体素子、
９…半導体素子搭載基板、 １０…半導体装置、
Ｔａ…硬化物層Ａの厚さ、 Ｔｂ…硬化物層Ｂの厚さ。

Claims (9)

  1. 基材と、該基材の一方の表面に形成された未硬化又は半硬化の熱硬化性樹脂を含む封止樹脂層とを有する半導体封止用基材付封止材であって、
    前記基材が、
    （ａ）繊維基材に熱硬化性樹脂を含む熱硬化性樹脂組成物が含浸して硬化した繊維基材層と、
    （ｂ）前記熱硬化性樹脂組成物の硬化物からなり、前記繊維基材層に対し前記封止樹脂層とは逆側の面に形成された硬化物層Ａと、
    （ｃ）前記熱硬化性樹脂組成物の硬化物からなり、前記繊維基材層に対し前記封止樹脂層と同じ側の面に形成された硬化物層Ｂと、
    からなり、前記硬化物層Ａの厚さＴａが０．５μｍ以上であり、該硬化物層Ａの厚さＴａと前記硬化物層Ｂの厚さＴｂの比Ｔａ／Ｔｂが０．１〜１０のものであることを特徴とする半導体封止用基材付封止材。
  2. 前記硬化物層Ａの厚さＴａと前記硬化物層Ｂの厚さＴｂの比Ｔａ／Ｔｂが、０．５〜２であることを特徴とする請求項１に記載の半導体封止用基材付封止材。
  3. 前記熱硬化性樹脂組成物が、着色剤を含むものであることを特徴とする請求項１又は請求項２に記載の半導体封止用基材付封止材。
  4. 前記熱硬化性樹脂組成物が、該熱硬化性樹脂組成物１００質量部の中に、前記着色剤を０．１〜３０質量部含むものであることを特徴とする請求項３に記載の半導体封止用基材付封止材。
  5. 半導体装置を製造する方法であって、
    （１）請求項１から請求項４のいずれか一項に記載の半導体封止用基材付封止材の前記封止樹脂層により、半導体素子搭載基板の素子搭載面、又は半導体素子形成ウエハの素子形成面を被覆する被覆工程、
    （２）前記封止樹脂層を加熱して硬化させることで、前記素子搭載面又は前記素子形成面を一括封止する封止工程、及び
    （３）封止後の前記半導体素子搭載基板又は前記半導体素子形成ウエハをダイシングすることで、個片化された半導体装置を製造するダイシング工程、
    を有することを特徴とする半導体装置の製造方法。
  6. 半導体封止用基材付封止材を製造する方法であって、
    （ｉ）繊維基材に、熱硬化性樹脂を含む熱硬化性樹脂組成物を含浸させ、該熱硬化性樹脂組成物を加熱して硬化させることにより、前記繊維基材に前記熱硬化性樹脂組成物が含浸して硬化した繊維基材層と、該繊維基材層の一方の表面に形成された前記熱硬化性樹脂組成物の硬化物からなる硬化物層Ａと、前記繊維基材層の前記硬化物層Ａとは逆側の表面に形成された前記熱硬化性樹脂組成物の硬化物からなる硬化物層Ｂと、からなる基材を作製する基材作製工程、
    （ｉｉ）前記作製した基材から、前記硬化物層Ａの厚さＴａが０．５μｍ以上であり、かつ前記硬化物層Ａの厚さＴａと前記硬化物層Ｂの厚さＴｂの比Ｔａ／Ｔｂが０．１〜１０のものを選別する基材選別工程、及び
    （ｉｉｉ）前記選別した基材の硬化物層Ｂ側に、未硬化又は半硬化の熱硬化性樹脂を含む封止樹脂層を形成する封止樹脂層形成工程、
    を有することを特徴とする半導体封止用基材付封止材の製造方法。
  7. 前記（ｉｉ）工程において、前記硬化物層Ａの厚さＴａが０．５μｍ以上であり、かつ前記硬化物層Ａの厚さＴａと前記硬化物層Ｂの厚さＴｂの比Ｔａ／Ｔｂが０．５〜２のものを選別することを特徴とする請求項６に記載の半導体封止用基材付封止材の製造方法。
  8. 前記熱硬化性樹脂組成物として、着色剤を含むものを使用することを特徴とする請求項６又は請求項７に記載の半導体封止用基材付封止材の製造方法。
  9. 前記熱硬化性樹脂組成物として、該熱硬化性樹脂組成物１００質量部の中に、前記着色剤を０．１〜３０質量部含むものを使用することを特徴とする請求項８に記載の半導体封止用基材付封止材の製造方法。
JP2015198203A 2015-10-06 2015-10-06 半導体封止用基材付封止材、半導体封止用基材付封止材の製造方法、及び半導体装置の製造方法 Active JP6463662B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015198203A JP6463662B2 (ja) 2015-10-06 2015-10-06 半導体封止用基材付封止材、半導体封止用基材付封止材の製造方法、及び半導体装置の製造方法
US15/251,047 US20170098551A1 (en) 2015-10-06 2016-08-30 Base-attached encapsulant for semiconductor encapsulation, method for manufacturing base-attached encapsulant for semiconductor encapsulation, and method for manufacturing semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015198203A JP6463662B2 (ja) 2015-10-06 2015-10-06 半導体封止用基材付封止材、半導体封止用基材付封止材の製造方法、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017073432A JP2017073432A (ja) 2017-04-13
JP6463662B2 true JP6463662B2 (ja) 2019-02-06

Family

ID=58448044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015198203A Active JP6463662B2 (ja) 2015-10-06 2015-10-06 半導体封止用基材付封止材、半導体封止用基材付封止材の製造方法、及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20170098551A1 (ja)
JP (1) JP6463662B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7221579B2 (ja) * 2016-03-22 2023-02-14 富士電機株式会社 樹脂組成物
JP7047257B2 (ja) * 2017-03-29 2022-04-05 味の素株式会社 樹脂組成物
JP6800113B2 (ja) * 2017-08-28 2020-12-16 信越化学工業株式会社 繊維含有樹脂基板、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、封止後半導体素子搭載シート、半導体装置、及び半導体装置の製造方法
JP6948224B2 (ja) * 2017-10-25 2021-10-13 ペルノックス株式会社 絶縁組成物、及びチップ抵抗器の製造方法
JP7354666B2 (ja) * 2019-08-19 2023-10-03 株式会社レゾナック 封止用フィルム、封止構造体、及び封止構造体の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3190702B2 (ja) * 1990-10-08 2001-07-23 株式会社東芝 半導体装置の製造方法
JP4233433B2 (ja) * 2003-11-06 2009-03-04 シャープ株式会社 表示装置の製造方法
EP2001047A1 (en) * 2007-06-07 2008-12-10 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
KR20120132483A (ko) * 2010-01-20 2012-12-05 스미또모 베이크라이트 가부시키가이샤 반도체 보호막 형성용 필름 및 반도체 장치
US8823186B2 (en) * 2010-12-27 2014-09-02 Shin-Etsu Chemical Co., Ltd. Fiber-containing resin substrate, sealed substrate having semiconductor device mounted thereon, sealed wafer having semiconductor device formed thereon, a semiconductor apparatus, and method for manufacturing semiconductor apparatus
JP5977717B2 (ja) * 2013-07-29 2016-08-24 信越化学工業株式会社 半導体封止用基材付封止材、半導体封止用基材付封止材の製造方法、及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20170098551A1 (en) 2017-04-06
JP2017073432A (ja) 2017-04-13

Similar Documents

Publication Publication Date Title
JP5851824B2 (ja) 繊維含有樹脂基板、封止後半導体素子搭載基板及び封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP5977717B2 (ja) 半導体封止用基材付封止材、半導体封止用基材付封止材の製造方法、及び半導体装置の製造方法
JP6254509B2 (ja) 電磁波シールド性支持基材付封止材及び封止後半導体素子搭載基板、封止後半導体素子形成ウエハ並びに半導体装置
JP6603174B2 (ja) 半導体装置、及び半導体装置の製造方法
JP6463662B2 (ja) 半導体封止用基材付封止材、半導体封止用基材付封止材の製造方法、及び半導体装置の製造方法
US20180247834A1 (en) Method for manufacturing semiconductor apparatus
JP5934078B2 (ja) 繊維含有樹脂基板及び半導体装置の製造方法
JP6356581B2 (ja) 半導体装置の製造方法
JP6185342B2 (ja) 封止材積層複合体、封止後半導体素子搭載基板又は封止後半導体素子形成ウエハ、及び半導体装置の製造方法
JP2015050447A (ja) 封止材積層複合体、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2015179769A (ja) 半導体封止用基材付封止材、半導体装置、及び半導体装置の製造方法
JP6117715B2 (ja) 真空ラミネーション装置および半導体装置の製造方法
JP2015054952A (ja) エポキシ樹脂組成物、電子部品装置及び電子部品装置の製造方法
JP5542848B2 (ja) 封止材積層複合体、封止後半導体素子搭載ウエハ、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP6001515B2 (ja) 封止材積層複合体、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2014103178A (ja) 繊維含有樹脂基板、封止後半導体素子搭載基板及び封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2015053426A (ja) 支持基材付封止材、封止後半導体素子搭載基板、半導体装置、及び半導体装置の製造方法
JP2017105527A (ja) 半導体封止用硬化性樹脂シートの梱包方法及び半導体封止用硬化性樹脂シートの梱包体
JP2015154011A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190104

R150 Certificate of patent or registration of utility model

Ref document number: 6463662

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150