JP6461429B2 - 画像センサ、制御方法及び電子機器 - Google Patents

Description

＜関連出願との相互参照＞

本願は、出願番号がＰＣＴ／ＣＮ２０１６／１１０４４５であり、出願日が２０１６年１２月１６日であるＰＣＴ出願であって、中国の出願番号が２０１５１０９６４０８６．４、２０１５１０９６３２９１．９、２０１５１０９６３２９３．８及び２０１５１０９６０７０８．６であり、出願日が２０１５年１２月１８日である特許出願に基づいて優先権を主張し、上記の中国特許出願の内容の全ては、ここで、参考として本願に援用される。

本発明は、結像技術に関し、特に、画像センサ、制御方法及び電子機器に関する。

携帯電話の普及に伴い、携帯電話による撮影は、ますます多くの人に好まれるようになっている。人々の撮影への要求の高まりにつれ、優れた暗状態での撮影効果が消費者に熱望され、センサに高い感度及び良いＳＮ比が求められているが、現在の画像センサの感度及びＳＮ比には、さらなる改善が必要である。

本発明の目的は、従来技術における技術的課題の１つを少なくとも一定程度解決することである。そのため、本発明は、画像センサ、制御方法及び電子機器を提供する必要がある。

本発明の実施形態に係る画像センサは、それぞれが複数の感光画素を有する複数の感光ユニットを含む感光ユニットアレイと、前記感光ユニットアレイに設けられ、複数のフィルタユニットを含むフィルタユニットアレイと、複数の変換ユニットとを含み、前記フィルタユニットの各々が、対応する１つの前記感光ユニットを覆い、

前記変換ユニットの各々が少なくとも２つのソースフォロワを含み、少なくとも１つの前記ソースフォロワが複数の前記感光画素に接続される。

一部の実施形態において、前記感光ユニットの各々は、２＊２の前記感光画素を含む。

一部の実施形態において、前記変換ユニットの各々は、２つの前記ソースフォロワを含み、そのうち、１つの前記ソースフォロワが前行における２つの前記感光画素に接続され、もう１つの前記ソースフォロワが次行における２つの前記感光画素に接続される。

一部の実施形態において、前記画像センサは、複数のアナログ／デジタル変換ユニットを更に含み、前記アナログ／デジタル変換ユニットの各々が２つの前記ソースフォロワに接続される。

一部の実施形態において、前記画像センサは、複数のクロックスイッチと、複数のリセットスイッチと、複数の読出スイッチとを更に含み、前記クロックスイッチの各々が１つの前記感光画素に接続され、前行における２つの前記感光画素が１つの前記リセットスイッチに接続され、次行における２つの前記感光画素が１つの前記リセットスイッチに接続され、前記読出スイッチの各々が１つの前記ソースフォロワに接続される。

一部の実施形態において、前記変換ユニットの各々は、２つの前記ソースフォロワを含み、そのうち、１つの前記ソースフォロワが３つの前記感光画素に接続され、もう１つの前記ソースフォロワが残りの１つの前記感光画素に接続される。

前記画像センサは、複数のアナログ／デジタル変換ユニットを更に含み、前記アナログ／デジタル変換ユニットの各々が、１つの前記ソースフォロワにそれぞれ接続される。

一部の実施形態において、前記画像センサは、複数のクロックスイッチと、複数のリセットスイッチと、複数の読出スイッチとを更に含み、前記クロックスイッチの各々が１つの前記感光画素に接続され、１つの前記ソースフォロワに接続された３つの前記感光画素が、１つの前記リセットスイッチに接続され、残りの１つの前記感光画素が１つの前記リセットスイッチに接続され、３つの前記感光画素に接続された１つの前記ソースフォロワが１つの前記読出スイッチに接続され、残りの１つの前記感光画素に接続された１つの前記ソースフォロワが、１つの前記読出スイッチに接続される。

一部の実施形態において、前記変換ユニットの各々は、３つの前記ソースフォロワを含み、そのうち、１つの前記ソースフォロワが、一列となる２つの前記感光画素に接続され、他の２つの前記ソースフォロワが残りの２つの前記感光画素にそれぞれ接続される。前記画像センサは、複数のアナログ／デジタル変換ユニットを更に含み、一列となる２つの前記感光画素に接続された１つの前記ソースフォロワが、１つの前記アナログ／デジタル変換ユニットに接続され、残りの２つの前記感光画素にそれぞれ接続された他の２つの前記ソースフォロワが、１つの前記アナログ／デジタル変換ユニットに接続される。

前記画像センサは、複数のアナログ／デジタル変換ユニットを更に含み、一列となる２つの前記感光画素に接続された１つの前記ソースフォロワが、１つの前記アナログ／デジタル変換ユニットに接続され、残りの２つの前記感光画素にそれぞれ接続された他の２つの前記ソースフォロワが、１つの前記アナログ／デジタル変換ユニットに接続される。

一部の実施形態において、前記画像センサは、複数のクロックスイッチと、複数のリセットスイッチと、複数の読出スイッチとを更に含み、前記クロックスイッチの各々が１つの前記感光画素に接続され、１つの前記ソースフォロワに接続された一列となる２つの前記感光画素が、１つの前記リセットスイッチに接続され、残りの２つの前記感光画素が１つの前記リセットスイッチにそれぞれ接続され、一列となる２つの前記感光画素に接続された１つの前記ソースフォロワが、１つの前記読出スイッチに接続され、残りの２つの前記感光画素にそれぞれ接続された２つの前記ソースフォロワが、１つの前記読出スイッチに接続される。

一部の実施形態において、前記変換ユニットの各々は、３つの前記ソースフォロワを含み、そのうち、１つの前記ソースフォロワが、一行となる２つの前記感光画素に接続され、他の２つの前記ソースフォロワが残りの２つの前記感光画素にそれぞれ接続される。

前記画像センサは、複数のアナログ／デジタル変換ユニットを更に含み、前記アナログ／デジタル変換ユニットの各々が前記３つのソースフォロワに接続される。

一部の実施形態において、前記画像センサは、複数のクロックスイッチと、複数のリセットスイッチと、複数の読出スイッチとを更に含み、クロックスイッチの各々が１つの前記感光画素に接続され、１つの前記ソースフォロワに接続された一行となる２つの前記感光画素が、１つの前記リセットスイッチに接続され、残りの２つの前記感光画素が１つの前記リセットスイッチにそれぞれ接続され、一行となる２つの前記感光画素に接続された１つの前記ソースフォロワが、１つの前記読出スイッチに接続され、残りの２つの前記感光画素にそれぞれ接続された２つの前記ソースフォロワが、１つの前記読出スイッチに接続される。

本発明の実施形態に係る制御方法は、画像センサを制御するための制御方法であって、前記画像センサは、それぞれが複数の感光画素を有する複数の感光ユニットを含む感光ユニットアレイと、前記感光ユニットアレイに設けられ、複数のフィルタユニットを含むフィルタユニットアレイと、複数の変換ユニットとを含み、前記フィルタユニットの各々が、対応する１つの前記感光ユニットを覆い、前記変換ユニットの各々が少なくとも２つのソースフォロワを含み、少なくとも１つの前記ソースフォロワが複数の前記感光画素に接続され、前記画像センサは、前記感光画素の露光開始を制御するためのクロックスイッチと、前記感光画素のゼロリセットを制御するためのリセットスイッチと、前記感光画素の読出を制御するための読出スイッチとを更に含み、前記制御方法は、２つのフレームの画像を読み出すように、前記クロックスイッチ、前記リセットスイッチ及び前記読出スイッチを制御するステップと、前記２つのフレームの画像を統合することで、高ダイナミックレンジの画像を得るステップと、を含む。

一部の実施形態において、上記した、２つのフレームの画像を読み出すように、前記クロックスイッチ、前記リセットスイッチ及び前記読出スイッチを制御するステップは、前記感光画素をゼロリセットするように、前記リセットスイッチを制御するステップと、隣接する２行における前記感光画素が同時に露光するように、前記クロックスイッチを制御するステップと、時系列的に各ソースフォロワの出力を読み取るように、前記読出スイッチを制御するステップと、を含む。

一部の実施形態において、上記した、２つのフレームの画像を読み出すように、前記クロックスイッチ、前記リセットスイッチ及び前記読出スイッチを制御するステップは、前記ソースフォロワにより出力されたアナログ信号をデジタル信号に変換するステップを含む。

本発明の実施形態に係る電子機器は、上記の画像センサを含む。

一部の実施形態において、前記電子機器は、携帯電話又はタブレットＰＣを含む。

一部の実施形態において、前記電子機器は、前記画像センサに接続された中央処理装置及び表示装置を更に含み、前記中央処理装置が、前記画像センサにより出力された画像を表示するように前記表示装置を制御するためのものである。

本発明の実施形態に係る電子機器は、筐体、プロセッサ、メモリ、回路基板及び電源回路を含む電子機器であって、前記回路基板が前記筐体により囲まれてなる空間内部に配置され、前記プロセッサ及び前記メモリが前記回路基板に設けられ、前記電源回路が、前記電子機器における各回路又は素子に給電するためのものであり、前記メモリが、実行可能なプログラムコードを記憶するためのものであり、前記プロセッサが、前記メモリに記憶されている実行可能なプログラムコードを読み取って、前記実行可能なプログラムコードに対応するプログラムを実行することにより、上記の制御方法を実行するためのものである。

本発明に係る画像センサ、制御方法及び電子機器は、同じフィルタユニットによって複数の感光画素に対応し、且つ少なくとも１つのソースフォロワが複数の感光画素に接続されるため、単一の感光画素の出力に比べて、より多くの光発生電荷が得られ、ハードウェアの改良によって感度及びＳＮ比を向上させるとともに、感光画素露光の出力及び読出を制御することで高ダイナミックレンジ画像の合成を行うことができる。

本発明のさらなる態様および利点は、以下の説明に部分的に記載され、一部が以下の説明又は本発明の実施から明らかになるであろう。

図１は、本発明の実施形態に係る画像センサの模式図である。 図２は、本発明の実施形態に係るフィルタユニットアレイの模式図である。 図３は、本発明の一部の実施形態に係る画像センサの回路模式図である。 図４は、本発明の一部の実施形態に係る画像センサの回路模式図である。 図５は、本発明の一部の実施形態に係る画像センサの回路模式図である。 図６は、本発明の一部の実施形態に係る画像センサの回路模式図である。 図７は、本発明の一部の実施形態に係る画像センサの構造模式図である。 図８は、本発明の実施形態に係る制御方法のフロー模式図である。 図９は、本発明の一部の実施形態に係る制御方法のフロー模式図である。 図１０は、本発明の一部の実施形態に係る電子機器の機能モジュール模式図である。 図１１は、本発明の一部の実施形態に係る電子機器の機能モジュール模式図である。

以下、本発明の実施形態を詳しく説明する。図面は、前記実施形態を例示するものであり、終始同一又は類似の符号は、同一又は類似の素子、もしくは、同一又は類似の機能を持つ素子を示す。以下に図面を参照して説明される実施形態は、例示的なもので、本発明を解釈するためであり、本発明に対する制限になると理解すべきではない。

図１に示すように、本発明の実施形態に係る画像センサ１００は、フィルタユニットアレイ１０、感光ユニットアレイ２０及び複数の変換ユニット３０を含む。

フィルタユニットアレイ１０は、感光ユニットアレイ２０に設けられた複数のフィルタユニット１１を含み、感光ユニットアレイ２０は、複数の感光ユニット２１を含み、感光ユニットの各々は、複数の感光画素２２を含み、フィルタユニット１１の各々は、対応する１つの感光ユニット２１を覆い、即ち、フィルタユニット１１の各々は、対応する複数の感光画素２２を覆う。変換ユニット３０の各々は、少なくとも２つのソースフォロワ３１を含み、少なくとも１つのソースフォロワ３１が複数の感光画素２２に接続される。ソースフォロワ３１は、感光画素２２により発生された光発生電荷をアナログ信号に変換するためのものである。

理解できるように、少なくとも１つのソースフォロワ３１が複数の感光画素２２に接続されるため、同じフィルタユニット１１に対応する複数の感光画素２２により発生された光発生電荷は、ソースフォロワ３１の数及び接続方式に応じて、複数組のアナログ信号を出力することになり、単一の感光画素２２の出力に比べて、より多くの光発生電荷が得られ、ハードウェアの改良によって感度及びＳＮ比を向上させるとともに、出力された複数組の感光画素２２が感光画素露光の出力及び読出を制御することで高ダイナミックレンジ画像の合成を行うことができる。

一部の実施形態において、画像センサ１００は、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、相補型金属酸化物半導体）画像センサを含む。

図２に示すように、フィルタユニットアレイ１０は、ベイヤーアレイを含む。図２において、同じ文字は、同じ色のフィルタユニット１１（例えばＧｒ、Ｇｂ、Ｒ、Ｂ）を表し、文字の後ろの数字は、同じ色のフィルタユニット１１に対応する感光画素２２の通番を表しり、それぞれの色のフィルタユニット１１は、対応する波長の光のみを通過させる。

一部の実施形態において、フィルタユニット１１の各々に対応する複数の感光画素２２は、感光ユニット２１の異なる行に位置する。

例えば、一部の例において、感光ユニット２１の各々は、２＊２個の感光画素２２を含み、つまり、フィルタユニット１１の各々は、対応する２行２列の計４つの感光画素２２を覆う。

図３に示すように、一部の実施形態において、変換ユニット３０の各々は、２つのソースフォロワ３１を含み、そのうち、１つのソースフォロワ３１が前行における２つの感光画素２２に接続され、もう１つのソースフォロワ３１が次行における２つの感光画素２２に接続される。

このように、１行目に位置する２つの感光画素２２により発生された光発生電荷が、蓄積された後にソースフォロワ３１を介して第一アナログ信号Ａ１に変換され、２行目に位置する２つの感光画素２２により発生された光発生電荷が、蓄積された後にソースフォロワ３１を介して第二アナログ信号Ａ２に変換される。

また、画像センサ１００は、複数のアナログ／デジタル変換ユニット４０を更に含み、アナログ／デジタル変換ユニット４０の各々が２つのソースフォロワ３１に接続される。アナログ／デジタル変換ユニット４０は、ソースフォロワ３１により出力されたアナログ信号をデジタル信号に変換するためのものである。具体的に、本実施形態において、第一アナログ信号Ａ１及び第二アナログ信号Ａ２は、それぞれ、１つのアナログ／デジタル変換ユニット４０を介して第一デジタル信号Ｄ１及び第二デジタル信号Ｄ２に変換される。

また、画像センサ１００は、複数のクロックスイッチ、複数のリセットスイッチ及び複数の読出スイッチを含む。クロックスイッチは、感光画素２２の露光開始を制御するためのものであり、リセットスイッチは、感光画素２２のゼロリセットを制御するためのものであり、読出スイッチは、感光画素２２の読出を制御するためのものである。

画像センサ１００における１つの感光ユニット２１の等価回路を例として説明する。該感光ユニット２１は、感光画素ＰＤ１〜ＰＤ４と、クロックスイッチＴＧ１〜ＴＧ４と、ソースフォロワＳＦ１及びＳＦ２と、リセットスイッチＲＳＴ１及びＲＳＴ２と、読出スイッチＳＥＬ１及びＳＥＬ２と、を含む。

具体的に、感光画素ＰＤ１〜ＰＤ４は、２＊２マトリックスで配列され、第一感光画素ＰＤ１、第二感光画素ＰＤ２、第三感光画素ＰＤ３及び第四感光画素ＰＤ４が、それぞれ隣接し、且つ同じフィルタユニット１１に対応する感光画素になっており、即ち、４つのそれぞれ隣接する感光画素が、同じ色の光を受け取るようになっており、簡単に言うと、４つの感光画素により、１つの大きい画素（ｐｉｘｅｌ）が構成されている。そして、第一感光画素ＰＤ１及び第二感光画素ＰＤ２が同じ行に位置し、第三感光画素ＰＤ３及び第四感光画素ＰＤ４が同じ行に位置する。感光画素の各々が１つのクロックスイッチに接続され、即ち、第一感光画素ＰＤ１が第一クロックスイッチＴＧ１に接続され、第二感光画素ＰＤ２が第二クロックスイッチＴＧ２に接続され、第三感光画素ＰＤ３が第三クロックスイッチＴＧ３に接続され、第四感光画素ＰＤ４が第四クロックスイッチＴＧ４に接続される。

更に、１行目について、第一感光画素ＰＤ１が第一クロックスイッチＴＧ１を介して、第二感光画素ＰＤ２が第二クロックスイッチＴＧ２を介して、共にソースフォロワＳＦ１の第一端に接続され、第一感光画素ＰＤ１が第一クロックスイッチＴＧ１を介して、第二感光画素ＰＤ２が第二クロックスイッチＴＧ２を介して、共にリセットスイッチＲＳＴ１の第一端に接続され、リセットスイッチＲＳＴ１の第二端及びソースフォロワＳＦ１の第二端が、それぞれ予め設定された電源例えばＶｄｄと接続され、ソースフォロワＳＦ１の第三端が読出スイッチＳＥＬ１の第一端に接続される。

更に、２行目について、第三感光画素ＰＤ３、第四感光画素ＰＤ４とその対応するクロックスイッチＴＧ３、ＴＧ４との間、及び、リセットスイッチＲＳＴ２、ソースフォロワＳＦ２と読出スイッチＳＥＬ２との間の接続方式は、１行目における感光画素ＰＤ１、ＰＤ２とその対応するクロックスイッチＴＧ１、ＴＧ２との間、及び、リセットスイッチＲＳＴ１、ソースフォロワＳＦ１と読出スイッチＳＥＬ１との間の接続方式に類似しているため、ここで繰り返して説明しない。

更に、読出スイッチＳＥＬ１及び読出スイッチＳＥＬ２の第二端が、共に１つのアナログ／デジタル変換ユニット４０の入力端に接続される。

露光の制御を実現するために、画像センサ１００は、制御モジュールを更に含み、第一クロックスイッチＴＧ１の制御端、第二クロックスイッチＴＧ２の制御端、第三クロックスイッチＴＧ３の制御端及び第四クロックスイッチＴＧ４の制御端が、共に制御モジュールに接続され、制御モジュールが４つのクロックスイッチのオン／オフを制御し、クロックスイッチがオンになると、対応する感光画素が露光を開始する。

説明すべきなのは、毎回露光する前に、感光画素をリセットする必要があり、即ち、露光開始前又は露光データ読取後に、対応する感光画素をリセットするために、リセットスイッチＲＳＴ１及びリセットスイッチＲＳＴ２の制御端も、制御モジュールに接続される。

露光中において、感光画素ＰＤ、例えばフォトダイオードが、フィルタユニットを透過した光を受け取って電荷を発生し、もしクロックスイッチＴＧがオンになっていると、対応する感光画素により発生された電荷が出力され、更にソースフォロワＳＦを介してアナログ信号に変換されてから、アナログ／デジタルユニットを介してデジタル信号に変換されて出力されるようになり、画像処理のデータ基礎とされる。

制御モジュールは、同じフィルタユニット１１に対応する複数の感光画素２２が行毎に同時に露光するように制御し、露光時間も制御して、即ち露光の制御を実現する。

一例として、感光ユニットアレイ２０内の２ｉ＋１（ｉ＝０、１、２、３、４…）行目におけるフィルタユニット１１の各々に対応する２つの感光画素（例えば、フィルタユニットＧｒ１、Ｇｒ２に対応する感光画素）、即ち第一感光画素ＰＤ１及び第二感光画素ＰＤ２は、１つのソースフォロワＳＦ１を共用し、第一感光画素ＰＤ１及び第二感光画素ＰＤ２により発生された電荷が集まり、第一感光画素ＰＤ１及び第二感光画素ＰＤ２の集まった電荷がソースフォロワＳＦ１によってアナログ信号に変換され、更にアナログ／デジタル変換ユニット４０を介してデジタル信号に変換されて出力され、この時のアナログ／デジタル変換ユニット４０の出力値をＡＤＣ１とし、また、感光ユニットアレイ２０内の２ｉ＋１行目に隣接する２ｉ＋２（ｉ＝０、１、２、３、４…）行目におけるフィルタユニット１１の各々に対応する２つの感光画素（例えば、フィルタユニットＧｒ３、Ｇｒ４に対応する感光画素）、即ち第三感光画素ＰＤ３及び第四感光画素ＰＤ４は、１つのソースフォロワＳＦ２を共用し、第三感光画素ＰＤ３及び第四感光画素ＰＤ４により発生された電荷が集まり、第三感光画素ＰＤ３及び第四感光画素ＰＤ４の集まった電荷がソースフォロワＳＦ２によってアナログ信号に変換され、更にアナログ／デジタル変換ユニット４０を介してデジタル信号に変換されて出力され、この時のアナログ／デジタル変換ユニット４０の出力値をＡＤＣ２とする。

撮影の際、制御モジュールは、隣接する２行における感光画素２２が同時に露光するように制御し、例えば、２ｉ＋１及び２ｉ＋２（ｉ＝０、１、２、３．．．．．）行目が同時に露光するように制御し、露光時間も制御して、同じソースフォロワを共用している２つの感光画素２２の出力飽和を回避する。本発明の実施形態において、ソースフォロワ３１の各々は、それに共に接続される２つの感光画素２２により出力された電荷を集約して結合させる役割を果たすことができる。理解できるように、この時にソースフォロワＳＦ１又はソースフォロワＳＦ２により集められた電荷量又は変換されたアナログ信号は、対応する２つの感光画素２２により発生された電荷の和となり、単一の感光画素２２により発生された電荷の約２倍となる。読出スイッチＳＥＬ１及びＳＥＬ２が同時にオンになるように制御すると、アナログ／デジタル変換ユニット４０を経た出力値は、ＳＦ１とＳＦ２との出力の平均値となり、即ち、同じフィルタユニット１１に対応する４つの感光画素２２により発生された電荷は、単一の感光画素２２に比べて増加し、画像センサ１００の感度を（約２倍に）向上させている。

図４に示すように、一部の実施形態において、変換ユニット３０の各々は、２つのソースフォロワ３１を含み、そのうち、１つのソースフォロワ３１が感光ユニット２１における３つの感光画素２２に接続され、もう１つのソースフォロワ３１が残りの１つの感光画素２２に接続される。

例えば、１行目に位置する２つの感光画素２２及び２行目に位置する１つの感光画素２２を含めた計３つの感光画素２２により発生された光発生電荷が、蓄積された後にソースフォロワ３１を介して第一アナログ信号Ａ１に変換され、２行目に位置するもう１つの感光画素２２により発生された光発生電荷が、ソースフォロワ３１を介して第二アナログ信号Ａ２に変換される。

また、画像センサ１００は、複数のアナログ／デジタル変換ユニット４０を更に含み、アナログ／デジタル変換ユニット４０の各々が１つのソースフォロワ３１に接続される。つまり、感光ユニット２１の各々は、２つのアナログ／デジタル変換ユニット４０に接続される。アナログ／デジタル変換ユニット４０は、ソースフォロワ３１により出力されたアナログ信号をデジタル信号に変換するためのものである。具体的に、本実施形態において、第一アナログ信号Ａ１及び第二アナログ信号Ａ２は、それぞれ、１つのアナログ／デジタル変換ユニット４０を介して第一デジタル信号Ｄ１及び第二デジタル信号Ｄ２に変換される。

また、画像センサ１００は、複数のクロックスイッチ、複数のリセットスイッチ及び複数の読出スイッチを更に含む。クロックスイッチは、感光画素２２の露光開始を制御するためのものであり、リセットスイッチは、感光画素２２のゼロリセットを制御するためのものであり、読出スイッチは、感光画素２２の読出を制御するためのものである。

画像センサ１００における１つの感光ユニット２１の等価回路を例として説明する。該感光ユニット２１は、感光画素ＰＤ１〜ＰＤ４と、クロックスイッチＴＧ１〜ＴＧ４と、ソースフォロワＳＦ１及びＳＦ２と、リセットスイッチＲＳＴ１及びＲＳＴ２と、読出スイッチＳＥＬ１及びＳＥＬ２と、を含む。

具体的に、感光画素ＰＤ１〜ＰＤ４は、２＊２マトリックスで配列され、第一感光画素ＰＤ１、第二感光画素ＰＤ２、第三感光画素ＰＤ３及び第四感光画素ＰＤ４が、それぞれ隣接し、且つ同じフィルタユニット１１に対応する感光画素になっており、即ち、４つのそれぞれ隣接する感光画素が、同じ色の光を受け取るようになっており、簡単に言うと、４つの感光画素により、１つの大きい画素（ｐｉｘｅｌ）が構成されている。そして、第一感光画素ＰＤ１及び第二感光画素ＰＤ２が同じ行に位置し、第三感光画素ＰＤ３及び第四感光画素ＰＤ４が同じ行に位置する。感光画素の各々が１つのクロックスイッチに接続され、即ち、第一感光画素ＰＤ１が第一クロックスイッチＴＧ１に接続され、第二感光画素ＰＤ２が第二クロックスイッチＴＧ２に接続され、第三感光画素ＰＤ３が第三クロックスイッチＴＧ３に接続され、第四感光画素ＰＤ４が第四クロックスイッチＴＧ４に接続される。

更に、第一感光画素ＰＤ１が第一クロックスイッチＴＧ１を介して、第二感光画素ＰＤ２が第二クロックスイッチＴＧ２を介して、第三感光画素ＰＤ３が第三クロックスイッチＴＧ３を介して、共にソースフォロワＳＦ１の第一端に接続され、第一感光画素ＰＤ１が第一クロックスイッチＴＧ１を介して、第二感光画素ＰＤ２が第二クロックスイッチＴＧ２を介して、第三感光画素ＰＤ３が第三クロックスイッチＴＧ３を介して、共にリセットスイッチＲＳＴ１の第一端に接続され、リセットスイッチＲＳＴ１の第二端及びソースフォロワＳＦ１の第二端が、それぞれ予め設定された予め設定された電源例えばＶｄｄと接続され、ソースフォロワＳＦ１の第三端が読出スイッチＳＥＬ１の第一端に接続される。

更に、第四感光画素ＰＤ４が第四クロックスイッチＴＧ４を介して、ソースフォロワＳＦ２及びリセットスイッチＲＳＴ２の第一端にそれぞれ接続され、ソースフォロワＳＦ２及びリセットスイッチＲＳＴ２の第二端が、それぞれ予め設定された電源と接続され、ソースフォロワＳＦ２の第三端が読出スイッチＳＥＬ２の第一端に接続される。

更に、読出スイッチＳＥＬ１及び読出スイッチＳＥＬ２の第二端が、それぞれ、１つのアナログ／デジタル変換ユニット４０の入力端に接続される。

露光の制御を実現するために、画像センサ１００は、制御モジュールを更に含み、第一クロックスイッチＴＧ１の制御端、第二クロックスイッチＴＧ２の制御端、第三クロックスイッチＴＧ３の制御端及び第四クロックスイッチＴＧ４の制御端が、共に制御モジュールに接続され、制御モジュールが４つのクロックスイッチのオン／オフを制御し、クロックスイッチがオンになると、対応する感光画素が露光を開始する。

説明すべきなのは、毎回露光する前に、感光画素をリセットする必要があり、即ち、露光開始前又は露光データ読取後に、対応する感光画素をリセットするために、リセットスイッチＲＳＴ１及びリセットスイッチＲＳＴ２の制御端も、制御モジュールに接続される。

露光中において、感光画素ＰＤ、例えばフォトダイオードが、フィルタユニットを透過した光を受け取って電荷を発生し、もしクロックスイッチＴＧがオンになっていると、対応する感光画素により発生された電荷が出力され、更にソースフォロワＳＦを介してアナログ信号に変換されてから、アナログ／デジタルユニットを介してデジタル信号に変換されて出力されるようになり、画像処理のデータ基礎とされる。

制御モジュールは、同じフィルタユニット１１に対応する複数の感光画素２２が行毎に同時に露光するように制御し、露光時間も制御して、即ち露光の制御を実現するとともに、感光画素の出力を時分割的に読み取るように制御することで、高ダイナミックレンジ画像合成用の素材を得る。

一例として、感光ユニットアレイ２０内の２ｉ＋１（ｉ＝０、１、２、３、４…）行目及びその隣接する２ｉ＋２行目におけるフィルタユニット１１の各々に対応する３つの感光画素（例えば、フィルタユニットＧｒ１、Ｇｒ２、Ｇｒ４に対応する感光画素）、即ち第一感光画素ＰＤ１、第二感光画素ＰＤ２及び第三感光画素ＰＤ３は、１つのソースフォロワＳＦ１を共用し、第一感光画素ＰＤ１、第二感光画素ＰＤ２及び第三感光画素ＰＤ３により発生された電荷が集まり、第一感光画素ＰＤ１、第二感光画素ＰＤ２及び第三感光画素ＰＤ３の集まった電荷がソースフォロワＳＦ１によってアナログ信号に変換され、更にアナログ／デジタル変換ユニット４０を介してデジタル信号に変換されて出力され、その接続されたアナログ／デジタル変換ユニットの出力値をＡＤＣ１とし、また、感光ユニットアレイ２０内における２ｉ＋２行目のフィルタユニット１１の各々に対応する１つの感光画素（例えば、フィルタユニットＧｒ３に対応する感光画素）、即ち第四感光画素ＰＤ４は、その出力がソースフォロワＳＦ２によってアナログ信号に変換され、更にアナログ／デジタル変換ユニット４０を介してデジタル信号に変換されて出力され、その接続されたアナログ／デジタル変換ユニットの出力値をＡＤＣ２とする。

撮影の際、制御モジュールは、隣接する２行における感光画素２２が同時に露光するように制御し、例えば、２ｉ＋１及び２ｉ＋２（ｉ＝０、１、２、３．．．．．）行目が同時に露光するように制御し、露光時間も制御して、同じソースフォロワを共用している複数の感光画素２２の出力飽和を回避する。本発明の実施形態において、ソースフォロワＳＦ１の出力は、ソースフォロワＳＦ２の約３倍となり、即ち、同じフィルタユニット１１に対応する４つの感光画素２２は、１つの高ＡＤＣ値及び１つの低ＡＤＣ値を同時に出力することが可能である。読出スイッチＳＥＬ１及びＳＥＬ２が時分割的にオンになるように制御し、２つのアナログ／デジタル変換ユニット４０を経た出力値をそれぞれＳＦ１（ＳＦ１＝３ＳＦ２）及びＳＦ２として読み取って、更に画像プロセッサで合成処理を行うことで、高ダイナミックレンジ画像を得ることができ、つまり、画像センサ１００のハードウェア構造に基づいて、高及び低となる２つの異なるアナログ／デジタル変換ユニットの出力によって、高ダイナミックレンジ画像合成の条件が整えられている。

図５に示すように、一部の実施形態において、変換ユニット３０の各々は、３つのソースフォロワ３１を含み、そのうち、１つのソースフォロワ３１が感光ユニット２１における一列となる２つの感光画素２２に接続され、他の２つのソースフォロワ３１が残りの２つの感光画素２２にそれぞれ接続される。

例えば、１列目に位置する２つの感光画素２２により発生された光発生電荷が、それぞれ１つのソースフォロワ３１を介して出力された後に第一アナログ信号Ａ１として統合され、２列目に位置する２つの感光画素２２により発生された光発生電荷が、蓄積された後にソースフォロワ３１を介して第二アナログ信号Ａ２に変換される。

また、画像センサ１００は、複数のアナログ／デジタル変換ユニット４０を更に含み、一列となる２つの感光画素２２に接続された１つのソースフォロワ３１が、１つのアナログ／デジタル変換ユニット４０に接続され、残りの２つの感光画素２２にそれぞれ接続された他の２つのソースフォロワ３１が、共に１つのアナログ／デジタル変換ユニット４０に接続される。つまり、感光ユニット２１の各々は、２つのアナログ／デジタル変換ユニット４０に接続される。アナログ／デジタル変換ユニット４０は、ソースフォロワ３１により出力されたアナログ信号をデジタル信号に変換するためのものである。具体的に、本実施形態において、第一アナログ信号Ａ１及び第二アナログ信号Ａ２は、それぞれ、１つのアナログ／デジタル変換ユニット４０を介して第一デジタル信号Ｄ１及び第二デジタル信号Ｄ２に変換される。

また、画像センサ１００は、複数のクロックスイッチ、複数のリセットスイッチ及び複数の読出スイッチを更に含む。クロックスイッチは、感光画素２２の露光開始を制御するためのものであり、リセットスイッチは、感光画素２２のゼロリセットを制御するためのものであり、読出スイッチは、感光画素２２の読出を制御するためのものである。

画像センサ１００における１つの感光ユニット２１の等価回路を例として説明する。該感光ユニット２１は、感光画素ＰＤ１〜ＰＤ４と、クロックスイッチＴＧ１〜ＴＧ４と、ソースフォロワＳＦ１、ＳＦ２及びＳＦ３と、リセットスイッチＲＳＴ１、ＲＳＴ２及びＲＳＴ３と、読出スイッチＳＥＬ１及びＳＥＬ２と、を含む。

具体的に、感光画素ＰＤ１〜ＰＤ４は、２＊２マトリックスで配列され、第一感光画素ＰＤ１、第二感光画素ＰＤ２、第三感光画素ＰＤ３及び第四感光画素ＰＤ４が、それぞれ隣接し、且つ同じフィルタユニット１１に対応する感光画素になっており、即ち、４つのそれぞれ隣接する感光画素が、同じ色の光を受け取るようになっており、簡単に言うと、４つの感光画素により、１つの大きい画素（ｐｉｘｅｌ）が構成されている。そして、第一感光画素ＰＤ１及び第二感光画素ＰＤ２が同じ行に位置し、第三感光画素ＰＤ３及び第四感光画素ＰＤ４が同じ行に位置する。感光画素の各々が１つのクロックスイッチに接続され、即ち、第一感光画素ＰＤ１が第一クロックスイッチＴＧ１に接続され、第二感光画素ＰＤ２が第二クロックスイッチＴＧ２に接続され、第三感光画素ＰＤ３が第三クロックスイッチＴＧ３に接続され、第四感光画素ＰＤ４が第四クロックスイッチＴＧ４に接続される。

更に、第二感光画素ＰＤ２が第二クロックスイッチＴＧ２を介して、第四感光画素ＰＤ４が第四クロックスイッチＴＧ４を介して、共にソースフォロワＳＦ２の第一端に接続され、第二感光画素ＰＤ２が第二クロックスイッチＴＧ２を介して、第四感光画素ＰＤ４が第四クロックスイッチＴＧ４を介して、共にリセットスイッチＲＳＴ２の第一端に接続され、リセットスイッチＲＳＴ２の第二端及びソースフォロワＳＦ２の第二端が、それぞれ予め設定された電源例えばＶｄｄと接続され、ソースフォロワＳＦ２の第三端が読出スイッチＳＥＬ２の第一端に接続される。

更に、第一感光画素ＰＤ１が第一クロックスイッチＴＧ１を介して、第三感光画素ＰＤ３が第三クロックスイッチＴＧ３を介して、それぞれソースフォロワＳＦ１、ソースフォロワＳＦ３の第一端に接続され、第一感光画素ＰＤ１が第一クロックスイッチＴＧ１を介して、第三感光画素ＰＤ３が第三クロックスイッチＴＧ３を介して、それぞれリセットスイッチＲＳＴ１及びリセットスイッチＲＳＴ３の第一端に接続され、ソースフォロワＳＦ１、ソースフォロワＳＦ３、リセットスイッチＲＳＴ１及びリセットスイッチＲＳＴ３の第二端が、それぞれ予め設定された電源と接続され、ソースフォロワＳＦ１及びソースフォロワＳＦ３の第三端が、それぞれ読出スイッチＳＥＬ１の第一端に接続される。

更に、読出スイッチＳＥＬ１及び読出スイッチＳＥＬ２の第二端が、それぞれ、１つのアナログ／デジタル変換ユニット４０の入力端に接続される。

露光の制御を実現するために、画像センサ１００は、制御モジュールを更に含み、第一クロックスイッチＴＧ１の制御端、第二クロックスイッチＴＧ２の制御端、第三クロックスイッチＴＧ３の制御端及び第四クロックスイッチＴＧ４の制御端が、共に制御モジュールに接続され、制御モジュールが４つのクロックスイッチのオン／オフを制御し、クロックスイッチがオンになると、対応する感光画素が露光を開始する。

説明すべきなのは、毎回露光する前に、感光画素をリセットする必要があり、即ち、露光開始前又は露光データ読取後に、対応する感光画素をリセットするために、リセットスイッチＲＳＴ１、リセットスイッチＲＳＴ２及びリセットスイッチＲＳＴ３の制御端も、制御モジュールに接続される。

露光中において、感光画素ＰＤ例えばフォトダイオードが、フィルタユニットを透過した光を受け取って電荷を発生し、もしクロックスイッチＴＧがオンになっていると、対応する感光画素により発生された電荷が出力され、更にソースフォロワＳＦを介してアナログ信号に変換されてから、アナログ／デジタルユニットを介してデジタル信号に変換されて出力されるようになり、画像処理のデータ基礎とされる。

制御モジュールは、同じフィルタユニット１１に対応する複数の感光画素２２が行毎に同時に露光するように制御し、露光時間も制御して、即ち露光の制御を実現するとともに、感光画素の出力を時分割的に読み取るように制御することで、高ダイナミックレンジ画像合成用の素材を得る。

一例として、感光ユニットアレイ２０内の２ｉ＋１（ｉ＝０、１、２、３、４…）行目及びその隣接する２ｉ＋２行目におけるフィルタユニット１１の各々に対応するそれぞれ１つの感光画素（例えば、フィルタユニットＧｒ１、Ｇｒ３に対応する感光画素）、即ち第一感光画素ＰＤ１及び第三感光画素ＰＤ３は、その電荷がそれぞれソースフォロワＳＦ１及びソースフォロワＳＦ３によって変換され、更に１つのアナログ／デジタル変換ユニット４０を介してデジタル信号に変換されて出力され、その接続されたアナログ／デジタル変換ユニットの出力値をＡＤＣ１とし、また、感光ユニットアレイ２０内の２ｉ＋１行目におけるフィルタユニット１１の各々に対応する１つの感光画素（例えば、フィルタユニットＧｒ２に対応する感光画素）及び２ｉ＋２行目におけるフィルタユニット１１の各々の対応する１列における１つの感光画素（例えば、フィルタユニットＧｒ４に対応する感光画素）、即ち第二感光画素ＰＤ２及び第四感光画素ＰＤ４は、その発生された電荷が集まった後、集まった電荷がソースフォロワＳＦ２によってアナログ信号に変換され、更に１つのアナログ／デジタル変換ユニット４０を介してデジタル信号に変換されて出力され、その接続されたアナログ／デジタル変換ユニットの出力値をＡＤＣ２とする。

撮影の際、制御モジュールは、隣接する２行における感光画素２２が同時に露光するように制御し、例えば、２ｉ＋１及び２ｉ＋２（ｉ＝０、１、２、３．．．．．）行目が同時に露光するように制御し、露光時間も制御して、同じソースフォロワを共用している複数の感光画素２２の出力飽和を回避する。本発明の実施形態において、ソースフォロワＳＦ２の出力は、ソースフォロワＳＦ１及びソースフォロワＳＦ３の約２倍となり、即ちＳＦ２＝２ＳＦ１＝２ＳＦ３となり、ここで、ＡＤＣ１の出力値がＳＦ１及びＳＦ３の平均値であり、ＡＤＣ２の出力値がＳＦ２であり、即ち、同じフィルタユニット１１に対応する４つの感光画素２２は、１つの高ＡＤＣ値及び１つの低ＡＤＣ値を同時に出力することが可能である。読出スイッチＳＥＬ１及びＳＥＬ２が時分割的にオンになるように制御し、２つのアナログ／デジタル変換ユニット４０を経た出力値をそれぞれＡＤＣ１（ＡＶＧＳＦ１＋ＳＦ３）及びＡＤＣ２（ＳＦ２＝２ＳＦ１＝２ＳＦ２）として読み取って、更に画像プロセッサで合成処理を行うことで、高ダイナミックレンジ画像を得ることができ、つまり、画像センサ１００のハードウェア構造に基づいて、高及び低となる２つの異なるアナログ／デジタル変換ユニットの出力によって、高ダイナミックレンジ画像合成の条件が整えられている。

図６に示すように、一部の実施形態において、変換ユニット３０の各々は、３つのソースフォロワ３１を含み、そのうち、１つのソースフォロワ３１が感光ユニット２１における一行となる２つの感光画素２２に接続され、他の２つのソースフォロワ３１が残りの２つの感光画素２２にそれぞれ接続される。

例えば、１行目に位置する２つの感光画素２２により発生された光発生電荷が、蓄積された後にソースフォロワ３１を介して第一アナログ信号Ａ１に変換され、２行目に位置する２つの感光画素２２により発生された光発生電荷が、それぞれ、１つのソースフォロワ３１を介して出力された後に第二アナログ信号Ａ２として統合される。

また、画像センサ１００は、複数のアナログ／デジタル変換ユニット４０を更に含み、感光ユニットの各々における３つのソースフォロワ３１が、共に１つのアナログ／デジタル変換ユニット４０に接続される。つまり、感光ユニット２１の各々は、１つのアナログ／デジタル変換ユニット４０に接続される。アナログ／デジタル変換ユニット４０は、ソースフォロワ３１により出力されたアナログ信号をデジタル信号に変換するためのものである。具体的に、本実施形態において、第一アナログ信号Ａ１及び第二アナログ信号Ａ２は、それぞれ、アナログ／デジタル変換ユニット４０を介して第一デジタル信号Ｄ１及び第二デジタル信号Ｄ２に変換される。

また、画像センサ１００は、複数のクロックスイッチ、複数のリセットスイッチ及び複数の読出スイッチを更に含む。クロックスイッチは、感光画素２２の露光開始を制御するためのものであり、リセットスイッチは、感光画素２２のゼロリセットを制御するためのものであり、読出スイッチは、感光画素２２の読出を制御するためのものである。

画像センサ１００における１つの感光ユニット２１の等価回路を例として説明する。該感光ユニット２１は、感光画素ＰＤ１〜ＰＤ４と、クロックスイッチＴＧ１〜ＴＧ４と、ソースフォロワＳＦ１、ＳＦ２及びＳＦ３と、リセットスイッチＲＳＴ１、ＲＳＴ２及びＲＳＴ３と、読出スイッチＳＥＬ１及びＳＥＬ２と、を含む。

具体的に、感光画素ＰＤ１〜ＰＤ４は、２＊２マトリックスで配列され、第一感光画素ＰＤ１、第二感光画素ＰＤ２、第三感光画素ＰＤ３及び第四感光画素ＰＤ４が、それぞれ隣接し、且つ同じフィルタユニット１１に対応する感光画素になっており、即ち、４つのそれぞれ隣接する感光画素が、同じ色の光を受け取るようになっており、簡単に言うと、４つの感光画素により、１つの大きい画素（ｐｉｘｅｌ）が構成されている。そして、第一感光画素ＰＤ１及び第二感光画素ＰＤ２が同じ行に位置し、第三感光画素ＰＤ３及び第四感光画素ＰＤ４が同じ行に位置する。感光画素の各々が１つのクロックスイッチに接続され、即ち、第一感光画素ＰＤ１が第一クロックスイッチＴＧ１に接続され、第二感光画素ＰＤ２が第二クロックスイッチＴＧ２に接続され、第三感光画素ＰＤ３が第三クロックスイッチＴＧ３に接続され、第四感光画素ＰＤ４が第四クロックスイッチＴＧ４に接続される。

更に、第一感光画素ＰＤ１が第一クロックスイッチＴＧ１を介して、第二感光画素ＰＤ２が第二クロックスイッチＴＧ２を介して、共にソースフォロワＳＦ１の第一端に接続され、第一感光画素ＰＤ１が第一クロックスイッチＴＧ１を介して、第二感光画素ＰＤ２が第二クロックスイッチＴＧ２を介して、共にリセットスイッチＲＳＴ１の第一端に接続され、リセットスイッチＲＳＴ１の第二端及びソースフォロワＳＦ１の第二端が、それぞれ予め設定された電源例えばＶｄｄと接続され、ソースフォロワＳＦ１の第三端が読出スイッチＳＥＬ１の第一端に接続される。

更に、第三感光画素ＰＤ３が第三クロックスイッチＴＧ３を介して、第四感光画素ＰＤ４が第四クロックスイッチＴＧ４を介して、それぞれソースフォロワＳＦ２、ソースフォロワＳＦ３の第一端に接続され、第三感光画素ＰＤ３が第三クロックスイッチＴＧ３を介して、第四感光画素ＰＤ４が第四クロックスイッチＴＧ４を介して、それぞれリセットスイッチＲＳＴ２及びリセットスイッチＲＳＴ３の第一端に接続され、ソースフォロワＳＦ２、ソースフォロワＳＦ３、リセットスイッチＲＳＴ２及びリセットスイッチＲＳＴ３の第二端が、それぞれ予め設定された電源と接続され、ソースフォロワＳＦ２及びソースフォロワＳＦ３の第三端が、それぞれ読出スイッチＳＥＬ２の第一端に接続される。

更に、読出スイッチＳＥＬ１及び読出スイッチＳＥＬ２の第二端が、共に１つのアナログ／デジタル変換ユニット４０の入力端に接続される。

露光の制御を実現するために、画像センサ１００は、制御モジュールを更に含み、第一クロックスイッチＴＧ１の制御端、第二クロックスイッチＴＧ２の制御端、第三クロックスイッチＴＧ３の制御端及び第四クロックスイッチＴＧ４の制御端が、共に制御モジュールに接続され、制御モジュールが４つのクロックスイッチのオン／オフを制御し、クロックスイッチがオンになると、対応する感光画素が露光を開始する。

説明すべきなのは、毎回露光する前に、感光画素をリセットする必要があり、即ち、露光開始前又は露光データ読取後に、対応する感光画素をリセットするために、リセットスイッチＲＳＴ１、リセットスイッチＲＳＴ２及びリセットスイッチＲＳＴ３の制御端も、制御モジュールに接続される。

露光中において、感光画素ＰＤ、例えばフォトダイオードが、フィルタユニットを透過した光を受け取って電荷を発生し、もしクロックスイッチＴＧがオンになっていると、対応する感光画素により発生された電荷が出力され、更にソースフォロワＳＦを介してアナログ信号に変換されてから、アナログ／デジタルユニットを介してデジタル信号に変換されて出力されるようになり、画像処理のデータ基礎とされる。

制御モジュールは、同じフィルタユニット１１に対応する複数の感光画素２２が行毎に同時に露光するように制御し、露光時間も制御して、即ち露光の制御を実現するとともに、感光画素の出力を時分割的に読み取るように制御することで、高ダイナミックレンジ画像合成用の素材を得る。

一例として、感光ユニットアレイ２０内の２ｉ＋１（ｉ＝０、１、２、３、４…）行目におけるフィルタユニット１１の各々に対応する２つの感光画素（例えば、フィルタユニットＧｒ１、Ｇｒ２に対応する感光画素）、即ち第一感光画素ＰＤ１及び第二感光画素ＰＤ２は、その発生された電荷が集まった後にソースフォロワＳＦ１によって変換され、更に１つのアナログ／デジタル変換ユニット４０を介してデジタル信号に変換されて出力され、この時のアナログ／デジタル変換ユニットの出力値をＡＤＣ１とし、また、感光ユニットアレイ２０内の２ｉ＋１行目に隣接する２ｉ＋２（ｉ＝０、１、２、３、４…）行目のフィルタユニット１１の各々に対応する２つの感光画素（例えば、フィルタユニットＧｒ３、Ｇｒ４に対応する感光画素）、即ち第三感光画素ＰＤ３及び第四感光画素ＰＤ４は、その電荷がそれぞれソースフォロワＳＦ２及びソースフォロワＳＦ３によって変換され、更にアナログ／デジタル変換ユニット４０を介してデジタル信号に変換されて出力され、その接続されたアナログ／デジタル変換ユニットの出力値をＡＤＣ２とする。

撮影の際、制御モジュールは、隣接する２行における感光画素２２が同時に露光するように制御し、例えば、２ｉ＋１及び２ｉ＋２（ｉ＝０、１、２、３．．．．．）行目が同時に露光するように制御し、露光時間も制御して、同じソースフォロワを共用している複数の感光画素２２の出力飽和を回避する。本発明の実施形態において、ソースフォロワＳＦ１の出力は、ソースフォロワＳＦ２及びソースフォロワＳＦ３の約２倍となり、即ちＳＦ１＝２ＳＦ２＝２ＳＦ３となり、ここで、ＡＤＣ１の出力値がＳＦ１であり、ＡＤＣ２の出力値がＳＦ２及びＳＦ３の平均値であり、即ち、同じフィルタユニット１１に対応する４つの感光画素２２は、１つの高ＡＤＣ値及び１つの低ＡＤＣ値を同時に出力することが可能である。読出スイッチＳＥＬ１及びＳＥＬ２が時分割的にオンになるように制御し、アナログ／デジタル変換ユニット４０の出力値をそれぞれＡＤＣ１（ＳＦ１＝２ＳＦ２＝２ＳＦ３）及びＡＤＣ２（ＡＶＧＳＦ２＋ＳＦ３）として読み取って、更に画像プロセッサで合成処理を行うことで、高ダイナミックレンジ画像を得ることができ、つまり、画像センサ１００のハードウェア構造に基づいて、高及び低となる２つの異なるアナログ／デジタル変換ユニットの出力によって、高ダイナミックレンジ画像合成の条件が整えられている。

図７に示すように、画像センサ１００は、フィルタユニットアレイ１０に設けられたマイクロミラーアレイ８０を更に含み、マイクロミラーアレイ８０は、複数のマイクロミラー８１を含む。マイクロミラーアレイ８０におけるマイクロミラー８１の各々が、形成、大きさ、位置を含め、１つの感光画素２２に対応している。マイクロミラー８１は、光を感光画素２２の感光部分に集光させることができるため、感光画素２２の受光強度が向上し、結像の画質が改善される。

上記態様の実施形態に係る画像センサに基づいて、以下、図面を参照して、本発明の実施形態に係る制御方法を説明する。

図８に示すように、制御方法は、
２つのフレームの画像を読み出すように、クロックスイッチ、リセットスイッチ及び読出スイッチを制御するステップＳ１０と、
２つのフレームの画像を統合することで、高ダイナミックレンジの画像を得るステップＳ２０と、を含む。

上記の画像センサの実施形態に対する解釈及び説明のように、画像センサ１００のハードウェア構造に基づいて、高ダイナミックレンジ画像の合成が可能である。

本発明の実施形態に係る結像方法は、元の感光画素の各々の出力がＳ、雑音がＮ、統合画素がＭ個の感光画素を含むと仮定すると、統合画素の画素値がｎ＊ｍ＊Ｓとなり、統合画素の雑音が
となり、ｎ＝２、ｍ＝２の場合は、統合画素の雑音がｎ＊ｍ＊Ｎ／２程度となる。従って、統合画像の輝度が暗い環境では向上され、ＳＮ比も向上する。

図９に示すように、一部の実施形態において、ステップＳ１０は、感光画素をゼロリセットするように、リセットスイッチを制御するステップＳ１２と、隣接する２行における感光画素が同時に露光するように、クロックスイッチを制御するステップＳ１４と、時系列的に各ソースフォロワの出力を読み取るように、読出スイッチを制御することで、２つのフレームの画像を読み出すステップＳ１６と、を更に含む。

このように、露光及び読取を時系列的に制御することで、高ダイナミックレンジ画像合成用の素材を得ることができる。

一部の実施形態において、ステップＳ１０は、ソースフォロワにより出力されたアナログ信号をデジタル信号に変換するステップを更に含む。

このように、一般的にデジタル信号処理チップとなる画像処理モジュールは、画像センサの出力を直接に処理することが可能となる。

上記態様の実施形態に係る画像センサに基づいて、以下、図面を参照して、本発明の実施形態に係る電子機器を説明する。

図１０に示すように、電子機器１０００は、上記態様の画像センサ１００を含む。具体的に、電子機器１０００は、携帯電話又はタブレットＰＣを含んでもよい。

一部の実施形態において、電子機器１０００は、画像センサ１００に接続された中央処理装置２００及び表示装置３００を更に含み、中央処理装置２００が、画像センサ１００により出力された画像を表示するように表示装置３００を制御するためのものである。このように、電子機器１０００により撮影された画像は、使用者が閲覧できるように、表示装置３００に表示されることが可能である。表示装置３００は、ＬＥＤディスプレイ等を含む。

一部の実施形態において、電子機器１０００は、画像センサ１００に接続された中央処理装置２００及び外部メモリ４００を更に含み、中央処理装置２００が、画像センサ１００により出力された画像を記憶するように外部メモリ４００を制御するためのものである。

このように、生成された画像は、後で閲覧、使用、または転送の便宜のために、記憶されることが可能である。外部メモリ４００は、ＳＤ（Ｓｅｃｕｒｅ Ｄｉｇｉｔａｌ）カード及ＣＦ（Ｃｏｍｐａｃｔ Ｆｌａｓｈ）カード等を含む。

該電子機器１０００は、前記の画像センサ１００を採用することにより、画像センサ１００のハードウェア構造に基づいて撮影感度及びＳＮ比を向上させるとともに、高ダイナミックレンジ画像合成機能を実現し、撮影体験を向上させることができる。

図１１に示すように、本発明の実施形態は、電子機器を更に提供しており、該電子機器は、筐体、プロセッサ、メモリ、回路基板及び電源回路を含み、回路基板が筐体により囲まれてなる空間内部に配置され、プロセッサ及びメモリが回路基板に設けられ、電源回路が電子機器の各回路又は素子に給電するためのものであり、前記メモリが、実行可能なプログラムコードを記憶するためのものであり、前記プロセッサが、前記メモリに記憶されている実行可能なプログラムコードを読み取って、前記実行可能なプログラムコードに対応するプログラムを実行することにより、上記態様の制御方法を実行するためのものである。

本発明の実施形態は、コンピュータ読取可能な記憶媒体を更に提供しており、該記憶媒体は、その中に記憶されているコマンドを有し、電子機器のプロセッサが前記コマンドを実行すると、前記電子機器が図示された本発明の実施形態に係る制御方法を実行する。

説明すべきなのは、本文では、「第一」及び「第二」等の関係用語は、１つの実体又は操作を他の１つの実体又は操作と区別するためのものに過ぎず、必ずしもこれらの実体又は操作の間に如何なるこのような実際関係や順序が存在することを要求又は暗示するものではない。更に、「含む」、「包含」といった用語又はその他の変形語は、非排他的な包含を意味しており、よって、一連の要素を含むプロセス、方法、物品又は装置は、これらの要素だけでなく、明記されていない他の要素を含んでもよく、或いは、このプロセス、方法、物品又は装置が所有する固有の要素を含むものである。より多くの限定が無い場合、「１つの・・・を含む」という語句で限定される要素は、この要素を含むプロセス、方法、物品又は装置に存在する他の同じ要素を排除しない。

フローチャートの中で示し又は本明細書に他の方法で記載したロジック及び／又はステップは、例えば論理機能を実施するのに使用される実行可能コマンドのシーケンスリストと見なすことができ、とりわけ使用するコマンド実行システム、装置、又はデバイス（コンピュータベースのシステム、プロセッサを含むシステム、コマンド実行システム、装置、又はデバイスからコマンドを抽出し、そのコマンドを実行することができる他のシステム等）用の任意のコンピュータ読取可能な媒体の中に実現することができ、又はこれらのコマンド実行システム、装置、若しくはデバイスと組み合わせて使用される。本明細書では、「コンピュータ読取可能な媒体」は、使用するコマンド実行システム、装置、又はデバイス用のプログラムを含む、記憶する、伝える、伝搬する、又は伝送することができる任意の装置、又はこれらのコマンド実行システム、装置、若しくはデバイスと組み合わせて使用される任意の装置であり得る。コンピュータ読取可能な媒体のより具体的な例（非網羅的一覧）には、１つ又は複数の配線を有する電気接続部（電子装置）、携帯型コンピュータディスクボックス（磁気装置）、ランダムアクセスメモリ（ＲＡＭ）、読取専用メモリ（ＲＯＭ）、消去及びプログラム可能読取専用メモリ（ＥＰＲＯＭ又はフラッシュメモリ）、光ファイバ装置、及び携帯型ＣＤ読取専用メモリ（ＣＤＲＯＭ）が含まれる。更に、例えば紙や他の媒体は光学走査にかけ、必要に応じて編集、解釈、又は他の適切な手段によって処理してプログラムを電子的方法で得ることができ、そのプログラムはコンピュータメモリ内に記憶することができるので、コンピュータ読取可能な媒体はプログラムを印刷可能な紙や他の適切な媒体とすることさえできる。

理解すべきなのは、本発明の様々な部分をハードウェア、ソフトウェア、ファームウェア、又はそれらの組合せによって実現できる。上記の実施形態では、メモリ内に記憶され、適切なコマンド実行システムによって実行されるソフトウェア又はファームウェアによって複数のステップ又は方法を実現することができる。例えば、別の実施形態にあるようにハードウェアによって実現する場合、複数のステップ又は方法は、当技術分野で一般に知られている以下の技術のいずれか１つ又はこれらの技術の組み合わせによって実現することができる。これらの技術とは、データ信号に対して論理機能を実施するために使用される論理ゲート回路を有する離散論理回路、適切な組合せ論理ゲート回路を有する特定用途向け集積回路、プログラマブルゲートアレイ（ＰＧＡ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）等。

説明すべきなのは、本明細書において、「一実施形態」、「一部の実施形態」、「例」、「具体例」或いは「一部の例」などの用語を参照した説明とは、当該実施形態或いは例に結合して説明された具体的特徴、構成、材料或いは特徴が、本発明の少なくとも１つの実施形態或いは例に含まれることをいう。本明細書において、上記用語に対する例示的な表現は、必ずしも同じ実施形態或いは例を示すことではない。また、説明された具体的特徴、構成、材料或いは特徴は、いずれか１つ或いは複数の実施形態または例において適切に結合することが可能である。また、矛盾しない限りに、当業者は、本明細書の異なる実施形態または例、および、異なる実施形態または例の特徴を結合したり、組み合わせたりすることができる。

本明細書において、「一実施形態」、「一部の実施形態」、「例」、「具体例」或いは「一部の例」などの用語を参照した説明とは、当該実施形態或いは例に結合して説明された具体的特徴、構成、材料或いは特徴が、本発明の少なくとも１つの実施形態或いは例に含まれることをいう。本明細書において、上記用語に対する例示的な表現は、必ずしも同じ実施形態或いは例を示すことではない。また、説明された具体的特徴、構成、材料或いは特徴は、いずれか１つ或いは複数の実施形態または例において適切に結合することが可能である。また、矛盾しない限りに、当業者は、本明細書の異なる実施形態または例、および、異なる実施形態または例の特徴を結合したり、組み合わせたりすることができる。

以上、本発明の実施形態を開示及び説明したが、理解できるように、上記の実施形態は、例示的なものであり、本発明に対する制限として理解すべきではない。当業者は、本発明の範囲内で、上記実施形態に対して、変更、修正、置換及び変形を行うことが可能である。

Claims (10)

1. 画像センサであって、
   それぞれが複数の感光画素を有する複数の感光ユニットを含む感光ユニットアレイと、
   前記感光ユニットアレイに設けられ、複数のフィルタユニットを含むフィルタユニットアレイと、
   複数の変換ユニットと、を含み、
   前記フィルタユニットアレイにおけるフィルタユニットの各々が、前記感光ユニットアレイにおける対応する１つの感光ユニットを覆い、
   前記変換ユニットの各々が少なくとも２つのソースフォロワを含み、少なくとも１つの前記ソースフォロワが複数の前記感光画素に接続され、
   前記感光ユニットの各々は、２＊２の前記感光画素を含み、
   前記変換ユニットの各々は、２つの前記ソースフォロワを含み、そのうち、１つの前記ソースフォロワが３つの前記感光画素に接続され、もう１つの前記ソースフォロワが残りの１つの前記感光画素に接続され、
   前記画像センサは、複数のアナログ／デジタル変換ユニットを更に含み、前記アナログ／デジタル変換ユニットの各々が、１つの前記ソースフォロワにそれぞれ接続される
   ことを特徴とする画像センサ。
2. 前記画像センサは、複数のクロックスイッチと、複数のリセットスイッチと、複数の読出スイッチとを更に含み、
   前記クロックスイッチの各々が１つの前記感光画素に接続され、
   １つの前記ソースフォロワに接続された３つの前記感光画素が、１つの前記リセットスイッチに接続され、残りの１つの前記感光画素が１つの前記リセットスイッチに接続され、
   ３つの前記感光画素に接続された１つの前記ソースフォロワが１つの前記読出スイッチに接続され、残りの１つの前記感光画素に接続された１つの前記ソースフォロワが、１つの前記読出スイッチに接続される
   ことを特徴とする請求項１に記載の画像センサ。
3. 画像センサであって、
   それぞれが複数の感光画素を有する複数の感光ユニットを含む感光ユニットアレイと、
   前記感光ユニットアレイに設けられ、複数のフィルタユニットを含むフィルタユニットアレイと、
   複数の変換ユニットと、を含み、
   前記フィルタユニットアレイにおけるフィルタユニットの各々が、前記感光ユニットアレイにおける対応する１つの感光ユニットを覆い、
   前記変換ユニットの各々が少なくとも２つのソースフォロワを含み、少なくとも１つの前記ソースフォロワが複数の前記感光画素に接続され、
   前記感光ユニットの各々は、２＊２の前記感光画素を含み、
   前記変換ユニットの各々は、３つの前記ソースフォロワを含み、そのうち、１つの前記ソースフォロワが、一列となる２つの前記感光画素に接続され、他の２つの前記ソースフォロワが残りの２つの前記感光画素にそれぞれ接続され、
   前記画像センサは、複数のアナログ／デジタル変換ユニットを更に含み、一列となる２つの前記感光画素に接続された１つの前記ソースフォロワが、１つの前記アナログ／デジタル変換ユニットに接続され、残りの２つの前記感光画素にそれぞれ接続された他の２つの前記ソースフォロワが、１つの前記アナログ／デジタル変換ユニットに接続される
   ことを特徴とする画像センサ。
4. 前記画像センサは、複数のクロックスイッチと、複数のリセットスイッチと、複数の読出スイッチとを更に含み、
   前記クロックスイッチの各々が１つの前記感光画素に接続され、
   １つの前記ソースフォロワに接続された一列となる２つの前記感光画素が、１つの前記リセットスイッチに接続され、残りの２つの前記感光画素が１つの前記リセットスイッチにそれぞれ接続され、
   一列となる２つの前記感光画素に接続された１つの前記ソースフォロワが、１つの前記読出スイッチに接続され、残りの２つの前記感光画素にそれぞれ接続された２つの前記ソースフォロワが、１つの前記読出スイッチに接続される
   ことを特徴とする請求項３に記載の画像センサ。
5. 画像センサであって、
   それぞれが複数の感光画素を有する複数の感光ユニットを含む感光ユニットアレイと、
   前記感光ユニットアレイに設けられ、複数のフィルタユニットを含むフィルタユニットアレイと、
   複数の変換ユニットと、を含み、
   前記フィルタユニットアレイにおけるフィルタユニットの各々が、前記感光ユニットアレイにおける対応する１つの感光ユニットを覆い、
   前記変換ユニットの各々が少なくとも２つのソースフォロワを含み、少なくとも１つの前記ソースフォロワが複数の前記感光画素に接続され、
   前記感光ユニットの各々は、２＊２の前記感光画素を含み、
   前記変換ユニットの各々は、３つの前記ソースフォロワを含み、そのうち、１つの前記ソースフォロワが、一行となる２つの前記感光画素に接続され、他の２つの前記ソースフォロワが残りの２つの前記感光画素にそれぞれ接続され、
   前記画像センサは、複数のアナログ／デジタル変換ユニットを更に含み、前記アナログ／デジタル変換ユニットの各々が前記３つのソースフォロワに接続される
   ことを特徴とする画像センサ。
6. 前記画像センサは、複数のクロックスイッチと、複数のリセットスイッチと、複数の読出スイッチとを更に含み、
   クロックスイッチの各々が１つの前記感光画素に接続され、
   １つの前記ソースフォロワに接続された一行となる２つの前記感光画素が、１つの前記リセットスイッチに接続され、残りの２つの前記感光画素が１つの前記リセットスイッチにそれぞれ接続され、
   一行となる２つの前記感光画素に接続された１つの前記ソースフォロワが、１つの前記読出スイッチに接続され、残りの２つの前記感光画素にそれぞれ接続された２つの前記ソースフォロワが、１つの前記読出スイッチに接続される
   ことを特徴とする請求項５に記載の画像センサ。
7. 画像センサを制御するための制御方法であって、前記画像センサは、それぞれが複数の感光画素を有する複数の感光ユニットを含む感光ユニットアレイと、前記感光ユニットアレイに設けられ、複数のフィルタユニットを含むフィルタユニットアレイと、複数の変換ユニットとを含み、前記フィルタユニットアレイにおけるフィルタユニットの各々が、前記感光ユニットアレイにおける対応する１つの感光ユニットを覆い、前記感光ユニットの各々は、２＊２の前記感光画素を含み、前記変換ユニットの各々は、２つのソースフォロワを含み、そのうち、１つの前記ソースフォロワが３つの前記感光画素に接続され、もう１つの前記ソースフォロワが残りの１つの前記感光画素に接続され、前記画像センサは、複数のアナログ／デジタル変換ユニットを更に含み、前記アナログ／デジタル変換ユニットの各々が、１つの前記ソースフォロワにそれぞれ接続され、前記画像センサは、前記感光画素の露光開始を制御するためのクロックスイッチと、前記感光画素のゼロリセットを制御するためのリセットスイッチと、前記感光画素の読出を制御するための読出スイッチとを更に含み、前記制御方法は、
   ２つのフレームの画像を読み出すように、前記クロックスイッチ、前記リセットスイッチ及び前記読出スイッチを制御するステップと、
   前記２つのフレームの画像を統合することで、高ダイナミックレンジの画像を得るステップと、を含む
   ことを特徴とする制御方法。
8. 上記した、２つのフレームの画像を読み出すように、前記クロックスイッチ、前記リセットスイッチ及び前記読出スイッチを制御するステップは、
   前記感光画素をゼロリセットするように、前記リセットスイッチを制御するステップと、
   隣接する２行における前記感光画素が同時に露光するように、前記クロックスイッチを制御するステップと、
   時系列的に各ソースフォロワの出力を読み取るように、前記読出スイッチを制御するステップと、を含む
   ことを特徴とする請求項７に記載の制御方法。
9. 上記した、２つのフレームの画像を読み出すように、前記クロックスイッチ、前記リセットスイッチ及び前記読出スイッチを制御するステップは、
   前記ソースフォロワにより出力されたアナログ信号をデジタル信号に変換するステップを含む
   ことを特徴とする請求項８に記載の制御方法。
10. 請求項１乃至６のいずれか一項に記載の画像センサを含む
    ことを特徴とする電子機器。