JP6460637B2 - 半導体光導波路装置 - Google Patents

半導体光導波路装置 Download PDF

Info

Publication number
JP6460637B2
JP6460637B2 JP2014073357A JP2014073357A JP6460637B2 JP 6460637 B2 JP6460637 B2 JP 6460637B2 JP 2014073357 A JP2014073357 A JP 2014073357A JP 2014073357 A JP2014073357 A JP 2014073357A JP 6460637 B2 JP6460637 B2 JP 6460637B2
Authority
JP
Japan
Prior art keywords
optical waveguide
semiconductor optical
diffraction grating
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014073357A
Other languages
English (en)
Other versions
JP2015194658A (ja
Inventor
羽鳥 伸明
伸明 羽鳥
政茂 石坂
政茂 石坂
清水 隆徳
隆徳 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
NEC Corp
Original Assignee
Fujitsu Ltd
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, NEC Corp filed Critical Fujitsu Ltd
Priority to JP2014073357A priority Critical patent/JP6460637B2/ja
Priority to US14/663,768 priority patent/US9612411B2/en
Publication of JP2015194658A publication Critical patent/JP2015194658A/ja
Application granted granted Critical
Publication of JP6460637B2 publication Critical patent/JP6460637B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4204Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4207Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms with optical elements reducing the sensitivity to optical feedback
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4266Thermal aspects, temperature control or temperature monitoring
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122Basic optical elements, e.g. light-guiding paths
    • G02B6/124Geodesic lenses or integrated gratings

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Integrated Circuits (AREA)
  • Light Receiving Elements (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Description

本発明は、半導体光導波路装置に関するものであり、例えば、ボード間、チップ間或いはチップ内などのSi基板上光配線を用いた光インターコネクトや、光ファイバを用いた光ファイバ通信用などに用いる半導体光導波路装置に関するものである。
LSI(大規模集積回路)における電気配線の高速動作の限界を打破するために、Si基板上に光回路を形成して、より高速なチップ間での信号の通信を行う試みがなされている。光回路は、入力信号を変調する光変調器、信号光を受光する受光器、光を分岐するスプリッタなどの光機能素子から形成される。これらの光機能素子への光入力には、光信号を伝搬する光導波路を介して行われる。
このような光回路を半導体基板上に形成するときに、光導波路と光機能素子との接続部には、屈折率の不整合によるモードミスマッチの影響を受けて反射が起きる。反射光は光導波路を逆向きに導波して、雑音が生じてしまう。光機能素子との接続部以外でも、例えば、光導波路の終端部でも反射が起きて雑音の原因となる。
このような受光器に雑音を与えてしまう光接続部からの反射光を軽減するために、受光器の入力端の直前に、フィルタとして動作させる回折格子反射鏡を設けることが提案されている(例えば、特許文献1参照)。また、終端部で構造的に伝搬方向へ光信号が戻らないようにするために光信号の伝播方向に対して光導波路を斜めの方向に切断することも提案されている(例えば、特許文献2参照)。
特開平05−091049号公報 特開2001−066560号公報
しかしながら、上述の各提案では、伝搬光は光導波路へ戻ったり或いは素子内に迷光として存在したりして、他の箇所で雑音を誘発するという問題がある。
したがって、半導体光導波路装置において、簡便化構造により、半導体光導波路と光機能素子との光接続部における反射戻り光を低減することを目的とする。
開示する一観点からは、半導体基板と、前記半導体基板上に設けられた光機能素子と、前記半導体基板上に設けられた半導体光導波路とを備え、前記半導体光導波路は前記光機能素子との接続部側に回折格子部を備えたコア層を有し、前記回折格子部は、前記コア層の前記接続部側と反対側から入射した導波光を前記光機構素子に入力するとともに、前記導波光が各回折格子接合部により反射された反射光と前記導波光が前記光機能素子の前記接続部端側で反射された反射光とで光の干渉を起こすことにより、前記導波光の前記コア層への入射方向と反対方向への反射を抑える周期構造を有することを特徴とする半導体光導波路装置が提供される。
開示の半導体光導波路装置によれば、簡便化構造により、半導体光導波路と光機能素子との光接続部における反射戻り光を低減することが可能になる。
本発明の実施の形態の半導体光導波路装置の概略的斜視図である。 本発明の実施の形態における無反射回折格子のシミュレーション結果の説明図である。 不適切な回折格子の一例の説明図である。 本発明の実施例1の半導体光導波路装置の概略的透視斜視図である。 本発明の実施例1の半導体光導波路装置の途中までの製造工程の説明図である。 本発明の実施例1の半導体光導波路装置の図5以降の途中までの製造工程の説明図である。 本発明の実施例1の半導体光導波路装置の図6以降の製造工程の説明図である。 本発明の実施例2の半導体光導波路装置の概略的透視斜視図である。 本発明の実施例3の半導体光導波路装置の説明図である。 本発明の実施例4の半導体光導波路装置の説明図である。 本発明の実施例5の半導体光導波路装置の説明図である。 本発明の実施例6の半導体光導波路装置の説明図である。
ここで、図1乃至図3を参照して、本発明の実施の形態の半導体光導波路装置を説明する。図1は、本発明の実施の形態の半導体光導波路装置の概略的斜視図である。本発明の実施の形態の半導体光導波路装置は、半導体基板1に設けた半導体光導波路3と光機能素子7とを光接続部で接続して形成する。この時、半導体光導波路3は、各回折格子接合部からの反射光と光機能素子7からの反射光とで光の干渉を起こすことにより、導波光は光機能素子7に入力するとともに導波光の向きと反対向きの反射を抑える周期構造を有する回折格子部(無反射回折格子部5と称する)を備えたコア層4を有する。なお、光接続部が接続反射点になる。
この場合の無反射回折格子部5は、コア層4の側面に設ける回折格子でも良いし、コア層4上に設ける回折格子でも良い。また、回折格子の低屈折率部の高屈折率部の幅及びピッチは、接続する光機能素子7の構造或いは構成材料等に応じてシミュレーション結果や、シミュレーション結果に基づいて作成した実デバイスの反射特性をフィードバックすることにより決定する。なお、SOI基板を用いる場合には、酸化膜2からなるBOX層が下部クラッド層となり、素子構造を覆う絶縁膜が上部クラッド層6となる。
また、無反射回折格子部5の上には、無反射回折格子において反射特性の温度依存性を利用するために、上部クラッド層6を介して温度制御素子を設けても良い。このような、温度制御素子を設けることによって、設計値と実際の反射特性が異なる場合には、温度により反射特性を調整することができる。なお、温度制御素子としては、抵抗体を利用したヒータでも良いし、ペルチェ効果素子でも良く、ペルチェ効果素子の場合には、電流を流す方向によって、加熱も冷却もできる。
光機能素子7は、半導体受光素子、電界吸収型光変調器、或いは、多モード干渉導波路(MMI)等が典型的なものである。Siフォトニクスに適用する場合には、半導体受光素子或いは電界吸収型光変調器としてはGe或いはSiGeを用い、MMIとしては、SOI層、即ち、SOI基板上に設けた単結晶シリコン層を用いることが望ましい。
半導体光受光素子或いは電界吸収型光変調器の場合には、コア層4を形成した残部のSOI層を素子形成用テラス部として、その上にGe層或いはSiGe層を成長させて素子を形成しても良い。或いは、別途作成した半導体受光素子或いは電界吸収型光変調器をバイブリッド的にSi基板上に載置しても良い。この場合には、SOI基板のSi基板を加工してアライメントマークと素子を載置するための台座を設けても良い。
半導体受光素子或いは電界吸収型光変調器をバイブリッド的にSi基板上に載置する場合には、半導体光導波路3に反射光が侵入することを防止するために、半導体受光素子或いは電界吸収型光変調器の入射端面を光軸に対して傾斜させても良い。
図2は、本発明の実施の形態における無反射回折格子のシミュレーション結果の説明図であり、ここでは、図2(a)に示すように、Si導波路とGeフォトダイオードを接続した半導体光導波路装置としてシミュレーションを行った。Si基板上に3μm厚のBOX層と220nm厚のSi層を設けたSOI基板を用い、Siコア層の幅は450nmとしている。また、高屈折率部(Si)129nm、低屈折率部(SiO)352nmで481nmとする回折格子の繰り返し数は10とする。
回折格子のない構造では、Siコア層を伝搬してきた波長1.55μmの信号光は、回折格子部を通過してGeフォトダイオードに入射する。この時、光の大部分は信号としてGeフォトダイオードの空乏層で吸収されるが、一部は、Siコア層との接合部で反射を起こし、もとのSiコア層へ戻り光として伝搬してしまう。
図2(b)に示すように、その場合の反射率は計算によるとおよそ−16dBである。一方、本発明の実施の形態においては無反射回折格子を導入することで、波長1.55μm近傍で−40dB以下の反射率に抑えることができる。これは、回折格子の各回折格子接合部からの反射光が、Geフォトダイオードからの反射光と光の干渉を起こし、全体として振幅0の合成波となるためである。
図3は不適切な回折格子の一例の説明図あり、回折格子の高屈折率部及び低屈折率部の厚さ及び周期を変化させて、それ以外の条件は図2の場合と同様にしてシミュレーションを行った結果である。図3(a)は、高屈折率部(Si)108nm、低屈折率部(SiO)295nmで403nmとした場合のシミュレーション結果である。図に示すように、1.52μm近傍の狭い範囲で反射率は―20dBになるものの、1.55μm以上では、回折格子を設けない場合より反射率が大きくなる。
図3(b)は、高屈折率部(Si)141nm、低屈折率部(SiO)386nmで527nmとした場合のシミュレーション結果である。図に示すように、1.56μm近傍の狭い範囲で反射率は―30dBになるものの、1.54μm以下では、回折格子を設けない場合とほぼ同様の反射率になる。このような回折格子の低屈折率部の高屈折率部の幅及びピッチは、上述のように接続する光機能素子の構造或いは構成材料等に応じたシミュレーション結果や、シミュレーション結果に基づいて作成した実デバイスの反射特性をフィードバックすることにより決定する。
このように、本発明の実施の形態の半導体光導波路装置においては、半導体光導波路の光機能素子との接続部側に無反射回折格子を設けているので、接続反射点からの反射光を光の干渉効果により効果的に低減することができる。
次に、図4乃至図7を参照して、本発明の実施例1の半導体光導波路装置を説明する。図4は、本発明の実施例1の半導体光導波路装置の概略的透視斜視図であり、Si基板21上に厚さが3μmのBOX層22を介して厚さが220nmの単結晶Si層を設けたSOI基板を用いる。単結晶Si層を加工して、幅が450nmのSiコア層23とGeフォトダイオードとの接続部側に、突起部の幅が129nm、間隙部の幅が352nmで周期が481nmで繰り返し数が10の無反射回折格子部24を形成する。なお、突起部の長さは1.5μmとする。この時、Siコア層23の延在方向の単結晶Si層を加工して素子形成用テラス部25とする。
素子形成用テラス部25には、p型Ge層26及びi型Ge層27を順次成膜して、n型Ge層28及びp型Ge層29をイオン注入により形成し、n側電極31及びp側電極32を形成してGeフォトダイオードとする。なお、n側電極31及びp側電極32を形成する際の保護膜となるSiO膜30が半導体光導波路の上部クラッド層となる。
次に、図5乃至図7を参照して、本発明の実施例1の半導体光導波路装置の製造工程を説明する。なお、各図における(a)図は概略的斜視図であり、(b)図は(a)図における一点鎖線の平行四辺形で切断した断面図である。まず、図5(a)に示すように、Si基板21上に厚さが3μmのBOX層22を介して設けた厚さが220nmの単結晶Si層を加工してSiコア層23、無反射回折格子部24及び素子形成用テラス部25を形成する。この時、電子ビーム描画でレジストパターン(図示は省略)を形成しドライエッチングにより単結晶Si層を加工する。上述のようにSiコア層23の幅は450nmとし、無反射回折格子部24の突起部の長さは1.5μm、幅は129nm、間隙部の幅は352nmで周期は481nm、繰り返し数は10とする。
次いで、図6に示すように、素子形成用テラス部25を露出する開口部を有するSiOマスク(図示は省略)を設けて、このSiOマスクを選択成長マスクとしてGeフォトダイオードを形成する。まず、厚さが50nmのp型Ge層26を成膜したのち、厚さが500nmのi型Ge層27を成膜する。次いで、Pをイオン注入してn型Ge層28を形成するとともに、Bを両側にイオン注入してp型Ge層29を形成する。
次いで、SiOマスクを除去した後、全面を覆うように上部クラッド層を兼ねるSiO膜30を設け、n型Ge層28及びp型Ge層29に対するコンタクトホールを形成する。次いで、全面にAl膜を成膜した後、パターニングすることによってn側電極31及びp側電極32を形成することで本発明の実施例1の半導体光導波路装置の基本構造が完成する。なお、ここでは、SiOマスクを除去してからSiO膜を成膜しているが、SiOマスクを残存させて上部クラッド層の一部としても良い。
このように、本発明の実施例1においては、1.55μm近傍の波長の信号光に対する反射率が―40dB以下となる無反射回折格子をGeフォトダイオードとの接合部近傍に設けているので、反射光を効果的に低減することができる。
次に、図8を参照して、本発明の実施例2の半導体光導波路装置を説明するが、無反射回折格子を設ける位置が異なるだけで、基本的な製造工程は上記の実施例1と同様であるので、最終的な構造のみを説明する。図8は、本発明の実施例2の半導体光導波路装置の概略的透視斜視図であり、Si基板21上に厚さが3μmのBOX層22を介して厚さが220nmの単結晶Si層を設けたSOI基板を用いる。単結晶Si層を加工して、幅が450nmのSiコア層23とGeフォトダイオードとの接続部側に、凸部の幅が129nm、凹部の幅が352nmで、深さが110nmで、周期が481nmで繰り返し数が20の無反射回折格子部33を形成する。
このように、無反射回折格子は側面回折格子である必要はなく、Siコア層23の上面側に設けて良いものであり、側面回折格子の場合と同様に、無反射回折格子部33の各凹凸部からの反射光が、Geフォトダイオードからの反射光と光の干渉を起こし、全体としての合成波の振幅を大幅に低減することができる。
次に、図9を参照して、本発明の実施例3の半導体光導波路装置を説明するが、この実施例3の半導体光導波路装置は、無反射回折格子部24の上にヒータ34を設けた以外は実施例1の半導体光導波路装置と同様であるので、最終構造のみ説明する。
図9は、本発明の実施例3の半導体光導波路装置の説明図であり、図9(a)は概略的透視斜視図であり、図9(b)は図9(a)における一点鎖線の平行四辺形で切った断面図である。この実施例3においては、無反射回折格子部24の上部には、上部クラッド層となるSiO膜30を介して蒸着法によりCr膜を堆積してヒータ34を設ける。
このヒータ34に電流を流すことにより、無反射回折格子部24の屈折率を変動させ、上記の図2(b)に示した無反射波長をチューニングすることができる。これは、動作波長を動かしたい場合や、作製ばらつきにより回折格子とGeフォトダイオードとの間隔が設計値と異なる場合に波長を合わせるために用いることができる。
次に、図10を参照して、本発明の実施例4の半導体光導波路装置を説明するが、この実施例4の半導体光導波路装置は、Geフォトダイオードをハイブリッド的に集積化した以外は実施例1の半導体光導波路装置と同様であるので、最終構造のみ説明する。
図10は、本発明の実施例4の半導体光導波路装置の説明図であり、図10(a)は概略的透視平面図であり、図10(b)は図10(a)におけるA−A′を結ぶ一点鎖線に沿った断面図である。この実施例4においては、Siコア層23は途中で途切れて導波路の終端部となる。終端部直前に、無反射回折格子部24を配置するとともに、無反射回折格子部24の上部に、上部クラッド層となるSiO膜30を介して蒸着法によりCr膜を堆積してヒータ34を設ける。また、素子載置部においては、単結晶Si層及びBOX層22を除去して露出したSi基板21をエッチングしてアライメントマーク41及び台座42を形成する。
アライメントマーク41を位置合わせマークとして用いてGeフォトダイオード50を台座42上にはんだ(図示は省略)を用いて載置する。なお、このGeフォトダイオード50は、別途Si基板上にp型Ge層51及びi型Ge層52を成長させたのち、Pをイオン注入してn型Ge層53を形成し、Bを両側にイオン注入してp型Ge層54を形成する。次いで、Si基板を研削・研磨で除去した後、台座42上に載置する。ここでは、電極及び電極を形成するためにSiO保護膜は図示を省略する。
このようなハイブリッド構成においては、導波路端面部で屈折率が大きく変動するため、モードミスマッチによる反射戻り光が発生しやすい。また、Siコア層23を伝搬した光はSiコア層23の端部から放出されて、Geフォトダイオード50との間の窓構造領域において自由伝搬してモードサイズが広がる。広がった光はGeフォトダイオード50に入射する。この時、光が広がることによる斜め入力成分が存在し、反射により元のSiコア層23へは戻らない。つまり、元のSiコア層23へ戻る成分は減少することになる。
減少した反射戻り光を無反射回折格子部24で光の干渉によって効果的にさらに低減することができる。また、この場合もヒータ34に電流を流すことで無反射回折格子部24の屈折率を変動させ、無反射波長をチューニングすることができる。
次に、図11を参照して、本発明の実施例5の半導体光導波路装置を説明するが、この実施例5の半導体光導波路装置は、実施例4においてGeフォトダイオードの入射端面を傾斜させたものである。その他の構成は実施例4の半導体光導波路装置と同様であるので、最終構造のみ説明する。
図11は、本発明の実施例5の半導体光導波路装置の説明図であり、図11(a)は概略的透視平面図であり、図11(b)は図11(a)におけるA−A′を結ぶ一点鎖線に沿った断面図である。この実施例5においても、Siコア層23は途中で途切れて導波路の終端部となる。終端部直前に、無反射回折格子部24を配置するとともに、無反射回折格子部24の上部に、上部クラッド層となるSiO膜30を介して蒸着法によりCr膜を堆積してヒータ34を設ける。また、素子載置部においては、単結晶Si層及びBOX層22を除去して露出したSi基板21をエッチングしてアライメントマーク41及び台座42を形成する。
アライメントマーク41を位置合わせマークとして用いてGeフォトダイオード50を台座42上にはんだ(図示は省略)を用いて載置する。この実施例5においては、Geフォトダイオード50の入射端面を、実施例4の光軸に垂直な端面から5°〜10°、例えば7°傾斜させる。
本発明の実施例5においては、Siコア層23を伝搬した光はSiコア層23の端部から放出されて、Geフォトダイオード50との間の窓構造領域において自由伝搬してモードサイズが広がる。広がった光はGeフォトダイオード50に入射する。この時、Geフォトダイオード50からの反射光は傾斜面で反射されて斜め入力成分がより多くなるので、反射により元のSiコア層23へ戻る成分は大幅に減少する。
この場合も、減少した反射戻り光を無反射回折格子部24で光の干渉によって効果的にさらに低減することができる。また、この場合もヒータ34に電流を流すことで無反射回折格子部24の屈折率を変動させ、無反射波長をチューニングすることができる。
次に、図12を参照して、本発明の実施例6の半導体光導波路装置を説明するが、この実施例6の半導体光導波路装置は、光機能素子として1:2型のMMI(Multimode interferometer)を設けたものである。図12は、本発明の実施例6の半導体光導波路装置の説明図であり、図12(a)は概略的透視平面図であり、図12(b)は図12(a)における一点鎖線の平行四辺形で切った断面図である。
この実施例6においては、単結晶Si層をエッチングして無反射回折格子部24を備えた半導体光導波路を形成する際に、1:2型の2分岐のMMI35を同時に形成する。また、この場合も無反射回折格子部24の上部に上部クラッド層となるSiO膜30を介してCrパターンを設けてヒータ34を形成する。
Siコア層23を伝搬した光はMMI35に入射し、2つの出力導波路36へ2分岐されて出力される。MMI35の入射端では反射戻り光が起きるが、この反射光を無反射回折格子部24により低減する。この場合もヒータ34に電流を流すことで無反射回折格子部24の屈折率を変動させ、無反射波長をチューニングすることができる。
なお、上記の各実施例に記載した条件及び構造等は一例であり各種の変更が可能である。例えば、Siコア層の上面に無反射回折格子部を設けた上記の実施例2においても、無反射回折格子部の上方にヒータを設けても良い。また、上記の実施例4乃至実施例6においても、無反射回折格子部を実施例2と同様に、側面回折格子の代わりに、Siコア層の上面に回折格子を形成して無反射回折格子としても良い。
また、上記の実施例1乃至実施例5においては、フォトダイオードをGeフォトダイオードとしているが、信号光の波長に応じて所定の混晶比のSiGeフォトダイオードを用いても良い。また、上記の実施例1乃至実施例5においては、光機能素子としてフォトダイオードを設けているが、Ge或いはSiGeを用いた電界吸収型光変調器としても良いものである。
また、上記の実施例3乃至実施例6においては、ヒータの材料としてCrを用いているが、Crに限られるものではなく、NiやTiN等の他の材料を用いても良い。また、上記の実施例3乃至実施例6においては、温度制御素子としてヒータを用いているが、ペルチェ効果素子を用いても良い。この場合には、別途作成したペルチェ効果素子を上部クラッド層上に接着剤を用いて貼り付ければ良い。ペルチェ効果素子の場合には、電流を流す方向によって、加熱も冷却も可能になる。
ここで、実施例1乃至実施例6を含む本発明の実施の形態に関して、以下の付記を付す。
(付記1)半導体基板と、前記半導体基板上に設けられた光機能素子と、前記半導体基板上に設けられた半導体光導波路とを備え、前記半導体光導波路は前記光機能素子との接続部側に回折格子部を備えたコア層を有し、前記回折格子部は、前記コア層の前記接続部側と反対側から入射した導波光を前記光機構素子に入力するとともに、前記導波光が各回折格子接合部により反射された反射光と前記導波光が前記光機能素子の前記接続部端側で反射された反射光とで光の干渉を起こすことにより、前記導波光の前記コア層への入射方向と反対方向への反射を抑える周期構造を有することを特徴とする半導体光導波路装置。
(付記2)前記回折格子部が、前記半導体光導波路の前記コア層の側面に形成されていることを特徴とする付記1に記載の半導体光導波路装置。
(付記3)前記回折格子部が、前記半導体光導波路の前記コア層の上面に形成されていることを特徴とする付記1に記載の半導体光導波路装置。
(付記4)前記回折格子部が設けられた領域の上部クラッド層上に、温度制御素子が設けられていることを特徴とする付記1乃至付記3のいずれか1に記載の半導体光導波路装置。
(付記5)前記温度制御素子が、発熱抵抗素子或いはペルチェ効果素子のいずれかであることを特徴とする付記4に記載の半導体光導波路装置。
(付記6)前記光機能素子が、前記半導体光導波路の前記コア層を形成する単結晶半導体層の前記半導体光導波路からの延長部上に形成された前記単結晶半導体層とは異種材料からなる半導体受光素子であることを特徴とする付記1乃至付記5のいずれか1に記載の半導体光導波路装置。
(付記7)前記光機能素子が、前記半導体光導波路の前記コア層を形成する単結晶半導体層の前記半導体光導波路からの延長部を利用して形成した1:2型の多モード光干渉導波路であることを特徴とする付記1乃至付記5のいずれか1に記載の半導体光導波路装置。
(付記8)前記接続部において、前記光機能素子の前記接続部側の端面と、前記半導体光導波路の前記コア層の端面とが対向していることを特徴とする付記1乃至付記5のいずれか1に記載の半導体光導波路装置。
(付記9)前記光機能素子の前記接続部側の端面が、前記半導体光導波路の前記コア層の光軸方向に対して傾斜していることを特徴とする付記8に記載の半導体光導波路装置。
(付記10)前記半導体基板が、単結晶Si基板上に酸化膜を介して単結晶Si層を設けたSOI基板の単結晶Si基板であり、前記コア層が前記SOI基板の単結晶Si層により形成されたことを特徴とする付記1乃至付記9のいずれか1に記載の半導体光導波路装置。
1 半導体基板
2 酸化膜
3 半導体光導波路
4 コア層
5 無反射回折格子部
6 上部クラッド層
7 光機能素子
21 Si基板
22 BOX層
23 Siコア層
24,33 無反射回折格子部
25 素子形成用テラス部
26,29 p型Ge層
27 i型Ge層
28 n型Ge層
30 SiO
31 n側電極
32 p側電極
34 ヒータ
35 MMI
36 出力導波路
41 アライメントマーク
42 台座
50 Geフォトダイオード
51,54 p型Ge層
52 i型Ge層
53 n型Ge層

Claims (5)

  1. 半導体基板と、
    前記半導体基板上に設けられた光機能素子と、
    前記半導体基板上に設けられた半導体光導波路とを備え、
    前記半導体光導波路は前記光機能素子との接続部側に回折格子部を備えたコア層を有し、
    前記回折格子部は、前記コア層の前記接続部側と反対側から入射した導波光を前記光機構素子に入力するとともに、前記導波光が各回折格子接合部により反射された反射光と前記導波光が前記光機能素子の前記接続部端側で反射された反射光とで光の干渉を起こすことにより、前記導波光の前記コア層への入射方向と反対方向への反射を抑える周期構造を有することを特徴とする半導体光導波路装置。
  2. 前記回折格子部が、前記半導体光導波路の前記コア層の側面に形成されていることを特徴とする請求項1に記載の半導体光導波路装置。
  3. 前記回折格子部が、前記半導体光導波路の前記コア層の上面に形成されていることを特徴とする請求項1に記載の半導体光導波路装置。
  4. 前記回折格子部が設けられた領域の上部クラッド層上に、温度制御素子が設けられていることを特徴とする請求項1乃至請求項3のいずれか1項に記載の半導体光導波路装置。
  5. 前記光機能素子が、前記半導体光導波路の前記コア層を形成する単結晶半導体層の前記半導体光導波路からの延長部上に形成された前記単結晶半導体層とは異種材料からなる半導体受光素子であることを特徴とする請求項1乃至請求項4のいずれか1項に記載の半導体光導波路装置。
JP2014073357A 2014-03-31 2014-03-31 半導体光導波路装置 Expired - Fee Related JP6460637B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014073357A JP6460637B2 (ja) 2014-03-31 2014-03-31 半導体光導波路装置
US14/663,768 US9612411B2 (en) 2014-03-31 2015-03-20 Semiconductor optical waveguide device with an anti-reflection diffraction grating formed on both lateral sides of a core layer along a direction of optical propagation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014073357A JP6460637B2 (ja) 2014-03-31 2014-03-31 半導体光導波路装置

Publications (2)

Publication Number Publication Date
JP2015194658A JP2015194658A (ja) 2015-11-05
JP6460637B2 true JP6460637B2 (ja) 2019-01-30

Family

ID=54190074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014073357A Expired - Fee Related JP6460637B2 (ja) 2014-03-31 2014-03-31 半導体光導波路装置

Country Status (2)

Country Link
US (1) US9612411B2 (ja)
JP (1) JP6460637B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6460637B2 (ja) * 2014-03-31 2019-01-30 富士通株式会社 半導体光導波路装置
KR102163885B1 (ko) * 2015-01-14 2020-10-13 한국전자통신연구원 전계흡수 광변조 소자 및 그 제조 방법
EP3088855B1 (en) * 2015-04-28 2020-10-21 IMEC vzw A compact interferometer
JP2017191253A (ja) * 2016-04-14 2017-10-19 日本電信電話株式会社 光集積回路及びその製造方法
US10418274B2 (en) * 2017-07-24 2019-09-17 Globalfoundries Singapore Pte. Ltd. High speed waveguide integrated Ge-based photodiode design for silicon photonics
CN110286441B (zh) * 2019-05-15 2021-10-01 清华大学 光学天线制备方法及光学芯片
US11656409B2 (en) * 2021-03-10 2023-05-23 Globalfoundries U.S. Inc. Optical antenna for photonic integrated circuit and methods to form same
US11579360B2 (en) 2021-06-22 2023-02-14 Globalfoundries U.S. Inc. Optical antenna with reflective material for photonic integrated circuit and methods to form same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0591049A (ja) * 1991-09-25 1993-04-09 Nec Corp 光回路
JP2830819B2 (ja) * 1996-02-19 1998-12-02 日立電線株式会社 低反射グレーティングが形成された光デバイス及び低反射グレーティングの製造方法
JPH10148726A (ja) * 1996-11-19 1998-06-02 Mitsubishi Electric Corp 光導波路型グレーティングおよびその製法ならびに前記光導波路型グレーティングを用いた光フィルタおよび該光フィルタを用いた波長多重光伝送システム
JPH1184117A (ja) * 1997-09-09 1999-03-26 Fujikura Ltd 反射型光導波路グレーティング
JP3436891B2 (ja) * 1999-02-15 2003-08-18 日本電信電話株式会社 導波路型グレーティングフィルタ
JP2001000560A (ja) 1999-06-23 2001-01-09 Ya Man Ltd レーザ光照射プローブ
JP2001066560A (ja) 1999-08-26 2001-03-16 Nec Corp 光波長可変フィルタ
US6571028B1 (en) * 2000-03-21 2003-05-27 Evident Technologies Optical switch having a saturable absorber
WO2003007032A1 (fr) * 2001-07-10 2003-01-23 Sumitomo Electric Industries, Ltd. Dispositif a reseau de diffraction de guide d'ondes optiques et procede de fabrication correspondant
US8207509B2 (en) * 2006-09-01 2012-06-26 Pacific Biosciences Of California, Inc. Substrates, systems and methods for analyzing materials
KR101390401B1 (ko) * 2008-12-24 2014-04-29 광주과학기술원 무반사 격자패턴의 제조방법
US7961765B2 (en) * 2009-03-31 2011-06-14 Intel Corporation Narrow surface corrugated grating
JP6460637B2 (ja) * 2014-03-31 2019-01-30 富士通株式会社 半導体光導波路装置

Also Published As

Publication number Publication date
JP2015194658A (ja) 2015-11-05
US9612411B2 (en) 2017-04-04
US20150277072A1 (en) 2015-10-01

Similar Documents

Publication Publication Date Title
JP6460637B2 (ja) 半導体光導波路装置
Mashanovich et al. Silicon photonic waveguides and devices for near-and mid-IR applications
EP2866067B1 (en) Grating based optical coupler
JP6879561B2 (ja) 光偏向デバイスおよびライダー装置
JP6628028B2 (ja) 半導体発光装置及び光送受信器
US6963118B2 (en) Hybrid active and electronic circuit with evanescent coupling
US8649639B2 (en) Method and system for waveguide mode filters
US6891685B2 (en) Anisotropic etching of optical components
JP2009288718A (ja) 共振グレーティングカップラ
JP2012533089A (ja) 2次元回折格子を備える偏光ダイバーシチ回折格子カプラ
JP6318468B2 (ja) 導波路型半導体受光装置及びその製造方法
JP5321809B2 (ja) 反射光減衰器
US20140369645A1 (en) Optical waveguide splitter on a waveguide substrate for attenuating a light source
JP2019113666A (ja) 半導体装置
JP2012163614A (ja) Soa−plcハイブリッド集積偏波ダイバーシティ回路およびその製造方法
JP6335349B1 (ja) 受光素子
JP2019060988A (ja) Siフォトニクス光回路及びその製造方法
JP6192173B2 (ja) 導波路の後方反射の抑制
JPH1152154A (ja) 光集積回路素子
JP2008176145A (ja) 平面光波回路
JPH09184937A (ja) 導波路素子
JP2003207665A (ja) 光導波路
JP6943150B2 (ja) 半導体光素子
US20190109244A1 (en) Semiconductor light receiving element and method for manufacturing the same
JP6514904B2 (ja) 光半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181225

R150 Certificate of patent or registration of utility model

Ref document number: 6460637

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees