JP6455197B2 - 配線基板、半導体装置及び半導体装置の製造方法 - Google Patents
配線基板、半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6455197B2 JP6455197B2 JP2015022408A JP2015022408A JP6455197B2 JP 6455197 B2 JP6455197 B2 JP 6455197B2 JP 2015022408 A JP2015022408 A JP 2015022408A JP 2015022408 A JP2015022408 A JP 2015022408A JP 6455197 B2 JP6455197 B2 JP 6455197B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resin
- support
- wiring board
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
Description
上記方法では、キャリア材上にシード層を形成した後に、さらに、順にNiめっき、Auめっき、Niめっき、Cuめっきを行い、すなわちNi/Au/Ni/Cuめっき処理を行い、その後Niめっきを除去し、Ni/Auめっき皮膜とはんだ層を形成し、支持基板となるマザーボードに2次実装を行う。このため、Niがはんだ層内に熱拡散し合金層が厚くなり接続信頼性が低下することが懸念されている。
シード層のエッチングには硫酸過水系等の公知のエッチャントを使用している。Ni層51のエッチングでは硫酸過水系、もしくは硝酸系等の公知のエッチャントを使用している。合金層56の表層のCu層52については、硫酸過水系等のエッチャントを使用すると合金層56のSnがエッチングされてしまうことから、Cu、Snを選択的にエッチングが可能なエッチャントを使用する必要がある。Cu、Snを選択的にエッチングが可能なエッチャントとして、例えばメック株式会社製メックブライトSF−5420が挙げられる。シード層、Ni層51、Cu層52を除去することで図10に示すように、クリーンな合金層56面が得られ、接続信頼性の高い半導体装置が得られる。図10には、実施形態に係るNi、Cu除去後の接続パッド15の断面図を示す。
(実施例)
実施例では、まず、図12の(a)に示されるように、支持体12の主面12a上に、剥離層41及び保護層42(接着剤層13A)を順に形成した。支持体12として、ガラス(OA−10G(日本電気硝子株式会社製)、1.1mm厚)を使用した。支持体12の線膨張係数は、約4ppm/℃であった。支持体12の主面12a上の剥離層41は、3M Light−To−Heat−Conversion(LTHC)Release Coating(住友スリーエム株式会社製)を用いて形成した。保護層42は、3M UV−Curable Adhesive LC−5200(住友スリーエム株式会社製)を用いて形成した。剥離層41及び保護層42は、いずれもスピンコート法により形成した。
その後、スルファミン酸Niめっき浴にてNi層51を形成した。使用したスルファミン酸Niめっき浴の組成は以下に記す。スルファミン酸Ni:400g/L、塩化Ni;5g/L、ホウ酸:35g/L、液温:55℃。
Ni層51形成後、硫酸銅めっき浴にてCu層52を形成した。使用した硫酸銅めっき浴の組成を以下に示す。硫酸銅:100g/L、硫酸:180g/L、塩素イオン:6mg/L、トップルチナNSV−1:4ml/L、トップルチナNSV−2:0.5ml/L、トップルチナNSV−3:1ml/L、液温:23℃
Cu層52形成後、硫酸性Snめっき浴にてSn層53を形成した。使用した硫酸性Snめっき浴の組成を以下に示す。硫酸第一Sn:40g/L、硫酸:60g/Lクレゾールスルホン酸40g/L、ゼラチン2g/L、β−ナフトール:1g/L、液温:20℃
Sn層53形成後、スルファミン酸Niめっき浴にてNi層55を形成した。
上記めっき液を使用し保護層42側から順に、Ni層51/Cu層52/Sn層53/Ni層54により構成されるめっき層である接続パッド15を形成した。
比較例でも、実施例と同様に、まず、図12の(a)に示されるように、支持体12の主面12a上に剥離層41及び保護層42(接着剤層13A)を順に形成した。支持体12として、ガラス(OA−10G(日本電気硝子株式会社製)、1.1mm厚)を使用した。支持体12の線膨張係数は、約4ppm/℃であった。支持体12の主面12a上の剥離層41は、3M Light−To−Heat−Conversion(LTHC)Release Coating(住友スリーエム株式会社製)を用いて形成した。保護層42は、3M UV−Curable Adhesive LC−5200(住友スリーエム株式会社製)を用いて形成した。剥離層41及び保護層42は、いずれもスピンコート法により形成した。
その後、スルファミン酸Niめっき浴にてNi層を形成した。使用したスルファミン酸Niめっき浴の組成は以下に記す。スルファミン酸Ni:400g/L、塩化Ni;5g/L、ホウ酸:35g/L、液温:55℃。
Ni層形成後、中性Auめっき浴を使用しAu皮膜の形成を行った。使用したAuめっき液の組成を以下に記す。シアン化金(I)カリウム:20g/L、リン酸水素二カリウム:40g/L、リン酸二水素カリウム:10g/L、pH:6.6、液温:65℃
上記めっき液を使用し保護層42側から順にNi層/Au層/Ni層により構成されるめっき層を形成した。その後の樹脂層の形成は実施例1と同様の処理を行い比較例に係る配線基板11Bを製造した。
次に、得られた配線基板11A、11Bそれぞれに半導体チップ22を搭載した。半導体チップ22は、Cuポストの先端にSn−3.5Agはんだ層を形成した突起電極23を有しているものを用いた。また、半導体チップ22の線膨張係数は、約3ppm/℃であった。配線基板11A、11Bには予めアンダーフィル24を供給しておいた。半導体チップ22の突起電極23と配線基板11A、11Bの接続端子20との位置合わせを行った後、半導体チップ22を配線基板11A、11Bに圧着させ、加熱した。この後、半導体チップ22を含む配線基板11A、11Bの上面を、トランスファーモールド法により、モールド樹脂25を用いて封止した。そして、配線基板11A、11Bの支持体12側より、直線的に往復させながら支持体全体に1064nmの波長の光を出射するYAGレーザーを照射し、支持体12を配線基板11A、11Bより取り除いた。さらに、積層体21及び接着剤層13Aに粘着テープを貼り付けた後に当該粘着テープをピールすることにより、接着剤層13Aを配線基板11Aより除去した。次に、導体層形成に使用したシード層の除去、並びにNi、Cuめっき層の除去を行い、Sn−3Ag−0.5Cuはんだボールを搭載し、外部接続端子31を形成した。この構成体をダイシングテープに貼り付け、ダイシングすることによって、図1に示される半導体装置1を得た。
加工方法:TCB
Bond Force:70N
Substrate Temperature:80℃
Die Temperature:Start 140℃〜Final 260℃
はんだ:SACφ350μm
リフロー:プレヒート温度130℃、ピーク温度240℃、酸素濃度100ppm
(220℃以上の保持時間30秒)
(高速シェア試験)
装置:耐衝撃性ハイスピードボンドテスタ(Dage製4000HS)
試験条件:シェア高さ;50μm
シェア速度;1m/sec
評価パッド:φ300μm
(破断モード)
EPMA(Electron Probe X−ray Microanalyzer)を用いて、高速シェア試験後の破壊面のはんだ残り量がパッドの面積に対して
70%以上:はんだ破壊モード
30%以上70%未満:はんだ+IMC破壊モード
30%未満:IMC破壊モード
とし評価を行った。
実施例、及び比較例に係る半導体装置の、各めっき層及びはんだの合金層(IMC)の厚みについて測定した。
11,11A 配線基板
12 支持体
13,13A 接着剤層
14 第1樹脂層
15 接続パッド
16 シード層
17 レジスト
18 配線パターン
19 第2樹脂層
20 接続端子
21 積層体
22 半導体チップ
23 突起電極
24 アンダーフィル
25 モールド樹脂
31 外部接続端子
33 ダイシングテープ
41 剥離層
42 保護層
L 光
50 導体層
51 Ni層
52 Cu層
53 Sn層
54 Ni層
55 Cu層
56 Sn−Cu−Ni合金層
Claims (12)
- 透明性を有する支持体と、
前記支持体の主面上に設けられ、光の照射により分解可能な樹脂を含む接着剤層と、
複数の樹脂層と、前記複数の樹脂層の層間に設けられる配線パターンとを有し、前記接着剤層の上に設けられた積層体と、
前記接着剤層の上の少なくとも一部に形成され、前記配線パターンと電気的に接続される導体層と、を備え、
前記導体層は、前記接着剤層の側から順に積層されたNiめっき層、Cuめっき層、Snめっき層、Niめっき層を含む、配線基板。 - 前記導体層の厚さは3μm以上30μm以下である、請求項1に記載の配線基板。
- 前記導体層上の各めっき層の厚みは、前記Niめっき層が0.5μm以上3μm以下、前記Cuめっき層が0.1μm以上1μm以下、前記Snめっき層が0.5μm以上2μm以下、前記Niめっき層が0.5μm以上3μm以下の範囲で形成されている請求項1または2に記載の配線基板。
- 前記接着剤層は、前記樹脂を含み前記支持体の前記主面上に設けられる剥離層と、前記剥離層上に設けられ、前記光から前記樹脂を保護する保護層とを有する、請求項1から3のいずれかに記載の配線基板。
- 前記支持体の線膨張係数は−1ppm/℃以上10ppm/℃以下である、請求項1から4のいずれかに記載の配線基板。
- 前記支持体は、ガラス基板である、請求項1から5のいずれかに記載の配線基板。
- 前記支持体の前記主面の表面粗さRaは0.001μm以上5μm以下である、請求項1から6のいずれかに記載の配線基板。
- 請求項1〜7のいずれかに記載の配線基板を用いて製造される半導体装置であって、
前記積層体と、
前記配線パターンと電気的に接続されるSn−Cu−Ni合金層と、
前記Sn−Cu−Ni合金層と接するNiめっき層と、
表面に設けられた突起電極を介して前記配線パターンに接続される半導体チップとを含む、半導体装置。 - 前記配線パターンと前記半導体チップとは、前記突起電極に設けられたはんだを含む端子により互いに接続される、請求項8に記載の半導体装置
- 請求項1〜7のいずれかに記載の配線基板を用いた半導体装置の製造方法であって
半導体チップと前記配線パターンとを電気的に接続する接続工程と、
前記配線パターンに接続された前記半導体チップを封止樹脂で覆う工程と、
前記接着剤層に光を照射する工程と、
前記積層体から前記支持体を剥離する工程とを備える、半導体装置の製造方法。 - 前記積層体から前記支持体を剥離する工程後、前記積層体から前記接着剤層を除去する工程、及びNiめっき層及びCuめっき層を除去する工程を更に備える、請求項10に記載の半導体装置の製造方法。
- 前記積層体から前記支持体を剥離する工程後、前記積層体に外部接続端子を設ける工程と、前記積層体を切断して個片化する工程とを更に備える、請求項10または11に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015022408A JP6455197B2 (ja) | 2015-02-06 | 2015-02-06 | 配線基板、半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015022408A JP6455197B2 (ja) | 2015-02-06 | 2015-02-06 | 配線基板、半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016146402A JP2016146402A (ja) | 2016-08-12 |
JP6455197B2 true JP6455197B2 (ja) | 2019-01-23 |
Family
ID=56686465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015022408A Active JP6455197B2 (ja) | 2015-02-06 | 2015-02-06 | 配線基板、半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6455197B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7117747B2 (ja) * | 2016-09-29 | 2022-08-15 | 株式会社クオルテック | 電子部品の製造方法 |
JP6743738B2 (ja) | 2017-03-27 | 2020-08-19 | 信越化学工業株式会社 | 積層体及びその製造方法 |
JP6662337B2 (ja) * | 2017-03-27 | 2020-03-11 | 信越化学工業株式会社 | 半導体装置及びその製造方法、並びに積層体 |
JP6879158B2 (ja) * | 2017-10-03 | 2021-06-02 | 信越化学工業株式会社 | 半導体装置及びその製造方法、並びに積層体 |
CN112967984B (zh) * | 2020-09-24 | 2022-03-25 | 重庆康佳光电技术研究院有限公司 | 微芯片的巨量转移方法及显示背板 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4211350B2 (ja) * | 2002-10-18 | 2009-01-21 | 東レ株式会社 | 多層回路基板用部材および多層回路基板の製造方法 |
JP2012069919A (ja) * | 2010-08-25 | 2012-04-05 | Toshiba Corp | 半導体装置の製造方法 |
JP2012069734A (ja) * | 2010-09-24 | 2012-04-05 | Toshiba Corp | 半導体装置の製造方法 |
JP2013157585A (ja) * | 2012-01-26 | 2013-08-15 | Sanei Kagaku Kk | プリント配線基板及び多層プリント配線板、並びにこれらの製造方法 |
-
2015
- 2015-02-06 JP JP2015022408A patent/JP6455197B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016146402A (ja) | 2016-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101995141B1 (ko) | 배선 기판, 반도체 장치 및 반도체 장치의 제조 방법 | |
JP6455197B2 (ja) | 配線基板、半導体装置及び半導体装置の製造方法 | |
TWI396478B (zh) | 印刷布線板 | |
WO2016116980A1 (ja) | 配線基板積層体及びこれを用いた半導体装置の製造方法 | |
JP5948795B2 (ja) | 半導体装置の製造方法 | |
KR101585305B1 (ko) | 반도체 소자 탑재용 패키지 기판의 제조 방법, 반도체 소자 탑재용 패키지 기판 및 반도체 패키지 | |
JP2017050464A (ja) | 配線基板積層体、その製造方法及び半導体装置の製造方法 | |
JP5543754B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP6497149B2 (ja) | 配線基板積層体、これを用いた半導体装置及び半導体装置の製造方法 | |
US7981724B2 (en) | Manufacturing method for semiconductor device embedded substrate | |
JP6447073B2 (ja) | 配線基板及びラミネート装置 | |
JP6689691B2 (ja) | 配線基板及びその製造方法 | |
JP2017168639A (ja) | 配線基板及びこれを用いた半導体装置の製造方法 | |
JP6776686B2 (ja) | 配線基板及び配線基板、半導体装置の製造方法 | |
JP5769001B2 (ja) | 半導体素子搭載用パッケージ基板及び半導体パッケージ | |
JP6447075B2 (ja) | 配線基板、半導体装置及び半導体装置の製造方法 | |
JP2017022213A (ja) | プリント配線基板 | |
JP6593136B2 (ja) | 配線基板積層体、半導体装置、及び半導体装置の製造方法 | |
JP6930073B2 (ja) | 配線基板積層体 | |
JP2018018933A (ja) | デボンディング装置 | |
KR101375368B1 (ko) | 미세 접속 패턴층을 구비하는 인쇄회로기판 및 이의 제조 방법 | |
US7985619B2 (en) | Manufacturing method for semiconductor device embedded substrate | |
JP5846407B2 (ja) | 半導体素子搭載用パッケージ基板の製造方法 | |
JP2016134496A (ja) | 平板プレス装置及び基板の製造方法 | |
KR20090128953A (ko) | 칩 내장 인쇄회로기판의 마이크로 비아 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180123 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180925 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181203 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6455197 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |