JP6452831B2 - マルチダイパワーモジュールを備えるシステム、及びマルチダイパワーモジュールのスイッチングを制御する方法 - Google Patents
マルチダイパワーモジュールを備えるシステム、及びマルチダイパワーモジュールのスイッチングを制御する方法 Download PDFInfo
- Publication number
- JP6452831B2 JP6452831B2 JP2017540290A JP2017540290A JP6452831B2 JP 6452831 B2 JP6452831 B2 JP 6452831B2 JP 2017540290 A JP2017540290 A JP 2017540290A JP 2017540290 A JP2017540290 A JP 2017540290A JP 6452831 B2 JP6452831 B2 JP 6452831B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- die
- gate
- source
- power module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
マルチダイパワーモジュールのダイをアクティブ化する入力パターンを受信するステップと、
入力パターンからゲートソース間信号を生成してダイに印加するステップであって、各ダイについて、ゲートソース間電圧は、所与の電圧値に従ってシフトされる、ステップと、
を含むことを特徴とする、方法に関する。
VDriveは、信号140がアクティブ化を示しているときは、
VDriveは、信号が非アクティブ化を示しているときは、
ここで、Rは、ドライバー4901〜490Nとダイ1001〜100Nのゲートとの間のゲート抵抗であり、CGSは、ダイのゲートソース間内部キャパシタンスである。
Claims (9)
- ダイで構成されるマルチダイパワーモジュールと、該マルチダイパワーモジュールの該ダイをアクティブ化する入力パターンを受信するコントローラーとを備えるシステムであって、前記コントローラーは、前記入力パターンから、ゲートソース間信号を生成して前記ダイに印加する手段を備え、各ダイについて、前記ゲートソース間電圧の電圧値は、所与の電圧値の分だけシフトされ、
各前記所与の電圧値は、各ダイについて得られた閾値電圧に対して、各ダイについて同一の予め設定された定電圧を加算したものに等しく、
ダイの各ゲートソース間電圧は、前記パワーモジュールの前記ダイをアクティブ化する入力パターンの受信に続く予め設定された期間の後に、ダイの最大ゲートソース間電圧に設定される、
システム。 - 前記システムは、温度検知手段を更に備え、前記電圧シフトは、前記検知された温度に依存する、請求項1に記載のシステム。
- 各所与の電圧値は、各ダイについて得られた前記閾値電圧から求められる、請求項1または2に記載のシステム。
- 各電圧シフトは、低レベル電圧及び高レベル電圧を提供することによって得られ、各ゲートソース間信号電圧は、前記入力パターンが前記パワーモジュールの前記ダイのアクティブ化を示しているときは前記高レベル電圧に等しく、前記入力パターンが前記パワーモジュールの前記ダイの非アクティブ化を示しているときは前記低レベル電圧に等しい、請求項1に記載のシステム。
- 低レベル電圧と高レベル電圧との差は、全てのダイについて同一である、請求項4に記載のシステム。
- 前記予め設定された定電圧は、前記低レベル電圧の場合と、前記高レベル電圧の場合とで異なる、請求項4または5に記載のシステム。
- 前記低レベル電圧及び前記高レベル電圧は、ダイの最大ゲートソース間電圧及び最小ゲートソース間電圧に依存する、請求項4または5に記載のシステム。
- 各電圧シフトは、パルス幅変調によって少なくとも1つの電圧源を制御することによって得られる、請求項1から7までのいずれか1項に記載のシステム。
- ダイで構成されるマルチダイパワーモジュールのスイッチングを制御する方法であって、コントローラーによって実行されるステップであって、
前記マルチダイパワーモジュールの前記ダイをアクティブ化する入力パターンを受信するステップと、
前記入力パターンからゲートソース間信号を生成して前記ダイに印加するステップであって、各ダイについて、前記ゲートソース間電圧の電圧値は、所与の電圧値の分だけシフトされる、ステップと
を含み、
各前記所与の電圧値は、各ダイについて得られた閾値電圧に対して、各ダイについて同一の予め設定された定電圧を加算したものに等しく、
ダイの各ゲートソース間電圧は、前記パワーモジュールの前記ダイをアクティブ化する入力パターンの受信に続く予め設定された期間の後に、ダイの最大ゲートソース間電圧に設定される、
方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP15171267.6 | 2015-06-09 | ||
EP15171267.6A EP3104506B1 (en) | 2015-06-09 | 2015-06-09 | Method and system for controlling the switching of a multi-die power module |
PCT/JP2016/066980 WO2016199785A1 (en) | 2015-06-09 | 2016-06-01 | System comprising a multi-die power module, and method for controlling the switching of a multi-die power module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018505643A JP2018505643A (ja) | 2018-02-22 |
JP6452831B2 true JP6452831B2 (ja) | 2019-01-16 |
Family
ID=53434221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017540290A Expired - Fee Related JP6452831B2 (ja) | 2015-06-09 | 2016-06-01 | マルチダイパワーモジュールを備えるシステム、及びマルチダイパワーモジュールのスイッチングを制御する方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10084440B2 (ja) |
EP (1) | EP3104506B1 (ja) |
JP (1) | JP6452831B2 (ja) |
CN (1) | CN107683561B (ja) |
WO (1) | WO2016199785A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10484218B2 (en) * | 2018-02-23 | 2019-11-19 | Invecas, Inc. | PWM demodulation |
EP3923432B1 (en) * | 2020-06-11 | 2023-03-01 | Mitsubishi Electric R&D Centre Europe B.V. | Open-circuit self-diagnostic method for modular general purpose inverters |
DE102021208424A1 (de) | 2021-08-04 | 2023-02-09 | Robert Bosch Gesellschaft mit beschränkter Haftung | Leistungsanordnung mit Temperaturregelung mittels Gateshaping |
DE102022200632A1 (de) | 2022-01-20 | 2023-07-20 | Robert Bosch Gesellschaft mit beschränkter Haftung | Verfahren und Vorrichtung zur Anpassung von Temperaturen von Halbleiterbauelementen |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003169465A (ja) | 2001-11-30 | 2003-06-13 | Toshiba Corp | ゲート駆動回路、および電力変換装置 |
JP2004229382A (ja) * | 2003-01-21 | 2004-08-12 | Toshiba Corp | ゲート駆動回路、および電力変換装置 |
JP4044861B2 (ja) * | 2003-04-03 | 2008-02-06 | 三菱電機株式会社 | 電力変換装置およびその電力変換装置を備える電力変換システム装置 |
JP2007502569A (ja) * | 2003-08-12 | 2007-02-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電力変換回路及び電力制御回路の動作及び回路 |
DE102004049162B4 (de) * | 2004-10-08 | 2014-01-30 | Continental Automotive Gmbh | Verfahren und Vorrichtung zum Symmetrieren von transienten Strömen in Schaltervorrichtungen und System aus einer Schaltervorrichtung und einer Vorrichtung zum Symmetrieren von transienten Strömen in Schaltervorrichtung |
JP4925841B2 (ja) * | 2007-01-19 | 2012-05-09 | 三菱電機株式会社 | 電力用半導体素子の駆動回路および電力変換装置 |
JP5622043B2 (ja) * | 2010-09-15 | 2014-11-12 | アイシン・エィ・ダブリュ株式会社 | インバータ装置 |
EP2445110B1 (en) * | 2010-10-22 | 2014-05-14 | ABB Research Ltd | Gate driver unit for electrical switching device |
JP5500136B2 (ja) * | 2011-08-18 | 2014-05-21 | 三菱電機株式会社 | 半導体電力変換装置 |
DE102011089316A1 (de) * | 2011-12-20 | 2013-06-20 | Robert Bosch Gmbh | Steuervorrichtung für Halbleiterschalter eines Wechselrichters und Verfahren zum Ansteuern eines Wechselrichters |
JP2013247804A (ja) * | 2012-05-28 | 2013-12-09 | Mitsubishi Electric Corp | 半導体駆動回路および半導体装置 |
US9046912B1 (en) * | 2014-02-24 | 2015-06-02 | The Boeing Company | Thermally balanced parallel operation of transistors |
-
2015
- 2015-06-09 EP EP15171267.6A patent/EP3104506B1/en not_active Not-in-force
-
2016
- 2016-06-01 JP JP2017540290A patent/JP6452831B2/ja not_active Expired - Fee Related
- 2016-06-01 US US15/574,257 patent/US10084440B2/en not_active Expired - Fee Related
- 2016-06-01 CN CN201680032559.XA patent/CN107683561B/zh not_active Expired - Fee Related
- 2016-06-01 WO PCT/JP2016/066980 patent/WO2016199785A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
CN107683561B (zh) | 2019-11-05 |
US10084440B2 (en) | 2018-09-25 |
CN107683561A (zh) | 2018-02-09 |
JP2018505643A (ja) | 2018-02-22 |
US20180131361A1 (en) | 2018-05-10 |
EP3104506A1 (en) | 2016-12-14 |
EP3104506B1 (en) | 2018-10-10 |
WO2016199785A1 (en) | 2016-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6452831B2 (ja) | マルチダイパワーモジュールを備えるシステム、及びマルチダイパワーモジュールのスイッチングを制御する方法 | |
EP2445110B1 (en) | Gate driver unit for electrical switching device | |
EP2911191B1 (en) | Thermally balanced parallel operation of transistors | |
US7253540B1 (en) | Method for operating a parallel arrangement of semiconductor power switches | |
US20120223763A1 (en) | Semiconductor device | |
JP6781523B2 (ja) | スイッチから構成されるパワーモジュールの動作を制御するためのシステムおよび方法 | |
US9729139B2 (en) | Cooperative control method for power semiconductor elements connected in parallel, current balance control device, and power module | |
Yu et al. | A smart gate driver IC for GaN power transistors | |
EP3382357B1 (en) | Device and a method for controlling the temperature of a multi-die power module | |
JP6429222B2 (ja) | マルチダイパワーモジュールを備えるシステム及びマルチダイパワーモジュールの動作を制御する方法 | |
US11031932B2 (en) | Power module | |
KR102091397B1 (ko) | 멀티 다이 파워 모듈의 동작을 제어하는 방법 및 디바이스 | |
EP3945678A1 (en) | Actively tracking switching speed control of a power transistor | |
US20210344342A1 (en) | Control circuitry for power semiconductor switches using control signal feedback | |
EP3104526A1 (en) | System and method for controlling a multi-die power module | |
US20240243567A1 (en) | Active turn off control gate driver for solid state circuit breaker | |
Sasaki et al. | Gate Driver ICs with Closed-Loop Current Balancing Control for Parallel Connected IGBTs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180820 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181211 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6452831 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |