JP6443281B2 - 半導体装置およびその製造方法ならびに電力変換装置 - Google Patents

Description

本発明は、半導体装置およびその製造方法ならびに電力変換装置に関する。

半導体装置（半導体デバイス、半導体素子）の１つとして、ショットキーバリアダイオード（Schottky Barrier Diode：ＳＢＤ）が知られている。ショットキーバリアダイオードは、半導体層と、ショットキー電極と、配線電極とを備える。ショットキー電極は、半導体層の上に形成され、配線電極は、ショットキー電極の上に形成されている。

半導体装置の配線電極には、より高い導電性が求められることから、ショットキー電極の金属より小さい仕事関数となる金属が用いられる。一般的に、仕事関数が小さい金属ほど、半導体層に対するショットキー障壁高さ（Schottky Barrier Height：ＳＢＨ）が低くなる。配線電極の金属がショットキー電極へと拡散した場合、ショットキー電極のショットキー障壁高さが低下するため、デバイス特性が変化する可能性がある。

特許文献１には、タングステン（Ｗ）、チタン−タングステン（ＴｉＷ）およびタンタル（Ｔａ）の少なくとも１つから主に成るバリア層を、配線電極とショットキー電極との間に設ける技術が開示されている。この技術によれば、配線電極の金属がショットキー電極へと拡散することをバリア層によって抑制できるため、デバイス特性の変化を防止できる。

また、ショットキー電極には、製造過程において微小な貫通孔（ピンホール）が形成される可能性がある。このピンホールに入り込んだ配線電極の一部が半導体層と局所的に接合した場合、ショットキー電極のピンホールに入り込んだ配線電極を通じて逆方向リーク電流が流れやすくなるという問題があった。

特許文献２には、ショットキー電極のピンホールを介した逆方向リーク電流を防止するために、ショットキー障壁高さがショットキー電極よりも高い中間金属膜を、ショットキー電極と配線電極との間に設ける技術が開示されている。

特許第５１４４５８５号公報 特許第５０３７００３号公報

特許文献１の技術では、バリア層の仕事関数がショットキー電極の仕事関数より小さいため、配線電極の場合と同様に、バリア層の一部がショットキー電極のピンホールに入り込むことによって逆方向リーク電流が流れやすくなるという問題があった。また、特許文献２の技術では、中間金属膜によってショットキー電極における内部応力が増加するため、新たなピンホールが形成される可能性があった。また、特許文献２の技術では、中間金属膜の材質によっては、中間金属膜自体の電気抵抗によって、配線電極からショットキー電極に至る経路の電気抵抗が増加する可能性があった。そのため、デバイス特性を損なうことなく、ショットキー電極に形成されたピンホールに起因する逆方向リーク電流を抑制できる技術が望まれていた。

本発明は、上述の課題の少なくとも一部を解決し、以下の形態として実現できる。
本発明の第１の形態は、半導体装置であって、
半導体層と、
前記半導体層の上に形成され、ピンホールを有し、前記半導体層にショットキー接触するショットキー電極と、
電気絶縁性を有し、前記ピンホールに充填されるとともに前記ピンホールから突出した絶縁部と、
導電性を有し、前記ショットキー電極および前記絶縁部の上に形成された配線電極と
を備える。
また、本発明は、以下の形態としても実現できる。

（１）本発明の一形態は、半導体装置を提供する。この半導体装置は、半導体層と；前記半導体層の上に形成され、貫通孔を有し、前記半導体層にショットキー接触するショットキー電極と；電気絶縁性を有し、前記貫通孔に充填されるとともに前記貫通孔から突出した絶縁部と；導電性を有し、前記ショットキー電極および前記絶縁部の上に形成された配線電極とを備える。この形態によれば、ショットキー電極の貫通孔が絶縁部によって閉塞されているため、ショットキー電極の貫通孔に配線電極が入り込むことを防止できる。その結果、デバイス特性を損なうことなく、ショットキー電極の貫通孔（ピンホール）に起因する逆方向リーク電流を抑制できる。

（２）上述した半導体装置において、前記絶縁部は、前記ショットキー電極の上に広がる部位を有してもよい。この形態によれば、ショットキー電極における貫通孔を配線電極からいっそう隔離できる。したがって、ショットキー電極の貫通孔に配線電極が入り込むことをいっそう防止できる。

（３）上述した半導体装置において、前記半導体層は、窒化ガリウム（ＧａＮ）および炭化ケイ素（ＳｉＣ）の少なくとも一方から主に成ってもよい。この形態によれば、このような材質の半導体層を備える半導体層において、ショットキー電極に形成された貫通孔に起因する逆方向リーク電流を抑制できる。

（４）上述した半導体装置において、前記ショットキー電極は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）およびイリジウム（Ｉｒ）の少なくとも１つから主に成ってもよい。この形態によれば、このような材質のショットキー電極に形成された貫通孔に起因する逆方向リーク電流を抑制できる。

（５）上述した半導体装置において、前記絶縁部は、酸化ケイ素（ＳｉＯ₂）、窒化ケイ素（ＳｉＮ）および酸化アルミニウム（Ａｌ₂Ｏ₃）の少なくとも１つから主に成ってもよい。この形態によれば、ショットキー電極に形成された貫通孔に起因する逆方向リーク電流を十分に抑制できる。

（６）上述した半導体装置において、前記配線電極は、モリブデン（Ｍｏ）、タングステン（Ｗ）、バナジウム（Ｖ）およびタンタル（Ｔａ）の少なくとも１つから主に成るバリア層を、前記ショットキー電極との間に含んでもよい。この形態によれば、配線電極の金属がショットキー電極に拡散することをバリア層によって抑制できる。

（７）本発明の一形態は、半導体装置の製造方法を提供する。この製造方法は、半導体層を形成する工程と；前記半導体層にショットキー接触するショットキー電極を、前記半導体層の上に形成する工程と；電気絶縁性を有する絶縁膜を、前記ショットキー電極の上に形成しつつ、前記絶縁膜の一部を、前記ショットキー電極に存在する貫通孔に充填する工程と；フォトレジストを前記絶縁膜の上に塗布する塗布工程と；前記塗布工程を終えた後、前記半導体層の面うち前記ショットキー電極が形成されている面とは反対側に位置する裏面から、前記半導体層および前記絶縁膜を透過するとともに前記ショットキー電極に遮断される電磁波を照射することによって、前記フォトレジストを露光する露光工程と；前記露光工程を終えた後、前記フォトレジストのうち前記電磁波によって露光した露光領域を残して、前記フォトレジストを除去する現像工程と；前記現像工程を終えた後、前記露光領域をマスクとして用いて、前記絶縁膜をエッチングするエッチング工程と；前記エッチング工程を終えた後、前記露光領域を除去する除去工程と；前記除去工程を終えた後、前記ショットキー電極の上から、前記絶縁膜の部位のうち前記エッチング工程で残された絶縁部の上にわたって、導電性を有する配線電極を形成する工程とを備える。この形態によれば、配線電極の形成に先立って、ショットキー電極の貫通孔が絶縁部によって閉塞されるため、ショットキー電極の貫通孔に配線電極が入り込むことを防止できる。その結果、デバイス特性を損なうことなく、ショットキー電極の貫通孔（ピンホール）に起因する逆方向リーク電流を抑制できる。

（８）上述した製造方法において、前記絶縁膜を形成する工程は、前記絶縁膜の元となるスピンオングラス材料を塗布する工程を含んでもよい。この形態によれば、ショットキー電極の貫通孔へと絶縁膜を容易に充填できる。

（９）上述した製造方法において、前記露光工程は、前記塗布工程を終えた後、前記裏面に直交する方向に対して傾斜する複数の照射方向で、前記裏面から前記電磁波を照射することによって前記フォトレジストを露光してもよい。この形態によれば、ショットキー電極の上に広がる部位を絶縁部に形成できる。そのため、ショットキー電極の貫通孔に配線電極が入り込むことをいっそう防止できる。

（１０）上述した製造方法において、前記エッチング工程は、前記現像工程を終えた後、前記露光領域をマスクとして用いて、前記絶縁膜をドライエッチングしてもよい。この形態によれば、一般的にドライエッチングより低い指向性となるウェットエッチングと比較して、絶縁膜の部位のうちマスクに覆われた部位に対する過剰なエッチングを抑制できる。

（１１）上述した製造方法において、前記半導体層を形成する工程は、窒化ガリウム（ＧａＮ）および炭化ケイ素（ＳｉＣ）の少なくとも一方から主に成る前記半導体層を形成してもよい。この形態によれば、このような材質の半導体層を備える半導体層において、ショットキー電極に形成された貫通孔に起因する逆方向リーク電流を抑制できる。

（１２）上述した製造方法において、前記ショットキー電極を形成する工程は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）およびイリジウム（Ｉｒ）の少なくとも１つから主に成る前記ショットキー電極を形成してもよい。この形態によれば、このような材質のショットキー電極に形成された貫通孔に起因する逆方向リーク電流を抑制できる。

（１３）上述した製造方法において、前記絶縁膜を形成する工程は、酸化ケイ素（ＳｉＯ₂）、窒化ケイ素（ＳｉＮ）および酸化アルミニウム（Ａｌ₂Ｏ₃）の少なくとも１つから主に成る前記絶縁膜を形成してもよい。この形態によれば、ショットキー電極に形成された貫通孔に起因する逆方向リーク電流を十分に抑制できる。

（１４）上述した製造方法において、前記配線電極を形成する工程は、モリブデン（Ｍｏ）、タングステン（Ｗ）、バナジウム（Ｖ）およびタンタル（Ｔａ）の少なくとも１つから主に成るバリア層を、前記配線電極の一部として前記ショットキー電極の上に形成する工程を含んでもよい。この形態によれば、配線電極の金属がショットキー電極に拡散することをバリア層によって抑制できる。

本発明は、半導体装置およびその製造方法以外の種々の形態で実現でき、例えば、上記形態の半導体装置を備える電力変換装置、ならびに、上記形態の製造方法を実施する製造装置などの形態で実現できる。

本発明の半導体装置によれば、ショットキー電極の貫通孔が絶縁部によって閉塞されているため、ショットキー電極の貫通孔に配線電極が入り込むことを防止できる。その結果、デバイス特性を損なうことなく、ショットキー電極の貫通孔（ピンホール）に起因する逆方向リーク電流を抑制できる。

本発明の製造方法によれば、配線電極の形成に先立って、ショットキー電極の貫通孔が絶縁部によって閉塞されるため、ショットキー電極の貫通孔に配線電極が入り込むことを防止できる。その結果、デバイス特性を損なうことなく、ショットキー電極の貫通孔（ピンホール）に起因する逆方向リーク電流を抑制できる。

半導体装置の構成を模式的に示す断面図である。 半導体装置の製造方法を示す工程図である。 半導体装置を製造する様子を示す説明図である。 半導体装置を製造する様子を示す説明図である。 半導体装置を製造する様子を示す説明図である。 半導体装置を製造する様子を示す説明図である。 半導体装置を製造する様子を示す説明図である。 半導体装置を製造する様子を示す説明図である。 第２実施形態における半導体装置の構成を模式的に示す断面図である。 第２実施形態における露光工程の様子を示す説明図である。 第２実施形態における現像工程の様子を示す説明図である。 第２実施形態におけるエッチング工程の様子を示す説明図である。 電力変換装置の構成を示す説明図である。

Ａ．第１実施形態
図１は、半導体装置１００の構成を模式的に示す断面図である。図１には、相互に直交するＸＹＺ軸が図示されている。図１のＸＹＺ軸のうち、Ｘ軸は、図１の紙面左から紙面右に向かう軸である。＋Ｘ軸方向は、紙面右に向かう方向であり、−Ｘ軸方向は、紙面左に向かう方向である。図１のＸＹＺ軸のうち、Ｙ軸は、図１の紙面手前から紙面奥に向かう軸である。＋Ｙ軸方向は、紙面奥に向かう方向であり、−Ｙ軸方向は、紙面手前に向かう方向である。図１のＸＹＺ軸のうち、Ｚ軸は、図１の紙面下から紙面上に向かう軸である。＋Ｚ軸方向は、紙面上に向かう方向であり、−Ｚ軸方向は、紙面下に向かう方向である。図１のＸＹＺ軸は、他の図のＸＹＺ軸に対応する。

半導体装置１００は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。本実施形態では、半導体装置１００は、縦型ショットキーバリアダイオードである。本実施形態では、半導体装置１００は、電力制御に用いられ、パワーデバイスとも呼ばれる。半導体装置１００は、基板１１０と、半導体層１２０と、ショットキー電極１５０と、配線電極１７０と、絶縁部１８０と、裏面電極１９０とを備える。

半導体装置１００の基板１１０は、Ｘ軸およびＹ軸に沿って広がる板状を成す半導体である。基板１１０は、＋Ｚ軸方向を向いた表面１１０ａと、−Ｚ軸方向を向いた裏面１１０ｂとを有する。基板１１０の厚さ（Ｚ軸方向の長さ）は、１００μｍ以上５００μｍ以下が好ましく、本実施形態では、約３００μｍである。

本実施形態では、基板１１０は、窒化ガリウム（ＧａＮ）から主に成る。本明細書の説明において、「窒化ガリウム（ＧａＮ）から主に成る」とは、モル分率において窒化ガリウム（ＧａＮ）を９０％以上含有することを意味する。本実施形態では、基板１１０は、ｎ型の特性を有するｎ型半導体である。本実施形態では、基板１１０は、ケイ素（Ｓｉ）をドナー元素として含有する。本実施形態では、基板１１０に含まれるケイ素（Ｓｉ）濃度の平均値は、約１×１０¹⁸ｃｍ^-3である。

半導体装置１００の半導体層１２０は、基板１１０の上に形成されている。本実施形態では、本実施形態では、半導体層１２０は、基板１１０の表面１１０ａ側に形成されている。半導体層１２０は、エピタキシャル成長（結晶成長）によって形成された半導体層である。本実施形態では、半導体層１２０は、Ｘ軸およびＹ軸に沿って広がる。半導体層１２０の厚さ（Ｚ軸方向の長さ）は、５μｍ以上３０μｍ以下が好ましく、本実施形態では、約１０μｍである。

本実施形態では、半導体層１２０は、窒化ガリウム（ＧａＮ）から主に成る。本実施形態では、半導体層１２０は、ｎ型の特性を有するｎ型半導体である。本実施形態では、半導体層１２０は、ケイ素（Ｓｉ）をドナー元素として含有する。本実施形態では、半導体層１２０に含まれるケイ素（Ｓｉ）濃度の平均値は、約１×１０¹⁶ｃｍ^-3である。

半導体装置１００のショットキー電極１５０は、半導体層１２０の上に形成されたアノード電極である。ショットキー電極１５０は、半導体層１２０にショットキー接触する。ショットキー電極１５０には、微少な貫通穴であるピンホール１５５が形成されている。本実施形態では、ショットキー電極１５０の厚さ（Ｚ軸方向の長さ）は、約１００ｎｍ（ナノメートル）である。

ショットキー電極１５０は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、イリジウム（Ｉｒ）などの少なくとも１つから主に成る１層以上の金属層によって構成される。本実施形態では、ショットキー電極１５０は、ニッケル（Ｎｉ）から主に成る１層の金属層によって構成される。本実施形態では、ショットキー電極１５０は、電子ビーム蒸着法によって形成された金属層である。他の実施形態では、ショットキー電極１５０は、抵抗加熱法によって形成された金属層であってもよいし、スパッタリング法によって形成された金属層であってもよい。

半導体装置１００の配線電極１７０は、ショットキー電極１５０および絶縁部１８０の上に形成された金属層である。本実施形態では、配線電極１７０は、ショットキー電極１５０との間にバリア層１７２を含む。他の実施形態では、配線電極１７０は、バリア層１７２を含まなくてもよい。本実施形態では、バリア層１７２を除いた配線電極１７０の厚さ（Ｚ軸方向の長さ）は、約２μｍである。本実施形態では、バリア層１７２の厚さ（Ｚ軸方向の長さ）は、約５０ｎｍ（ナノメートル）である。

配線電極１７０は、アルミニウム−ケイ素（ＡｌＳｉ）、銅（Ｃｕ）および金（Ａｕ）などの少なくとも１つから主に成る１層以上の金属層によって構成される。本実施形態では、配線電極１７０は、バリア層１７２の他、アルミニウム−ケイ素（ＡｌＳｉ）から主に成る１層の金属層によって構成される。

バリア層１７２は、モリブデン（Ｍｏ）、タングステン（Ｗ）、バナジウム（Ｖ）およびタンタル（Ｔａ）などの少なくとも１つから主に成る１層以上の金属層によって構成される。本実施形態では、バリア層１７２は、モリブデン（Ｍｏ）から主に成る１層の金属層によって構成される。

半導体装置１００の絶縁部１８０は、電気絶縁性を有し、ピンホール１５５に充填されるとともにピンホール１５５から突出した絶縁体である。本実施形態では、絶縁部１８０は、＋Ｚ軸方向に突出している。絶縁部１８０は、酸化ケイ素（ＳｉＯ₂）、窒化ケイ素（ＳｉＮ）および酸化アルミニウム（Ａｌ₂Ｏ₃）などの絶縁体の少なくとも１つから主に成る。本実施形態では、絶縁部１８０は、酸化ケイ素（ＳｉＯ₂）から主に成る。

半導体装置１００の裏面電極１９０は、基板１１０の裏面１１０ｂ側に形成されたカソード電極である。裏面電極１９０は、基板１１０の裏面１１０ｂにオーミック接触する。本実施形態では、裏面電極１９０の厚さ（Ｚ軸方向の長さ）は、約２μｍである。裏面電極１９０は、アルミニウム−ケイ素（ＡｌＳｉ）、チタン（Ｔｉ）、銅（Ｃｕ）および金（Ａｕ）などの少なくとも１つから主に成る１層以上の金属層によって構成される。本実施形態では、裏面電極１９０は、チタン（Ｔｉ）から主に成る層に、アルミニウム−ケイ素（ＡｌＳｉ）から主に成る層を積層した構造を有する。

図２は、半導体装置１００の製造方法を示す工程図である。図３から図８は、半導体装置１００を製造する様子を示す説明図である。

まず、半導体装置１００の製造者は、半導体層１２０を形成する（工程Ｐ１１０）。本実施形態では、製造者は、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）を用いたエピタキシャル成長によって、基板１１０の上に半導体層１２０を形成する。本実施形態では、製造者は、基板１１０の表面１１０ａ側に半導体層１２０を形成する。

半導体層１２０を形成した後（工程Ｐ１１０）、製造者は、ショットキー電極１５０を半導体層１２０の上に形成する（工程Ｐ１２０、図３）。これによって、製造者は、製造途中にある半導体装置１００として、半導体層１２０の上にショットキー電極１５０が形成された半導体装置１００ａを得る。ショットキー電極１５０を形成する工程（工程Ｐ１２０）において、ショットキー電極１５０には、微少な貫通穴であるピンホール１５５が形成される。

本実施形態では、製造者は、ニッケル（Ｎｉ）を材料に用いて、厚さ約１００ｎｍの金属層を、ショットキー電極１５０として成膜する。他の実施形態では、ショットキー電極１５０の材料は、パラジウム（Ｐｄ）、白金（Ｐｔ）およびイリジウム（Ｉｒ）などであってもよい。

本実施形態では、製造者は、リフトオフ法を用いた電子ビーム蒸着法によってショットキー電極１５０を形成する。ショットキー電極１５０を形成する方法は、電子ビーム蒸着法に限らず、抵抗加熱蒸着法であってもよいし、スパッタリング法であってもよい。他の実施形態では、製造者は、半導体層１２０の全面に金属層を形成した後、その金属層の一部を除去することによって、ショットキー電極１５０を形成してもよい。

ショットキー電極１５０を形成した後（工程Ｐ１２０）、製造者は、絶縁部１８０の元となる絶縁膜１８０ｐを、ショットキー電極１５０の上に形成しつつ、絶縁膜１８０ｐの一部を、ショットキー電極１５０に存在するピンホール１５５に充填する（工程Ｐ１３０、図４）。これによって、製造者は、製造途中にある半導体装置１００として、ショットキー電極１５０の上に絶縁膜１８０ｐが形成された半導体装置１００ｂを得る。

本実施形態では、製造者は、絶縁膜１８０ｐの元となるスピンオングラス（ＳＯＧ）材料をショットキー電極１５０の上に塗布することによって、絶縁膜１８０ｐを形成する。他の実施形態では、製造者は、プラズマ化学気相成長法（プラズマＣＶＤ：Plasma Chemical Vapor Deposition)を用いて絶縁膜１８０ｐを形成してもよいし、原子層堆積法（ＡＬＤ：Atomic Layer Deposition）を用いて絶縁膜１８０ｐを形成してもよい。

本実施形態では、製造者は、酸化ケイ素（ＳｉＯ₂）を材料に用いて、絶縁膜１８０ｐを形成する。他の実施形態では、絶縁膜１８０ｐの材料は、窒化ケイ素（ＳｉＮ）および酸化アルミニウム（Ａｌ₂Ｏ₃）などの絶縁体であってもよい。

絶縁膜１８０ｐを形成した後（工程Ｐ１３０）、製造者は、塗布工程を実施する（工程Ｐ１４０、図５）。塗布工程（Ｐ１４０）において、製造者は、フォトレジスト８１０を絶縁膜１８０ｐの上に塗布する。これによって、製造者は、製造途中にある半導体装置１００として、絶縁膜１８０ｐの上にフォトレジスト８１０が形成された半導体装置１００ｃを得る。本実施形態では、フォトレジスト８１０は、ネガ型であり、現像液に対するフォトレジスト８１０の溶解性は、露光によって低下する。

塗布工程（工程Ｐ１４０）を終えた後、製造者は、露光工程を実施する（工程Ｐ１５０、図６）。露光工程（Ｐ１５０）において、製造者は、基板１１０の裏面１１０ｂから電磁波ＥＲを照射することによって、フォトレジスト８１０を露光する。これによって、製造者は、製造途中にある半導体装置１００として、フォトレジスト８１０に露光領域８１０ｅｐが形成された半導体装置１００ｄを得る。露光領域８１０ｅｐは、フォトレジスト８１０のうち電磁波ＥＲによって露光した部分である。

フォトレジスト８１０を露光する電磁波ＥＲの波長は、赤外線、可視光線および紫外線を含む範囲のうち、フォトレジスト８１０を十分に露光可能な波長である。電磁波ＥＲは、基板１１０、半導体層１２０および絶縁膜１８０ｐを透過するとともに、ショットキー電極１５０に遮断される。そのため、フォトレジスト８１０は、ピンホール１５５を通過した電磁波ＥＲによって露光される。したがって、露光領域８１０ｅｐは、フォトレジスト８１０のうちピンホール１５５の＋Ｚ軸方向側の部分に形成される。本実施形態では、電磁波ＥＲを照射する照射方向は、基板１１０の裏面１１０ｂに直交する方向である。そのため、本実施形態では、露光領域８１０ｅｐの幅は、ピンホール１５５の幅とほぼ等しくなる。

露光工程（Ｐ１５０）を終えた後、製造者は、現像工程を実施する（工程Ｐ１６０、図７）。現像工程（工程Ｐ１６０）において、製造者は、露光領域８１０ｅｐを残してフォトレジスト８１０を除去する。これによって、製造者は、製造途中にある半導体装置１００として、絶縁膜１８０ｐの上に露光領域８１０ｅｐが残された半導体装置１００ｅを得る。

現像工程（工程Ｐ１６０）を終えた後、製造者は、エッチング工程を実施する（工程Ｐ１７０、図８）。エッチング工程（工程Ｐ１７０）において、製造者は、露光領域８１０ｅｐをマスクとして用いて、絶縁膜１８０ｐをエッチングする。これによって、製造者は、製造途中にある半導体装置１００として、露光領域８１０ｅｐの下に絶縁部１８０が残された半導体装置１００ｆを得る。

エッチング工程（工程Ｐ１７０）では、露光領域８１０ｅｐに覆われた部分に対する過剰なエッチングを抑制する観点から、絶縁膜１８０ｐに対するエッチングは、厚さ方向の指向性がより高いエッチング手法が好ましい。そのため、エッチング工程（工程Ｐ１７０）に用いるエッチング手法は、ウェットエッチングよりドライエッチングの方が好ましい。本実施形態では、製造者は、ドライエッチングによって絶縁膜１８０ｐをエッチングする。

エッチング工程（工程Ｐ１７０）を終えた後、製造者は、除去工程を実施する（工程Ｐ１８０）。除去工程（工程Ｐ１８０）において、製造者は、絶縁部１８０の上から露光領域８１０ｅｐを除去する（工程Ｐ１８０）。

除去工程（工程Ｐ１８０）を終えた後、製造者は、ショットキー電極１５０の上から絶縁部１８０の上にわたって配線電極１７０を形成する（工程Ｐ１９０）。本実施形態では、配線電極１７０を形成する工程（工程Ｐ１９０）は、配線電極１７０の一部としてバリア層１７２をショットキー電極１５０の上に形成する工程を含む。本実施形態では、製造者は、モリブデン（Ｍｏ）を材料に用いて、厚さ５０ｎｍの金属層を、バリア層１７２として成膜する。他の実施形態では、バリア層１７２の材料は、タングステン（Ｗ）、バナジウム（Ｖ）およびタンタル（Ｔａ）などであってもよい。

本実施形態では、製造者は、リフトオフ法を用いた電子ビーム蒸着法によって配線電極１７０を形成する。配線電極１７０を形成する方法は、電子ビーム蒸着法に限らず、抵抗加熱蒸着法であってもよいし、スパッタリング法であってもよい。他の実施形態では、製造者は、ショットキー電極１５０の全面に金属層を形成した後、その金属層の一部を除去することによって、配線電極１７０を形成してもよい。

本実施形態では、配線電極１７０を形成した後（工程Ｐ１９０）、製造者は、裏面電極１９０を形成する。これらの工程を経て、半導体装置１００が完成する。

以上説明した第１実施形態によれば、ショットキー電極１５０のピンホール１５５が絶縁部１８０によって閉塞されているため、ショットキー電極１５０のピンホール１５５に配線電極１７０が入り込むことを防止できる。その結果、デバイス特性を損なうことなく、ショットキー電極１５０のピンホール１５５に起因する逆方向リーク電流を抑制できる。

また、配線電極１７０は、バリア層１７２をショットキー電極１５０との間に含むため、配線電極１７０の金属がショットキー電極１５０に拡散することをバリア層１７２によって抑制できる。

また、配線電極の形成（工程Ｐ１９０）に先立って、ショットキー電極１５０のピンホール１５５が絶縁部１８０によって閉塞されるため、ショットキー電極１５０のピンホール１５５に配線電極１７０が入り込むことを防止できる。その結果、デバイス特性を損なうことなく、ショットキー電極１５０のピンホール１５５に起因する逆方向リーク電流を抑制できる。

また、塗布工程（工程Ｐ１４０）において、絶縁膜１８０ｐの元となるスピンオングラス材料を塗布するため、ショットキー電極１５０のピンホール１５５へと絶縁膜１８０ｐを容易に充填できる。

また、エッチング工程（工程Ｐ１７０）においてドライエッチングを用いるため、一般的にドライエッチングより低い指向性となるウェットエッチングと比較して、絶縁膜１８０ｐの部位のうち露光領域８１０ｅｐに覆われた部位に対する過剰なエッチングを抑制できる。

Ｂ．第２実施形態
図９は、第２実施形態における半導体装置２００の構成を模式的に示す断面図である。図９には、図１と同様に、相互に直交するＸＹＺ軸が図示されている。

半導体装置２００は、絶縁部１８０に代えて絶縁部２８０を備える点を除き、第１実施形態の半導体装置１００と同様である。半導体装置２００の絶縁部２８０は、ショットキー電極１５０の上に広がる部位２８２を有する点を除き、第１実施形態の絶縁部１８０と同様である。半導体装置２００の製造方法は、露光工程（Ｐ１５０）における電磁波ＥＲの照射方向が異なる点を除き、第１実施形態の製造方法と同様である。

図１０は、第２実施形態における露光工程（Ｐ１５０）の様子を示す説明図である。第２実施形態における露光工程（Ｐ１５０）によって、製造者は、製造途中にある半導体装置２００として、フォトレジスト８１０に露光領域８１０ｅｐが形成された半導体装置２００ｄを得る。本実施形態では、現像工程（工程Ｐ１６０）において、電磁波ＥＲを照射する照射方向は、基板１１０の裏面１１０ｂに直交する方向（Ｚ軸方向）に対して傾斜する複数の方向である。そのため、本実施形態では、露光領域８１０ｅｐの幅は、ピンホール１５５の幅より大きくなる。

図１１は、第２実施形態における現像工程（工程Ｐ１６０）の様子を示す説明図である。第２実施形態における現像工程（工程Ｐ１６０）によって、製造者は、製造途中にある半導体装置２００として、絶縁膜１８０ｐの上に露光領域８１０ｅｐが残された半導体装置２００ｅを得る。本実施形態では、ピンホール１５５の幅より広い露光領域８１０ｅｐが絶縁膜１８０ｐの上に残される。

図１２は、第２実施形態におけるエッチング工程（工程Ｐ１７０）の様子を示す説明図である。第２実施形態におけるエッチング工程（工程Ｐ１７０）によって、製造者は、製造途中にある半導体装置２００として、露光領域８１０ｅｐの下に絶縁部２８０が残された半導体装置２００ｆを得る。本実施形態では、ピンホール１５５の幅より広い露光領域８１０ｅｐによって、ショットキー電極１５０の上に広がる部位２８２が絶縁部２８０に形成される。

以上説明した第２実施形態によれば、第１実施形態と同様に、ショットキー電極１５０のピンホール１５５が絶縁部２８０によって閉塞されているため、ショットキー電極１５０のピンホール１５５に配線電極１７０が入り込むことを防止できる。その結果、デバイス特性を損なうことなく、ショットキー電極１５０のピンホール１５５に起因する逆方向リーク電流を抑制できる。

また、絶縁部２８０は、ショットキー電極の上に広がる部位２８２を有するため、ショットキー電極１５０におけるピンホール１５５を配線電極１７０からいっそう隔離できる。したがって、ショットキー電極１５０のピンホール１５５に配線電極１７０が入り込むことをいっそう防止できる。

また、第１実施形態と同様に、配線電極の形成（工程Ｐ１９０）に先立って、ショットキー電極１５０のピンホール１５５が絶縁部２８０によって閉塞されるため、ショットキー電極１５０のピンホール１５５に配線電極１７０が入り込むことを防止できる。その結果、デバイス特性を損なうことなく、ショットキー電極１５０のピンホール１５５に起因する逆方向リーク電流を抑制できる。

また、露光工程（工程Ｐ１５０）において、電磁波ＥＲを照射する照射方向は、基板１１０の裏面１１０ｂに直交する方向（Ｚ軸方向）に対して傾斜する複数の方向であるため、ショットキー電極１５０の上に広がる部位２８２を絶縁部２８０に形成できる。そのため、ショットキー電極１５０のピンホール１５５に配線電極１７０が入り込むことをいっそう防止できる。

Ｃ．第３実施形態
図１３は、電力変換装置１０の構成を示す説明図である。電力変換装置１０は、交流電源Ｅから負荷Ｒに供給される電力を変換する装置である。電力変換装置１０は、交流電源Ｅの力率を改善する力率改善回路の構成部品として、制御回路２０と、トランジスタＴＲと、４つのダイオードＤ１と、コイルＬと、ダイオードＤ２と、キャパシタＣとを備える。本実施形態では、ダイオードＤ１，Ｄ２は、第１実施形態の半導体装置１００と同様である。他の実施形態では、ダイオードＤ１，Ｄ２は、第２実施形態の半導体装置２００と同様であってもよい。

電力変換装置１０のダイオードＤ１，Ｄ２は、ショットキーバリアダイオードである。電力変換装置１０において、４つのダイオードＤ１は、交流電源Ｅの交流電圧を整流するダイオードブリッジＤＢを構成する。ダイオードブリッジＤＢは、直流側の端子として、正極出力端Ｔｐと、負極出力端Ｔｎとを有する。コイルＬは、ダイオードブリッジＤＢの正極出力端Ｔｐに接続されている。ダイオードＤ２のアノード側は、コイルＬを介して正極出力端Ｔｐに接続されている。ダイオードＤ２のカソード側は、キャパシタＣを介して負極出力端Ｔｎに接続されている。負荷Ｒは、キャパシタＣと並列に接続されている。

電力変換装置１０のトランジスタＴＲは、ＦＥＴ（Field-Effect Transistor）である。トランジスタＴＲのソース側は、負極出力端Ｔｎに接続されている。トランジスタＴＲのドレイン側は、コイルＬを介して正極出力端Ｔｐに接続されている。トランジスタＴＲのゲート側は、制御回路２０に接続されている。電力変換装置１０の制御回路２０は、交流電源Ｅの力率が改善されるように、負荷Ｒに出力される電圧、および、ダイオードブリッジＤＢにおける電流に基づいて、トランジスタＴＲのソース−ドレイン間の電流を制御する。

以上説明した第３実施形態によれば、ダイオードＤ１，Ｄ２の各デバイス特性を向上させることができる。その結果、電力変換装置１０による電力変換効率を向上させることができる。

Ｄ．他の実施形態
本発明は、上述した実施形態、実施例および変形例に限られず、その趣旨を逸脱しない範囲において種々の構成で実現できる。例えば、実施形態、実施例および変形例における技術的特徴のうち、発明の概要の欄に記載した各形態における技術的特徴に対応するものは、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えおよび組み合わせを行うことが可能である。また、本明細書中に必須なものとして説明されていない技術的特徴については、適宜、削除することが可能である。

上述の実施形態において、基板１１０の材質は、窒化ガリウム（ＧａＮ）に限らず、フォトレジスト８１０を露光する電磁波ＥＲを透過可能なワイドバンドギャップ材料であればよく、炭化ケイ素（ＳｉＣ）およびサファイア（Ａｌ_２Ｏ_３）などであってもよい。

上述の実施形態において、半導体層１２０の材質は、窒化ガリウム（ＧａＮ）に限らず、フォトレジスト８１０を露光する電磁波ＥＲを透過可能なワイドバンドギャップ材料であればよく、炭化ケイ素（ＳｉＣ）などであってもよい。

上述の実施形態において、基板１１０および半導体層１２０に含まれるドナー元素は、ケイ素（Ｓｉ）に限らず、ゲルマニウム（Ｇｅ）、酸素（Ｏ）などであってもよい。

上述の実施形態において、各電極の材質は、上述の実施形態の材質に限らず、他の材質であってもよい。

フォトレジスト８１０は、ネガ型のフォトレジストに限らず、イメージリバーサルレジストであってもよい。

１０…電力変換装置
２０…制御回路
１００…半導体装置
１００ａ〜１００ｆ…半導体装置
１１０…基板
１１０ａ…表面
１１０ｂ…裏面
１２０…半導体層
１５０…ショットキー電極
１５５…ピンホール
１７０…配線電極
１７２…バリア層
１８０…絶縁部
１８０ｐ…絶縁膜
１９０…裏面電極
２００…半導体装置
２００ｄ，２００ｅ，２００ｆ…半導体装置
２８０…絶縁部
２８２…部位
８１０…フォトレジスト
８１０ｅｐ…露光領域

Claims (15)

1. 半導体装置であって、
   半導体層と、
   前記半導体層の上に形成され、ピンホールを有し、前記半導体層にショットキー接触するショットキー電極と、
   電気絶縁性を有し、前記ピンホールに充填されるとともに前記ピンホールから突出した絶縁部と、
   導電性を有し、前記ショットキー電極および前記絶縁部の上に形成された配線電極と
   を備える半導体装置。
2. 前記絶縁部は、前記ショットキー電極の上に広がる部位を有する、請求項１に記載の半導体装置。
3. 前記半導体層は、窒化ガリウム（ＧａＮ）および炭化ケイ素（ＳｉＣ）の少なくとも一方から主に成る、請求項１または請求項２に記載の半導体装置。
4. 前記ショットキー電極は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）およびイリジウム（Ｉｒ）の少なくとも１つから主に成る、請求項１から請求項３までのいずれか一項に記載の半導体装置。
5. 前記絶縁部は、酸化ケイ素（ＳｉＯ₂）、窒化ケイ素（ＳｉＮ）および酸化アルミニウム（Ａｌ₂Ｏ₃）の少なくとも１つから主に成る、請求項１から請求項４までのいずれか一項に記載の半導体装置。
6. 前記配線電極は、モリブデン（Ｍｏ）、タングステン（Ｗ）、バナジウム（Ｖ）およびタンタル（Ｔａ）の少なくとも１つから主に成るバリア層を、前記ショットキー電極との間に含む、請求項１から請求項５までのいずれか一項に記載の半導体装置。
7. 半導体装置の製造方法であって、
   半導体層を形成する工程と、
   前記半導体層にショットキー接触するショットキー電極を、前記半導体層の上に形成する工程と、
   電気絶縁性を有する絶縁膜を、前記ショットキー電極の上に形成しつつ、前記絶縁膜の一部を、前記ショットキー電極に存在するピンホールに充填する工程と、
   フォトレジストを前記絶縁膜の上に塗布する塗布工程と、
   前記塗布工程を終えた後、前記半導体層の面うち前記ショットキー電極が形成されている面とは反対側に位置する裏面から、前記半導体層および前記絶縁膜を透過するとともに前記ショットキー電極に遮断される電磁波を照射することによって、前記フォトレジストを露光する露光工程と、
   前記露光工程を終えた後、前記フォトレジストのうち前記電磁波によって露光した露光領域を残して、前記フォトレジストを除去する現像工程と、
   前記現像工程を終えた後、前記露光領域をマスクとして用いて、前記絶縁膜をエッチングするエッチング工程と、
   前記エッチング工程を終えた後、前記露光領域を除去する除去工程と、
   前記除去工程を終えた後、前記ショットキー電極の上から、前記絶縁膜の部位のうち前記エッチング工程で残された絶縁部の上にわたって、導電性を有する配線電極を形成する工程と
   を備える、半導体装置の製造方法。
8. 前記絶縁膜を形成する工程は、前記絶縁膜の元となるスピンオングラス材料を塗布する工程を含む、請求項７に記載の半導体装置の製造方法。
9. 前記露光工程は、前記塗布工程を終えた後、前記裏面に直交する方向に対して傾斜する複数の照射方向で、前記裏面から前記電磁波を照射することによって前記フォトレジストを露光する、請求項７または請求項８に記載の半導体装置の製造方法。
10. 前記エッチング工程は、前記現像工程を終えた後、前記露光領域をマスクとして用いて、前記絶縁膜をドライエッチングする、請求項７から請求項９までのいずれか一項に記載の半導体装置の製造方法。
11. 前記半導体層を形成する工程は、窒化ガリウム（ＧａＮ）および炭化ケイ素（ＳｉＣ）の少なくとも一方から主に成る前記半導体層を形成する、請求項７から請求項１０までのいずれか一項に記載の半導体装置の製造方法。
12. 前記ショットキー電極を形成する工程は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）およびイリジウム（Ｉｒ）の少なくとも１つから主に成る前記ショットキー電極を形成する、請求項７から請求項１１までのいずれか一項に記載の半導体装置の製造方法。
13. 前記絶縁膜を形成する工程は、酸化ケイ素（ＳｉＯ₂）、窒化ケイ素（ＳｉＮ）および酸化アルミニウム（Ａｌ₂Ｏ₃）の少なくとも１つから主に成る前記絶縁膜を形成する、請求項７から請求項１２までのいずれか一項に記載の半導体装置の製造方法。
14. 前記配線電極を形成する工程は、モリブデン（Ｍｏ）、タングステン（Ｗ）、バナジウム（Ｖ）およびタンタル（Ｔａ）の少なくとも１つから主に成るバリア層を、前記配線電極の一部として前記ショットキー電極の上に形成する工程を含む、請求項７から請求項１３までのいずれか一項に記載の半導体装置の製造方法。
15. 請求項１から請求項６までのいずれか一項に記載の半導体装置を備える電力変換装置。

Images