JP6441850B2 - 多層プリント配線板 - Google Patents
多層プリント配線板 Download PDFInfo
- Publication number
- JP6441850B2 JP6441850B2 JP2016072244A JP2016072244A JP6441850B2 JP 6441850 B2 JP6441850 B2 JP 6441850B2 JP 2016072244 A JP2016072244 A JP 2016072244A JP 2016072244 A JP2016072244 A JP 2016072244A JP 6441850 B2 JP6441850 B2 JP 6441850B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- pair
- pad
- solid plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
次に、配線層に、差動信号伝送用の一対の配線パターンと、その一対の配線パターンの一端にそれぞれ接続された一対のパッドとが備えられている場合、複数のベタプレーン層のうち、配線層直下に位置する第1のベタプレーン層には、配線層の一対のパッド及び一対の配線パターンに対向し、且つこれら一対のパッド及び一対の配線パターンの間を含む信号伝送領域全体に、くり抜き部を設け、複数のベタプレーン層のうち、第1のベタプレーン層とは異なる第2のベタプレーン層には、配線層のパッド毎にくり抜き部を設けるようにしてもよい。
図1に示すように、本実施形態の電子機器2は、例えば、物理転送速度6GbpsのシリアルATA規格である「Serial ATA Revision 3.0」に準拠した高速差動シリアルインターフェースでデータの入出力を行うソリッド・ステート・ドライブ(SSD)である。
差動インピーダンス100Ωとする配線仕様として、配線パターンの幅を50μm、間隙を150μmとすることも考えられるが、この場合、差動2線の結合が小さくなるため、信号伝搬に伴う放射ノイズは大きくなり、また外来ノイズの影響を受け易くなる。またこの場合、パッド部分で差動インピーダンスが80Ωになり、信号伝送の観点で対策が必要である。
また次に、本実施形態では、第1のベタプレーン層である第2層のグラウンドプレーン層30には、上層(配線層)の一対のパッド12、13及び15、16から一対の配線パターン20X及び20Rに至る差動信号の伝送領域全体に、くり抜き部34X、34R、32を設け、第2のベタプレーン層である第3層、第4層のグラウンドプレーン層40、50には、パッド12、13、15、16毎にくり抜き部44X、44R、54X、54Rを設けている。
例えば、上記実施形態では、差動信号を伝送するために一対のパッドと一対の配線パターンを備えた多層プリント配線板について説明したが、表層に、高周波信号伝送用の1本の配線パターン(マイクロストリップ線路)と、これに接続されるパッドと備えられた多層プリント配線板であれば、本発明を適用できる。
Claims (4)
- 絶縁体層を挟んで積層される複数の導電体層を備えた多層基板にて構成される多層プリント配線板であって、
前記複数の導電体層として、前記多層基板の基板表面に設けられる配線層と、前記多層基板の内層として前記配線層の直下に順に設けられる複数のベタプレーン層と、を備え、
前記配線層は、高周波信号伝送用の配線パターンと、該配線パターンに接続され該配線パターンよりも幅が広いパッドと、を備え、
前記複数のベタプレーン層は、それぞれ、前記パッドとの対向位置に、前記パッドの形状に対応したくり抜き部を備えると共に、
前記配線層は、前記配線パターン及び前記パッドとして、差動信号伝送用の一対の配線パターンと、該一対の配線パターンの一端にそれぞれ接続された一対のパッドと、を備え、
前記複数のベタプレーン層のうち、前記配線層直下に位置する第1のベタプレーン層は、前記配線層の前記一対のパッド部及び前記一対の配線パターンに対向し、且つ、前記一対のパッド部の間及び前記一対の配線パターンの間を含む信号伝送領域全体に、前記くり抜き部を備え、
前記複数のベタプレーン層のうち、前記第1のベタプレーン層とは異なる第2のベタプレーン層は、前記配線層の前記パッド毎に前記くり抜き部を備えている、多層プリント配線板。 - 前記第1のベタプレーン層及び前記第2のベタプレーン層は、グラウンド電位に保持されるグラウンドプレーン層であり、
前記多層基板には、第3のベタプレーン層として、電源電圧が印加される電源プレーン層が備えられ、
前記電源プレーン層は、前記配線層の前記一対のパッド部に対向し、且つ、前記一対のパッド部の間を含む信号入出力領域全体に前記くり抜き部を備え、
前記電源プレーン層の前記くり抜き部は、前記第1のベタプレーン層において前記一対のパッド部に対向する前記くり抜き部よりも大きい、請求項1に記載の多層プリント配線板。 - 前記複数のベタプレーン層において、前記くり抜き部の周囲は当該ベタプレーン層を構成する導電体にて囲まれており、
前記多層基板は、前記複数のベタプレーン層を前記くり抜き部周囲で接続するビアを備えている、請求項1又は請求項2に記載の多層プリント配線板。 - 前記複数のベタプレーン層のうち、前記配線層直下に位置する第1のベタプレーン層の次に前記配線層に近いベタプレーン層は、前記配線層において前記パッドに接続される前記配線パターンでの通電方向に沿って前記くり抜き部を分割し、リターン電流を流す電流経路を備えている、請求項3に記載の多層プリント配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016072244A JP6441850B2 (ja) | 2016-03-31 | 2016-03-31 | 多層プリント配線板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016072244A JP6441850B2 (ja) | 2016-03-31 | 2016-03-31 | 多層プリント配線板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017183638A JP2017183638A (ja) | 2017-10-05 |
JP6441850B2 true JP6441850B2 (ja) | 2018-12-19 |
Family
ID=60007189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016072244A Active JP6441850B2 (ja) | 2016-03-31 | 2016-03-31 | 多層プリント配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6441850B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117835546B (zh) * | 2024-02-29 | 2024-05-03 | 苏州元脑智能科技有限公司 | 转接卡的电路板及服务器*** |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2654414B2 (ja) * | 1991-07-19 | 1997-09-17 | 沖電気工業株式会社 | 高速信号伝送用回路基板 |
CN100396166C (zh) * | 2005-04-23 | 2008-06-18 | 鸿富锦精密工业(深圳)有限公司 | 高频信号电路板的改进结构 |
JP2007208207A (ja) * | 2006-02-06 | 2007-08-16 | Aica Kogyo Co Ltd | 多層プリント配線板 |
TWI350717B (en) * | 2007-09-20 | 2011-10-11 | Compal Electronics Inc | Layout of circuit board |
JP5218030B2 (ja) * | 2008-12-25 | 2013-06-26 | 日本電気株式会社 | 観測パッド付き伝送線路と伝送方法 |
JP5410185B2 (ja) * | 2009-07-23 | 2014-02-05 | モレックス インコーポレイテド | フレキシブル配線板 |
JP2014116541A (ja) * | 2012-12-12 | 2014-06-26 | Aica Kogyo Co Ltd | 多層プリント配線板 |
-
2016
- 2016-03-31 JP JP2016072244A patent/JP6441850B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017183638A (ja) | 2017-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5194440B2 (ja) | プリント配線基板 | |
JP6252699B2 (ja) | 伝送線路およびフラットケーブル | |
US8309863B2 (en) | Printed wiring board | |
JP5034453B2 (ja) | 電子部品内蔵型多層基板 | |
US8476537B2 (en) | Multi-layer substrate | |
JP6388667B2 (ja) | 差動データ信号を送信するための装置及び方法 | |
JP5983780B2 (ja) | プリント配線基板、電子機器及び配線接続方法 | |
EP2785155B1 (en) | Circuit board and electronic device | |
JP4852979B2 (ja) | フレックスリジッド基板、光送受信モジュール及び光送受信装置 | |
JP5674363B2 (ja) | ノイズ抑制構造を有する回路基板 | |
JP6441850B2 (ja) | 多層プリント配線板 | |
US10128810B2 (en) | Impedance matching structure of transmission line | |
EP1568099B1 (en) | A circuit that taps a differential signal | |
CN111818724A (zh) | 一种用于静电防护器件布线的pcb板结构及信号测试设备 | |
JP6187011B2 (ja) | プリント回路基板 | |
US20110026214A1 (en) | Storage device | |
JP6202859B2 (ja) | プリント回路板及び電子機器 | |
CN113453415B (zh) | 信号传输电路以及印刷电路板 | |
JP5240828B2 (ja) | 半導体パッケージ基板の設計方法 | |
US9526165B2 (en) | Multilayer circuit substrate | |
EP3937596A1 (en) | Common mode suppression packaging apparatus, and printed circuit board | |
JP5161034B2 (ja) | 多層プリント基板における同軸コネクタの接続構造および接続方法 | |
JP6395638B2 (ja) | 無線装置 | |
US20240235900A1 (en) | Differential transmission substrate and power-over-differential data communication device | |
WO2018063684A1 (en) | 3d high-inductive ground plane for crosstalk reduction |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181122 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6441850 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |