CN113823616A - 导电柱凸块及其制造方法 - Google Patents
导电柱凸块及其制造方法 Download PDFInfo
- Publication number
- CN113823616A CN113823616A CN202010559226.0A CN202010559226A CN113823616A CN 113823616 A CN113823616 A CN 113823616A CN 202010559226 A CN202010559226 A CN 202010559226A CN 113823616 A CN113823616 A CN 113823616A
- Authority
- CN
- China
- Prior art keywords
- conductive
- conductive portion
- pillar bump
- photoresist layer
- conductive pillar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 title claims description 48
- 229920002120 photoresistant polymer Polymers 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 7
- 238000010146 3D printing Methods 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- 238000009713 electroplating Methods 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 4
- 238000007639 printing Methods 0.000 claims description 4
- 238000001704 evaporation Methods 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims 2
- 239000010410 layer Substances 0.000 description 40
- 229910000679 solder Inorganic materials 0.000 description 21
- 239000013256 coordination polymer Substances 0.000 description 11
- 238000005272 metallurgy Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000001125 extrusion Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002577 polybenzoxazole Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- HBVFXTAPOLSOPB-UHFFFAOYSA-N nickel vanadium Chemical compound [V].[Ni] HBVFXTAPOLSOPB-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13017—Shape in side view being non uniform along the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Wire Bonding (AREA)
Abstract
本发明提供一种导电柱凸块及其制造方法。导电柱凸块包括第一导电部与第二导电部。第二导电部位于第一导电部上。第二导电部的侧壁具有至少一个沟槽。沟槽从第二导电部的顶部延伸至第二导电部的底部。沟槽暴露出第一导电部的部分顶面。上述导电柱凸块可更好控制凸块结合的情况，以提升良率。
Description
技术领域
本发明涉及一种半导体组件及其制造方法，尤其涉及一种导电柱凸块及其制造方法。
背景技术
目前倒装芯片结合(flip chip bonding)技术有数种管芯贴合(die attach)的方法，其中在倒装芯片结合工艺中控制凸块结合的状况更是控制良率的关键。举例来说，在倒装芯片结合工艺中，焊料会被凸块(如，铜柱凸块(copper pillar bump))挤压，在焊料(solder)(如，锡)的量太多的情况下，会导焊料挤出过多，而造成相邻的焊料产生桥接的问题。另外，在焊料的量太少的情况下，容易造成空焊，或在后续可靠性实验过程中因没有焊料的缓冲而出现凸块裂缝(bump crack)。
发明内容
本发明提供一种导电柱凸块及其制造方法，其可更好控制凸块结合的情况，以提升良率。
本发明提出一种导电柱凸块，包括第一导电部与第二导电部。第二导电部位于第一导电部上。第二导电部的侧壁具有至少一个沟槽。沟槽从第二导电部的顶部延伸至第二导电部的底部。沟槽暴露出第一导电部的部分顶面。
本发明提出一种导电柱凸块的制造方法，可包括以下步骤。提供基底结构。在基底结构上形成第一图案化光致抗蚀剂层。第一图案化光致抗蚀剂层具有暴露出基底结构的第一开口。在第一开口所暴露出的基底结构上形成第一导电部。移除第一图案化光致抗蚀剂层。在基底结构上形成第二图案化光致抗蚀剂层。第二图案化光致抗蚀剂层具有暴露出第一导电部的第二开口。第二图案化光致抗蚀剂层包括至少一个突出部。突出部覆盖第一导电部的部分顶面。在第二开口所暴露出的的第一导电部上形成第二导电部。第二导电部的侧壁具有至少一个沟槽。沟槽从第二导电部的顶部延伸至第二导电部的底部。移除第二图案化光致抗蚀剂层，而使得沟槽暴露出第一导电部的部分顶面。
本发明提出另一种导电柱凸块的制造方法，可包括以下步骤。提供基底结构。利用三维打印法(3D printing)在基底结构上形成导电柱凸块。导电柱凸块包括第一导电部与第二导电部。第二导电部位于第一导电部上。第二导电部的侧壁具有至少一个沟槽。沟槽从第二导电部的顶部延伸至第二导电部的底部。沟槽暴露出第一导电部的部分顶面。
基于上述，在本发明所提出的导电柱凸块及其制造方法中，第二导电部的侧壁具有沟槽，且沟槽暴露出第一导电部的部分顶面。因此，在倒装芯片结合工艺中，第二导电部上的沟槽可提供焊料更多的附着面积，因此可降低焊料挤出的状况。此外，沟槽所暴露出第一导电部的部分顶面可作为用以阻挡焊料的阻挡部。因此，沟槽所暴露出第一导电部的部分顶面可用来决定焊料的附着高度，因此可更进一步控制焊料挤出的状况。如此一来，可更好控制凸块结合的情况，以提升良率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1F为本发明一实施例的导电柱凸块的制造流程剖面图；
图2A至图2F分别为图1A至图1F中的图案化光致抗蚀剂层和/或导电部的上视图；
图3为本发明另一实施例的导电柱凸块的上视图；
图4为图1F中的导电柱凸块的立体图；
图5为本发明一实施例的倒装芯片结合工艺的示意图。
附图标号说明：
100:基底结构
102:基底
104:接垫
106:保护层
108:凸块下金属层
110,112:图案化光致抗蚀剂层
112a:突出部
200:管芯
202:焊料
BP:底部
BS:底面
CP:导电柱凸块
D1,D2:最大直径
OP1,OP2:开口
P1,P2:导电部
T:沟槽
TP:顶部
TS:顶面
具体实施方式
图1A至图1F为本发明一实施例的导电柱凸块的制造流程剖面图。图2A至图2F分别为图1A至图1F中的图案化光致抗蚀剂层和/或导电部的上视图。图1A至图1F为沿着图2A至图2F中的I-I’剖面线的剖面图。图3为本发明另一实施例的导电柱凸块的上视图。图4为图1F中的导电柱凸块的立体图。
请参照图1A与图2A，提供基底结构100。举例来说，基底结构100可为管芯。基底结构100可包括基底102，且还可包括接垫(pad)104、保护层(passivation layer)106与凸块下金属(under bump metallization，UBM)层108中的至少一者，但本发明并不以此为限。基底102可为半导体基底，如硅基底。此外，可根据需求在基底102上形成所需的半导体元件(如，有源器件或无源器件)(未示出)以及电性连接至半导体元件的内连线结构(未示出)。接垫104可位于基底102上，且可经由内连线结构电性连接至半导体元件。接垫104的材料可包括铝。保护层106可位于基底102上。保护层106的材料可包括聚酰亚胺(polyimide，PI)或聚苯并噁唑(polybenzoxazole，PBO)。此外，保护层106可覆盖部分接垫104，亦即保护层106可暴露出部分接垫104。凸块下金属层108可位于接垫104与保护层106上。凸块下金属层108的材料可包括铝、钛、铜、镍、钨、铬、金、钛化钨、锡化铅、镍化钒和/或其合金。
接着，在基底结构100上形成图案化光致抗蚀剂层110。图案化光致抗蚀剂层110具有暴露出基底结构100的开口OP1。在本实施例中，开口OP1可暴露出基底结构100的凸块下金属层108，但本发明并不以此为限。图案化光致抗蚀剂层110可通过光刻工艺所形成。
请参照图1B与图2B，在开口OP1所暴露出的基底结构100上形成导电部P1。在本实施例中，导电部P1是以形成在基底结构100的凸块下金属层108上为例，但本发明并不以此为限。导电部P1具有最大直径D1(图2B)。导电部P1的材料可包括铜、银、金或其合金。导电部P1的形成方法例如是电化学镀覆法(electrochemical plating，ECP)、蒸镀法、电镀法或印刷法。
请参照图1C与图2C，移除图案化光致抗蚀剂层110。图案化光致抗蚀剂层110的移除方法例如是干式去光致抗蚀剂法或湿式去光致抗蚀剂法。
请参照图1D与图2D，在基底结构100上形成图案化光致抗蚀剂层112。图案化光致抗蚀剂层112具有暴露出导电部P1的开口OP2。图案化光致抗蚀剂层112包括至少一个突出部112a。突出部112a覆盖导电部P1的部分顶面TS。在本实施例中，突出部112a的数量是以多个为例，但只要突出部112a的数量为至少一个即属于本发明所涵盖的范围。图案化光致抗蚀剂层112可通过光刻工艺所形成。
请参照图1E与图2E，在开口OP2所暴露出的导电部P1上形成导电部P2。举例来说，导电部P2的底部BP可位于导电部P1的顶面TS上。导电部P2的侧壁具有至少一个沟槽T。沟槽T从导电部P2的顶部TP延伸至导电部P2的底部BP。在本实施例中，沟槽T的数量是以多个为例，但只要沟槽T的数量为至少一个即属于本发明所涵盖的范围。多个沟槽T可为对称配置或不对称配置。
在本实施例中，导电部P1与导电部P2可为各自独立的构件。亦即，导电部P1与导电部P2是由不同道工艺所形成，而非连续形成，但本发明并不以此为限。导电部P1与导电部P2可为相同材料或不同材料。导电部P2的材料可包括铜、银、金或其合金。导电部P2的形成方法例如是电化学镀覆法、蒸镀法、电镀法或印刷法。
此外，导电部P2具有最大直径D2(图2E)。导电部P2的最大直径D2可小于或等于导电部P1的最大直径D1(图2B)。在本实施例中，导电部P2的最大直径D2是以等于导电部P1的最大直径D1为例，但本发明并不以此为限。在其他实施例中，如图3所示，导电部P2的最大直径D2可小于导电部P1的最大直径D1。此外，依据产品需求，导电部P1与导电部P2的形状与尺寸可通过图案化光致抗蚀剂层110的开口OP1与图案化光致抗蚀剂层112的开口OP2来进行调整，并不限于附图所示出的实施例。
请参照图1F与图2F，移除图案化光致抗蚀剂层112，而使得沟槽T暴露出导电部P1的部分顶面TS。图案化光致抗蚀剂层112的移除方法例如是干式去光致抗蚀剂法或湿式去光致抗蚀剂法。
接着，可以通过使用导电部P1作为掩模层来移除未被导电部P1所覆盖的部分凸块下金属层108，亦即仅留下位于导电部P1下方的凸块下金属层108。部分凸块下金属层108可通过例如湿蚀刻等蚀刻工艺进行移除。在本实施例中，凸块下金属层108覆盖部分保护层106的顶面，但本发明并不以此为限。在其他实施例中，凸块下金属层108亦可不覆盖保护层106的顶面。凸块下金属层108形状与尺寸可由作为掩模层的导电部P1的形状与尺寸所决定。在另一实施例中，可以通过另外形成掩模层来移除未被导电部P1所覆盖的部分凸块下金属层108，此时，凸块下金属层108形状与尺寸可由另外形成的掩模层的形状与尺寸所决定。
以下，通过图1F、图2F与图4来说明本实施例的导电柱凸块CP。此外，虽然导电柱凸块CP的形成方法是以上述方法为例进行说明，但本发明并不以此为限。在其他实施例中，可利用三维打印法在基底结构100上形成导电柱凸块CP。在利用三维打印法形成导电柱凸块CP此情况下，导电部P1与导电部P2可为一体成型。亦即，导电部P1与导电部P2可由同一道三维打印工艺连续形成。
请参照图1F、图2F与图4，导电柱凸块CP包括导电部P1与导电部P2。导电部P2位于导电部P1上。导电部P2的侧壁具有至少一个沟槽T。沟槽T从导电部P2的顶部TP延伸至导电部P2的底部BP。沟槽T暴露出导电部P1的部分顶面TS。在本实施例中，导电部P1的底面BS是以凸出面为例(图1F)，但本发明并不以此为限。在其他实施例中，导电部P1的底面BS可为平坦面。此外，导电柱凸块CP中的各构件的材料、设置方式与形成方法已于上述实施例进行详尽地说明，于此不再说明。
图5为本发明一实施例的倒装芯片结合工艺的示意图。
以下，通过图5来说明使用上述导电柱凸块CP进行倒装芯片结合工艺的实施例。请参照图5，在进行倒装芯片结合工艺时，会先将基底结构100(管芯)与管芯200对准。此外，在基底结构100上设置有导电柱凸块CP，且在管芯200上设置有焊料202。接着，将导电柱凸块CP与焊料202进行结合。
基于上述实施例可知，在导电柱凸块CP中，导电部P2的侧壁具有沟槽T，且沟槽T暴露出导电部P1的部分顶面TS。因此，在倒装芯片结合工艺中，导电部P2上的沟槽T可提供焊料202更多的附着面积，因此可降低焊料202挤出的状况。此外，沟槽T所暴露出导电部P1的部分顶面TS可作为用以阻挡焊料202的阻挡部。因此，沟槽T所暴露出导电部P1的部分顶面TS可用来决定焊料202的附着高度，所以可更进一步控制焊料202挤出的状况。如此一来，可更好控制凸块结合的情况，以提升良率。
综上所述，在上述实施例的导电柱凸块及其制造方法中，由于导电柱凸块具有沟槽与阻挡部，因此可通过沟槽降低焊料挤出的状况，且可通过阻挡部更进一步控制焊料挤出的状况，进而可更好控制凸块结合的情况，以提升良率。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。
Claims (20)
1.一种导电柱凸块，其特征在于，包括：
第一导电部；以及
第二导电部，位于所述第一导电部上，其中所述第二导电部的侧壁具有至少一个沟槽，所述至少一个沟槽从所述第二导电部的顶部延伸至所述第二导电部的底部，且所述至少一个沟槽暴露出所述第一导电部的部分顶面。
2.根据权利要求1所述的导电柱凸块，其特征在于，所述第二导电部的最大直径小于或等于所述第一导电部的最大直径。
3.根据权利要求1所述的导电柱凸块，其特征在于，所述第一导电部与所述第二导电部为各自独立的构件或一体成型。
4.根据权利要求1所述的导电柱凸块，其特征在于，所述第一导电部与所述第二导电部为相同材料。
5.根据权利要求1所述的导电柱凸块，其特征在于，所述第一导电部与所述第二导电部为不同材料。
6.根据权利要求1所述的导电柱凸块，其特征在于，所述第一导电部与所述第二导电部的材料包括铜、银、金或其合金。
7.根据权利要求1所述的导电柱凸块，其特征在于，所述至少一个沟槽的数量为多个，且所述至少一个沟槽为对称配置。
8.根据权利要求1所述的导电柱凸块，其特征在于，所述至少一个沟槽的数量为多个，且所述至少一个沟槽为不对称配置。
9.一种导电柱凸块的制造方法，其特征在于，包括：
提供基底结构；
在所述基底结构上形成第一图案化光致抗蚀剂层，其中所述第一图案化光致抗蚀剂层具有暴露出所述基底结构的第一开口；
在所述第一开口所暴露出的所述基底结构上形成第一导电部；
移除所述第一图案化光致抗蚀剂层；
在所述基底结构上形成第二图案化光致抗蚀剂层，其中所述第二图案化光致抗蚀剂层具有暴露出所述第一导电部的第二开口，所述第二图案化光致抗蚀剂层包括至少一个突出部，且至少一个突出部覆盖所述第一导电部的部分顶面；
在所述第二开口所暴露出的所述第一导电部上形成第二导电部，其中所述第二导电部的侧壁具有至少一个沟槽，且所述至少一个沟槽从所述第二导电部的顶部延伸至所述第二导电部的底部；以及
移除所述第二图案化光致抗蚀剂层，而使得所述至少一个沟槽暴露出所述第一导电部的部分顶面。
10.根据权利要求9所述的导电柱凸块的制造方法，其特征在于，所述第一导电部的形成方法包括电化学镀覆法、蒸镀法、电镀法或印刷法。
11.根据权利要求9所述的导电柱凸块的制造方法，其特征在于，所述第一图案化光致抗蚀剂层的移除方法包括干式去光致抗蚀剂法或湿式去光致抗蚀剂法。
12.根据权利要求9所述的导电柱凸块的制造方法，其特征在于，所述第二导电部的形成方法包括电化学镀覆法、蒸镀法、电镀法或印刷法。
13.根据权利要求9所述的导电柱凸块的制造方法，其特征在于，所述第二图案化光致抗蚀剂层的移除方法包括干式去光致抗蚀剂法或湿式去光致抗蚀剂法。
14.根据权利要求9所述的导电柱凸块的制造方法，其特征在于，所述第二导电部的最大直径小于或等于所述第一导电部的最大直径。
15.根据权利要求9所述的导电柱凸块的制造方法，其特征在于，所述第一导电部与所述第二导电部的材料包括铜、银、金或其合金。
16.根据权利要求9所述的导电柱凸块的制造方法，其特征在于，所述第一导电部与所述第二导电部为各自独立的构件。
17.一种导电柱凸块的制造方法，其特征在于，包括：
提供基底结构；以及
利用三维打印法在所述基底结构上形成导电柱凸块，其中所述导电柱凸块包括：
第一导电部；以及
第二导电部，位于所述第一导电部上，其中所述第二导电部的侧壁具有至少一个沟槽，所述至少一个沟槽从所述第二导电部的顶部延伸至所述第二导电部的底部，且所述至少一个沟槽暴露出所述第一导电部的部分顶面。
18.根据权利要求17所述的导电柱凸块的制造方法，其特征在于，所述第二导电部的最大直径小于或等于所述第一导电部的最大直径。
19.根据权利要求17所述的导电柱凸块的制造方法，其特征在于，所述第一导电部与所述第二导电部的材料包括铜、银、金或其合金。
20.根据权利要求17所述的导电柱凸块的制造方法，其特征在于，所述第一导电部与所述第二导电部为一体成型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010559226.0A CN113823616A (zh) | 2020-06-18 | 2020-06-18 | 导电柱凸块及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010559226.0A CN113823616A (zh) | 2020-06-18 | 2020-06-18 | 导电柱凸块及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113823616A true CN113823616A (zh) | 2021-12-21 |
Family
ID=78911812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010559226.0A Pending CN113823616A (zh) | 2020-06-18 | 2020-06-18 | 导电柱凸块及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113823616A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116884862A (zh) * | 2023-09-07 | 2023-10-13 | 江苏长晶科技股份有限公司 | 一种基于3d打印的凸点制作方法及芯片封装结构 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020033531A1 (en) * | 2000-09-04 | 2002-03-21 | Fumiaki Matsushima | Method for forming a bump, semiconductor device and method of fabricating same, semiconductor chip, circuit board, and electronic instrument |
| US20060051954A1 (en) * | 2004-09-07 | 2006-03-09 | Siliconware Precision Industries Co, Ltd. | Bump structure of semiconductor package and method for fabricating the same |
| CN102891121A (zh) * | 2011-07-22 | 2013-01-23 | 台湾积体电路制造股份有限公司 | 导电凸块的柱设计 |
| US20130146872A1 (en) * | 2011-12-13 | 2013-06-13 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Conductive Pillars Having Recesses or Protrusions to Detect Interconnect Continuity Between Semiconductor Die and Substrate |
| US20130181340A1 (en) * | 2012-01-13 | 2013-07-18 | Trent S. Uehling | Semiconductor devices with compliant interconnects |
| JP2016092233A (ja) * | 2014-11-05 | 2016-05-23 | 富士電機株式会社 | 半導体装置 |
| US20160379950A1 (en) * | 2015-06-25 | 2016-12-29 | Advanced Semiconductor Engineering, Inc. | Double plated conductive pillar package subsatrate |
| CN107946256A (zh) * | 2016-11-01 | 2018-04-20 | 日月光半导体制造股份有限公司 | 半导体装置封装和其形成方法 |
| US20200116663A1 (en) * | 2018-10-16 | 2020-04-16 | Texas Instruments Incorporated | Semiconductor device for sensing impedance changes in a medium |
-
2020
- 2020-06-18 CN CN202010559226.0A patent/CN113823616A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020033531A1 (en) * | 2000-09-04 | 2002-03-21 | Fumiaki Matsushima | Method for forming a bump, semiconductor device and method of fabricating same, semiconductor chip, circuit board, and electronic instrument |
| US20060051954A1 (en) * | 2004-09-07 | 2006-03-09 | Siliconware Precision Industries Co, Ltd. | Bump structure of semiconductor package and method for fabricating the same |
| CN102891121A (zh) * | 2011-07-22 | 2013-01-23 | 台湾积体电路制造股份有限公司 | 导电凸块的柱设计 |
| US20130146872A1 (en) * | 2011-12-13 | 2013-06-13 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Conductive Pillars Having Recesses or Protrusions to Detect Interconnect Continuity Between Semiconductor Die and Substrate |
| US20130181340A1 (en) * | 2012-01-13 | 2013-07-18 | Trent S. Uehling | Semiconductor devices with compliant interconnects |
| JP2016092233A (ja) * | 2014-11-05 | 2016-05-23 | 富士電機株式会社 | 半導体装置 |
| US20160379950A1 (en) * | 2015-06-25 | 2016-12-29 | Advanced Semiconductor Engineering, Inc. | Double plated conductive pillar package subsatrate |
| CN107946256A (zh) * | 2016-11-01 | 2018-04-20 | 日月光半导体制造股份有限公司 | 半导体装置封装和其形成方法 |
| US20200116663A1 (en) * | 2018-10-16 | 2020-04-16 | Texas Instruments Incorporated | Semiconductor device for sensing impedance changes in a medium |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116884862A (zh) * | 2023-09-07 | 2023-10-13 | 江苏长晶科技股份有限公司 | 一种基于3d打印的凸点制作方法及芯片封装结构 |
| CN116884862B (zh) * | 2023-09-07 | 2023-11-24 | 江苏长晶科技股份有限公司 | 一种基于3d打印的凸点制作方法及芯片封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8846519B2 (en) | Interconnections for fine pitch semiconductor devices and manufacturing method thereof | |
| US8487432B2 (en) | Electronic structures including barrier layers and/or oxidation barriers defining lips and related methods | |
| KR100884238B1 (ko) | 앵커형 결합 구조를 갖는 반도체 패키지 및 그 제조 방법 | |
| JP5512082B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US8097941B2 (en) | Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof | |
| KR100568006B1 (ko) | 플립 칩 패키지의 오목형 솔더 범프 구조 형성 방법 | |
| US10600709B2 (en) | Bump-on-trace packaging structure and method for forming the same | |
| EP1267401A2 (en) | Semiconductor device and method of production of same | |
| US7112522B1 (en) | Method to increase bump height and achieve robust bump structure | |
| US7981792B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
| US20230154836A1 (en) | Semiconductor package | |
| US20220059483A1 (en) | Conductive pillar bump and manufacturing method therefore | |
| US20200105702A1 (en) | Bump structure and fabrication method thereof | |
| US10420211B2 (en) | Semiconductor package device | |
| CN113823616A (zh) | 导电柱凸块及其制造方法 | |
| US6723630B2 (en) | Solder ball fabrication process | |
| EP1003209A1 (en) | Process for manufacturing semiconductor device | |
| KR101416596B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| CN210640230U (zh) | 半导体结构 | |
| KR101758999B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| TWI718964B (zh) | 導電柱凸塊及其製造方法 | |
| KR101418440B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JP3972211B2 (ja) | 半導体装置及びその製造方法 | |
| CN112885800A (zh) | 半导体结构及其制造方法 | |
| CN112885802A (zh) | 半导体结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20211221 |