JP6435892B2 - 回路設計方法、回路設計ツール用セル・ライブラリのコンポーネント - Google Patents
回路設計方法、回路設計ツール用セル・ライブラリのコンポーネント Download PDFInfo
- Publication number
- JP6435892B2 JP6435892B2 JP2015019177A JP2015019177A JP6435892B2 JP 6435892 B2 JP6435892 B2 JP 6435892B2 JP 2015019177 A JP2015019177 A JP 2015019177A JP 2015019177 A JP2015019177 A JP 2015019177A JP 6435892 B2 JP6435892 B2 JP 6435892B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- synchronizer
- tool
- circuit design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
前記回路設計工程において、前記設計対象回路の設計が行われる前に、動作検証済みのシンクロナイザ回路のコンポーネントであるシンクロナイザ・コンポーネントを生成するためのシンクロナイザ回路データSDが作成される。
次に、シンクロナイザ回路データSDからシンクロナイザ・コンポーネントSCを生成する工程が実行される。シンクロナイザ・コンポーネントSCは、前記回路設計ツールのセル・ライブラリの一部である。
シンクロナイザ・コンポーネントSCが用意された後、前記設計対象回路を表す論理回路データLC0が作成される。前記HDLによって記述された前記設計対象回路の情報を含むデータである。換言すれば、論理回路データLC0は、前記HDLによって前記設計対象回路を表すデータである。
次に、工程S103で作成された論理回路データLC0に基づいてシンクロナイザ部分抽出・マッピング工程が行われる。図2は、前記シンクロナイザ部分抽出・マッピング工程の一例を表すフローチャートである。
前記シンクロナイザ部分抽出・マッピング工程において、まず、前記設計対象回路を表す論理回路データLC0における前記シンクロナイザ回路の部分が抽出される。
さらに、論理回路データLC0における抽出部分である前記シンクロナイザ回路の部分が、前記論理合成ツール用のシンクロナイザ・コンポーネントSCへマッピングされる。以下、シンクロナイザ・コンポーネントSCへのマッピングが成された論理回路データのことを二次論理回路データLCと称する。
二次論理回路データLCが得られると、二次論理回路データLCを前記論理合成ツールに適用する論理合成工程が行われる。
二次論理回路データLCおよびネットリストデータNLが得られると、それらのデータを前記レイアウトツールに適用するレイアウト工程が行われる。前記レイアウトツールは、二次論理回路データLCおよびネットリストデータNLから前記設計対象回路のレイアウトデータLOを自動生成するツールである。レイアウトデータLOは、回路の具体的な配置情報のデータである。
さらに、レイアウトデータLOが表す回路配置の適否が判定され、その判定結果に応じて、前記論理合成ツールおよび前記レイアウトツールの設定条件の修正要否と、論理回路データLC0の修正要否とがさらに判定される。
レイアウトデータLOが表す回路配置が適切であると判定されると、二次論理回路データLCおよびネットリストデータNLを前記回路検証ツールに適用する工程が行われる。この工程S108は、工程S103〜S106までの設計により得られる回路の機能を検証する工程である。
さらに、回路検証ツールの処理結果の適否が判定され、その判定結果に応じて、前記回路検証ツールおよび前記論理合成ツールなどの設定条件の修正要否と、論理回路データLC0の修正要否とがさらに判定される。
LC0 :論理回路データ
LO :レイアウトデータ
NL :ネットリストデータ
SC :シンクロナイザ・コンポーネント
SD :シンクロナイザ回路データ
Claims (3)
- 予め定められたプログラムを実行する計算機である回路設計ツールが、ハードウェア記述言語によって記述された回路の情報を含む論理回路データに基づき設計対象回路に関するデータを生成する回路設計方法であって、
前記回路設計ツールが、動作検証済みのシンクロナイザ回路を前記ハードウェア記述言語によって表すデータから、前記回路設計ツールのセル・ライブラリの一部であり、前記動作検証済みのシンクロナイザ回路のコンポーネントであるシンクロナイザ・コンポーネントを生成する工程と、
前記回路設計ツールが、複数のクロックドメイン回路および前記クロックドメイン回路各々のクロック信号を同期化する前記シンクロナイザ回路を含む設計対象回路を表す前記論理回路データにおける前記シンクロナイザ回路の部分を前記シンクロナイザ・コンポーネントへマッピングする工程と、
前記回路設計ツールが、前記シンクロナイザ・コンポーネントへのマッピングが成された前記論理回路データから、予め設定される消費電力の条件を含む制約条件を満たすネットリストデータを生成する工程と、
前記回路設計ツールが、前記シンクロナイザ・コンポーネントを利用しつつ前記論理回路データおよび前記ネットリストデータから前記設計対象回路のモデルを生成した後、テスト信号データが入力された前記モデルの処理結果を出力する工程と、
を含む回路設計方法。 - 前記回路設計ツールが、前記論理回路データおよび前記ネットリストデータから前記設計対象回路のレイアウトデータを生成する工程をさらに含む、請求項1に記載の回路設計方法。
- 前記シンクロナイザ回路がデュアル・ランク・フリップフロップ型の回路である、請求項1または請求項2に記載の回路設計方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015019177A JP6435892B2 (ja) | 2015-02-03 | 2015-02-03 | 回路設計方法、回路設計ツール用セル・ライブラリのコンポーネント |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015019177A JP6435892B2 (ja) | 2015-02-03 | 2015-02-03 | 回路設計方法、回路設計ツール用セル・ライブラリのコンポーネント |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016143263A JP2016143263A (ja) | 2016-08-08 |
JP6435892B2 true JP6435892B2 (ja) | 2018-12-12 |
Family
ID=56568812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015019177A Expired - Fee Related JP6435892B2 (ja) | 2015-02-03 | 2015-02-03 | 回路設計方法、回路設計ツール用セル・ライブラリのコンポーネント |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6435892B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2677256B2 (ja) * | 1995-06-26 | 1997-11-17 | 日本電気株式会社 | 遅延最適化方法 |
JP2009116497A (ja) * | 2007-11-05 | 2009-05-28 | Fujitsu Microelectronics Ltd | 同期化回路の検証方法及びその検証装置 |
JP5409231B2 (ja) * | 2008-09-26 | 2014-02-05 | 株式会社半導体エネルギー研究所 | 設計システム |
-
2015
- 2015-02-03 JP JP2015019177A patent/JP6435892B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2016143263A (ja) | 2016-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101246516B (zh) | 可执行于计算机***的电路设计修改方法 | |
US8095900B2 (en) | Achieving clock timing closure in designing an integrated circuit | |
US9569575B2 (en) | Digital circuit design method and associated computer program product | |
US7917882B2 (en) | Automated digital circuit design tool that reduces or eliminates adverse timing constraints due to an inherent clock signal skew, and applications thereof | |
US8656337B2 (en) | Optimization method and device for netlist used in logic circuit design for semiconductor integrated circuit | |
CN109902318B (zh) | 生成标准延时格式文件的方法和装置 | |
US8671374B2 (en) | Information processing apparatus | |
JP4969416B2 (ja) | 動作タイミング検証装置及びプログラム | |
JP6435892B2 (ja) | 回路設計方法、回路設計ツール用セル・ライブラリのコンポーネント | |
US8984456B2 (en) | Macro timing analysis device, macro boundary path timing analysis method and macro boundary path timing analysis program | |
US8266564B2 (en) | Verification apparatus, verification method, and computer-readable recording medium for supporting engineering change order | |
US9721051B2 (en) | Reducing clock skew in synthesized modules | |
JP2009217778A (ja) | 動作合成装置、動作合成方法、および、プログラム | |
JP2006318121A (ja) | 遅延付加rtl論理シミュレーション方法および装置 | |
JP5262435B2 (ja) | 回路設計装置及び回路設計方法 | |
US8060845B2 (en) | Minimizing impact of design changes for integrated circuit designs | |
JP2008204111A (ja) | 半導体集積回路の設計支援装置、その設計支援方法、その製造方法、プログラム、及び記録媒体 | |
JP2005277909A (ja) | 論理回路設計システム、論理回路、論理回路設計方法およびそのプログラム | |
JP2006201825A (ja) | 集積回路の遅延解析方法及び遅延解析プログラム | |
CN110110362B (zh) | 一种使用嵌入式命令设计芯片的方法 | |
US7284217B2 (en) | Method of LSI designing and a computer program for designing LSIS | |
JP2008217071A (ja) | 高位合成装置および高位合成方法 | |
JP2008152329A (ja) | 回路解析方法、及び回路解析プログラム、回路シミュレーション装置 | |
JP2004185466A (ja) | 半導体集積回路のクロック分配方法および半導体集積回路 | |
JP2006310469A (ja) | 半導体集積回路装置のレイアウト方法、そのレイアウトシステムおよびそのレイアウトプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181016 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181029 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6435892 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |