JP6415734B2 - 画像信号プロセッサのための仮想ラインバッファ - Google Patents
画像信号プロセッサのための仮想ラインバッファ Download PDFInfo
- Publication number
- JP6415734B2 JP6415734B2 JP2017538645A JP2017538645A JP6415734B2 JP 6415734 B2 JP6415734 B2 JP 6415734B2 JP 2017538645 A JP2017538645 A JP 2017538645A JP 2017538645 A JP2017538645 A JP 2017538645A JP 6415734 B2 JP6415734 B2 JP 6415734B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- ipl
- pixel data
- image processing
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Image Processing (AREA)
- Image Input (AREA)
- Image Generation (AREA)
- Memory System (AREA)
- Controls And Circuits For Display Device (AREA)
- Advance Control (AREA)
Description
本願は、発明の名称を「画像信号プロセッサのための仮想ラインバッファ」とした、2015年1月22日出願の米国特許番号第14/603,354号の継続出願であり、その内容は引用により本明細書に取り込まれる。
120 画像処理段階
130 画像処理段階
140 画像処理段階
150 画像目標
Claims (20)
- W個の画素から成る幅およびH個の画素から成る高さを有する画像に対応する画素データに画像処理動作を実施して、SxS画素のK個の垂直に重なり合うステンシルを用いてK個の画素の垂直スライス内の出力画素データを生成するように構成された画像処理ロジック(IPL)であって、Kは1より大きくHより小さく、Sは2以上でありWはSより大きい、画像処理ロジック(IPL)と、
前記IPLに動作可能に接続されたラインバッファと、
を備え、
前記ラインバッファは、前記IPLに対する前記画素データをバッファするように構成され、前記ラインバッファは、
Wの幅および(S−1)の高さを有するフルサイズ・バッファと、
SBの幅およびKの高さを有するスライディング・バッファであって、SBはS以上でありWより小さい、スライディング・バッファと、
を備える、装置。 - 前記IPLは、前記出力画素データの前記垂直スライスをラスタ順で生成するように構成される、請求項1に記載の装置。
- 前記IPLは第1のIPLであり、前記ラインバッファは第1のラインバッファであり、前記画像処理動作は第1の画像処理動作であり、前記出力画素データは第1の出力画素データであり、前記装置はさらに、
第2の画像処理動作を前記第1の出力画素データに実施して、TxT画素のL個の重なり合うステンシルを用いてL個の画素の垂直スライス内の第2の出力画素データを生成するように構成された第2のIPLであって、Lは1より大きくHより小さく、Tは2以上である、第2のIPLと、
前記第1のIPLおよび前記第2のIPLの間で動作可能に接続された第2のラインバッファであって、前記第2のラインバッファは、前記第2のIPLに対する前記第1の出力画素データをバッファするように構成される、第2のラインバッファと、
を備える、請求項1または2に記載の装置。 - 前記フルサイズ・バッファは第1のフルサイズ・バッファであり、前記スライディング・バッファは第1のスライディング・バッファであり、前記第2のラインバッファは、
Wの幅および(T−1)の高さを有する第2のフルサイズ・バッファと、
TBの幅およびLの高さを有する第2のスライディング・バッファであって、TBはT以上でありWより小さい、第2のスライディング・バッファと、
を含む、請求項3に記載の装置。 - LはKに等しく、TはSに等しい、請求項3に記載の装置。
- LはKに等しくなく、TはSに等しくない、請求項3に記載の装置。
- 前記IPLの画像処理機能はプログラム可能である、請求項1または2に記載の装置。
- 前記IPLの画像処理機能は固定されている、請求項1または2に記載の装置。
- 前記ラインバッファに動作可能に接続される画像データ・ソースをさらに備え、前記画像データ・ソースは前記画像に対応する前記画素データをバッファするように構成される、請求項1乃至8の何れかに記載の装置。
- Wは少なくともSより大きな規模である、請求項1乃至9の何れかに記載の装置。
- 前記フルサイズ・バッファは円形データ・バッファを含む、請求項1または2に記載の装置。
- 前記スライディング・バッファは先入れ先出し(FIFO)データ・バッファを含む、請求項1または2に記載の装置。
- W個の画素から成る幅およびH個の画素から成る高さを有する画像に対応する画素データに画像処理動作を実施して、SxS個の画素のKxJ個の重なり合うステンシルを用いてK個の画素から成る高さおよびJ個の画素から成る幅を有するスライス内の出力画素データを生成するように構成された画像処理ロジック(IPL)であって、KおよびJは1より大きくHより小さく、Sは2以上でありWはSより大きい、画像処理ロジック(IPL)と、
前記IPLに動作可能に接続されたラインバッファと、
を備え、前記ラインバッファは、前記IPLに対する前記画素データをバッファするように構成され、前記ラインバッファは、
Wの幅および(S−1)の高さを有するフルサイズ・バッファと、
SBの幅およびKの高さを有するスライディング・バッファであって、SBはS+(J−1)以上でありWより小さい、スライディング・バッファと、
を備える、装置。 - 前記IPLは第1のIPLであり、前記ラインバッファは第1のラインバッファであり、前記画像処理動作は第1の画像処理動作であり、前記出力画素データは第1の出力画素データであり、前記装置はさらに、
第2の画像処理動作を前記第1の出力画素データに実施して、第2の出力画素データスライスを生成するように構成された第2のIPLと、
前記第1のIPLおよび前記第2のIPLの間で動作可能に接続された第2のラインバッファであって、前記第2のラインバッファは、前記第2のIPLに対する前記第1の出力画素データをバッファするように構成される、第2のラインバッファと、
を備える、請求項13に記載の装置。 - 前記第2のIPLにより生成された前記第2の出力画素データスライスのスライスはKの高さおよびJの幅を有する、請求項14に記載の装置。
- 前記第2のIPLにより生成された前記第2の出力画素データスライスのスライスはKに等しくない高さおよびJに等しくない幅を有する、請求項14に記載の装置。
- 前記IPLは、前記出力画素データの前記スライスをラスタ順で生成するように構成される、請求項13に記載の装置。
- W個の画素から成る幅およびH個の画素から成る高さを有する画像に対応する画素データをバッファするように構成された画像データ・ソースと、
W個の画素から成る幅およびH個の画素から成る高さを有する画像に対応する画素データに第1の画像処理動作を実施して、SxS画素のK個の垂直に重なり合うステンシルを用いてK個の画素の垂直スライス内の第1の出力画素データを生成するように構成された第1の画像処理ロジック(IPL)であって、Kは1より大きくHより小さく、Sは2以上でありWはSより大きい、第1の画像処理ロジック(IPL)と、
前記第1のIPLに動作可能に接続された第1のラインバッファと、
を備えた第1の画像処理段階であって、
前記第1のラインバッファは、前記第1のIPLに対する前記画素データをバッファするように構成され、前記第1のラインバッファは、
Wの幅および(S−1)の高さを有する第1のフルサイズ・バッファと、
SBの幅およびKの高さを有する第1のスライディング・バッファであって、SBはS以上でありWより小さい、第1のスライディング・バッファと、
を含む、第1の画像処理段階と、
第2の画像処理動作を前記第1の出力画素データに実施して、TxT画素のL個の重なり合うステンシルを用いてL個の画素の垂直スライス内の第2の出力画素データを生成するように構成された第2のIPLであって、Lは1より大きくHより小さく、Tは2以上である、第2のIPLと、
前記第1のIPLと前記第2のIPLの間で動作可能に接続された第2のラインバッファであって、前記第2のラインバッファは、前記第2のIPLに対する前記第1の出力画素データをバッファするように構成される、第2のラインバッファと、
を備える、第2の画像処理段階と、
を備える、画像信号プロセッサ(ISP)。 - 前記第2のラインバッファは、
Wの幅および(T−1)の高さを有する第2のフルサイズ・バッファと、
TBの幅およびLの高さを有する第2のスライディング・バッファであって、TBはT以上でありWより小さい、第2のスライディング・バッファと、
を含む、請求項18に記載のISP。 - TはSに等しく、LはKに等しい、請求項18に記載のISP。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/603,354 | 2015-01-22 | ||
US14/603,354 US9749548B2 (en) | 2015-01-22 | 2015-01-22 | Virtual linebuffers for image signal processors |
PCT/US2015/065564 WO2016118251A1 (en) | 2015-01-22 | 2015-12-14 | Virtual linebuffers for image signal processors |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018184366A Division JP6678218B2 (ja) | 2015-01-22 | 2018-09-28 | 画像信号プロセッサのための仮想ラインバッファ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018512633A JP2018512633A (ja) | 2018-05-17 |
JP6415734B2 true JP6415734B2 (ja) | 2018-10-31 |
Family
ID=55229810
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017538645A Active JP6415734B2 (ja) | 2015-01-22 | 2015-12-14 | 画像信号プロセッサのための仮想ラインバッファ |
JP2018184366A Active JP6678218B2 (ja) | 2015-01-22 | 2018-09-28 | 画像信号プロセッサのための仮想ラインバッファ |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018184366A Active JP6678218B2 (ja) | 2015-01-22 | 2018-09-28 | 画像信号プロセッサのための仮想ラインバッファ |
Country Status (8)
Country | Link |
---|---|
US (4) | US9749548B2 (ja) |
EP (2) | EP3667607B1 (ja) |
JP (2) | JP6415734B2 (ja) |
KR (1) | KR101972250B1 (ja) |
CN (2) | CN112801852B (ja) |
DE (1) | DE112015006042T5 (ja) |
GB (2) | GB2551922B (ja) |
WO (1) | WO2016118251A1 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9749548B2 (en) | 2015-01-22 | 2017-08-29 | Google Inc. | Virtual linebuffers for image signal processors |
US10095479B2 (en) | 2015-04-23 | 2018-10-09 | Google Llc | Virtual image processor instruction set architecture (ISA) and memory model and exemplary target hardware having a two-dimensional shift array structure |
US9785423B2 (en) | 2015-04-23 | 2017-10-10 | Google Inc. | Compiler for translating between a virtual image processor instruction set architecture (ISA) and target hardware having a two-dimensional shift array structure |
US10291813B2 (en) | 2015-04-23 | 2019-05-14 | Google Llc | Sheet generator for image processor |
US9756268B2 (en) | 2015-04-23 | 2017-09-05 | Google Inc. | Line buffer unit for image processor |
US9769356B2 (en) | 2015-04-23 | 2017-09-19 | Google Inc. | Two dimensional shift array for image processor |
US9772852B2 (en) | 2015-04-23 | 2017-09-26 | Google Inc. | Energy efficient processor core architecture for image processor |
US9965824B2 (en) | 2015-04-23 | 2018-05-08 | Google Llc | Architecture for high performance, power efficient, programmable image processing |
US10313641B2 (en) | 2015-12-04 | 2019-06-04 | Google Llc | Shift register with reduced wiring complexity |
US9830150B2 (en) | 2015-12-04 | 2017-11-28 | Google Llc | Multi-functional execution lane for image processor |
US10204396B2 (en) | 2016-02-26 | 2019-02-12 | Google Llc | Compiler managed memory for image processor |
US10387988B2 (en) | 2016-02-26 | 2019-08-20 | Google Llc | Compiler techniques for mapping program code to a high performance, power efficient, programmable image processing hardware platform |
US10380969B2 (en) | 2016-02-28 | 2019-08-13 | Google Llc | Macro I/O unit for image processor |
US10546211B2 (en) | 2016-07-01 | 2020-01-28 | Google Llc | Convolutional neural network on programmable two dimensional image processor |
US20180005059A1 (en) | 2016-07-01 | 2018-01-04 | Google Inc. | Statistics Operations On Two Dimensional Image Processor |
US20180007302A1 (en) | 2016-07-01 | 2018-01-04 | Google Inc. | Block Operations For An Image Processor Having A Two-Dimensional Execution Lane Array and A Two-Dimensional Shift Register |
US20180005346A1 (en) | 2016-07-01 | 2018-01-04 | Google Inc. | Core Processes For Block Operations On An Image Processor Having A Two-Dimensional Execution Lane Array and A Two-Dimensional Shift Register |
CN111095294A (zh) * | 2017-07-05 | 2020-05-01 | 深视有限公司 | 深度视觉处理器 |
CN108198125B (zh) * | 2017-12-29 | 2021-10-08 | 深圳云天励飞技术有限公司 | 一种图像处理方法及装置 |
US11513847B2 (en) | 2020-03-24 | 2022-11-29 | Deep Vision Inc. | System and method for queuing commands in a deep learning processor |
KR20210150704A (ko) | 2020-06-04 | 2021-12-13 | 삼성전자주식회사 | 라인 인터리빙 컨트롤러 및 이를 포함하는 이미지 신호 프로세서 |
US20220046254A1 (en) | 2020-08-05 | 2022-02-10 | Facebook, Inc. | Optimizing memory reads when computing video quality metrics |
CN113709494B (zh) * | 2021-06-23 | 2024-04-09 | 珠海全志科技股份有限公司 | 用于超分重建的图像解压缩方法及装置 |
CN114005395B (zh) * | 2021-10-11 | 2024-07-26 | 珠海亿智电子科技有限公司 | 图像实时显示容错***、方法及芯片 |
Family Cites Families (97)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US1579918A (en) * | 1922-01-30 | 1926-04-06 | Goodrich Co B F | Apparatus for gauging associated elements |
US4445177A (en) | 1981-05-22 | 1984-04-24 | Data General Corporation | Digital data processing system utilizing a unique arithmetic logic unit for handling uniquely identifiable addresses for operands and instructions |
US4835712A (en) | 1986-04-14 | 1989-05-30 | Pixar | Methods and apparatus for imaging volume data with shading |
JP2554255B2 (ja) * | 1987-03-23 | 1996-11-13 | 旭光学工業株式会社 | フイルタリング装置 |
EP0293701B1 (en) | 1987-06-01 | 1994-08-10 | Applied Intelligent Systems, Inc. | Parallel neighborhood processing system and method |
US4935894A (en) | 1987-08-31 | 1990-06-19 | Motorola, Inc. | Multi-processor, multi-bus system with bus interface comprising FIFO register stocks for receiving and transmitting data and control information |
FR2634084A1 (fr) | 1988-07-08 | 1990-01-12 | Labo Electronique Physique | Circuit integre et dispositif de traitement d'images |
US5253308A (en) | 1989-06-21 | 1993-10-12 | Amber Engineering, Inc. | Massively parallel digital image data processor using pixel-mapped input/output and relative indexed addressing |
WO1994009595A1 (en) | 1991-09-20 | 1994-04-28 | Shaw Venson M | Method and apparatus including system architecture for multimedia communications |
JP3482660B2 (ja) | 1993-09-08 | 2003-12-22 | ソニー株式会社 | 画像データ処理装置および画像データ処理方法 |
US5612693A (en) | 1994-12-14 | 1997-03-18 | International Business Machines Corporation | Sliding window data compression using a toroidal bit shift register |
JP3573755B2 (ja) | 1996-01-15 | 2004-10-06 | シーメンス アクチエンゲゼルシヤフト | 画像処理プロセッサ |
GB2318954B (en) | 1996-10-29 | 2001-05-23 | Daewoo Electronics Co Ltd | Reed-solomon decoder for use in advanced television |
US6031573A (en) * | 1996-10-31 | 2000-02-29 | Sensormatic Electronics Corporation | Intelligent video information management system performing multiple functions in parallel |
US5892962A (en) | 1996-11-12 | 1999-04-06 | Lucent Technologies Inc. | FPGA-based processor |
JP3593439B2 (ja) * | 1997-06-09 | 2004-11-24 | 株式会社日立製作所 | 画像処理装置 |
US6366289B1 (en) | 1998-07-17 | 2002-04-02 | Microsoft Corporation | Method and system for managing a display image in compressed and uncompressed blocks |
US6587158B1 (en) * | 1998-07-23 | 2003-07-01 | Dvdo, Inc. | Method and apparatus for reducing on-chip memory in vertical video processing |
US7010177B1 (en) | 1998-08-27 | 2006-03-07 | Intel Corporation | Portability of digital images |
JP2000251065A (ja) | 1999-03-02 | 2000-09-14 | Fuji Xerox Co Ltd | 画像処理装置 |
US6757019B1 (en) | 1999-03-13 | 2004-06-29 | The Board Of Trustees Of The Leland Stanford Junior University | Low-power parallel processor and imager having peripheral control circuitry |
AU2941600A (en) | 1999-03-16 | 2000-10-04 | Hamamatsu Photonics K.K. | High-speed vision sensor |
JP3922859B2 (ja) | 1999-12-28 | 2007-05-30 | 株式会社リコー | 画像処理装置、画像処理方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 |
US6745319B1 (en) | 2000-02-18 | 2004-06-01 | Texas Instruments Incorporated | Microprocessor with instructions for shuffling and dealing data |
US6728862B1 (en) | 2000-05-22 | 2004-04-27 | Gazelle Technology Corporation | Processor array and parallel data processing methods |
US6728722B1 (en) | 2000-08-28 | 2004-04-27 | Sun Microsystems, Inc. | General data structure for describing logical data spaces |
US6986025B2 (en) * | 2001-06-11 | 2006-01-10 | Broadcom Corporation | Conditional execution per lane |
US7286717B2 (en) | 2001-10-31 | 2007-10-23 | Ricoh Company, Ltd. | Image data processing device processing a plurality of series of data items simultaneously in parallel |
JP4146654B2 (ja) * | 2002-02-28 | 2008-09-10 | 株式会社リコー | 画像処理回路、複合画像処理回路、および、画像形成装置 |
US9170812B2 (en) | 2002-03-21 | 2015-10-27 | Pact Xpp Technologies Ag | Data processing system having integrated pipelined array data processor |
WO2003088033A1 (en) | 2002-04-09 | 2003-10-23 | University Of Rochester | Multiplier-based processor-in-memory architectures for image and graphics processing |
AU2003286131A1 (en) | 2002-08-07 | 2004-03-19 | Pact Xpp Technologies Ag | Method and device for processing data |
GB2395299B (en) | 2002-09-17 | 2006-06-21 | Micron Technology Inc | Control of processing elements in parallel processors |
GB2398446B (en) | 2003-02-12 | 2006-06-07 | Snell & Wilcox Ltd | Image processing |
US20060044576A1 (en) | 2004-07-30 | 2006-03-02 | Kabushiki Kaisha Toshiba | Apparatus for image processing |
US7667764B2 (en) | 2004-06-04 | 2010-02-23 | Konica Minolta Holdings, Inc. | Image sensing apparatus |
JP4219887B2 (ja) | 2004-12-28 | 2009-02-04 | 富士通マイクロエレクトロニクス株式会社 | 画像処理装置及び画像処理方法 |
JP4861338B2 (ja) * | 2005-02-15 | 2012-01-25 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 読み出し機能及びフェッチ機能を分けることによるデータ処理装置のメモリユニットの性能向上 |
EP1864492A1 (en) * | 2005-03-21 | 2007-12-12 | Koninklijke Philips Electronics N.V. | Processing a data array with a meandering scanning order using a circular buffer memory |
CN1319276C (zh) * | 2005-04-19 | 2007-05-30 | 展讯通信(上海)有限公司 | 一种减小在线图像压缩数据缓冲区大小的缓冲区读写方法 |
DE602006021001D1 (de) | 2005-04-28 | 2011-05-12 | Univ Edinburgh | Umkonfigurierbares anweisungs-zellen-array |
US7882339B2 (en) | 2005-06-23 | 2011-02-01 | Intel Corporation | Primitives to enhance thread-level speculation |
JP2007034887A (ja) | 2005-07-29 | 2007-02-08 | Matsushita Electric Ind Co Ltd | ハイレベル合成コンパイラ用のシフトレジスタファイルを自動生成するための方法および装置 |
JP2007067917A (ja) | 2005-08-31 | 2007-03-15 | Matsushita Electric Ind Co Ltd | 画像データ処理装置 |
US7602974B2 (en) | 2005-10-21 | 2009-10-13 | Mobilic Technology (Cayman) Corp. | Universal fixed-pixel-size ISP scheme |
FR2895103B1 (fr) | 2005-12-19 | 2008-02-22 | Dxo Labs Sa | Procede et systeme de traitement de donnees numeriques |
US7802073B1 (en) | 2006-03-29 | 2010-09-21 | Oracle America, Inc. | Virtual core management |
US7834873B2 (en) | 2006-08-25 | 2010-11-16 | Intel Corporation | Display processing line buffers incorporating pipeline overlap |
US7737986B2 (en) * | 2006-08-29 | 2010-06-15 | Texas Instruments Incorporated | Methods and systems for tiling video or still image data |
US20080111823A1 (en) | 2006-11-13 | 2008-05-15 | Faraday Technology Corp. | Graphics processing system |
EP1927949A1 (en) | 2006-12-01 | 2008-06-04 | Thomson Licensing | Array of processing elements with local registers |
US8321849B2 (en) | 2007-01-26 | 2012-11-27 | Nvidia Corporation | Virtual architecture and instruction set for parallel thread computing |
JP2008192038A (ja) * | 2007-02-07 | 2008-08-21 | Mitsubishi Electric Corp | 画像前処理装置 |
US20080244222A1 (en) | 2007-03-30 | 2008-10-02 | Intel Corporation | Many-core processing using virtual processors |
US8068114B2 (en) | 2007-04-30 | 2011-11-29 | Advanced Micro Devices, Inc. | Mechanism for granting controlled access to a shared resource |
JP4389976B2 (ja) | 2007-06-29 | 2009-12-24 | ブラザー工業株式会社 | 画像処理装置および画像処理プログラム |
JP2009021459A (ja) | 2007-07-13 | 2009-01-29 | Fuji Xerox Co Ltd | 面発光型半導体レーザの駆動方法および光伝送モジュール |
CN101796821B (zh) | 2007-09-05 | 2012-12-12 | 国立大学法人东北大学 | 固体摄像元件和该固体摄像元件的驱动方法 |
JP4917561B2 (ja) | 2008-03-18 | 2012-04-18 | 株式会社リコー | 画像処理装置 |
US9619428B2 (en) | 2008-05-30 | 2017-04-11 | Advanced Micro Devices, Inc. | SIMD processing unit with local data share and access to a global data share of a GPU |
JP4999791B2 (ja) | 2008-06-30 | 2012-08-15 | キヤノン株式会社 | 情報処理装置、その制御方法、及びプログラム |
US8456480B2 (en) | 2009-01-14 | 2013-06-04 | Calos Fund Limited Liability Company | Method for chaining image-processing functions on a SIMD processor |
US8332794B2 (en) | 2009-01-22 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Circuits and methods for programmable transistor array |
KR101572879B1 (ko) | 2009-04-29 | 2015-12-01 | 삼성전자주식회사 | 병렬 응용 프로그램을 동적으로 병렬처리 하는 시스템 및 방법 |
US8626810B2 (en) * | 2009-05-15 | 2014-01-07 | Texas Instruments Incorporated | Method and system for finite impulse response (FIR) digital filtering |
US20110055495A1 (en) | 2009-08-28 | 2011-03-03 | Qualcomm Incorporated | Memory Controller Page Management Devices, Systems, and Methods |
US8976195B1 (en) | 2009-10-14 | 2015-03-10 | Nvidia Corporation | Generating clip state for a batch of vertices |
US8436857B2 (en) | 2009-10-20 | 2013-05-07 | Oracle America, Inc. | System and method for applying level of detail schemes |
JP5185242B2 (ja) * | 2009-12-04 | 2013-04-17 | 株式会社東芝 | コンパイル装置 |
US8595428B2 (en) | 2009-12-22 | 2013-11-26 | Intel Corporation | Memory controller functionalities to support data swizzling |
US8749667B2 (en) | 2010-08-02 | 2014-06-10 | Texas Instruments Incorporated | System and method for maintaining maximum input rate while up-scaling an image vertically |
US8508612B2 (en) | 2010-09-30 | 2013-08-13 | Apple Inc. | Image signal processor line buffer configuration for processing ram image data |
US8797323B2 (en) | 2011-01-18 | 2014-08-05 | Intel Corporation | Shadowing dynamic volumetric media |
JP5875530B2 (ja) | 2011-01-31 | 2016-03-02 | 株式会社ソシオネクスト | プログラム生成装置、プログラム生成方法、プロセッサ装置及びマルチプロセッサシステム |
US9092267B2 (en) | 2011-06-20 | 2015-07-28 | Qualcomm Incorporated | Memory sharing in graphics processing unit |
GB2506037B (en) | 2011-06-22 | 2017-06-21 | Hewlett Packard Development Co Lp | Processing image data strips in columnar regions |
US20130027416A1 (en) | 2011-07-25 | 2013-01-31 | Karthikeyan Vaithianathan | Gather method and apparatus for media processing accelerators |
CN102420931B (zh) * | 2011-07-26 | 2013-08-21 | 西安费斯达自动化工程有限公司 | 一种基于fpga的全帧率图像处理方法 |
JP5742651B2 (ja) | 2011-10-15 | 2015-07-01 | コニカミノルタ株式会社 | 画像処理装置、連携方法および連携プログラム |
JP5746100B2 (ja) | 2011-12-27 | 2015-07-08 | 京セラドキュメントソリューションズ株式会社 | 画像形成装置 |
US8823736B2 (en) | 2012-01-20 | 2014-09-02 | Intel Corporation | Graphics tiling architecture with bounding volume hierarchies |
US10244246B2 (en) | 2012-02-02 | 2019-03-26 | Texas Instruments Incorporated | Sub-pictures for pixel rate balancing on multi-core platforms |
US9235769B2 (en) | 2012-03-15 | 2016-01-12 | Herta Security, S.L. | Parallel object detection method for heterogeneous multithreaded microarchitectures |
JP2013218654A (ja) * | 2012-03-16 | 2013-10-24 | Panasonic Corp | 画像処理装置 |
TWI520598B (zh) | 2012-05-23 | 2016-02-01 | 晨星半導體股份有限公司 | 影像處理裝置與影像處理方法 |
US8953882B2 (en) | 2012-05-31 | 2015-02-10 | Apple Inc. | Systems and methods for determining noise statistics of image data |
US20140019486A1 (en) | 2012-07-13 | 2014-01-16 | Amitava Majumdar | Logic Content Processing for Hardware Acceleration of Multi-Pattern Search |
US9232139B2 (en) | 2012-07-24 | 2016-01-05 | Apple Inc. | Image stabilization using striped output transformation unit |
CN102802038A (zh) * | 2012-07-25 | 2012-11-28 | 华中科技大学 | 一种基于并行比特流处理器的二值图像模板匹配*** |
US9378181B2 (en) | 2012-11-09 | 2016-06-28 | Intel Corporation | Scalable computing array |
US8954992B2 (en) | 2013-03-15 | 2015-02-10 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Distributed and scaled-out network switch and packet processing |
US9058673B2 (en) | 2013-03-15 | 2015-06-16 | Oracle International Corporation | Image mosaicking using a virtual grid |
US9477999B2 (en) | 2013-09-20 | 2016-10-25 | The Board Of Trustees Of The Leland Stanford Junior University | Low power programmable image processor |
CN104240181B (zh) * | 2014-08-29 | 2017-09-15 | 中国航天科工集团第三研究院第八三五七研究所 | 一种垂直滤波器的图像垂直尺寸缩小方法 |
US9818166B2 (en) | 2015-01-16 | 2017-11-14 | Intel Corporation | Graph-based application programming interface architectures with producer/consumer nodes for enhanced image processing parallelism |
US9749548B2 (en) | 2015-01-22 | 2017-08-29 | Google Inc. | Virtual linebuffers for image signal processors |
US9756268B2 (en) | 2015-04-23 | 2017-09-05 | Google Inc. | Line buffer unit for image processor |
-
2015
- 2015-01-22 US US14/603,354 patent/US9749548B2/en active Active
- 2015-12-14 CN CN202110147151.XA patent/CN112801852B/zh active Active
- 2015-12-14 CN CN201580076696.9A patent/CN107430759B/zh active Active
- 2015-12-14 WO PCT/US2015/065564 patent/WO2016118251A1/en active Application Filing
- 2015-12-14 JP JP2017538645A patent/JP6415734B2/ja active Active
- 2015-12-14 KR KR1020177023104A patent/KR101972250B1/ko active IP Right Grant
- 2015-12-14 EP EP20153838.6A patent/EP3667607B1/en active Active
- 2015-12-14 GB GB1713255.6A patent/GB2551922B/en active Active
- 2015-12-14 GB GB1905577.1A patent/GB2571461B/en active Active
- 2015-12-14 DE DE112015006042.1T patent/DE112015006042T5/de not_active Ceased
- 2015-12-14 EP EP15828579.1A patent/EP3248171B1/en active Active
-
2017
- 2017-04-04 US US15/479,159 patent/US10277833B2/en active Active
-
2018
- 2018-09-28 JP JP2018184366A patent/JP6678218B2/ja active Active
-
2019
- 2019-04-05 US US16/376,479 patent/US10516833B2/en active Active
- 2019-10-22 US US16/659,702 patent/US10791284B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP3248171B1 (en) | 2020-02-05 |
KR20170106434A (ko) | 2017-09-20 |
JP2019023900A (ja) | 2019-02-14 |
US10516833B2 (en) | 2019-12-24 |
US20200120287A1 (en) | 2020-04-16 |
GB201905577D0 (en) | 2019-06-05 |
CN112801852B (zh) | 2022-05-31 |
JP2018512633A (ja) | 2018-05-17 |
CN112801852A (zh) | 2021-05-14 |
US20170206627A1 (en) | 2017-07-20 |
CN107430759A (zh) | 2017-12-01 |
US9749548B2 (en) | 2017-08-29 |
GB2571461A (en) | 2019-08-28 |
US10791284B2 (en) | 2020-09-29 |
DE112015006042T5 (de) | 2017-11-09 |
US20160219225A1 (en) | 2016-07-28 |
GB2571461B (en) | 2019-12-18 |
WO2016118251A1 (en) | 2016-07-28 |
US10277833B2 (en) | 2019-04-30 |
JP6678218B2 (ja) | 2020-04-08 |
EP3667607B1 (en) | 2021-03-31 |
CN107430759B (zh) | 2021-02-09 |
US20190238758A1 (en) | 2019-08-01 |
GB2551922B (en) | 2019-10-16 |
KR101972250B1 (ko) | 2019-04-24 |
EP3248171A1 (en) | 2017-11-29 |
GB201713255D0 (en) | 2017-10-04 |
GB2551922A (en) | 2018-01-03 |
EP3667607A1 (en) | 2020-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6415734B2 (ja) | 画像信号プロセッサのための仮想ラインバッファ | |
US11222240B2 (en) | Data processing method and apparatus for convolutional neural network | |
JP2019208243A (ja) | 映像安定化 | |
WO2017027169A1 (en) | Data reordering using buffers and memory | |
JP2011100453A (ja) | イメージプロセッサ及びそれを含む電子装置及びイメージプロセッシング方法 | |
US10362267B2 (en) | Image processing apparatus and electronic device including the same | |
US20140253598A1 (en) | Generating scaled images simultaneously using an original image | |
JP2022547594A (ja) | ジョイントローリングシャッター補正及び画像ぼけ除去 | |
US20150356768A1 (en) | Mechanism for facilitating improved copying of graphics data on computing devices | |
KR102247741B1 (ko) | 이미지 프로세서, 상기 이미지 프로세서의 동작 방법, 및 상기 이미지 프로세서를 포함하는 애플리케이션 프로세서 | |
US10079004B2 (en) | Display controller and display system including the same | |
US20170094190A1 (en) | Processing display of digital camera readout with minimal latency | |
US20240257314A1 (en) | Methods of processing images using future frames and image processing devices performing the same | |
CN114862659A (zh) | 图像直方图生成方法、装置、电子设备及存储介质 | |
RU142379U1 (ru) | Устройство обработки изображения | |
JP2006276642A (ja) | 誤差拡散回路 | |
JPH05188906A (ja) | 図形表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181002 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6415734 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |